TW202105873A - 操作電路 - Google Patents
操作電路 Download PDFInfo
- Publication number
- TW202105873A TW202105873A TW108125905A TW108125905A TW202105873A TW 202105873 A TW202105873 A TW 202105873A TW 108125905 A TW108125905 A TW 108125905A TW 108125905 A TW108125905 A TW 108125905A TW 202105873 A TW202105873 A TW 202105873A
- Authority
- TW
- Taiwan
- Prior art keywords
- coupled
- node
- transistor
- detection signal
- circuit
- Prior art date
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一種操作電路,其耦接於一輸入輸出墊與一接地端之間,並包括一核心電路、一N型電晶體、一靜電放電保護電路以及一控制電路。N型電晶體根據一特定節點的電壓位準,決定是否導通核心電路與接地端之間的一路徑。靜電放電保護電路耦接於輸入輸出墊與核心電路之間,用以避免一靜電放電電流流經核心電路,並包括一偵測電路以及一釋放元件。偵測電路偵測一靜電放電事件是否發生在輸入輸出墊,用以產生一偵測信號。釋放元件根據偵測信號提供一釋放路徑,用以釋放靜電放電電流。控制電路根據偵測信號,控制特定節點的電壓位準。
Description
本發明係有關於一種操作電路,特別是有關於一種具有靜電放電(electrostatic discharge;ESD)保護功能的操作電路。
因靜電放電(electrostatic discharge;ESD)所造成之元件損害對積體電路產品來說已經成為最主要的可靠度問題之一。尤其是隨著尺寸不斷地縮小至深次微米之程度,金氧半導體之閘極氧化層也越來越薄,積體電路更容易因靜電放電現象而遭受破壞。
本發明提供一種操作電路,其耦接於一輸入輸出墊與一接地端之間,並包括一核心電路、一N型電晶體、一靜電放電保護電路以及一控制電路。N型電晶體根據一特定節點的電壓位準,決定是否導通核心電路與接地端之間的一路徑。靜電放電保護電路耦接於輸入輸出墊與核心電路之間,用以避免一靜電放電電流流經核心電路,並包括一偵測電路以及一釋放元件。偵測電路偵測一靜電放電事件是否發生在輸入輸出墊,用以產生一偵測信號。釋放元件根據偵測信號提供一釋放路徑,用以釋放靜電放電電流。控制電路根據偵測信號,控制特定節點的電壓位準。
為讓本發明之目的、特徵和優點能更明顯易懂,下文特舉出實施例,並配合所附圖式,做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中,實施例中的各元件之配置係為說明之用,並非用以限制本發明。另外,實施例中圖式標號之部分重覆,係為了簡化說明,並非意指不同實施例之間的關聯性。
第1圖為本發明之操作電路的一可能示意圖。如圖所示,操作電路100包括一核心電路110、一N型電晶體NT1、一靜電放電保護電路120以及一控制電路130。核心電路110由控制電路130所控制。第1圖僅顯示控制電路130的一部分架構,其中該部分架構與本發明有關,但並非用以限制本發明。控制電路130仍可能具有其它硬體架構,為方便說明,第1圖省略了控制電路130的其它硬體架構。本發明並不限定核心電路110的架構。任何會受到靜電放電電流影響的電路均可作為核心電路110。
在一可能實施例中,核心電路110包括一保險絲(fuse)111及一內部電路112。內部電路112係用以程式化保險絲111。本發明並不限定保險絲111與內部電路112之間的連接關係。在本實施例中,內部電路112耦接於靜電放電保護電路120與保險絲111之間,並且保險絲111耦接於內部電路112與N型電晶體NT1之間。在其它實施例中,保險絲111耦接於靜電放電保護電路120與內部電路112之間,並且內部電路112耦接於保險絲111與N型電晶體NT1之間。
當靜電放電事件未發生時,內部電路112可能透過輸入輸出墊140接收一驅動信號SD
,並根據驅動信號SD
,產生一電流I,用以程式化(programming)保險絲111。當保險絲111被程式化時,保險絲111可能由一第一狀態切換至一第二狀態。舉例而言,當電流I流過保險絲111時,保險絲111可能由一短路(short)狀態切換至一開路(open)狀態。在另一可能實施例中,保險絲111可能由開路狀態切換至短路狀態。
然而,當輸入輸出墊140發生一靜電放電事件時,內部電路112可能會受到來自輸入輸出墊140的靜電放電電流的傷害。另外,內部電路112可能因靜電放電電流的影響,而誤程式化保險絲111。由於保險絲111的狀態被不正常地改變,故可能造成內部電路112誤動作。在本實施例中,當靜電放電事件發生時,經由控制電路130的動作,便可避免保險絲被誤程式化。
N型電晶體NT1根據一特定節點NG的電壓位準,決定是否導通核心電路110與接地端150之間的路徑PA。舉例而言,當特定節點NG的電壓位準為一高位準(如5V)時,N型電晶體NT1導通,故路徑PA被導通。因此,核心電路110透過路徑PA耦接接地端150。然而,當特定節點NG的電壓位準為一低位準(如0V)時,N型電晶體NT1不導通,故路徑PA不導通。因此,核心電路110電性未連接至接地端150。
在本實施例中,N型電晶體NT1的閘極(gate)耦接特定節點NG,其汲極(drain)耦接核心電路110,其源極(source)及基極(bulk)耦接接地端150。當一靜電放電事件發生在輸入輸出墊140時,N型電晶體NT1不導通,使得靜電放電電流不會流過核心電路110。
靜電放電保護電路120耦接於輸入輸出墊140與核心電路110之間,用以避免靜電放電電流流經核心電路110。本發明並不限定靜電放電保護電路120的架構。任何可避免靜電放電電流流入核心電路110,並在靜電放電事件未發生時,不影響核心電路110動作的電路架構,均可作為靜電放電保護電路120。在本實施例中,靜電放電保護電路120包括一偵測電路121以及一釋放元件122。
偵測電路121偵測一靜電放電事件是否發生在輸入輸出墊140,用以產生一偵測信號T2。舉例而言,當一靜電放電事件發生在輸入輸出墊140,並且接地端150接收到一接地位準VSS時,偵測信號T2為一特定位準(如一高位準)。當靜電放電事件未發生時,偵測信號T2不為特定位準(如為一低位準)。
在其它實施例中,偵測電路121更產生另一偵測信號T1。偵測信號T1係為偵測信號T2的反相信號。舉例而言,當偵測信號T1為一高位準時,偵測信號T2為一低位準。當偵測信號T1為一低位準時,偵測信號T2為一高位準。本發明並不限定偵測電路121的架構。稍後將透過第4及5圖說明偵測電路121的可能實施方式。
釋放元件122根據偵測信號T2提供一釋放路徑,用以釋放靜電放電電流。舉例而言,當一靜電放電事件發生在輸入輸出墊140,並且接地端150接收接地位準VSS時,偵測信號T2為一特定位準。因此,釋放元件122導通,用以將靜電放電電流從輸入輸出墊140釋放至接地端150。當靜電放電事件未發生時,釋放元件122不導通。
本發明並不限定釋放元件122的種類。在一可能實施例中,釋放元件122係為一N型電晶體ESDN。N型電晶體ESDN的閘極耦接節點ND2,其第一源/汲極耦接輸入輸出墊140,其第二源/汲極與基極耦接接地端150。
當一靜電放電事件發生在輸入輸出墊140,並且接地端150接收接地位準VSS時,N型電晶體ESDN導通。此時,如果輸入輸出墊140接收一正靜電放電電壓時,N型電晶體ESDN將靜電放電電流由輸入輸出墊140釋放至接地端150。如果輸入輸出墊140接收到一負靜電放電電壓時,N型電晶體ESDN的汲極與基極間的寄生二極體D將靜電放電電流由接地端150釋放至輸入輸出墊140。
控制電路130根據偵測信號T2,控制特定節點NG的電壓位準。舉例而言,當偵測信號T2為一特定位準時,表示發生靜電放電事件,故控制電路130設定特定節點NG的位準等於一預設位準SP。在一可能實施例中,預設位準SP等於接地位準VSS。在另一可能實施例中,預設位準SP等於偵測信號T1的位準。然而,當偵測信號T2不為特定位準時,表示未發生靜電放電事件,故控制電路130提供一特定信號SIG予特定節點NG。
在本實施例中,控制電路130包括一N型電晶體N4。N型電晶體N4的閘極接收偵測信號T2,其汲極耦接特定節點NG,其源極接收預設位準SP,其基極接收接地位準VSS。當偵測信號T2為特定位準時,N型電晶體N4導通,用以傳送預設位準SP至特定節點NG。當偵測信號T2不為特定位準時,N型電晶體N4不導通,用以停止傳送預設位準SP至特定節點NG。此時,控制電路130傳送特定信號SIG予特定節點NG。在一可能實施例中,特定信號SIG係由一信號產生電路(未顯示)所產生。
第2圖為本發明之操作電路的另一可能示意圖。操作電路200包括一核心電路210、一N型電晶體NT2、一靜電放電保護電路220以及一控制電路230。靜電放電保護電路220耦接輸入輸出墊240及接地端250。接地端250接收一接地位準VSS。由於第2圖的核心電路210、N型電晶體NT2及靜電放電保護電路220的特性與第1圖的核心電路110、N型電晶體NT1及靜電放電保護電路120的特性相似,故不再贅述。
在本實施例中,第2圖的控制電路230比第1圖的控制電路130多了一P型電晶體P4。如圖所示,P電晶體P4並聯N型電晶體N4,並根據偵測信號T1設定特定節點NG的電壓位準。由於偵測信號T2係為偵測信號T1的反相信號,故當N型電晶體N4導通時,P型電晶體P4也導通。因此,N型電晶體N4及P型電晶體P4傳送特定位準SP至特定節點NG。當N型電晶體N4不導通時,P型電晶體P4也不導通。因此,N型電晶體N4及P型電晶體P4停止傳送特定位準SP至特定節點NG。
在本實施例中,P型電晶體P4的閘極接收偵測信號T1,其第一源/汲極耦接特定節點NG,其第二源/汲極接收特定位準SP,其基極接收一操作電壓VDD。在一可能實施例中,操作電壓VDD高於接地位準VSS。
第3圖為本發明之操作電路的另一可能示意圖。操作電路300包括一核心電路310、一N型電晶體NT3、一靜電放電保護電路320以及一控制電路330。靜電放電保護電路320耦接輸入輸出墊340及接地端350。接地端350接收一接地位準VSS。由於第3圖的核心電路310、N型電晶體NT3及靜電放電保護電路320的特性與第1圖的核心電路110、N型電晶體NT1及靜電放電保護電路120的特性相似,故不再贅述。
第3圖的控制電路330比第2圖的控制電路230多了一N型電晶體N3以及一P型電晶體P3。N型電晶體N3耦接於特定節點NG與一信號產生電路(未顯示)之間,根據偵測信號T1,決定是否傳送特定信號SIG至特定節點NG。如圖所示,N型電晶體N3的閘極接收偵測信號T1,其第一源/汲極耦接特定節點NG,其第二源/汲極接收特定信號SIG,其基極接收接地位準VSS。
P型電晶體P3並聯N型電晶體N3,並根據偵測信號T2,決定是否傳送特定信號SIG至特定節點NG。如圖所示,P型電晶體P3的閘極接收偵測信號T2,其第一源/汲極耦接特定節點NG,第二源/汲極接收特定信號SIG,其基極接收操作電壓VDD。
在本實施例中,由於偵測信號T2係為偵測信號T1的反相信號,故當N型電晶體N3導通時,P型電晶體P3也導通。因此,N型電晶體N3及P型電晶體P3傳送特定信號SIG至特定節點NG。當N型電晶體N3不導通時,P型電晶體P3也不導通。因此,N型電晶體N3及P型電晶體P3停止傳送特定信號SIG至特定節點NG。
在其它實施例中,當N型電晶體N4導通時,N型電晶體N3不導通。因此,特定節點NG的位準等於接地位準VSS。當N型電晶體N4不導通時,N型電晶體N3導通。因此,特定節點NG的位準等於特定信號SIG。
第4圖為本發明之偵測電路的一可能實例。如圖所示,偵測電路400包括一電阻410、一電容420以及一反相器(inverter)430。電阻410耦接於輸入輸出墊440與節點ND1之間。電容420耦接於節點ND1與接地端450之間。在本實施例中,電容420係為一N型電晶體N0。如圖所示,N型電晶體N0的閘極耦接節點ND1。N型電晶體N0的源極、汲極與基極均耦接接地端450。在一可能實施例中,接地端450接收一接地位準VSS。
當一靜電放電事件發生在輸入輸出墊440,並且接地端450接收接地位準VSS時,由於電容420的特性,節點ND1為一低位準,約等於接地位準VSS。然而,當靜電放電事件未發生在輸入輸出墊440時,如果輸入輸出墊440接收一第一操作電壓(如5V),並且接地端450接收接地位準VSS時,節點ND1為一高位準(如5V)。在本實施例中,節點ND1的位準作為一偵測信號T1。
反相器430反相偵測信號T1的位準,用以產生偵測信號T2。因此,偵測信號T2(如稱為第一偵測信號)係為偵測信號T1(如稱為第二偵測信號)的反相信號。在本實施例中,反相器430包括一P型電晶體P1以及一N型電晶體N1。
P型電晶體P1的閘極耦接節點ND1。P型電晶體P1的第一源/汲極與基極耦接輸入輸出墊440。P型電晶體P1的第二源/汲極)耦接節點ND2。N型電晶體N1的閘極耦接節點ND1。N型電晶體N1的第一源/汲極耦接節點ND2。N型電晶體N1的第二源/汲極與基極耦接接地端450。在本實施例中,節點ND2的電壓位準作為偵測信號T2。
在一正常模式下(未發生靜電放電事件),輸入輸出墊440接收一第一操作電壓(如5V),接地端450接收一第二操作電壓(如0V),其中第一操作電壓大於第二操作電壓。此時,偵測信號T1約等於第一操作電壓。因此,N型電晶體N1導通,使得偵測信號T2約等於第二操作電壓。
在一保護模式下(發生靜電放電事件),輸入輸出墊440接收一靜電放電電壓,接地端450接收一接地位準(如0V)。此時,偵測信號T1約等於接地位準。因此,P型電晶體P1導通,使得偵測信號T2為高位準(即特定位準)。此時,偵測電路400外部的一釋放元件(如第1圖的釋放元件122)被導通,用以將靜電電流由輸入輸出墊440釋放至接地端450,以避免靜電電流流入核心電路。
第5圖為本發明之偵測電路的另一實施架構。如圖所示,偵測電路500包括一電容510、一電阻520以及一反相器530。電容510耦接於輸入輸出墊540與節點ND3之間。在本實施例中,電容510係為一P型電晶體P0。P型電晶體P0的閘極耦接節點ND3。P型電晶體P0的源極、汲極與基極耦接輸入輸出墊540。電阻520耦接於節點ND3與接地端550之間。在本實施例中,節點ND3的電壓位準作為偵測信號T2。
反相器530反相偵測信號T2的電壓位準,用以產生偵測信號T1。在本實施例中,反相器530包括一P型電晶體P2以及一N型電晶體N2。P型電晶體P2的閘極耦接節點ND3,其第一源/汲極與基極耦接輸入輸出墊540,其第二源/汲極耦接節點ND4。N型電晶體N2之閘極耦接節點ND3,其第一源/汲極耦接節點ND4,其第二源/汲極與基極耦接接地端550。
在一正常模式下(未發生靜電放電事件),輸入輸出墊540接收一第一操作電壓(如5V),接地端550接收一第二操作電壓(如0V),其中第一操作電壓大於第二操作電壓。此時,偵測信號T2約等於第二操作電壓。因此,P型電晶體P2導通,使得偵測信號T1約等於第一操作電壓。
在一保護模式下(發生靜電放電事件),輸入輸出墊540接收一靜電放電電壓,接地端550接收一接地位準(如0V)。此時,偵測信號T2為一高位準(如稱一特定位準)。因此,N型電晶體N2導通,使得偵測信號T1為低位準。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾。舉例來,本發明實施例所系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300:操作電路
110、210、310:核心電路
111:保險絲
112:內部電路
120、220、320:靜電放電保護電路
121、400、500:偵測電路
122、222、322:釋放元件
130、230、330:控制電路
140、240、340、440、540:輸入輸出墊
150、250、350、450、550:接地端
410、520:電阻
420、510:電容
430、530:反相器
I:操作電流
NG:特定節點
ND1~ND4:節點
T1、T2:偵測信號
VSS:接地位準
NT1~NT3、ESDN、N0~N4:N型電晶體
P0~P4:P型電晶體
D:寄生二極體
SP:預設位準
SIG:特定信號
PA:路徑
SD:驅動信號
第1圖為本發明之操作電路的一可能示意圖。
第2圖為本發明之操作電路的另一可能示意圖。
第3圖為本發明之操作電路的另一可能示意圖。
第4圖為本發明之偵測電路的一可能實例。
第5圖為本發明之偵測電路的另一實施架構。
100:操作電路
110:核心電路
111:保險絲
112:內部電路
120:靜電放電保護電路
121:偵測電路
122:釋放元件
130:控制電路
SD:驅動信號
140:輸入輸出墊
150:接地端
I:操作電流
NG:特定節點
T1、T2:偵測信號
VSS:接地位準
D:寄生二極體
SP:預設位準
SIG:特定信號
PA:路徑
NT1、ESDN、N4:N型電晶體
Claims (16)
- 一種操作電路,耦接於一輸入輸出墊與一接地端之間,並包括: 一核心電路; 一第一N型電晶體,根據一特定節點的電壓位準,決定是否導通該核心電路與該接地端之間的一路徑; 一靜電放電保護電路,耦接於該輸入輸出墊與該核心電路之間,用以避免一靜電放電電流流經該核心電路,並包括: 一偵測電路,偵測一靜電放電事件是否發生在該輸入輸出墊,用以產生一第一偵測信號;以及 一釋放元件,根據該第一偵測信號提供一釋放路徑,用以釋放該靜電放電電流;以及 一控制電路,根據該第一偵測信號,控制該特定節點的電壓位準。
- 如申請專利範圍第1項所述之操作電路,其中該核心電路包括一保險絲以及一內部電路,當該內部電路透過該輸入輸出墊接收一驅動信號時,該內部電路根據該驅動信號產生一電流,當該電流流過該保險絲時,該保險絲被程式化。
- 如申請專利範圍第1項所述之操作電路,其中當該靜電放電事件發生在該輸入輸出墊時,該第一N型電晶體不導通,用以不導通該核心電路與該接地端之間的該路徑。
- 如申請專利範圍第1項所述之操作電路,其中該偵測電路更產生一第二偵測信號,該第二偵測信號係為該第一偵測信號的反相信號。
- 如申請專利範圍第4項所述之操作電路,其中該控制電路包括: 一第一電晶體,當該靜電放電事件發生在該輸入輸出墊時,設定該特定節點的電壓位準,用以不導通該第一N型電晶體。
- 如申請專利範圍第5項所述之操作電路,其中該第一電晶體根據該第一偵測信號設定該特定節點的電壓位準等於一接地位準。
- 如申請專利範圍第5項所述之操作電路,其中該第一電晶體根據該第一偵測信號設定該特定節點的電壓位準等於該第二偵測信號。
- 如申請專利範圍第5項所述之操作電路,其中該控制電路更包括: 一第二電晶體,並聯該第一電晶體,並根據該第二偵測信號設定該特定節點的電壓位準; 其中當該第一電晶體導通時,該第二電晶體也導通,當該第一電晶體不導通時,該第二電晶體也不導通。
- 如申請專利範圍第8項所述之操作電路,其中該控制電路更包括: 一第三電晶體,耦接於該特定節點,並根據該第二偵測信號,決定是否傳送一特定信號至該特定節點;以及 一第四電晶體,耦接於該特定節點,並根據該第一偵測信號,決定是否傳送該特定信號至該特定節點; 當該第三電晶體導通時,該第四電晶體也導通,當該第三電晶體不導通時,該第四電晶體也不導通。
- 如申請專利範圍第9項所述之操作電路,其中當該第一電晶體導通時,該第三電晶體不導通,當該第一電晶體不導通時,該第三電晶體導通。
- 如申請專利範圍第4項所述之操作電路,其中該偵測電路包括: 一電阻,耦接於該輸入輸出墊與一第一節點之間; 一電容,耦接於該第一節點與該接地端之間,該第一節點的電壓位準作為該第二偵測信號;以及 一反相器,反相該第二偵測信號,用以產生該第一偵測信號。
- 如申請專利範圍第11項所述之操作電路,其中該電容係為一第二N型電晶體,該第二N型電晶體的閘極耦接該第一節點,該第二N型電晶體的源極與汲極耦接該接地端。
- 如申請專利範圍第12項所述之操作電路,其中該反相器包括: 一P型電晶體,具有一第一閘極、一第一源/汲極以及一第二源/汲極,該第一閘極耦接該第一節點,該第一源/汲極耦接該輸入輸出墊,該第二源/汲極耦接一第二節點;以及 一第三N型電晶體,具有一第二閘極、一第三源/汲極以及一第四源/汲極,該第二閘極耦接該第一節點,該第三源/汲極耦接該第二節點,該第四源/汲極耦接該接地端。
- 如申請專利範圍第4項所述之操作電路,其中該偵測電路包括: 一電容,耦接於該輸入輸出墊與一第一節點之間; 一電阻,耦接於該第一節點與該接地端之間,該第一節點的電壓位準作為該第一偵測信號;以及 一反相器,反相該第一偵測信號,用以產生該第二偵測信號。
- 如申請專利範圍第14項所述之操作電路,其中該電容係為一第一P型電晶體,該第一P型電晶體的閘極耦接該第一節點,該第一P型電晶體的源極與汲極耦接該輸入輸出墊。
- 如申請專利範圍第15項所述之操作電路,其中該反相器包括: 一第二P型電晶體,具有一第一閘極、一第一源/汲極以及一第二源/汲極,該第一閘極耦接該第一節點,該第一源/汲極耦接該輸入輸出墊,該第二源/汲極耦接一第二節點;以及 一第二N型電晶體,具有一第二閘極、一第三源/汲極以及一第四源/汲極,該第二閘極耦接該第一節點,該第三源/汲極耦接該第二節點,該第四源/汲極耦接該接地端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108125905A TWI716939B (zh) | 2019-07-23 | 2019-07-23 | 操作電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108125905A TWI716939B (zh) | 2019-07-23 | 2019-07-23 | 操作電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI716939B TWI716939B (zh) | 2021-01-21 |
TW202105873A true TW202105873A (zh) | 2021-02-01 |
Family
ID=75237179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108125905A TWI716939B (zh) | 2019-07-23 | 2019-07-23 | 操作電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI716939B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI795068B (zh) * | 2021-11-11 | 2023-03-01 | 世界先進積體電路股份有限公司 | 靜電放電保護電路 |
US11811222B2 (en) | 2021-12-16 | 2023-11-07 | Vanguard International Semiconductor Corporation | Electrostatic discharge protection circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7027276B2 (en) * | 2004-04-21 | 2006-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage ESD protection circuit with low voltage transistors |
TWI351093B (en) * | 2007-09-27 | 2011-10-21 | Univ Nat Chiao Tung | Electrostatic discharge protection device and integrated circuit utilizing the same |
TWI357652B (en) * | 2007-12-28 | 2012-02-01 | Raydium Semiconductor Corp | Esd protection device |
TWI406385B (zh) * | 2010-01-29 | 2013-08-21 | Vanguard Int Semiconduct Corp | 靜電放電保護裝置 |
TW201533880A (zh) * | 2014-02-24 | 2015-09-01 | Nuvoton Technology Corp | 靜電放電保護電路及半導體元件 |
KR102435672B1 (ko) * | 2017-12-05 | 2022-08-24 | 삼성전자주식회사 | 정전기 방전 보호 회로 및 이를 포함하는 집적 회로 |
TWI662682B (zh) * | 2018-05-07 | 2019-06-11 | 世界先進積體電路股份有限公司 | 積體電路以及靜電放電保護電路 |
-
2019
- 2019-07-23 TW TW108125905A patent/TWI716939B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI795068B (zh) * | 2021-11-11 | 2023-03-01 | 世界先進積體電路股份有限公司 | 靜電放電保護電路 |
US11811222B2 (en) | 2021-12-16 | 2023-11-07 | Vanguard International Semiconductor Corporation | Electrostatic discharge protection circuit |
Also Published As
Publication number | Publication date |
---|---|
TWI716939B (zh) | 2021-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5074500B2 (ja) | 改善された性能を有するn−チャネルesdクランプ | |
TWI681602B (zh) | 包括靜電放電電路之半導體裝置及其操作方法 | |
US7477496B2 (en) | High input voltage tolerant input/output circuit being free from electrostatic discharge voltage | |
US7742265B2 (en) | High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection | |
EP2815478B1 (en) | Surge protection for differential input/output interfaces | |
TWI716939B (zh) | 操作電路 | |
KR20230028300A (ko) | 향상된 esd(electrostatic discharge) 강건성을 위한 회로 기법들 | |
KR20090026653A (ko) | 정전기 방전 회로 | |
TW202205774A (zh) | 靜電放電元件及用於操作靜電放電元件的方法 | |
JP2010183168A (ja) | 集積回路装置、及び電子機器 | |
US10867989B2 (en) | Driving circuit having electrostatic discharge protection | |
US11387649B2 (en) | Operating circuit having ESD protection function | |
US20100149704A1 (en) | Esd protection circuit | |
KR100391991B1 (ko) | 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치 | |
TWI573242B (zh) | 具自身靜電防護功能的輸出緩衝電路 | |
CN112350290B (zh) | 操作电路 | |
TWI726768B (zh) | 保護電路 | |
TWI717192B (zh) | 靜電放電阻隔電路 | |
TWI545864B (zh) | 靜電放電保護裝置 | |
US11728642B2 (en) | Semiconductor device and protection circuit | |
TWI658667B (zh) | 驅動電路 | |
TWI836538B (zh) | 具有過驅動能力的後驅動器和芯片 | |
US9507361B2 (en) | Initialization signal generation circuits and semiconductor devices including the same | |
JP2010263100A (ja) | 半導体装置 | |
TW201931546A (zh) | 用於兩接腳封裝中的ic的對稱輸入電路系統 |