TW202101203A - 記憶體系統、記憶體控制器及半導體記憶裝置 - Google Patents

記憶體系統、記憶體控制器及半導體記憶裝置 Download PDF

Info

Publication number
TW202101203A
TW202101203A TW109100465A TW109100465A TW202101203A TW 202101203 A TW202101203 A TW 202101203A TW 109100465 A TW109100465 A TW 109100465A TW 109100465 A TW109100465 A TW 109100465A TW 202101203 A TW202101203 A TW 202101203A
Authority
TW
Taiwan
Prior art keywords
data
memory
transistor
input
circuit
Prior art date
Application number
TW109100465A
Other languages
English (en)
Other versions
TWI768277B (zh
Inventor
前嶋洋
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202101203A publication Critical patent/TW202101203A/zh
Application granted granted Critical
Publication of TWI768277B publication Critical patent/TWI768277B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Human Computer Interaction (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

本發明之實施形態提供一種用於神經網絡之記憶體系統、記憶體控制器、及半導體記憶裝置。  實施形態之記憶體系統具備：控制部，其發送包含第1資料之第1指令集；及半導體記憶裝置，其藉由從上述控制部接收上述第1指令集，將基於上述第1指令集之第2資料發送至上述控制部。

Description

記憶體系統、記憶體控制器及半導體記憶裝置
本發明之實施形態係關於一種用於神經網絡之記憶體系統、記憶體控制器及半導體記憶裝置。
業界正在開發人工智能(Artificial Intelligence：AI)。作為AI技術之一，考慮神經網絡。神經網絡係模仿腦之神經元及突觸而想出之模型，至少包含學習及識別之2個階段之處理。於學習階段，從大量輸入學習其特徵，構建用於識別處理之神經網絡。於識別階段，使用所構建之神經網絡來識別新的輸入為何者。
本發明之實施形態提供一種用於神經網絡之記憶體系統、記憶體控制器及半導體記憶裝置。
實施形態之記憶體系統具備：控制部，其發送包含第1資料之第1指令集；及半導體記憶裝置，其藉由從上述控制部接收上述第1指令集，將基於上述第1指令集之第2資料發送至上述控制部。
以下，參考附圖對實施形態進行說明。以下所示之若干實施形態例示用來將技術思想具體化之裝置及方法，並未藉由構成零件之形狀、構造、配置等對技術思想進行特定。各功能方塊能夠作為硬體及軟體中之任一者或者組合兩者而成者實現。並非必須如以下示例般區分各功能方塊。例如，一部分功能亦可藉由與例示之功能方塊不同之功能方塊執行。進而，例示之功能方塊亦可分割成更細之功能子方塊。再者，於以下說明中，對於具有相同功能及構成之要素，標註相同符號，且僅於需要情形時進行重複說明。  ＜1＞第1實施形態  ＜1-1＞構成  ＜1-1-1＞識別系統之概要
於本實施形態中，對利用神經網絡之識別系統(裝置)進行說明。識別系統於學習階段，學習用來對識別對象資料(輸入資料)之內容進行識別之參數，於識別階段，基於學習結果對識別對象資料進行識別。所謂識別對象資料係指成為要識別之對象之資料，例如圖像資料、音頻資料、文本資料等。以下，作為一例，對識別對象資料為圖像資料，使用能夠識別圖像資料之神經網絡之情形進行說明。
如圖1所示，於本實施形態之識別系統中，於學習階段，將用來學習之複數個資料(資料集)輸入至作為識別系統之一部分之識別裝置中。識別裝置基於資料集構建神經網絡(學習完成模型)。
更具體來說，識別裝置構建用來將識別對象資料分類之神經網絡。識別裝置當構建神經網絡時，使用輸入資料及標籤之評價。標籤之評價包括表示資料之內容符合標籤之「正評價」、及表示資料之內容不符合標籤之「負評價」。正評價或負評價與「0」「1」等得分(正解得分、或識別得分)建立關聯，該些得分亦稱為正解值(Ground Truth)。再者，「得分」係數值，表示利用神經網絡交換之信號本身。識別裝置對所輸入之資料集進行運算，以作為運算結果之識別得分(亦記載為推斷結果)接近預先準備之正解得分之方式調整運算時之參數。又，所謂「識別得分」，表示所輸入之資料集、與已和所輸入之資料集建立關聯之標籤之符合程度。所謂「正解得分」，表示已和所輸入之資料集建立關聯之標籤之評價。
而且，當構建神經網絡時，作為識別階段，識別系統能夠使用該神經網絡識別任意資料(所輸入之資料集)為何者(識別結果之輸出)。  ＜1-1-2＞識別系統之構成
繼而，使用圖2對本實施形態之識別系統進行說明。圖2係表示識別系統之硬體構成之方塊圖。
如圖2所示，識別系統1包含輸入輸出接口(I/F)2、控制部(CPU：Central Processing Unit，中央處理單元)3、記憶體4、及識別裝置5。輸入輸出接口2、控制部3、記憶體4、及識別裝置5分別連接於控制器匯流排。
輸入輸出接口2例如為輸入資料集或輸出識別結果之輸入輸出控制電路(裝置)。輸入輸出接口2可為依據UFS(Universal Flash Storage，通用快閃記憶體)標準之UFS接口，亦可為依據SAS(Serial Attached SCSI，串列SCSI(Small Computer System Interface，小型計算機系統接口))標準之SAS接口，亦可為依據其他標準之接口，亦可為通信電纜本身。
控制部3控制識別系統1之全體。
記憶體4例如包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)。
識別裝置5於學習階段，例如從資料集學習特徵，構建神經網絡。所構建之神經網絡表現為識別裝置5中之各運算部中所使用之權重係數(亦可簡單地記載為權重)。即，識別裝置5例如構建如下神經網絡，即於輸入有與描劃有某圖像「X」之圖像對應之輸入資料時，輸出輸入資料為圖像「X」。識別裝置5藉由接收複數個輸入資料，可提高神經網絡之精度。
識別裝置5於識別階段，獲取神經網絡中之權重係數。於神經網絡經更新時，識別裝置5藉由獲取新的神經網絡之權重係數，而提高識別之精度。已獲取權重係數之識別裝置5接收識別對象之輸入資料。然後，識別裝置5將輸入資料輸入至使用權重係數之神經網絡，而對輸入資料進行識別。
識別系統1之各功能係藉由以下方式實現，即控制部3使指定之軟體讀入至記憶體4等硬體上，基於控制部3之控制進行記憶體4中之資料之讀出及寫入。  ＜1-1-3＞識別裝置  ＜1-1-3-1＞識別裝置之概念
所謂神經網絡係將人腦模型化而成，由模仿一個個被稱為神經元之神經細胞而成之模型之集合所構成。
神經元分別具備輸入層、中間層、輸出層。
從輸入層之神經元輸出之資訊成為向中間層之神經元之輸入，從中間層之神經元輸出之資訊成為向輸出層之神經元之輸入。
向神經元之輸入成為對將權重乘以輸入資料所得之值加上偏差所得之值。針對該合計值，藉由經由特定函數而決定最終輸出值。決定該輸出值之函數成為激活函數。作為激活函數之示例，可列舉s型函數、softmax函數、恆等函數、ReLU(Rectified Linear Unit，修正線性單元)等。
接下來，使用圖3對本實施形態之識別系統之識別裝置5之概念進行說明。圖3係表示本實施形態之識別系統之識別裝置5之概念之方塊圖。此處，對識別階段中之識別裝置5之概念進行說明。
如圖3所示，識別裝置5具備輸入層51、隱藏層52、及輸出層53。
輸入層51並聯地配置有輸入用節點。輸入用節點獲取輸入資料X並向隱藏層52中所含之節點輸出(分配)。本實施形態之所謂節點，係指模仿腦之神經元而成之模型。又，亦可將節點記載為神經元。
於圖3中，為了簡便，而示出了輸入層51包含並聯之4個節點之情形。於圖3中，於4個節點分別記憶資料X1 ～X4 。
隱藏層52並聯地配置有處理用節點。處理用節點分別使用權重係數對處理資料進行運算(積和運算)，並將運算結果(運算資料)Y輸出至後續層之節點(1個或複數個節點)。
於圖3中，為了簡單而示出了隱藏層52包含並聯之3個節點之情形。積和運算之結果，將資料Y1 ～Y3 記憶於隱藏層之節點中。該資料Y1 ～Y3 成為下一次積和運算之輸入資料。又，將權重W11 ～W34 分別與從輸入層51到隱藏層52之複數個邊沿建立對應。
以下，對資料X與資料Y與權重W之關係進行具體說明。於記憶資料Y1 之節點，記憶權重W11 及資料X1 之乘積、權重W12 及資料X2 之乘積、權重W13 及資料X3 之乘積、以及權重W14 及資料X4 之乘積之和(ΣW1i ＊Xi )。同樣地，於記憶資料Y2 之節點，記憶權重W21 及資料X1 之乘積、權重W22 及資料X2 之乘積、權重W23 及資料X3 之乘積、以及權重W24 及資料X4 之乘積之和(ΣW2i ＊Xi )。又，於記憶資料Y3 之節點，記憶權重W31 及資料X1 之乘積、權重W32 及資料X2 之乘積、權重W33 及資料X3 之乘積、以及權重W34 及資料X4 之乘積之和(ΣW3i ＊Xi )。如上所述，成為Yk ＝ΣWki ＊Xi 這種關係。
輸出層53並聯地配置有與標籤之數量相同數量之輸出用節點。該標籤與識別對象資料建立關聯。輸出層53基於從隱藏層52接收到之資料，於每個輸出用節點進行激活函數之運算，並輸出識別得分。即，於識別裝置5中，針對每個標籤輸出識別得分。例如於識別裝置5識別「車」、「樹」、「人」此3個圖像時，輸出層53根據「車」、「樹」、「人」此3個標籤而配置有3個輸出用神經元。輸出用神經元輸出與「車」標籤對應之識別得分、與「樹」標籤對應之識別得分、與「人」標籤對應之識別得分。於圖3中，為了簡單，而示出了輸出層53包含並聯之2個節點之情形。作為激活函數之運算結果，從輸出層53之節點獲得資料Z1 、Z2 。
再者，上文上述之輸入層51、隱藏層52、及輸出層53中所含之節點之數量可適當變更。尤其於隱藏層52中，雖然只圖示了1階處理節點群，但亦可具備2階以上之處理節點。將隱藏層52具備多階處理節點群之情形記載為「深度學習」。  ＜1-1-3-2＞識別裝置之具體構成  ＜1-1-3-2-1＞記憶體系統
此處，作為用來實現識別裝置5之具體硬體構成，列舉記憶體系統400進行說明。
如圖4所示，記憶體系統400具備NAND(Not AND，與非)型快閃記憶體100及記憶體控制器200。記憶體控制器200及NAND型快閃記憶體100例如亦可藉由其等之組合來構成一個半導體記憶裝置，作為該例，可列舉像SD(Secure Digital，安全數位)(註冊商標)卡般之記憶卡、或SSD(solid state drive，固態驅動器)等。
NAND型快閃記憶體100具備複數個記憶胞電晶體，非揮發地記憶資料。NAND型快閃記憶體100藉由NAND匯流排與記憶體控制器200連接，基於來自記憶體控制器200之主機指令(命令)進行動作。更具體來說，NAND型快閃記憶體100與記憶體控制器200進行例如8位元之信號DQ0～DQ7(以下，於不限定DQ0～DQ7之情形時，簡單地標記為信號DQ、或信號DQ[7：0])之接收發送。於信號DQ0～DQ7中，例如包含資料、位址、及指令。又，NAND型快閃記憶體100從記憶體控制器200接收例如晶片使能信號CEn、指令鎖存使能信號CLE、位址鎖存使能信號ALE、寫入使能信號WEn、及讀出使能信號REn。然後，NAND型快閃記憶體100向記憶體控制器200發送就緒/忙碌信號R/Bn。
晶片使能信號CEn係用來啟用NAND型快閃記憶體100之信號，例如以Low(“Ｌ”)位準斷定。指令鎖存使能信號CLE係表示信號DQ為指令之信號，例如以High(“Ｈ”)位準斷定。位址鎖存使能信號ALE係表示信號DQ為位址之信號，例如以“Ｈ”位準斷定。寫入使能信號WEn係用來將接收到之信號向NAND型快閃記憶體100內取入之信號，每當從記憶體控制器200接收指令、位址、及資料等時，例如以“Ｌ”位準斷定。因此，每當切換WEn時，將信號DQ取入至NAND型快閃記憶體100內。讀出使能信號REn係用來供記憶體控制器200從NAND型快閃記憶體100讀出資料之信號。讀出使能信號REn例如以“Ｌ”位準斷定。就緒/忙碌信號R/Bn係表示NAND型快閃記憶體100為忙碌狀態還是就緒狀態(無法從記憶體控制器200接收指令之狀態還是能夠從記憶體控制器200接收指令之狀態)之信號，例如於NAND型快閃記憶體100為忙碌狀態時設為“Ｌ”位準。
記憶體控制器200例如響應來自控制部3之主機指令，對NAND型快閃記憶體100命令資料之讀出、寫入、抹除等。又，記憶體控制器200對NAND型快閃記憶體100之記憶空間進行管理。
記憶體控制器200包含主機接口電路(主機I/F)210、內置記憶體(RAM：Random Access Memory)220、處理器(CPU(Central Processing Unit，中央處理單元))230、緩衝記憶體240、NAND接口電路(NAND I/F)250、及錯誤校正電路(ECC)260。
主機接口電路210經由控制器匯流排與外部(控制部3等)連接，掌管與外部之通信。主機接口電路210對處理器230及緩衝記憶體240傳輸從外部接收到之主機指令及資料。又，主機接口電路210響應處理器230之命令，而向外部傳輸緩衝記憶體240內之資料。
NAND接口電路250經由NAND匯流排與NAND型快閃記憶體100連接，掌管與NAND型快閃記憶體100之通信。NAND接口電路250對NAND型快閃記憶體100傳輸從處理器230接收到之命令。又，NAND接口電路250於寫入時，對NAND型快閃記憶體100傳輸緩衝記憶體240內之寫入資料。進而，NAND接口電路250於讀出時，對緩衝記憶體240傳輸從NAND型快閃記憶體100讀出之資料。
處理器230控制記憶體控制器200全體之動作。又，處理器230根據外部之主機指令而發出各種指令並發送至NAND型快閃記憶體100。例如，處理器230於從外部接收到與寫入相關之主機指令時，響應該指令，對NAND型快閃記憶體100發送與寫入相關之NAND指令。讀出及抹除時亦同樣如此。又，處理器230執行損耗均衡等用來管理NAND型快閃記憶體100之各種處理。進而，處理器230執行各種運算。例如，處理器230執行資料之加密處理或隨機化處理等。
錯誤校正電路260執行資料之錯誤校正處理。
內置記憶體220例如為DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)、或SRAM(Static RAM，靜態隨機存取記憶體)等半導體記憶體，作為處理器230之作業區域來使用。而且，內置記憶體220保存用來管理NAND型快閃記憶體100之韌體、或各種管理表格等。
再者，此處，作為識別裝置5之硬體構成，列舉了記憶體系統400，但並不限於此。作為其它示例，亦可採用記憶體控制器200作為控制部3之硬體構成，採用NAND型快閃記憶體100作為識別裝置5之硬體構成。  ＜1-1-3-2-2＞NAND型快閃記憶體100
接下來，使用圖5對NAND型快閃記憶體100之構成進行說明。再者，於圖5中，利用箭頭線示出了各區塊間之連接之一部分，但區塊間之連接並不限於此。
如圖5所示，NAND型快閃記憶體100包含輸入輸出電路15、邏輯控制電路16、狀態暫存器18、位址暫存器19、指令暫存器20、定序器17、就緒/忙碌電路21、電壓產生電路22、記憶胞陣列10、列解碼器11、感測放大器模組12、資料暫存器/位元計數器13、及行解碼器14。
輸入輸出電路15控制與記憶體控制器200之信號DQ之輸入輸出。更具體來說，輸入輸出電路15具備輸入電路及輸出電路。輸入電路將從記憶體控制器200接收到之資料DAT(寫入資料WD)發送至資料暫存器/位元計數器13，將位址ADD發送至位址暫存器19，將指令CMD發送至指令暫存器20。輸出電路將從狀態暫存器18接收到之狀態資訊STS、從資料暫存器/位元計數器13接收到之資料DAT(讀出資料RD)、及從位址暫存器19接收到之位址ADD發送至記憶體控制器200。
邏輯控制電路16從記憶體控制器200接收例如晶片使能信號CEn、指令鎖存使能信號CLE、位址鎖存使能信號ALE、寫入使能信號WEn、及讀出使能信號REn。然後，邏輯控制電路16根據所接收到之信號對輸入輸出電路15及定序器17進行控制。
狀態暫存器18例如暫時地保存資料之寫入、讀出、及抹除動作之狀態資訊STS，並對記憶體控制器200通知動作是否已正常結束。
位址暫存器19經由輸入輸出電路15暫時地保存從記憶體控制器200接收到之位址ADD。而且，位址暫存器19向列解碼器11傳輸列位址RA，向行解碼器14傳輸行位址CA。
指令暫存器20經由輸入輸出電路15暫時地保存從記憶體控制器200接收到之指令CMD，並向定序器17傳輸。
定序器17控制NAND型快閃記憶體100全體之動作。更具體來說，定序器17根據指令暫存器20所保存之指令CMD，控制例如狀態暫存器18、就緒/忙碌電路21、電壓產生電路22、列解碼器11、感測放大器模組12、資料暫存器/位元計數器13、及行解碼器14等，執行寫入動作、讀出動作、及抹除動作等。又，定序器17包含暫存器(未圖示)。
就緒/忙碌電路21根據定序器17之動作狀況，將就緒/忙碌信號R/Bn發送至記憶體控制器200。
電壓產生電路22根據定序器17之控制，產生寫入動作、讀出動作、及抹除動作所需之電壓，並將該產生之電壓供給至例如記憶胞陣列10、列解碼器11、及感測放大器模組12等。列解碼器11及感測放大器模組12將從電壓產生電路22供給之電壓施加至記憶胞陣列10內之記憶胞電晶體。
記憶胞陣列10包含區塊BLK0～BLKn(n為0以上之整數)。區塊BLK係與位元線及字元線建立關聯之複數個非揮發性記憶胞之集合，例如成為資料之抹除單位。NAND型快閃記憶體100亦可藉由例如應用MLC(Multi-Level Cell)方式等，使各記憶胞記憶2位元以上之資料。
列解碼器11對列位址RA進行解碼。列解碼器11根據解碼結果選擇區塊BLK中之任一者，進而選擇任一記憶胞單元。然後，列解碼器11將所需電壓施加至區塊BLK。
感測放大器模組12於讀出動作時，對從記憶胞陣列10讀出之資料進行感測。然後，感測放大器模組12將讀出資料RD發送至資料暫存器/位元計數器13。又，感測放大器模組12於寫入動作時，將寫入資料WD發送至記憶胞陣列10。
資料暫存器/位元計數器13具備複數個鎖存電路。鎖存電路保存寫入資料WD及讀出資料RD。例如於寫入動作中，資料暫存器/位元計數器13暫時地保存從輸入輸出電路15接收到之寫入資料WD，並發送至感測放大器模組12。又，例如於讀出動作中，資料暫存器/位元計數器13暫時地保存從感測放大器模組12接收到之讀出資料RD，並發送至輸入輸出電路15。
行解碼器14例如於寫入動作、讀出動作、及抹除動作時對行位址CA進行解碼，並根據解碼結果而選擇資料暫存器/位元計數器13內之鎖存電路。  ＜1-1-3-2-3＞記憶胞陣列
圖6係表示第1實施形態中之NAND型快閃記憶體100中所含之記憶胞陣列10之構成例之電路圖，表示關於記憶胞陣列10內之1個區塊BLK之詳細電路構成。如圖6所示，區塊BLK例如包含4個串單元SU0～SU3。
各串單元SU包含分別與位元線BL0～BLm(m為0以上之整數)建立關聯之複數個NAND串NS。各NAND串NS例如包含記憶胞電晶體MT0～MT7以及選擇電晶體ST1及ST2。
記憶胞電晶體MT具備控制閘極及電荷儲存層，非揮發地記憶資料。各NAND串NS中所含之記憶胞電晶體MT0～MT7串聯地連接於選擇電晶體ST1之源極與選擇電晶體ST2之汲極之間。同一區塊BLK中所含之各NAND串NS之記憶胞電晶體MT0之控制閘極(複數個控制閘極)共通地連接於字元線WL0。同樣地，同一區塊BLK中所含之複數個NAND串NS之記憶胞電晶體MT1～MT7之控制閘極分別共通地連接於字元線WL1～WL7。再者，於以下說明中，將各個串單元SU內連接於共通之字元線WL之複數個記憶胞電晶體MT設為胞單元(CU)。而且，將胞單元所記憶之1位元資料之集合稱為“頁”。由此，於將2位元資料記憶於1個記憶胞電晶體MT內之情形時，胞單元記憶2頁量之資料。
選擇電晶體ST1及ST2用於選擇各種動作時之串單元SU。與同一行位址對應之NAND串NS中所含之選擇電晶體ST1之汲極共通地連接於對應之位元線BL。串單元SU0中所含之複數個選擇電晶體ST1之閘極共通地連接於選擇閘極線SGD0。同樣地，串單元SU1～SU3中所含之複數個選擇電晶體ST1之閘極分別共通地連接於選擇閘極線SGD1～SGD3。於同一區塊BLK中，複數個選擇電晶體ST2之源極共通地連接於一個源極線SL，複數個選擇電晶體ST2之閘極共通地連接於一個選擇閘極線SGS。
於以上所說明之記憶胞陣列10之電路構成中，字元線WL0～WL7設置於每個區塊BLK。位元線BL0～BLm於複數個區塊BLK間共有。源極線SL於複數個區塊BLK間共有。再者，以上所說明之各區塊BLK所包含之串單元SU之個數、與各NAND串NS所包含之記憶胞電晶體MT以及選擇電晶體ST1及ST2之個數僅為一例，亦可設計為任意個數。字元線WL以及選擇閘極線SGD及SGS之根數，根據記憶胞電晶體MT以及選擇電晶體ST1及ST2之個數而變更。
由記憶胞陣列10之複數個記憶胞電晶體MT之閾值電壓所形成之閾值電壓分佈例如成為圖7所示。圖7表示1個記憶胞電晶體MT記憶2位元資料之情形時之記憶胞電晶體MT之閾值電壓分佈及讀出電壓，縱軸與記憶胞電晶體MT之個數對應，橫軸與記憶胞電晶體MT之閾值電壓Vth對應。如圖7所示，複數個記憶胞電晶體MT基於所記憶之資料之位元數而形成複數個閾值電壓分佈。以下，作為寫入方式之一例，對使1個記憶胞電晶體MT記憶2位元資料之MLC(Multi-Level Cell，多階胞)方式進行說明。
如圖7所示，於MLC方式之情形時，複數個記憶胞電晶體MT形成4個閾值電壓分佈。將該4個閾值電壓分佈從閾值電壓較低者起依序稱為“Er”狀態、“A”狀態、“B”狀態、“C”狀態。於MLC方式中，例如對“Er”狀態、“A”狀態、“B”狀態、及“C”狀態分別分配“11(上/下)”資料、“10”資料、“00”資料、及“01”資料。
而且，於以上所說明之閾值電壓分佈中，於相鄰之閾值電壓分佈之間分別設定讀出電壓。例如，讀出電壓AR被設定於“Er”狀態下之最高閾值電壓與“A”狀態下之最低閾值電壓之間，於對記憶胞電晶體MT之閾值電壓係包含於“Er”狀態之閾值電壓分佈中還是包含於“A”狀態以上之閾值電壓分佈中進行判斷之動作中使用。當對記憶胞電晶體MT施加讀出電壓AR時，與“Er”狀態對應之記憶胞電晶體成為導通狀態，與“A”狀態、“B”狀態、及“C”狀態對應之記憶胞電晶體成為斷開狀態。其它讀出電壓亦同樣設定。讀出電壓BR被設定於“A”狀態之閾值電壓分佈與“B”狀態之閾值電壓分佈之間，讀出電壓CR被設定於“B”狀態之閾值電壓分佈與“C”狀態之閾值電壓分佈之間。將讀出藉由電壓VREAD設定為比閾值電壓最高之閾值電壓分佈中之最高閾值電壓更高之電壓。即，讀出藉由電壓VREAD施加至閘極之記憶胞電晶體MT不論所記憶之資料如何均導通。
再者，記憶於以上所說明之1個記憶胞電晶體MT中之資料之位元數、與針對記憶胞電晶體MT之閾值電壓分佈之資料之分配僅為一例。又，其它各種資料之分配亦可應用於閾值電壓分佈。又，各讀出電壓及讀出藉由電壓可藉由各方式設定為相同之電壓值，亦可設定為不同之電壓值。
再者，以上所說明之記憶胞陣列10之構成亦可為其它構成。關於其它記憶胞陣列10之構成，例如記載於被稱為“三維積層非揮發性半導體記憶體”之2009年3月19日提出申請之美國專利申請案12/407,403號、稱為“三維積層非揮發性半導體記憶體”之2009年3月18日提出申請之美國專利申請案12/406,524號、稱為“非揮發性半導體記憶裝置及其製造方法”之2010年3月25日提出申請之美國專利申請案12/679,991號、稱為“半導體記憶體及其製造方法”之2009年3月23日提出申請之美國專利申請案12/532,030號中。該些專利申請案之全部內容以參考之形式引用於本案說明書中。  ＜1-1-3-2-4＞感測放大器模組12及資料暫存器/位元計數器13
接下來，使用圖8對感測放大器模組12及資料暫存器/位元計數器13之構成進行說明。
如圖8所示，感測放大器模組12包含與各位元線BL0～BLm對應設置之感測放大器SA(0)～SA(m)。
感測放大器SA於讀出動作時，對讀出至所對應之位元線BL之資料進行感測，判斷資料為“0”資料還是“1”資料。又，於寫入動作時，根據寫入資料WD而對位元線BL施加電壓。
資料暫存器/位元計數器13具備資料暫存器13A、及位元計數器13B。
資料暫存器13A針對每個感測放大器SA具備鎖存電路組130。
鎖存電路組130包含複數個鎖存電路DL(0)～(X)(X：為任意自然數)、鎖存電路XDL、及運算電路OP。感測放大器SA、鎖存電路DL(0)～(X)、及鎖存電路XDL以能夠彼此接收發送資料之方式連接。
鎖存電路DL例如暫時地保存資料。鎖存電路XDL暫時地保存從感測放大器SA接收到之讀出資料RD及從輸入輸出電路15接收到之寫入資料WD。更具體來說，輸入輸出電路15接收到之寫入資料WD經由鎖存電路XDL傳輸至鎖存電路DL、或感測放大器SA中之任一者。又，從感測放大器SA接收到之讀出資料RD經由鎖存電路XDL傳輸至輸入輸出電路15。
運算電路OP根據鎖存電路DL(0)～(X)、及鎖存電路XDL中所記憶之資料進行運算(例如積運算)。
位元計數器13B接收從鎖存電路組130輸出之積運算結果，進行和運算。  ＜1-1-3-2-5＞感測放大器
以上所說明之各感測放大器SA之詳細電路構成例如成為如圖9所示。圖9表示關於感測放大器模組12內之1個感測放大器SA之詳細電路構成之一例。
感測放大器SA例如於讀出動作中，對讀出於所對應之位元線BL之資料進行感測，判斷所讀出之資料為“0”還是“1”。如圖9所示，感測放大器SA包含PMOS(P-channel Metal-Oxide-Semiconductor，P通道金屬氧化物半導體)電晶體30、NMOS(N-channel Metal-Oxide-Semiconductor，N通道金屬氧化物半導體)電晶體31～37、及電容器38。
電晶體30之一端連接於電源線，電晶體30之閘極連接於節點INV。電晶體31之一端連接於電晶體30之另一端，電晶體31之另一端連接於節點COM，電晶體31之閘極被輸入控制信號BLX。電晶體32之一端連接於節點COM，電晶體32之另一端連接於對應之位元線BL，對電晶體32之閘極輸入控制信號BLC。電晶體33之一端連接於節點COM，電晶體33之另一端連接於節點SRC，電晶體33之閘極連接於節點INV。電晶體34之一端連接於電晶體30之另一端，電晶體34之另一端連接於節點SEN，對電晶體34之閘極輸入控制信號HLL。電晶體35之一端連接於節點SEN，電晶體35之另一端連接於節點COM，對電晶體35之閘極輸入控制信號XXL。對電晶體36之一端輸入時脈CLK，電晶體36之閘極連接於節點SEN。電晶體37之一端連接於電晶體36之另一端，電晶體37之另一端連接於匯流排LBUS，對電晶體37之閘極輸入控制信號STB。電容器38之一端連接於節點SEN，對電容器38之另一端輸入時脈CLK。
又，於圖9中，表示鎖存電路DL之一例。
如圖9所示，鎖存電路DL具備反相器40及41、以及NMOS電晶體42及43。
反相器40之輸入端子連接於節點LAT，輸出端子連接於節點INV。反相器41之輸入端子連接於節點INV，輸出端子連接於節點LAT。電晶體42之一端連接於節點INV，另一端連接於匯流排LBUS，對閘極輸入控制信號STI。電晶體43之一端連接於節點LAT，另一端連接於匯流排LBUS，對閘極輸入控制信號STL。其它鎖存電路DL之電路構成亦相同，因此省略說明。
再者，實施形態中之資料暫存器/位元計數器13之構成並不限於此。例如，資料暫存器/位元計數器13所具備之鎖存電路DL之個數可設計為任意個數。於該情形時，鎖存電路之個數例如根據1個記憶胞電晶體MT所保存之資料之位元數來設計。又，於以上說明中，列舉了感測放大器SA及位元線BL以1對1方式對應之情形，但並不限於此。例如，複數個位元線BL亦可經由選擇器連接於1個感測放大器SA。
＜1-2＞動作  ＜1-2-1＞動作流程
使用圖10對識別階段中之記憶體系統400之動作流程進行說明。此處，對以下情形進行說明：於記憶體系統400被輸入了識別對象資料時，NAND型快閃記憶體100使用記憶胞陣列10中所記憶之神經網絡對識別對象資料進行識別。  [S1001]
記憶體控制器200當從外部接收到識別對象資料時，對NAND型快閃記憶體100之輸入輸出電路15發出包含所接收到之識別對象資料之積和運算指令集。該積和運算指令集係用來使NAND型快閃記憶體100作為上述隱藏層52發揮功能之指令集。積和運算指令集之具體例將於後文敍述。  [S1002]
輸入輸出電路15於接收到積和運算指令集時，將積和運算指令集中之指令供給至定序器17。定序器17藉由接收指令，而於NAND型快閃記憶體100中進行積和運算。  [S1003]
輸入輸出電路15於接收到積和運算指令集時，將積和運算指令集中之識別對象資料(輸入資料)供給至資料暫存器13A。  [S1004]
資料暫存器13A將接收到之輸入資料記憶於鎖存電路DL中。  [S1005]
定序器17根據積和運算指令集，使感測放大器SA從記憶胞陣列10讀出權重係數(以下為權重資料)。  [S1006]
感測放大器SA將從記憶胞陣列10讀出之權重資料供給至資料暫存器13A。權重資料與神經網絡之權重係數對應，且於對處理資料進行積和運算時使用。  [S1007]
資料暫存器13A將接收到之權重資料記憶於鎖存電路DL中。此時，記憶權重資料之鎖存電路DL與記憶有輸入資料之鎖存電路DL不同。  [S1008]
資料暫存器13A對所記憶之輸入資料、及權重資料進行積運算。然後，資料暫存器13A將積運算之結果記憶於鎖存電路DL中。  [S1009]
資料暫存器13A將積運算之結果供給至位元計數器13B。  [S1010]
位元計數器13B藉由數字運算、或模擬運算來進行基於積運算結果之和運算。這樣，藉由資料暫存器13A進行輸入資料及權重資料之積運算，且藉由位元計數器13B進行積運算結果之和運算，由此可進行上文上述之積和運算。  [S1011]
位元計數器13B將積和運算之結果供給至輸入輸出電路15。  [S1012]
然後，輸入輸出電路15將積和運算之結果供給至記憶體控制器200。
再者，此處為了簡單，對僅進行一次積和運算之情形進行了說明，但並不限於此。例如，於於隱藏層52設置多階處理用節點時，NAND型快閃記憶體100亦可根據級數重複進行步驟S1005～S1010。  ＜1-2-2＞指令集、及波形圖
接下來，使用圖11對識別階段中之記憶體系統400之動作中之指令集、及波形圖進行說明。
如圖11所示，記憶體控制器200於NAND型快閃記憶體100為「就緒狀態(R/Bn信號為H位準)」時，對輸入輸出電路15發出積和運算指令集(S1001)。所謂積和運算指令集，包含用來使NAND型快閃記憶體100執行積和運算之第1指令(XAH)、用來指定記憶有權重資料之記憶胞之位址(ADD)、用於積和運算之輸入資料(DATA)、及用來使NAND型快閃記憶體100執行積和運算之第2指令(XBH)。
然後，NAND型快閃記憶體100當依序接收到第1指令(XAH)、位址(ADD)、輸入資料(DATA)、及第2指令(XBH)時，開始積和運算，從「就緒狀態(R/Bn信號為H位準)」成為「忙碌狀態(R/Bn信號為L位準)」。
自此開始，對步驟S1005中之選擇字元線WL、控制信號INV、BLC、BLX、HLL、XXL、STB、選擇位元線BL、及源極線SL進行說明。
於時刻T1，定序器17使控制信號INV之電位成為L位準，將控制信號BLC之電位從Vss升壓至Vblc，將控制信號BLX之電位從Vss升壓至Vblc。由此，感測放大器SA之電晶體30、31、及32成為導通狀態，位元線BL之電位從Vss升壓至VBL(參考圖9)。又，定序器17將源極線SL之電位從Vss升壓至VSL。
於時刻T2，定序器17將選擇字元線WL之電位從Vss升壓至AR。由此，於連接選擇字元線WL之選擇記憶胞導通之情形時，位元線BL之電位降低，於選擇記憶胞不導通之情形時，維持位元線BL之電位。進而，定序器17將控制信號HLL之電位從L位準升壓至H位準。由此，電晶體34成為導通狀態，感測放大器SA之節點SEN被充電(參考圖9)。
於時刻T3，定序器17將控制信號HLL之電位從H位準降壓到L位準，將控制信號XXL之電位從L位準升壓至H位準。由此，電晶體35成為導通狀態，位元線BL與節點SEN經由電晶體35、及32電性連接。由此，節點SEN之電位成為基於位元線BL電位之電位(參考圖9)。
於時刻T4，定序器17將控制信號XXL之電位維持為H位準，並且將控制信號STB之電位從L位準升壓至H位準。由此，電晶體37成為導通狀態，將基於電晶體36之閘極電極之電位之資訊傳輸至匯流排LBUS(參考圖9)。然後，匯流排LBUS之電位被作為與電壓AR相關之結果記憶於鎖存電路DL中。
具體來說，於選擇記憶胞導通時，位元線BL之電位下降，其結果節點SEN之電位亦下降。由此，電晶體36成為斷開狀態，維持匯流排LBUS之電位。相對於此，於選擇記憶胞斷開時，維持位元線BL之電位，其結果亦維持節點SEN之電位。由此，電晶體36成為導通狀態，匯流排LBUS連接於CLK，電位被降壓。
如上所述，時刻T2～時刻T5之動作係用來讀出「A狀態」之動作(A狀態讀出)。
繼而，於時刻T5～時刻T6，定序器17將選擇字元線WL之電位從AR升壓至BR，且進行與上文上述之時刻T2～時刻T5相同之動作，由此進行用來讀出「B狀態」之動作(B狀態讀出)。
繼而，於時刻T6～時刻T7，定序器17將選擇字元線WL之電位從BR升壓至CR，且進行與上文上述之時刻T2～時刻T5相同之動作，由此進行用來讀出「C狀態」之動作(C狀態讀出)。
如上所述，藉由進行時刻T1～時刻T7之動作，可將權重資料讀出於鎖存電路DL。
然後，定序器17使用鎖存電路組130進行積運算，使用位元計數器13B進行和運算。其結果為，定序器17將位元計數器13B之運算結果作為積和運算結果(DATA)輸出至記憶體控制器200中(S1012)。
再者，將信號DQ之接收發送統稱記載為指令序列。  ＜1-2-3＞比較例
此處，對本實施形態中之指令序列、與讀出動作及寫入動作之指令序列之不同進行說明。首先，使用圖12對讀出動作進行說明。如圖12所示，關於讀出動作，首先，記憶體控制器200對NAND型快閃記憶體100發出讀出指令集，由此從NAND型快閃記憶體100之記憶胞陣列10向資料暫存器/位元計數器13讀出資料。然後，記憶體控制器200藉由對NAND型快閃記憶體100發出資料輸出指令集，可接收讀出至資料暫存器/位元計數器13之資料。
繼而，使用圖13對寫入動作進行說明。如圖13所示，關於寫入動作，記憶體控制器200對NAND型快閃記憶體100發出寫入指令集(包含寫入資料)，由此可將寫入資料寫入到NAND型快閃記憶體100之記憶胞陣列10中。
這樣，於讀出動作中，記憶體控制器200發出將讀出指令集發出後(成為忙碌狀態後)之資料輸出指令集，由此將資料作為信號DQ輸出。又，於寫入動作中，記憶體控制器200發出包含寫入資料之寫入指令集，由此可將寫入資料寫入到記憶胞陣列10中。  ＜1-3＞效果
於本實施形態中，記憶體控制器200藉由發出包含識別對象資料及權重資料之位址之積和運算指令集，可從NAND型快閃記憶體100接收基於識別對象資料及權重資料之積和運算結果。
近年來，NAND型快閃記憶體之1頁之大小變大為幾KB。由此，NAND型快閃記憶體具備大容量之資料暫存器，由此表現優異之Sequential Write/Read(順序寫入/讀出)性能。但是，並沒有將這種技術優勢應用於AI技術之具體報告。例如，如果能夠將記憶技術應用於AI中特徵性之運算方法或運算法則，則有可能開拓新的技術領域，從而能夠為人們之生活或社會做出貢獻。
由此，於本實施形態中，因為記憶體控制器200僅藉由對1頁之大小較大之NAND型快閃記憶體發出積和運算指令集，就能夠進行積和運算，因此能夠容易地實現高速之AI功能。由此，僅藉由使用NAND型快閃記憶體，就能夠容易地獲得高品質之AI功能。  ＜1-4＞具體例
繼而，對識別對象資料輸入至NAND型快閃記憶體中之情形時之第1實施形態之具體例進行說明。尤其表示識別對象資料、權重資料、以及運算結果之流程。
如圖3所示。於著眼於一個識別對象資料之情形時(例如X1 )，一個資料用於與隱藏層52中之並聯排列之節點之數量對應之運算。例如，於圖3之示例之情形時，資料X1 用於資料Y1 、Y2 、Y3 。即，資料X1 與權重W11 、W21 、及W31 中之各者進行積運算。於上文上述之NAND型快閃記憶體中，於一個鎖存電路組130進行一個積運算。於圖3之示例之情形時，進行3次關於資料X1 之積運算，因此使用3個鎖存電路組130。具體來說，如圖14所示，將各識別對象資料(X1 ～X4 )分別分配到3個鎖存電路組130。再者，如上所述，識別對象資料根據對一個識別對象資料進行積運算之次數而變化。於本例之情形時，資料X1 ～X4 分別需要3個。即，輸入至資料暫存器13A之識別對象資料需要為X1 、X1 、X1 、X2 、X2 、X2 、X3 、X3 、X3 。該識別對象資料可由記憶體控制器200產生，亦可由定序器17產生，亦可由其它構成產生。然後，從記憶胞陣列10向鎖存電路讀出用來與各識別對象資料進行積運算之權重資料。然後，於鎖存電路組130中，進行所讀出之權重資料、與識別對象資料之積運算，並將積運算結果記憶於資料鎖存中。又，與積和運算結果相加之偏差(常數項)B1 ～B3 亦作為權重資料被記憶於鎖存電路中。
然後，於位元計數器13B中，從各鎖存電路組130讀出積運算結果，進行和運算，而算出積和運算結果。位元計數器13B產生隱藏層之資料Y，且產生輸出資料。
此處，使用圖15對鎖存電路組130之具體使用方法進行說明。於圖15中，對權重資料、及識別對象資料分別為4值(多值)之情形進行說明。
如圖15所示，鎖存電路組130為了判斷4值資料，而需要AR之讀出結果、BR之讀出結果、及CR之讀出結果。於圖15中，例如於資料鎖存器DL(A)中記憶AR之讀出結果(“A”旗標)，例如於資料鎖存器DL(B)中記憶BR之讀出結果(“B”旗標)，例如於資料鎖存器DL(C)中記憶CR之讀出結果(“C”旗標)。鎖存電路組130能夠根據DL(A)、DL(B)、及DL(C)中所記憶之資料而決定權重資料。再者，於權重資料為4值以外之情形時，亦可使用視需要之資料鎖存器DL。
4值之識別對象資料例如記憶於2個資料鎖存器DL(D)、DL(E)中。再者，於識別對象資料為4值以外之情形時，亦可使用視需要之資料鎖存器DL。
積運算結果例如記憶於資料鎖存電路DL(F)中。但是，積運算結果亦可進而使用其它資料鎖存器DL。
而且，和運算於位元計數器13B中進行，可將積和運算結果記憶於未圖示之記憶區域中。  ＜2＞第2實施形態
繼而，對第2實施形態進行說明。於第1實施形態中，經由位元線判定資料，但是於第2實施形態中，對經由源極線判定資料之情形進行說明。對於與第1實施形態相同之部分省略說明。  ＜2-1＞識別裝置之具體構成  ＜2-1-1＞NAND型快閃記憶體
此處，作為用來實現識別裝置5之具體硬體構成，列舉記憶體系統400進行說明。
如圖16所示，記憶體系統400中所含之NAND型快閃記憶體100進而具備源極線控制電路23。源極線控制電路23控制源極線SL之電位。  ＜2-1-2＞電壓產生電路及源極線控制電路
使用圖17對電壓產生電路22及源極線控制電路23進行說明。
於圖17中，示出了電壓產生電路22之一部分。電壓產生電路22具備恆電流源50、NMOS電晶體51、52、54及55、以及電阻元件53。於圖17所示之電壓產生電路22中，示出了產生感測放大器SA之信號BLC之電路、及對源極線進行充電之電路。
具體來說，恆電流源50產生電流Iref1，作為信號BLC進行供給。NMOS電晶體51之一端及閘極電極連接於恆電流源50之輸出端。
NMOS電晶體52之一端被輸入信號Vint，閘極電極被輸入信號Initialize，另一端連接於NMOS電晶體51之另一端。
電阻元件53之一端連接於NMOS電晶體51及52之另一端。
NMOS電晶體54之一端連接於電阻元件53之另一端，閘極電極被輸入信號SW to SRC，另一端連接於源極線SL。
NMOS電晶體55之一端連接於電阻元件53之另一端，閘極電極被輸入信號SW to VSS，另一端連接於基準電位VSS。
源極線控制電路23具備電壓比較部23-1、及檢測電路23-2。源極線控制電路23能夠對全胞電流(Icell_total)進行監控並轉換成數字值。即，圖17之電路係利用模擬電路來判定胞源極電流值(流經源極線之電流之值)之電路之一例。於圖17中，與積和運算結果對應之電流值Icell_total藉由電流鏡電路反射，與由調整器所提供之電流值(參考值)進行比較。
電壓比較部23-1將源極線SL之電位與基準電位VREF_SRC進行比較，並且對源極線SL提供電位。如圖所示，電壓比較部23-1具備PMOS電晶體60、比較器61、及NMOS電晶體62。
PMOS電晶體60之閘極被輸入預充電信號PRECH，一端被從外部提供電壓VCC，另一端連接於源極線SL。信號PRECH於資料之讀出動作時之位元線之預充電時被設為“Ｌ”位準，由此使PMOS電晶體60成為導通狀態。其結果為，源極線SL之電位上升。
比較器61之正轉輸入端子(+)連接於源極線SL，反轉輸入端子(-)被輸入電壓VREF_SRC。即，比較器61將源極線SL之電位與電壓VREF_SRC進行比較，於源極線SL之電位超出電壓VREF_SRC時輸出“Ｈ”位準。電壓VREF_SRC設為與關於閾值電壓最低之“0”資料之讀出位準V01之絕對值相同、或大於該絕對值之值。
NMOS電晶體62之汲極連接於源極線SL，源極接地，比較器61之比較結果提供至閘極。以下，將NMOS電晶體62之閘極、亦就係比較器61之輸出節點稱為節點G_Source。又，以下將NMOS電晶體62之閘極寬度W稱為閘極寬度Wsource1。
檢測電路23-2具備PMOS電晶體70、71、74及75、比較器72、以及NMOS電晶體73、76、77、80、81-1、81-2、82-1、82-2、84-1及84-2。
PMOS電晶體70之源極連接於電源電位VDD，閘極及汲極連接。將PMOS電晶體70之閘極及汲極連接之節點稱為P_GATE。例如將PMOS電晶體70所供給之電流記載為Iref2。
PMOS電晶體71之源極連接於電源電位VDD，閘極連接於節點P_GATE。例如將PMOS電晶體71所供給之電流記載為Iref3。
PMOS電晶體70及PMOS電晶體71構成電流鏡。由此，電流Iref2與電流Iref3為比例關係。
比較器72之正轉輸入端子(+)連接於PMOS電晶體70之汲極，反轉輸入端子(-)連接有PMOS電晶體71之汲極。即，比較器72將PMOS電晶體70之汲極之電位VA與PMOS電晶體71之汲極之電位VB進行比較，於電位VA超出電位VB時輸出“Ｈ”位準。
NMOS電晶體73之汲極連接於節點P_GATE，源極接地，比較器61之比較結果提供至閘極。又，以下將NMOS電晶體73之閘極寬度W稱為閘極寬度Wsource2。
PMOS電晶體74之源極連接於電源電位VDD，閘極及汲極彼此連接。
PMOS電晶體75之源極連接於電源電位VDD，閘極連接於PMOS電晶體74之閘極及汲極，汲極連接於節點N_Gate。
PMOS電晶體74及75構成電流鏡。
NMOS電晶體76之汲極及閘極連接於節點N_GATE，源極接地。
NMOS電晶體77之汲極連接於PMOS電晶體71之汲極，閘極連接於節點N_GATE，源極接地。
NMOS電晶體76及77構成電流鏡。
NMOS電晶體80之汲極及閘極被供給參考電流Iref，源極接地。
NMOS電晶體81-1之汲極連接於PMOS電晶體74之閘極及汲極，閘極被供給參考電流Iref。
NMOS電晶體81-2之汲極連接於NMOS電晶體81-1之源極，閘極被供給信號1bai，源極接地。
NMOS電晶體82-1具備並聯之2個NMOS電晶體(特性與NMOS電晶體81-1相同之電晶體)，各個汲極連接於PMOS電晶體74之閘極及汲極，閘極被供給參考電流Iref。
NMOS電晶體82-2具備並聯之2個NMOS電晶體(特性與NMOS電晶體81-2相同之電晶體)，各個汲極連接於NMOS電晶體82-1之源極，閘極被供給信號2bai，源極接地。
NMOS電晶體84-1具備並聯之4個NMOS電晶體(特性與NMOS電晶體81-1相同之電晶體)，各個汲極連接於PMOS電晶體74之閘極及汲極，閘極被供給參考電流Iref。
NMOS電晶體84-2具備並聯之4個NMOS電晶體(特性與NMOS電晶體81-2相同之電晶體)，各個汲極連接於NMOS電晶體82-1之源極，閘極被供給信號4bai，源極接地。
定序器17藉由適當地使信號1bai、2bai、4bai成為“Ｈ”位準，而控制流經PMOS電晶體74及75之電流值。由此，定序器17能夠控制流經NMOS電晶體76及77之電流值，其結果為能夠任意地控制電位VB。  ＜2-2＞動作
如上所述，源極線控制電路23藉由電流鏡電路對與積和運算結果對應之電流值Icell_total進行反射，與由調整器所提供之電流值(參考值)進行比較。此處，為了提高運算精度，重要的是抑制胞電流Icell之不均。
例如，如圖18及圖19所示，即使使用讀出電壓AR及讀出電壓BR進行讀出動作，例如施加有電壓BR時之電流Icell不均達20 nA～100 nA之情形亦不稀奇。
由此，於第2實施形態中，藉由使讀出電壓階段性地變化並進行大小判定，而最終檢測出胞源極電流之絕對值。參考圖20對該情形進行說明。
圖20及圖21係用來對第2實施形態中之讀出動作之一例進行說明之圖。於第2實施形態中，例如像將對選擇字元線(Selected WL)施加之讀出電壓AR設為A0R、A1R、…這樣，例如將1個狀態分割成N個階段(N stage)。如圖21所示，最先使用讀出電壓A0R進行讀出，對流經源極線SL之電流進行監控而鎖定電流所流經之位元線BL。接下來進行使用讀出電壓A1R之讀出，對流經源極線之電流進行監控而鎖定電流所流經之位元線BL。使用其它分割之讀出電壓重複進行相同之動作。再者，定序器17於每次施加讀出電壓時，藉由啟動信號STB，能夠將讀出結果記憶於鎖存電路中。
如圖22所示，於上述過程中之任一讀出動作中，均能夠使判定為1之Icell與20 nA[毫微安培]左右一致。由此，能夠提高積和運算之精度。  ＜2-3＞效果
如上所述，於第2實施形態中，從讀出動作時之流經源極線之電流偵測積和運算結果。即，根據輸入資料對選擇位元線BL進行預充電，將於AR導通之位元線BL鎖定。接下來，藉由施加讀出電壓AR、BR、CR，分別對流經源極線之電流進行監控，從其電流值獲得積和運算結果。
此時，藉由階段性地細分各狀態下之讀出電壓，而使因胞電流之不均引起之對精度之不良影響降低到可忽略之程度。藉由上述方式，能夠以足夠之精度從讀出動作時之流經源極線之電流偵測積和運算結果。
特別於第2實施形態中，能夠於記憶胞陣列內一次性執行和運算，因此能夠有助於晶片尺寸之縮小等。
於既有之半導體記憶裝置中，於讀出時選擇所有位元線。即，沒有根據輸入資料之邏輯位準來選擇位元線之概念。由此，說到底無法達到執行積和運算之想法。
相對於此，於第2實施形態中，可藉由以下方式實現積和運算結果，即，根據輸入資料之邏輯位準選擇位元線，進而使閾值電壓階段性地上升，鎖定已導通之位元線，於該重複過程中偵測流經源極線之電流。
根據上述內容，藉由第2實施形態，亦可提供一種具備運算功能之半導體記憶裝置。  ＜3＞其它
再者，本發明並不限於上述第1及第2實施形態。例如於第1實施形態中，於獲得積和運算之結果之前獲得積運算之結果，因此亦可將積運算之結果取出到NAND型快閃記憶體100之外部。再者，能夠取出到NAND型快閃記憶體100之外部之資訊可為積和運算之結果，亦可為將該結果代入到激活函數中所得之推斷結果。
於圖10中，NAND型快閃記憶體100將積和運算結果供給至記憶體控制器200中(步驟S1012)。但是，NAND型快閃記憶體100亦可將推斷結果(識別得分)供給至記憶體控制器200。該推斷結果表示所輸入之資料集(輸入資料)、與已和輸入資料建立關聯之標籤之符合程度。例如，NAND型快閃記憶體100於所輸入之資料為照片之情形時，判斷所輸入之資料係何種照片(例如人、車、樹等)。將該推斷之結果記載為推斷結果(識別得分)。
此處，使用圖23及圖24對圖10之變化例進行說明。  [S1001]～[S1010]
因為與圖10中所說明之動作相同，因此省略說明。  [S1013]
位元計數器13B當結束積和運算時，對定序器17通知該結束意旨。  [S1014]
使用圖24對步驟S1013之後續進行說明。
定序器17當接收到積和運算已結束之意旨時，判定是否已將運算進行至最終層。更具體來說，定序器17對隱藏層52中所含之複數個處理節點中最後進行之處理節點之處理是否已結束進行判定。  [S1015]
定序器17於判定最後進行之處理節點之處理未結束時，將最新的積和運算結果作為輸入資料進行積和運算。
具體來說，定序器17將資料暫存器13A中所記憶之最新的積和運算結果輸入至激活函數中進行運算，使資料暫存器13A記憶激活函數之運算結果作為向下一層之輸入資料。再者，於為最終層之情形時，藉由本步驟獲得推斷結果。  [S1016]
資料暫存器13A記憶激活函數之運算結果作為向下一層之輸入資料。然後，NAND型快閃記憶體100重複步驟S1005。
這樣，定序器17於判定最後進行之處理節點之處理未結束之情形時，重複步驟S1015、S1016、S1005～S1010、S1013、及S1014。  [S1017]
定序器17於判定最後進行之處理節點之處理已結束之情形時，使資料暫存器13A中所記憶之運算結果作為推斷結果從NAND型快閃記憶體100輸出。  [S1018]
資料暫存器13A依據定序器17之命令，將推斷結果供給至輸入輸出電路15中。  [S1019]
然後，輸入輸出電路15將推斷結果供給至記憶體控制器200中。由此，NAND型快閃記憶體100亦可將推斷結果(識別得分)供給至記憶體控制器200中。
已對本發明之若干實施形態進行說明，但該些實施形態係作為示例提出之，並未意圖限定發明範圍。該些新的實施形態能夠以其它各種方式實施，可於不脫離發明之主旨之範圍內進行各種省略、更換、變更。該些實施形態或其變化包含於發明之範圍或主旨內，並且包含於權利要求書中所記載之發明及其均等之範圍內。  [相關申請案]
本申請案享有以日本專利申請案2019-113565號(申請日：2019年6月19日)為基礎申請案之優先權。本申請案藉由參考該基礎申請案而包含基礎申請案之全部內容。
1:識別系統2:輸入輸出接口3:控制部4:記憶體5:識別裝置10:記憶胞陣列11:列解碼器12:感測放大器模組13:資料暫存器/位元計數器13A:資料暫存器13B:位元計數器14:行解碼器15:輸入輸出電路16:邏輯控制電路17:定序器18:狀態暫存器19:位址暫存器20:指令暫存器21:就緒/忙碌電路22:電壓產生電路23:源極線控制電路23-1:電壓比較部23-2:檢測電路30:電晶體31:電晶體32:電晶體33:電晶體34:電晶體35:電晶體36:電晶體37:電晶體38:電容器40:反相器41:反相器42:電晶體43:電晶體50:恆電流源51:NMOS電晶體52:NMOS電晶體53:NMOS電晶體54:NMOS電晶體55:NMOS電晶體70:PMOS電晶體71:PMOS電晶體72:比較器73:NMOS電晶體74:PMOS電晶體75:PMOS電晶體76:NMOS電晶體77:NMOS電晶體80:NMOS電晶體81-1:NMOS電晶體81-2:NMOS電晶體82-1:NMOS電晶體82-2:NMOS電晶體84-1:NMOS電晶體84-2:NMOS電晶體100:NAND型快閃記憶體130:鎖存電路組200:記憶體控制器210:主機接口電路220:內置記憶體230:處理器240:緩衝記憶體250:NAND接口電路260:錯誤校正電路400:記憶體系統A0R:讀出電壓A1R:讀出電壓ADD:位址ALE:位址鎖存使能信號AR:讀出電壓B1:偏差B2:偏差B3:偏差BR:讀出電壓BL:位元線BL0:位元線BL1:位元線BLm:位元線BLK:區塊BLK0:區塊BLK1:區塊BLK(L-1):區塊BLC:控制信號BLX:控制信號CA:行位址CEn:晶片使能信號CLE:指令鎖存使能信號CLK:時脈CMD:指令CU:胞單元CR:讀出電壓DAT(WD,RD):資料DATA:輸入資料DQ:信號DQ0:信號DQ7:信號DL:鎖存電路DL(0):鎖存電路DL(A):資料鎖存器DL(B):資料鎖存器DL(C):資料鎖存器DL(D):資料鎖存器DL(E):資料鎖存器DL(F):資料鎖存電路HLL:控制信號Icell:胞電流Icell_total:全胞電流INV:節點Iref:參考電流Iref1:電流Iref2:電流Iref3:電流Initialize:信號LAT:節點LBUS:匯流排MT0:記憶胞電晶體MT1:記憶胞電晶體MT2:記憶胞電晶體MT3:記憶胞電晶體MT4:記憶胞電晶體MT5:記憶胞電晶體MT6:記憶胞電晶體MT7:記憶胞電晶體NS:NAND串N_GATE:節點OP:運算電路P_GATE:節點PRECH:預充電信號RA:列位址REn:讀出使能信號R/Bn:就緒/忙碌信號SA:感測放大器SA(0):感測放大器SA(1):感測放大器SA(m):感測放大器SEN:節點SL:源極線SW to SRC:信號SW to VSS:信號SRC:節點STI:控制信號STL:控制信號ST1:選擇電晶體ST2:選擇電晶體STB:控制信號STS:狀態資訊SU0:串單元SU1:串單元SU2:串單元SU3:串單元SGD0:選擇閘極線SGD1:選擇閘極線SGD2:選擇閘極線SGD3:選擇閘極線SGS:選擇閘極線S1001:步驟S1002:步驟S1003:步驟S1004:步驟S1005:步驟S1006:步驟S1007:步驟S1008:步驟S1009:步驟S1010:步驟S1011:步驟S1012:步驟T1:時刻T2:時刻T3:時刻T4:時刻T5:時刻T6:時刻T7:時刻VA:電位VB:電位VBL:電位Vblc:電位VCC:電壓VREAD:電壓VREF_SRC:基準電位Vss:電位VSL:電位Vint:信號W:閘極寬度Wsource1:閘極寬度Wsource2:閘極寬度WEn:寫入使能信號WL:字元線WL0:字元線WL1:字元線WL2:字元線WL3:字元線WL4:字元線WL5:字元線WL6:字元線WL7:字元線 W11:權重 W12:權重 W13:權重 W14:權重 W21:權重 W22:權重 W23:權重 W24:權重 W31:權重 W32:權重 W33:權重 W34:權重 XAH:第1指令XBH:第2指令XDL:鎖存電路XXL:控制信號 X1:資料 X2:資料 X3:資料 X4:資料 Y1:資料 Y2:資料 Y3:Y1 Z1:資料 Z2:資料
圖1係表示識別系統中之學習階段及識別階段之概念圖。  圖2係第1實施形態之識別系統之方塊圖。  圖3係表示第1實施形態之識別裝置之概念之圖。  圖4係具備第1實施形態之半導體記憶裝置之記憶體系統之方塊圖。  圖5係第1實施形態之半導體記憶裝置之方塊圖。  圖6係表示第1實施形態之記憶胞陣列之圖。  圖7係表示第1實施形態之記憶胞之閾值分佈之圖。  圖8係第1實施形態之半導體記憶裝置所具備之感測放大器及資料暫存器之方塊圖。  圖9係表示第1實施形態之感測放大器之電路圖。  圖10係表示第1實施形態之記憶體系統之動作之流程圖。  圖11係表示識別階段中之記憶體系統之動作中之指令集、及波形圖之圖。  圖12係表示讀出動作之指令序列之圖。  圖13係表示寫入動作之指令序列之圖。  圖14係表示記憶於鎖存電路及位元計數器中之具體資料之圖。  圖15係表示記憶於鎖存電路中之資料之種類之圖。  圖16係第2實施形態之半導體記憶裝置之方塊圖。  圖17係表示第2實施形態之源極線控制電路之一例之電路圖。  圖18係表示通常之讀出動作之一例之圖。  圖19係用來對胞電流之不均進行說明之圖。  圖20係用來對第2實施形態中之讀出動作之一例進行說明之圖。  圖21係表示第2實施形態中之字元線WL及位元線BL之動作影像之圖。  圖22係用來對消除由胞電流之不均所引起之影響進行說明之圖。  圖23係表示圖10之變化例之記憶體系統之動作之流程圖。  圖24係表示圖23之後續之流程圖。
ADD:位址
AR:讀出電壓
BR:讀出電壓
BL:位元線
BLC:控制信號
BLX:控制信號
CR:讀出電壓
DATA:輸入資料
DQ:信號
HLL:控制信號
INV:節點
R/Bn:就緒/忙碌信號
SL:源極線
STB:控制信號
S1001:步驟
S1002-S1009:步驟
S1010:步驟
T1:時刻
T2:時刻
T3:時刻
T4:時刻
T5:時刻
T6:時刻
T7:時刻
VBL:電位
Vblc:電位
Vss:電位
VSL:電位
WL:字元線
XAH:第1指令
XBH:第2指令
XXL:控制信號

Claims (9)

  1. 一種記憶體系統，其具備：  控制部，其發送包含第1資料之第1指令集；及  半導體記憶裝置，其當從上述控制部接收到上述第1指令集時，將基於上述第1指令集之第2資料發送至上述控制部。
  2. 如請求項1之記憶體系統，其中  上述第1指令集包含權重資料之第1位址，  上述半導體記憶裝置當接收到上述第1指令集時，根據上述第1位址讀出上述權重資料，並對上述第1資料、與上述權重資料進行第1運算。
  3. 如請求項2之記憶體系統，其中  上述第2資料為上述第1運算之結果。
  4. 一種記憶體控制器，其具備：  輸入輸出接口，其藉由將包含第1資料之第1指令集發送至半導體記憶裝置中，而接收基於上述第1指令集之第2資料。
  5. 如請求項4之記憶體控制器，其中  上述第1指令集包含權重資料之第1位址，  上述半導體記憶裝置當接收到上述第1指令集時，根據上述第1位址讀出上述權重資料，並對上述第1資料、與上述權重資料進行第1運算。
  6. 如請求項5之記憶體控制器，其中  上述第2資料為上述第1運算之結果。
  7. 一種半導體記憶裝置，其具備：  輸入輸出接口，其藉由從控制部接收包含第1資料之第1指令集，將基於上述第1指令集之第2資料發送至上述控制部。
  8. 如請求項7之半導體記憶裝置，其中  上述第1指令集包含權重資料之第1位址，  上述半導體記憶裝置當接收到上述第1指令集時，基於上述第1位址讀出上述權重資料，並對上述第1資料、與上述權重資料進行第1運算。
  9. 如請求項8之半導體記憶裝置，其中  上述第2資料為上述第1運算之結果。
TW109100465A 2019-06-19 2020-01-07 記憶體系統、記憶體控制器及非揮發性半導體記憶體 TWI768277B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-113565 2019-06-19
JP2019113565A JP2020205003A (ja) 2019-06-19 2019-06-19 メモリシステム、メモリコントローラ、及び半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202101203A true TW202101203A (zh) 2021-01-01
TWI768277B TWI768277B (zh) 2022-06-21

Family

ID=73798736

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109100465A TWI768277B (zh) 2019-06-19 2020-01-07 記憶體系統、記憶體控制器及非揮發性半導體記憶體
TW111118972A TW202234407A (zh) 2019-06-19 2020-01-07 非揮發性半導體記憶體

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111118972A TW202234407A (zh) 2019-06-19 2020-01-07 非揮發性半導體記憶體

Country Status (4)

Country Link
US (3) US11169742B2 (zh)
JP (1) JP2020205003A (zh)
CN (1) CN112115078B (zh)
TW (2) TWI768277B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791254B (zh) * 2021-03-19 2023-02-01 日商鎧俠股份有限公司 記憶體系統、記憶體系統之控制方法及主機裝置
TWI819664B (zh) * 2021-08-31 2023-10-21 華邦電子股份有限公司 半導體儲存裝置及半導體系統

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188404A (zh) * 2021-04-07 2022-10-14 华为技术有限公司 存储装置和处理数据的方法
JP2022170342A (ja) 2021-04-28 2022-11-10 キオクシア株式会社 半導体記憶装置
JP2023141561A (ja) * 2022-03-24 2023-10-05 キオクシア株式会社 半導体記憶装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781895B1 (en) * 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP4635066B2 (ja) 2008-03-19 2011-02-16 株式会社東芝 半導体記憶装置
JP2009238874A (ja) 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP5283960B2 (ja) 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
US9430735B1 (en) * 2012-02-23 2016-08-30 Micron Technology, Inc. Neural network in a memory device
US20150269480A1 (en) * 2014-03-21 2015-09-24 Qualcomm Incorporated Implementing a neural-network processor
US9600183B2 (en) * 2014-09-22 2017-03-21 Intel Corporation Apparatus, system and method for determining comparison information based on memory data
IL281321B (en) * 2016-10-04 2022-07-01 Magic Leap Inc Efficient data layouts for convolutional neural networks
US10896367B2 (en) * 2017-03-07 2021-01-19 Google Llc Depth concatenation using a matrix computation unit
US11568223B2 (en) * 2017-04-14 2023-01-31 Semiconductor Energy Laboratory Co., Ltd. Neural network circuit
US11475274B2 (en) * 2017-04-21 2022-10-18 International Business Machines Corporation Parameter criticality-aware resilience
US11783160B2 (en) * 2018-01-30 2023-10-10 Intel Corporation Memoryless weight storage hardware for neural networks

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791254B (zh) * 2021-03-19 2023-02-01 日商鎧俠股份有限公司 記憶體系統、記憶體系統之控制方法及主機裝置
TWI819664B (zh) * 2021-08-31 2023-10-21 華邦電子股份有限公司 半導體儲存裝置及半導體系統

Also Published As

Publication number Publication date
US11169742B2 (en) 2021-11-09
JP2020205003A (ja) 2020-12-24
US20230409241A1 (en) 2023-12-21
US20220027094A1 (en) 2022-01-27
CN112115078A (zh) 2020-12-22
US20200401347A1 (en) 2020-12-24
US11789656B2 (en) 2023-10-17
TW202234407A (zh) 2022-09-01
TWI768277B (zh) 2022-06-21
CN112115078B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
US10629259B2 (en) Non-volatile memory device and on-chip valley search (OCVS) read method thereof
TWI768277B (zh) 記憶體系統、記憶體控制器及非揮發性半導體記憶體
KR102599123B1 (ko) 인공 신경망 모델에 기초하여 읽기 레벨들을 추론하는 스토리지 장치 및 인공 신경망 모델의 학습 방법
US11183251B2 (en) Non-volatile memory device and a read method thereof
US10910080B2 (en) Nonvolatile memory device configured to adjust a read parameter based on degradation level
JPH1027486A (ja) 不揮発性半導体記憶装置および書込み方法
TWI497502B (zh) 堆疊式記憶體陣列裝置之感測操作
JP2019169207A (ja) 半導体記憶装置
US11430525B2 (en) Memory device
JP2014059930A (ja) 不揮発性半導体記憶装置
JP4364207B2 (ja) 不揮発性半導体記憶装置
US20240177786A1 (en) Page buffer, memory device including page buffer and memory system including memory device
JP4302118B2 (ja) 不揮発性半導体記憶装置
JP3905936B2 (ja) 不揮発性半導体記憶装置
JP4302117B2 (ja) 不揮発性半導体記憶装置
JP4368390B2 (ja) 不揮発性記憶装置
JP2006228426A (ja) 不揮発性半導体記憶装置
JP2006196181A (ja) 不揮発性半導体記憶装置