TW202040678A - 元件晶片之製造方法 - Google Patents

元件晶片之製造方法 Download PDF

Info

Publication number
TW202040678A
TW202040678A TW109113652A TW109113652A TW202040678A TW 202040678 A TW202040678 A TW 202040678A TW 109113652 A TW109113652 A TW 109113652A TW 109113652 A TW109113652 A TW 109113652A TW 202040678 A TW202040678 A TW 202040678A
Authority
TW
Taiwan
Prior art keywords
wafer
manufacturing
ingot
sic ingot
laminated
Prior art date
Application number
TW109113652A
Other languages
English (en)
Other versions
TWI824140B (zh
Inventor
法蘭克 魏
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202040678A publication Critical patent/TW202040678A/zh
Application granted granted Critical
Publication of TWI824140B publication Critical patent/TWI824140B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/55—Working by transmitting the laser beam through or within the workpiece for creating voids inside the workpiece, e.g. for forming flow passages or flow patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/0143—Focussed beam, i.e. laser, ion or e-beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Micromachines (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

[課題]本發明提供一種元件晶片之製造方法，可抑制元件晶片的成本高漲。[解決手段]元件晶片之製造方法包含：黏貼步驟ST2，將晶圓黏貼於半導體晶棒之第一面；分離步驟ST3，在實施黏貼步驟ST2後，將半導體晶棒分離，形成半導體晶棒的一部分層積於晶圓上的層積晶圓及已去除一部分的半導體晶棒；元件形成步驟ST4，在實施分離步驟ST3後，於層積晶圓的半導體晶棒側之表面設定交叉的多條分割預定線，並且在分割預定線所劃分的各區域分別形成元件；及分割步驟ST5，在實施元件形成步驟ST4後，將層積晶圓沿著分割預定線分割，以形成多個元件晶片。

Description

元件晶片之製造方法
本發明係關於一種元件晶片之製造方法。
半導體元件晶片的製造步驟中，係使用下述製造方法：藉由在從矽晶棒切取之矽晶圓上製作絕緣層與配線層而形成多個元件，將形成有元件之晶圓薄化，並進行分割，藉此製造半導體元件晶片（例如，參照專利文獻1）。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-54483號公報
[發明所欲解決的課題] 元件晶片之製造方法中，若將元件形成於SiC（碳化矽）晶圓上以代替矽晶圓，則可形成導通時的損耗及開關損耗小且能量效率高的功率元件、及運用高共振頻率之懸臂的高感度感測器等。然而，SiC晶圓較硬，故有難以進行薄化加工而加工耗時的問題。
再者，由於將SiC晶圓薄化而去除的部分會被廢棄，因此在製造由昂貴的SiC晶圓所構成之元件晶片時，導致元件的成本高漲。
因此，本發明之目的在於提供一種元件晶片之製造方法，可抑制元件晶片的成本高漲。
[解決課題的技術手段] 根據本發明，可提供一種元件晶片之製造方法，具備：黏貼步驟，將晶圓黏貼於半導體晶棒之第一面；分離步驟，在實施該黏貼步驟後，將該半導體晶棒分離，形成該半導體晶棒的一部分層積於該晶圓上的層積晶圓及已去除該一部分的半導體晶棒；元件形成步驟，在實施該分離步驟後，於該層積晶圓的該半導體晶棒側之表面設定交叉的多條分割預定線，並且在該分割預定線所劃分的各區域分別形成元件；及分割步驟，在實施該元件形成步驟後，將該層積晶圓沿著該分割預定線分割，以形成多個元件晶片。
較佳的是，該分離步驟中，在將對該半導體晶棒具有穿透性之波長的雷射光束之聚光點定位於該半導體晶棒之內部的狀態下，從黏貼有該晶圓之該半導體晶棒的該第一面之背面的第二面側照射該雷射光束以形成分離層，並對該分離層施以外力，分離成該層積晶圓及已去除該一部分的半導體晶棒。
較佳的是，元件晶片之製造方法進一步具備：雷射光束照射步驟，在實施該黏貼步驟之前，在將對該半導體晶棒具有穿透性之波長的雷射光束之聚光點定位於該半導體晶棒之內部的狀態下照射該雷射光束以形成分離層；在該分離步驟中，對該分離層施以外力，分離成該層積晶圓及已去除該一部分的半導體晶棒。
較佳的是，元件晶片之製造方法在實施該分離步驟後進一步具備：第二黏貼步驟，將第二晶圓黏貼於已去除該一部分的半導體晶棒；及第二分離步驟，在實施該第二黏貼步驟後，將該半導體晶棒分離，形成該半導體晶棒的一部分層積於該第二晶圓上的第二層積晶圓及已去除該一部分的半導體晶棒。
較佳的是，該半導體晶棒為SiC晶棒。
較佳的是，該晶圓與該半導體晶棒係透過絕緣層而直接接合。
較佳的是，該元件為MOSFET。
較佳的是，該元件為MEMS。
[發明功效] 本申請發明的元件晶片之製造方法發揮可抑制元件晶片的成本高漲的效果。
以下參照圖式詳細地說明本發明之實施方式。本發明並不限定於以下實施方式所記載的內容。又，以下所記載的構成要件中包含本領域中具有通常知識者可輕易設想的構成、實質上相同的構成。再者，以下所記載的構成可適當組合。又，在不脫離本發明之主旨的範圍內，可進行構成的各種省略、置換或變更。
[第1實施方式] 根據圖式說明本發明之第1實施方式的元件晶片之製造方法。圖1係表示第1實施方式的元件晶片之製造方法所製造的元件晶片之一例的立體圖。圖2係第1實施方式的元件晶片之製造方法的加工對象之SiC晶棒的側視圖。圖3係圖2所示之SiC晶棒的俯視圖。圖4係表示將圖2所示之SiC晶棒吸引保持於研削裝置之卡盤台的狀態的立體圖。圖5係表示以研削裝置將圖2所示之SiC晶棒之第一面平坦化的狀態的立體圖。圖6係表示第1實施方式的元件晶片之製造方法的流程的流程圖。
第1實施方式的元件晶片之製造方法係製造圖1所示之元件晶片1的方法。如圖1所示，元件晶片1具備SiC層2、矽基板3及元件6；其中該矽基板3黏貼於SiC層2之第一面4；該元件6形成於SiC層2的第一面4之背面的第二面5。此外，元件6為MEMS（Micro Electro Mechanical Systems，微機電系統）時，SiC層2的厚度為40μm以上且80μm以下。又，元件6為MOSFET（Metal-oxide-semiconductor Field-effect Transistor，金屬氧化物半導體場效電晶體）或其他功率元件時，SiC層2的厚度為80μm以上且100μm以下左右。
在第1實施方式中，SiC層2係由SiC（碳化矽）所構成，但本發明中構成SiC層2的材料並不限定於SiC。在第1實施方式中，矽基板3係由矽所構成，但本發明中構成矽基板3的材料並不限定於矽。在第1實施方式中，SiC層2與矽基板3係以擴散接合（Diffusion Bonding）或電漿活性化低溫接合（Plasma-assist Low Temp Bonding）互相接合，但本發明中亦能夠以擴散接合及電漿活性化低溫接合以外的方法將SiC層2與矽基板3互相黏貼。
第1實施方式中，元件6為MOSFET（Metal-oxide-semiconductor Field-effect Transistor）或MEMS（Micro Electro Mechanical Systems），但本發明中元件6並不限定於MOSFET及MEMS。
上述構成的元件晶片1係以下述方式製造。使圖2及圖3所示的SiC晶棒10之第一面4形成為平坦後，將構成矽基板3之晶圓20（圖9所示）黏貼於第一面4。將SiC晶棒10中構成黏貼於晶圓20的SiC層2之一部分11（如圖11所示）分離，並於一部分11的表面12形成元件6，再分離並製造成每個元件6。
第1實施方式中，圖2及圖3所示之SiC晶棒10整體形成圓柱狀。在SiC晶棒10的說明中，針對與元件晶片1共通的部分標註相同符號以進行說明。
如圖2及圖3所示，SiC晶棒10具有：圓形的第一面4；第一面4之背面的圓形的第二面5；及連接於第一面4與第二面5的周面13。又，SiC晶棒10於周面13上具有第一定向平面14、及與第一定向平面14正交的第二定向平面15。第一定向平面14的長度長於第二定向平面15的長度。
又，SiC晶棒10具有：相對於第一面4的垂直線16以在傾斜方向23上朝向第二定向平面15的偏角（off angle）α傾斜的c軸17、及與c軸17正交的c面18。c面18相對於SiC晶棒10的第一面4以偏角α傾斜。SiC晶棒10中，從c軸17之垂直線16起的傾斜方向23，與第二定向平面15的延長方向正交，且與第一定向平面14平行。SiC晶棒10中，以SiC晶棒10的分子等級設定無數個c面18。第1實施方式中，偏角α係設為1°、3°或6°，但本發明中可在例如1°~6°的範圍自由設定偏角α來製造SiC晶棒10。
又，SiC晶棒10的第二面5側保持於繞著圖4所示之研削裝置30的軸心旋轉的卡盤台31，並如圖5所示，利用主軸32進行旋轉的研削用研削輪33之研削磨石34接觸第一面4並以預定的進給速度接近卡盤台31，而以研削磨石34研削第一面4。又，第1實施方式中，SiC晶棒10保持於繞著軸心旋轉的卡盤台41，藉由利用主軸進行旋轉的研磨用研磨輪之研磨墊來研磨第一面4，將第一面4形成為鏡面。
又，在第1實施方式中，晶圓20形成以矽為基材的圓板狀。在第1實施方式中，晶圓20的外徑與SiC晶棒10的外徑為相同直徑。晶圓20的厚度只要是可保持從SiC晶棒10分離的構成SiC層2之一部分11並抑制一部分11損傷這種程度的厚度即可，例如，較佳為100μm以上且1000μm以下。此外，在晶圓20的說明中，針對與元件晶片1共通的部分標註相同符號以進行說明。
如圖6所示，第1實施方式的元件晶片之製造方法具備雷射光束照射步驟ST1、黏貼步驟ST2、分離步驟ST3、元件形成步驟ST4及分割步驟ST5。
（雷射光束照射步驟） 圖7係表示圖6所示的元件晶片之製造方法的雷射光束照射步驟的立體圖。圖8係表示圖6所示的元件晶片之製造方法的雷射光束照射步驟後的SiC晶棒之主要部分的剖面圖。雷射光束照射步驟ST1係下述步驟：在實施黏貼步驟ST2之前，在將對SiC晶棒10具有穿透性之波長的圖7所示之雷射光束43的聚光點44定位於SiC晶棒10之內部的狀態下照射雷射光束43，於SiC晶棒10的內部形成分離層100（如圖8所示）。
雷射光束照射步驟ST1中，雷射加工裝置40將SiC晶棒10的第二面5側保持於卡盤台41，以圖中未表示的攝像手段拍攝SiC晶棒10，並將SiC晶棒10的方向調整成預定方向，同時調整雷射光束照射單元42與SiC晶棒10在水平方向的相對位置。第1實施方式中，雷射光束照射步驟ST1中，雷射加工裝置40使第二定向平面15與X軸方向平行，並使傾斜方向23與Y軸方向平行；其中該X軸方向與水平方向平行，該Y軸方向與水平方向平行且與X軸方向正交。
雷射光束照射步驟ST1中，雷射加工裝置40將從雷射光束照射單元42照射的雷射光束43之聚光點44設定為距離SiC晶棒10之第一面4所求深度110的位置。此外，所求深度110較佳係可生成能於第一面4形成元件6必不可缺之厚度的SiC層2的深度，例如為30μm以上且100μm以下。
雷射光束照射步驟ST1中，如圖7所示，雷射加工裝置40一邊使卡盤台41與雷射光束照射單元42在X軸方向上以預定的進給速度相對移動，一邊從雷射光束照射單元42對於SiC晶棒10照射對SiC晶棒10具有穿透性之波長的脈衝狀雷射光束43。如此，如圖8所示，由於照射脈衝狀雷射光束43，SiC分離成Si（矽）與C（碳），接著所照射的脈衝狀雷射光束43被之前形成的C所吸收，SiC連鎖地分離成Si與C，同時從SiC分離成Si與C的部分101沿著c面18生成等向性延伸的裂痕102。
雷射光束照射步驟ST1中，若雷射加工裝置40對SiC晶棒10在X軸方向的整個長度照射雷射光束43，則在不超過裂痕102之寬度的範圍內使卡盤台41與雷射光束照射單元42在Y軸方向上相對地分度進給。雷射光束照射步驟ST1中，雷射加工裝置40重複進行下述運作：一邊照射雷射光束43一邊使卡盤台41與雷射光束照射單元42在X軸方向上相對移動的運作；及使卡盤台41與雷射光束照射單元42在Y軸方向上相對地分度進給的運作。
藉此，可在Y軸方向上每個分度進給的移動距離，於距離SiC晶棒10之第一面4所求深度110，形成由SiC分離成Si與C之部分101及裂痕102所構成的強度降低之分離層100。若於SiC晶棒10中所求深度110，跨越Y軸方向的整個長度而在每個分度進給的移動距離形成分離層100，則進入黏貼步驟ST2。此外，第1實施方式中，在雷射光束照射步驟ST1中係將SiC晶棒10保持於雷射加工裝置40的卡盤台41，但本發明中亦可使研削裝置30的卡盤台31移動至雷射光束照射單元42的下方，而對保持於研削裝置30之卡盤台31的SiC晶棒10照射雷射光束43。
（黏貼步驟） 圖9係表示圖6所示的元件晶片之製造方法的黏貼步驟的立體圖。黏貼步驟ST2係將晶圓20黏貼於SiC晶棒10之第一面4的步驟。在第1實施方式中，黏貼步驟ST2中係將晶圓20重疊於SiC晶棒10之第一面4，並藉由擴散接合或電漿活性化低溫接合將晶圓20接合於SiC晶棒10之第一面4，但本發明中亦可利用擴散接合及電漿活性化低溫接合以外的方法將晶圓20與SiC晶棒10黏貼。若將晶圓20黏貼於SiC晶棒10之第一面4，則進入分離步驟ST3。
（分離步驟） 圖10係表示圖6所示的元件晶片之製造方法的分離步驟中將一部分從SiC晶棒分離的狀態的立體圖。圖11係表示將圖6所示的元件晶片之製造方法的分離步驟中分離之一部分保持於研削裝置之卡盤台的狀態的立體圖。圖12係表示研削裝置對圖6所示的元件晶片之製造方法的分離步驟中分離之一部分進行研削的狀態的立體圖。
分離步驟ST3係下述步驟：在實施黏貼步驟ST2後，將SiC晶棒10分離，形成SiC晶棒10之一部分11（如圖11所示）層積於晶圓20上的層積晶圓21及已去除一部分11的剩餘之SiC晶棒10。分離步驟ST3中，將SiC晶棒10的第二面5側載置於配置在圖10所示之水槽50的筒體51內側且升降自如的保持台52後，使保持台52下降，將黏貼有晶圓20之SiC晶棒10容納於水槽50內。
分離步驟ST3中，將水供給至水槽50內，直到黏貼有晶圓20之SiC晶棒10浸漬於其中，使圖中未表示的可由壓電陶瓷等形成的超音波震盪器在水中運作。此外，使超音波震盪器運作時，可使超音波震盪器與SiC晶棒10接觸，或者亦可在超音波震盪器與SiC晶棒10之間設置間隙（例如2mm以上且3mm以下）。
分離步驟ST3中，若使超音波震盪器運作，則分離層100受到超音波刺激而破壞。分離步驟ST3中，以分離層100為起點，將SiC晶棒10上比分離層100更靠近晶圓20側的一部分11連同晶圓20從剩餘之SiC晶棒10分離。又，本發明中，一部分11從SiC晶棒10分離，亦可使用厚度朝前端變薄的鑿子類工具，或進行機械式分離，藉由對分離層100施以衝擊而實施。分離步驟ST3中，如圖11所示，形成將SiC晶棒10之一部分11層積於晶圓20上的層積晶圓21及已去除一部分11的SiC晶棒10。此外，於剩餘之SiC晶棒10的第一面4形成有分離層100。
分離步驟ST3中，如圖12所示，研削裝置70將層積晶圓21的晶圓20側吸引保持於卡盤台71。分離步驟ST3中，研削裝置70將卡盤台71繞著軸心旋轉，使利用主軸72進行旋轉的研削用研削輪73之研削磨石74接觸SiC晶棒10的一部分11上形成有分離層100之表面12，並以預定的進給速度接近卡盤台71，而以研削磨石74研削表面12來將其平坦化。研削後，亦可研磨表面12而形成鏡面。若將SiC晶棒10的一部分11的表面12平坦化，則進入元件形成步驟ST4。
（元件形成步驟） 圖13係圖6所示的元件晶片之製造方法的元件形成步驟後的層積晶圓的立體圖。元件形成步驟ST4係下述步驟：在實施分離步驟ST3後，於層積晶圓21的SiC晶棒10之一部分11側的表面12設定交叉的多條分割預定線19並且在分割預定線19所劃分的各區域分別形成元件6。元件形成步驟ST4中，藉由格子狀的分割預定線19將層積晶圓21之一部分11的表面12劃分成多個區域，並在各區域形成元件6。若於SiC晶棒10之一部分11的表面12形成元件6，則進入分割步驟ST5。
（分割步驟） 圖14係表示圖6所示的元件晶片之製造方法的分割步驟的立體圖。分割步驟ST5係在實施元件形成步驟ST4後，將層積晶圓21沿著分割預定線19分割以形成多個元件晶片1的步驟。
在第1實施方式中，分割步驟ST5中，將黏貼有環狀框架120之切割膠膜121黏貼於層積晶圓21的晶圓20側之外緣部，切割裝置60透過切割膠膜121將層積晶圓21的晶圓20側吸引保持於圖中未顯示的卡盤台。分割步驟ST5中，切割裝置60以攝像手段拍攝層積晶圓21的SiC晶棒10之一部分11的表面12，檢測出分割預定線19，並執行將切割單元61的切割刀片62與分割預定線19定位的對準。
分割步驟ST5中，切割裝置60一邊使卡盤台與切割刀片62沿著分割預定線19相對移動，如圖14所示，一邊使切割刀片62切入至切割膠膜121，並以切割刀片62切割（切斷）分割預定線19，而將層積晶圓21分割成各個元件晶片1。若切割裝置60將全部分割預定線19切割則結束。分割成個別的元件晶片1，可藉由習知的拾取器（picker）從切割膠膜121拾取。
此外，在第1實施方式中，分割步驟ST5中係藉由所謂的切割加工將層積晶圓21分割成各個元件晶片1。本發明中，亦可藉由下述方式將層積晶圓21分割成各個元件晶片1：沿著分割預定線19照射對SiC晶棒10之一部分11及晶圓20具有吸收性之波長的雷射光束的燒蝕加工；在沿著分割預定線19照射對SiC晶棒10之一部分11及晶圓20具有穿透性之波長的雷射光束以形成改質層後，沿著改質層將層積晶圓21分割的加工；或將層積晶圓21的分割預定線19進行電漿蝕刻的電漿切割。
如以上所說明，第1實施方式的元件晶片之製造方法係將晶圓20黏貼於SiC晶棒10，並將SiC晶棒10分離成黏貼於晶圓20且構成層積晶圓21的一部分11及剩餘之SiC晶棒10。元件晶片之製造方法中，於分離之層積晶圓21的SiC晶棒10之一部分11的表面12形成元件6，並沿著分割預定線19進行分割，藉此製造元件晶片1。
因此，元件晶片之製造方法中，即使抑制從SiC晶棒10分離之一部分11的厚度，亦可藉由晶圓20確保層積晶圓21的機械強度。結果，元件晶片之製造方法在將從剩餘之SiC晶棒10分離之層積晶圓21的SiC晶棒10之一部分11的表面12平坦化時可抑制研削量，而且不會使層積晶圓21薄化，因此可簡化製程，還可降低SiC晶棒10的廢棄量。
又，元件晶片之製造方法可抑制將SiC晶棒10之一部分11的表面12平坦化時的研削量，且在分割步驟ST5中係將薄化的SiC晶棒10之一部分11與晶圓20沿著分割預定線19分割，而抑制SiC的加工，故可抑制加工所耗費的必要時間。因此，元件晶片之製造方法發揮可抑制元件晶片1的成本高漲的效果。
[第2實施方式] 根據圖式說明本發明之第2實施方式的元件晶片之製造方法。圖15係表示第2實施方式的元件晶片之製造方法的流程的流程圖。圖16係表示圖15所示的元件晶片之製造方法的黏貼步驟的立體圖。圖17係表示圖15所示的元件晶片之製造方法的分離步驟中形成分離層的狀態的立體圖。圖15、圖16及圖17中，針對與第1實施方式相同的部分標註相同符號而省略說明。
如圖15所示，第2實施方式的元件晶片之製造方法具備黏貼步驟ST2-2、分離步驟ST3-2、元件形成步驟ST4及分割步驟ST5，黏貼步驟ST2-2及分離步驟ST3-2係與第1實施方式的黏貼步驟ST2及分離步驟ST3不同，且不具備雷射光束照射步驟ST1，除此以外，與第1實施方式相同。
第2實施方式的元件晶片之製造方法的黏貼步驟ST2-2，與第1實施方式相同，係將晶圓20黏貼於SiC晶棒10之第一面4的步驟。在第2實施方式中，如圖16所示，黏貼步驟ST2-2中以與第1實施方式相同的方法將晶圓20黏貼於未形成分離層100之SiC晶棒10的第一面4。若將晶圓20黏貼於未形成分離層100之SiC晶棒10的第一面4，則進入分離步驟ST3-2。
第2實施方式的元件晶片之製造方法的分離步驟ST3-2係下述步驟：在將對SiC晶棒10具有穿透性之波長的雷射光束43之聚光點44定位於SiC晶棒10之內部的狀態下，從黏貼有晶圓20的SiC晶棒10的第一面4之背面的第二面5側照射雷射光束43以於SiC晶棒10的內部形成分離層100，並對分離層100施以外力，將SiC晶棒10分離成構成層積晶圓21的一部分11及已去除一部分11的剩餘之SiC晶棒10。
第2實施方式的元件晶片之製造方法的分離步驟ST3-2中，雷射加工裝置40透過晶圓20將SiC晶棒10之第一面4側保持於卡盤台41，以攝像手段拍攝SiC晶棒10，使第二定向平面15與X軸方向平行，並使傾斜方向23與Y軸方向平行，同時調整雷射光束照射單元42與SiC晶棒10在水平方向的相對位置。
分離步驟ST3-2中，與第1實施方式相同地，雷射加工裝置40將從雷射光束照射單元42照射的雷射光束43之聚光點44設定於距離SiC晶棒10之第一面4所求深度110的位置，如圖17所示，一邊使卡盤台41與雷射光束照射單元42在X軸方向上以預定的進給速度相對移動，一邊從雷射光束照射單元42對於SiC晶棒10照射對SiC晶棒10具有穿透性之波長的脈衝狀雷射光束43。
分離步驟ST3-2中，與第1實施方式的元件晶片之製造方法的雷射光束照射步驟ST1相同地，雷射加工裝置40重複下述運作：一邊照射雷射光束43一邊使卡盤台41與雷射光束照射單元42在X軸方向上相對移動的運作；及使卡盤台41與雷射光束照射單元42在Y軸方向上相對地分度進給的運作。分離步驟ST3-2中，於距離SiC晶棒10之第一面4所求深度110，形成由SiC分離成Si與C之部分101及裂痕102所構成的強度降低之分離層100。
分離步驟ST3-2中，形成分離層100後，與第1實施方式的元件晶片之製造方法的分離步驟ST3相同地，以分離層100為起點將SiC晶棒10破壞，分離成SiC晶棒10之一部分11層積於晶圓20上的層積晶圓21及已去除一部分11的剩餘之SiC晶棒10，並進入元件形成步驟ST4。
第2實施方式的元件晶片之製造方法係將晶圓20黏貼於SiC晶棒10，並將SiC晶棒10分離成黏貼於晶圓20且構成層積晶圓21的一部分11及剩餘之SiC晶棒10。第2實施方式的元件晶片之製造方法中，於分離之層積晶圓21的SiC晶棒10之一部分11的表面12形成元件6，並沿著分割預定線19進行分割，藉此製造元件晶片1。
因此，第2實施方式的元件晶片之製造方法中，即使抑制從SiC晶棒10分離之一部分11的厚度，亦可藉由晶圓20確保層積晶圓21的機械強度，而可簡化製造步驟，還可降低SiC晶棒10的廢棄量，同時可抑制SiC的加工，而抑制加工所耗費的必要時間。因此，與第1實施方式相同地，第2實施方式的元件晶片之製造方法發揮可抑制元件晶片1的成本高漲的效果。
[第1變化例] 根據圖式說明本發明之第1實施方式及第2實施方式之第1變化例的元件晶片之製造方法。圖18係表示第1實施方式之第1變化例的元件晶片之製造方法的流程的流程圖。圖19係表示第2實施方式之第1變化例的元件晶片之製造方法的流程的流程圖。圖18及圖19中，針對與第1實施方式及第2實施方式相同的部分標註相同符號而省略說明。
如圖18及圖19所示，第1變化例的元件晶片之製造方法具備第二黏貼步驟ST12及第二分離步驟ST13，若在第1實施方式及第2實施方式的分割步驟ST5後剩餘之SiC晶棒10的厚度為預定厚度以上（步驟ST11：否）則實施所述步驟；且在第二分離步驟ST13後進入元件形成步驟ST4，除此以外，與第1實施方式及第2實施方式相同。此外，第1變化例中，預定的厚度為SiC晶棒10之一部分11的厚度。
第二黏貼步驟ST12係在實施分割步驟ST5後、即實施分離步驟ST3後，將作為第二晶圓的晶圓20黏貼於已去除一部分11的剩餘之SiC晶棒10的第一面4的步驟。第二黏貼步驟ST12中，以與第2實施方式的黏貼步驟ST2-2相同的方法，將晶圓20黏貼於剩餘之SiC晶棒10的第一面4，並進入第二分離步驟ST13。又，本發明中，在將晶圓20黏貼於剩餘之SiC晶棒10之前，亦可將第一面4進行研削、研磨而形成鏡面。
第二分離步驟ST13係下述步驟：在實施第二黏貼步驟ST12後，將SiC晶棒10分離，形成將SiC晶棒10之一部分11層積於晶圓20上之第二層積晶圓的層積晶圓21及已去除一部分11的剩餘之SiC晶棒10。第二分離步驟ST13中，以與第2實施方式的分離步驟ST3-2相同的方法將SiC晶棒10分離成構成層積晶圓21的一部分11及剩餘之SiC晶棒10，並進入元件形成步驟ST4。
又，第1變化例的元件晶片之製造方法中，在分割步驟ST5後，若剩餘之SiC晶棒10的厚度小於預定的厚度（步驟ST11：是）則結束。
如此，第1變化例的元件晶片之製造方法中，SiC晶棒10切取出構成層積晶圓21的一部分11以製造元件晶片1，直到剩餘之SiC晶棒10的厚度小於預定的厚度為止。
第1變化例的元件晶片之製造方法係將晶圓20黏貼於SiC晶棒10，並將SiC晶棒10分離成構成層積晶圓21的一部分11及剩餘之SiC晶棒10，於SiC晶棒10之一部分11的表面12形成元件6，並沿著分割預定線19進行分割，藉此製造元件晶片1。結果，與第1實施方式及第2實施方式相同地，第1變化例的元件晶片之製造方法發揮可抑制元件晶片1的成本高漲的效果。
又，第1變化例的元件晶片之製造方法係SiC晶棒10切取出構成層積晶圓21的一部分11以製造元件晶片1，直到剩餘之SiC晶棒10的厚度小於預定的厚度，因此可抑制SiC晶棒10的廢棄量。
[第2變化例] 根據圖式說明本發明之第1實施方式及第2實施方式之第2變化例的元件晶片之製造方法。圖20係表示第1實施方式之第2變化例的元件晶片之製造方法的黏貼步驟的立體圖。圖20中，針對與第1實施方式及第2實施方式相同的部分標註相同符號而省略說明。
第2變化例的黏貼步驟ST2中，於晶圓20的矽基板3之表面形成絕緣層22，晶圓20與SiC晶棒10係透過絕緣層22藉由擴散接合或電漿活性化低溫接合而直接接合。此外，圖20所示之例中係於晶圓20的矽基板3之表面12形成由SiO2 所構成之絕緣層22，但本發明中構成絕緣層22的材質並不限定於SiO2 。又，圖20所示之例中係於晶圓20的矽基板3之表面12形成絕緣層22，但本發明中亦可於SiC晶棒10之第一面4形成絕緣層22。總之，本發明中，只要於晶圓20的矽基板3之表面12及SiC晶棒10之第一面4中的至少一面形成絕緣層22即可。
第2變化例的元件晶片之製造方法係將晶圓20黏貼於SiC晶棒10，並將SiC晶棒10分離成構成層積晶圓21的一部分11及剩餘之SiC晶棒10，於SiC晶棒10之一部分11的表面12形成元件6，並沿著分割預定線19進行分割，藉此製造元件晶片1，因此，與第1實施方式及第2實施方式相同地，其發揮可抑制元件晶片1的成本高漲的效果。
近年來，開始開發製造一種被稱為SOI（Silicon on insulator，絕緣體上矽晶）之結構的元件晶片。這種被稱為SOI（Silicon on insulator）之結構的元件晶片，係透過絕緣層將2片晶圓直接接合，並將一側的晶圓薄膜化而製造。對於此類以往的加工，第2變化例的元件晶片之製造方法可藉由透過絕緣層22將晶圓20與SiC晶棒10直接接合，而輕易地製造組裝有SOI結構嵌入之絕緣層22的元件晶片1。
此外，雖然圖20表示了代表第1實施方式之第2變化例的元件晶片之製造方法的黏貼步驟ST2，但本發明中，亦在第2實施方式之第2變化例的黏貼步驟ST2-2中，與圖20所示的例子相同地，於晶圓20的矽基板3之表面12與SiC晶棒10之第一面4的至少一面形成絕緣層22，並藉由擴散接合或電漿活性化低溫接合將晶圓20與SiC晶棒10透過絕緣層22直接接合。
[第3變化例] 根據圖式說明本發明之第1實施方式之第3變化例的元件晶片之製造方法。圖21係表示第1實施方式之第3變化例的元件晶片之製造方法的流程的流程圖。圖21中，針對與第1實施方式相同的部分標註相同符號而省略說明。
第3變化例的元件晶片之製造方法不進行雷射光束照射步驟ST1，且分離步驟ST3-3中，使用進行放電加工的線鋸將SiC晶棒10分離成構成層積晶圓21的一部分11及剩餘之SiC晶棒10，除此以外，與第1實施方式相同。
第3變化例的元件晶片之製造方法係將晶圓20黏貼於SiC晶棒10，並將SiC晶棒10分離成構成層積晶圓21的一部分11及剩餘之SiC晶棒10，於SiC晶棒10之一部分11的表面12形成元件6，並沿著分割預定線19進行分割，藉此製造元件晶片1，因此，與第1實施方式及第2實施方式相同地，其發揮可抑制元件晶片1的成本高漲的效果。
此外，雖然圖21表示了代表第1實施方式之第3變化例的元件晶片之製造方法，但本發明中，第2實施方式之第3變化例亦在分離步驟ST3-3中，與圖21所示的例子相同地，使用線鋸來分離SiC晶棒10。
此外，上述實施方式中係以SiC晶棒10作為晶棒進行說明，但晶棒並不限定於SiC晶棒，本發明同樣可應用於六方晶單晶晶棒、矽晶棒等的半導體晶棒。
1:元件晶片 4:第一面 5:第二面 6:元件 10:SiC晶棒 11:SiC晶棒的一部分 12:一部分11的表面 19:分割預定線 20:晶圓（第二晶圓） 21:層積晶圓（第二層積晶圓） 22:絕緣層 43:雷射光束 44:聚光點 100:分離層 ST1:雷射光束照射步驟 ST2、ST2-2:黏貼步驟 ST3、ST3-2、ST3-3:分離步驟 ST4:元件形成步驟 ST5:分割步驟 ST12:第二黏貼步驟 ST13:第二分離步驟
圖1係表示第1實施方式的元件晶片之製造方法所製造的元件晶片之一例的立體圖。 圖2係第1實施方式的元件晶片之製造方法的加工對象之SiC晶棒的側視圖。 圖3係圖2所示之SiC晶棒的俯視圖。 圖4係表示將圖2所示之SiC晶棒吸引保持於研削裝置之卡盤台的狀態的立體圖。 圖5係表示以研削裝置將圖2所示之SiC晶棒之第一面平坦化的狀態的立體圖。 圖6係表示第1實施方式的元件晶片之製造方法的流程的流程圖。 圖7係表示圖6所示的元件晶片之製造方法的雷射光束照射步驟的立體圖。 圖8係表示圖6所示的元件晶片之製造方法的雷射光束照射步驟後的SiC晶棒之主要部分的剖面圖。 圖9係表示圖6所示的元件晶片之製造方法的黏貼步驟的立體圖。 圖10係表示圖6所示的元件晶片之製造方法的分離步驟中將一部分從SiC晶棒分離的狀態的立體圖。 圖11係表示將在圖6所示的元件晶片之製造方法的分離步驟中分離之一部分保持於研削裝置之卡盤台的狀態的立體圖。 圖12係表示研削裝置對於在圖6所示的元件晶片之製造方法的分離步驟中分離之一部分進行研削的狀態的立體圖。 圖13係圖6所示的元件晶片之製造方法的元件形成步驟後的層積晶圓的立體圖。 圖14係表示圖6所示的元件晶片之製造方法的分割步驟的立體圖。 圖15係表示第2實施方式的元件晶片之製造方法的流程的流程圖。 圖16係表示圖15所示的元件晶片之製造方法的黏貼步驟的立體圖。 圖17係表示圖15所示的元件晶片之製造方法的分離步驟中形成分離層的狀態的立體圖。 圖18係表示第1實施方式之第1變化例的元件晶片之製造方法的流程的流程圖。 圖19係表示第2實施方式之第1變化例的元件晶片之製造方法的流程的流程圖。 圖20係表示第1實施方式之第2變化例的元件晶片之製造方法的黏貼步驟的立體圖。 圖21係表示第1實施方式之第3變化例的元件晶片之製造方法的流程的流程圖。
ST1:雷射光束照射步驟
ST2:黏貼步驟
ST3:分離步驟
ST4:元件形成步驟
ST5:分割步驟

Claims (8)

  1. 一種元件晶片之製造方法，具備： 黏貼步驟，將晶圓黏貼於半導體晶棒之第一面； 分離步驟，在實施該黏貼步驟後，將該半導體晶棒分離，形成該半導體晶棒的一部分層積於該晶圓上的層積晶圓及已去除該一部分的半導體晶棒； 元件形成步驟，在實施該分離步驟後，於該層積晶圓的該半導體晶棒側之表面設定交叉的多條分割預定線，並且在該分割預定線所劃分的各區域分別形成元件；及 分割步驟，在實施該元件形成步驟後，將該層積晶圓沿著該分割預定線分割，以形成多個元件晶片。
  2. 如請求項1所述之元件晶片之製造方法，其中， 該分離步驟中，在將對該半導體晶棒具有穿透性之波長的雷射光束之聚光點定位於該半導體晶棒之內部的狀態下，從黏貼有該晶圓之該半導體晶棒的該第一面之背面的第二面側照射該雷射光束以形成分離層， 並對該分離層施以外力，分離成該層積晶圓及已去除該一部分的半導體晶棒。
  3. 如請求項1所述之元件晶片之製造方法，其中，進一步具備：雷射光束照射步驟，在實施該黏貼步驟之前，在將對該半導體晶棒具有穿透性之波長的雷射光束之聚光點定位於該半導體晶棒之內部的狀態下照射該雷射光束以形成分離層； 該分離步驟中，對該分離層施以外力，分離成該層積晶圓及已去除該一部分的半導體晶棒。
  4. 如請求項1或2所述之元件晶片之製造方法，其中，在實施該分離步驟後進一步具備： 第二黏貼步驟，將第二晶圓黏貼於已去除該一部分的半導體晶棒；及 第二分離步驟，在實施該第二黏貼步驟後，將該半導體晶棒分離，形成該半導體晶棒的一部分層積於該第二晶圓上的第二層積晶圓及已去除該一部分的半導體晶棒。
  5. 如請求項1或2所述之元件晶片之製造方法，其中，該半導體晶棒為SiC晶棒。
  6. 如請求項1或2所述之元件晶片之製造方法，其中，該晶圓與該半導體晶棒係透過絕緣層而直接接合。
  7. 如請求項1或2所述之元件晶片之製造方法，其中，該元件為MOSFET。
  8. 如請求項1或2所述之元件晶片之製造方法，其中，該元件為MEMS。
TW109113652A 2019-04-26 2020-04-23 元件晶片之製造方法 TWI824140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-086232 2019-04-26
JP2019086232A JP7308652B2 (ja) 2019-04-26 2019-04-26 デバイスチップの製造方法

Publications (2)

Publication Number Publication Date
TW202040678A true TW202040678A (zh) 2020-11-01
TWI824140B TWI824140B (zh) 2023-12-01

Family

ID=72916587

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113652A TWI824140B (zh) 2019-04-26 2020-04-23 元件晶片之製造方法

Country Status (5)

Country Link
US (1) US11469142B2 (zh)
JP (1) JP7308652B2 (zh)
KR (1) KR20200125432A (zh)
CN (1) CN111863722A (zh)
TW (1) TWI824140B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830512B (zh) * 2021-12-29 2024-01-21 環球晶圓股份有限公司 晶碇的切割方法及晶圓的製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
JP7210292B2 (ja) * 2019-01-15 2023-01-23 株式会社ディスコ ウエーハの生成方法
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287419B2 (ja) 2005-09-26 2009-07-01 株式会社ルネサステクノロジ 半導体装置
JP2011023658A (ja) 2009-07-17 2011-02-03 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2013058591A (ja) 2011-09-08 2013-03-28 Panasonic Corp 電子源ブロックウェーハのダイシング方法と、電子源ブロックと、その電子源ブロックを用いたｘ線診断装置
US9257339B2 (en) 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
FR2995136B1 (fr) 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
DE102016121680B4 (de) * 2016-11-11 2024-05-29 Infineon Technologies Ag Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung
JP6781639B2 (ja) 2017-01-31 2020-11-04 株式会社ディスコ ウエーハ生成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830512B (zh) * 2021-12-29 2024-01-21 環球晶圓股份有限公司 晶碇的切割方法及晶圓的製造方法

Also Published As

Publication number Publication date
JP2020181960A (ja) 2020-11-05
JP7308652B2 (ja) 2023-07-14
CN111863722A (zh) 2020-10-30
KR20200125432A (ko) 2020-11-04
US11469142B2 (en) 2022-10-11
US20200343139A1 (en) 2020-10-29
TWI824140B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
TW202040678A (zh) 元件晶片之製造方法
CN108372434B (zh) SiC晶片的生成方法
CN107877011B (zh) SiC晶片的生成方法
CN1269192C (zh) 半导体器件的制造方法和半导体器件的制造设备
TWI748088B (zh) SiC晶圓之生成方法
JP7187215B2 (ja) ＳｉＣ基板の加工方法
JP5707889B2 (ja) 半導体基板の切断方法及び半導体基板の切断装置
JP7201367B2 (ja) ＳｉＣ基板の加工方法
JP2010045151A (ja) 光デバイスウエーハの加工方法
JP2010045117A (ja) 光デバイスウエーハの加工方法
JP2008283025A (ja) ウエーハの分割方法
TW201939599A (zh) 晶圓之生成方法及晶圓之生成裝置
TWI810237B (zh) 晶圓的生成方法及晶圓的生成裝置
CN114055645A (zh) Si基板制造方法
TWI783208B (zh) 生產襯底的方法以及生產襯底的系統
TWI732950B (zh) 晶圓的加工方法
JP2011009562A (ja) 半導体ウエーハの加工方法
JP2011151070A (ja) ウエーハの加工方法
TW201921461A (zh) 層積型元件之製造方法
TWI831886B (zh) 裝置晶片的製造方法
JP2013219076A (ja) 光デバイスウエーハの加工方法
TW201935549A (zh) 晶圓之加工方法
WO2023106016A1 (ja) ウェハ製造方法
TW202213491A (zh) 晶圓之分離方法