CN111863722A - 器件芯片的制造方法 - Google Patents

器件芯片的制造方法 Download PDF

Info

Publication number
CN111863722A
CN111863722A CN202010331857.7A CN202010331857A CN111863722A CN 111863722 A CN111863722 A CN 111863722A CN 202010331857 A CN202010331857 A CN 202010331857A CN 111863722 A CN111863722 A CN 111863722A
Authority
CN
China
Prior art keywords
wafer
manufacturing
device chip
semiconductor ingot
ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010331857.7A
Other languages
English (en)
Inventor
F·韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN111863722A publication Critical patent/CN111863722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/55—Working by transmitting the laser beam through or within the workpiece for creating voids inside the workpiece, e.g. for forming flow passages or flow patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/0143—Focussed beam, i.e. laser, ion or e-beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Micromachines (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

提供器件芯片的制造方法，能够抑制器件芯片的成本的高昂。器件芯片的制造方法包含如下的步骤：粘贴步骤(ST2)，将晶片粘贴于半导体锭的第1面上；分离步骤(ST3)，在实施了粘贴步骤(ST2)之后，将半导体锭分离而形成在半导体锭的一部分层叠在晶片上而得的层叠晶片和一部分被去除后的半导体锭；器件形成步骤(ST4)，在实施了分离步骤(ST3)之后，在层叠晶片的半导体锭侧的正面上设定交叉的多条分割预定线，并且在由分割预定线划分的各区域内分别形成器件；以及分割步骤(ST5)，在实施了器件形成步骤(ST4)之后，将层叠晶片沿着分割预定线进行分割而形成多个器件芯片。

Description

器件芯片的制造方法
技术领域
本发明涉及器件芯片的制造方法。
背景技术
在半导体器件芯片的制造工序中，使用如下的制造方法：在从硅锭切出的硅晶片上制作绝缘层和布线层而形成多个器件，将形成有器件的晶片薄化、分割而制造半导体器件芯片(例如参照专利文献1)。
专利文献1：日本特开2006-54483号公报
在器件芯片的制造方法中，当代替硅晶片而在SiC(碳化硅)晶片上形成器件时，能够形成导通时的损耗和开关损耗小、能量效率高的功率元件和对高共振频率的悬臂加以利用的高灵敏度的传感器等。但是，SiC晶片较硬，因此存在薄化加工难、加工也花费时间的问题。
另外，通过将SiC晶片薄化而被去除的部分会被废弃，因此在制造由昂贵的SiC晶片构成的器件芯片的情况下，器件的成本高昂。
发明内容
由此，本发明的目的在于提供器件芯片的制造方法，能够抑制器件芯片的成本的高昂。
根据本发明，提供器件芯片的制造方法，其中，该器件芯片的制造方法具有如下的步骤：粘贴步骤，将晶片粘贴于半导体锭的第1面上；分离步骤，在实施了该粘贴步骤之后，将该半导体锭分离，从而形成该半导体锭的一部分层叠在该晶片上而得的层叠晶片和该一部分被去除后的半导体锭；器件形成步骤，在实施了该分离步骤之后，在该层叠晶片的该半导体锭侧的正面上设定交叉的多条分割预定线，并且在由该分割预定线划分的各区域内分别形成器件；以及分割步骤，在实施了该器件形成步骤之后，将该层叠晶片沿着该分割预定线进行分割而形成多个器件芯片。
优选在该分离步骤中，在从该半导体锭的位于粘贴有该晶片的该第1面的背面的第2面侧将对于该半导体锭具有透过性的波长的激光束的聚光点定位于该半导体锭的内部的状态下照射该激光束而形成分离层，对该分离层赋予外力，从而分离成该层叠晶片和该一部分被去除后的半导体锭。
优选器件芯片的制造方法还具有如下的激光束照射步骤：在实施该粘贴步骤之前，在将对于该半导体锭具有透过性的波长的激光束的聚光点定位于该半导体锭的内部的状态下照射该激光束而形成分离层，在该分离步骤中，对该分离层赋予外力，从而分离成该层叠晶片和该一部分被去除后的半导体锭。
优选器件芯片的制造方法在实施了该分离步骤之后还具有如下的步骤：第2粘贴步骤，将第2晶片粘贴于该一部分被去除后的半导体锭上；以及第2分离步骤，在实施了该第2粘贴步骤之后，将该半导体锭分离，从而形成该半导体锭的一部分层叠在该第2晶片上而得的第2层叠晶片和该一部分被去除后的半导体锭。
优选该半导体锭是SiC锭。
优选该晶片和该半导体锭隔着绝缘层而直接接合。
优选该器件是金属氧化物半导体场效应晶体管(MOSFET)。
优选该器件是微机电系统(MEMS)。
本申请发明的器件芯片的制造方法起到能够抑制器件芯片的成本的高昂的效果。
附图说明
图1是示出通过第1实施方式的器件芯片的制造方法而制造的器件芯片的一例的立体图。
图2是作为第1实施方式的器件芯片的制造方法的加工对象的SiC锭的侧视图。
图3是图2所示的SiC锭的俯视图。
图4是示出将图2所示的SiC锭吸引保持于磨削装置的卡盘工作台上的状态的立体图。
图5是示出利用磨削装置对图2所示的SiC锭的第1面进行平坦化的状态的立体图。
图6是示出第1实施方式的器件芯片的制造方法的流程的流程图。
图7是示出图6所示的器件芯片的制造方法的激光束照射步骤的立体图。
图8是图6所示的器件芯片的制造方法的激光束照射步骤后的SiC锭的主要部分的剖视图。
图9是示出图6所示的器件芯片的制造方法的粘贴步骤的立体图。
图10是示出图6所示的器件芯片的制造方法的分离步骤的将一部分从SiC锭分离的状态的立体图。
图11是示出将通过图6所示的器件芯片的制造方法的分离步骤而分离的一部分保持于磨削装置的卡盘工作台上的状态的立体图。
图12是示出磨削装置对通过图6所示的器件芯片的制造方法的分离步骤而分离的一部分进行磨削的状态的立体图。
图13是图6所示的器件芯片的制造方法的器件形成步骤后的层叠晶片的立体图。
图14是示出图6所示的器件芯片的制造方法的分割步骤的立体图。
图15是示出第2实施方式的器件芯片的制造方法的流程的流程图。
图16是示出图15所示的器件芯片的制造方法的粘贴步骤的立体图。
图17是示出图15所示的器件芯片的制造方法的分离步骤的形成分离层的状态的立体图。
图18是示出第1实施方式的第1变形例的器件芯片的制造方法的流程的流程图。
图19是示出第2实施方式的第1变形例的器件芯片的制造方法的流程的流程图。
图20是示出第1实施方式的第2变形例的器件芯片的制造方法的粘贴步骤的立体图。
图21是示出第1实施方式的第3变形例的器件芯片的制造方法的流程的流程图。
标号说明
1：器件芯片；4：第1面；5：第2面；6：器件；10：SiC锭；11：一部分；12：正面；19：分割预定线；20：晶片(第2晶片)；21：层叠晶片(第2层叠晶片)；22：绝缘层；43：激光束；44：聚光点；100：分离层；ST1：激光束照射步骤；ST2、ST2-2：粘贴步骤；ST3、ST3-2、ST3-3：分离步骤；ST4：器件形成步骤；ST5：分割步骤；ST12：第2粘贴步骤；ST13：第2分离步骤。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。本发明并不被以下实施方式所记载的内容限定。另外，在以下所记载的构成要素中包含本领域技术人员能够容易想到的内容、实质上相同的内容。另外，以下所记载的结构可以适当组合。另外，可以在不脱离本发明的主旨的范围内进行结构的各种省略、置换或变更。
[第1实施方式]
根据附图对本发明的第1实施方式的器件芯片的制造方法进行说明。图1是示出通过第1实施方式的器件芯片的制造方法而制造的器件芯片的一例的立体图。图2是作为第1实施方式的器件芯片的制造方法的加工对象的SiC锭的侧视图。图3是图2所示的SiC锭的俯视图。图4是示出将图2所示的SiC锭吸引保持于磨削装置的卡盘工作台上的状态的立体图。图5是示出利用磨削装置对图2所示的SiC锭的第1面进行平坦化的状态的立体图。图6是示出第1实施方式的器件芯片的制造方法的流程的流程图。
第1实施方式的器件芯片的制造方法是制造图1所示的器件芯片1的方法。如图1所示，器件芯片1具有：SiC层2；硅基板3，其粘贴于SiC层2的第1面4上；以及器件6，其形成于SiC层2的位于第1面4的背面侧的第2面5上。另外，在器件6为MEMS(Micro ElectroMechanical Systems，微机电系统)的情况下，SiC层2的厚度为40μm以上且80μm以下。另外，在器件6为MOSFET(Metal-oxide-semiconductor Field-effect Transistor，金属氧化物半导体场效应晶体管)或其他功率器件的情况下，SiC层2的厚度为80μm以上且100μm以下左右。
在第1实施方式中，SiC层2由SiC(碳化硅)构成，但在本发明中，构成SiC层2的材料不限于SiC。在第1实施方式中，硅基板3由硅构成，但在本发明中，构成硅基板3的材料不限于硅。在第1实施方式中，SiC层2和硅基板3利用扩散接合(Diffusion Bonding)或等离子活性化低温接合(Plasma-assist Low Temp Bonding)而相互接合，但在本发明中，也可以利用扩散接合和等离子活性化定温接合以外的方法将SiC层2和硅基板3相互粘贴。
在第1实施方式中，器件6为MOSFET(Metal-oxide-semiconductor Field-effectTransistor，金属氧化物半导体场效应晶体管)或MEMS(Micro Electro MechanicalSystems，微机电系统)，但在本发明中，器件6不限于MOSFET和MEMS。
上述结构的器件芯片1如下制造。将图2和图3所示的SiC锭10的第1面4形成为平坦之后，在第1面4上粘贴构成硅基板3的晶片20(图9所示)。将SiC锭10的与晶片20粘贴的构成SiC层2的一部分11(图11所示)分离，在一部分11的正面12上形成器件6，按照每个器件6进行分离而制造器件芯片1。
在第1实施方式中，图2和图3所示的SiC锭10整体上形成为圆柱状。在SiC锭10的说明中，对与器件芯片1相同的部分标记相同的标号而进行说明。
如图2和图3所示，SiC锭10具有：圆形状的第1面4；第1面4的背面的圆形状的第2面5；与第1面4和第2面5连接的周面13。另外，SiC锭10在周面13上具有第1定向平面14和与第1定向平面14垂直的第2定向平面15。第1定向平面14的长度比第2定向平面15的长度长。
另外，SiC锭10具有c轴17和与c轴17垂直的c面18，该c轴17相对于第1面4的垂线16向朝向第2定向平面15的倾斜方向23倾斜偏离角α。c面18相对于SiC锭10的第1面4倾斜偏离角α。关于SiC锭10，c轴17的从垂线16的倾斜方向23与第2定向平面15的延伸方向垂直且与第1定向平面14平行。在SiC锭10中按照SiC锭10的分子级设定有无数个c面18。在第1实施方式中，偏离角α设定为1°、3°或6°，但在本发明中，可以使偏离角α在例如1°～6°的范围内自由地设定而制造SiC锭10。
另外，SiC锭10将第2面5侧保持于图4所示的磨削装置30的绕轴心旋转的卡盘工作台31上，如图5所示，借助主轴32而旋转的磨削用的磨削磨轮33的磨削磨具34与第1面4接触而以规定的进给速度靠近卡盘工作台31，从而利用磨削磨具34对第1面4进行磨削。另外，在第1实施方式中，SiC锭10保持于绕轴心旋转的卡盘工作台41上，利用借助主轴而旋转的研磨用的研磨磨轮的研磨垫对第1面4进行研磨而使第1面4形成为镜面。
另外，在第1实施方式中，晶片20形成为以硅作为基材的圆板状。在第1实施方式中，晶片20的外径与SiC锭10的外径相同。晶片20的厚度只要是能够对从SiC锭10分离的构成SiC层2的一部分11进行保持而抑制一部分11的损伤的程度的厚度即可，例如优选为100μm以上且1000μm以下。另外，在晶片20的说明中，对与器件芯片1相同的部分标记相同的标号而进行说明。
如图6所示，第1实施方式的器件芯片的制造方法具有激光束照射步骤ST1、粘贴步骤ST2、分离步骤ST3、器件形成步骤ST4以及分割步骤ST5。
(激光束照射步骤)
图7是示出图6所示的器件芯片的制造方法的激光束照射步骤的立体图。图8是图6所示的器件芯片的制造方法的激光束照射步骤后的SiC锭的主要部分的剖视图。激光束照射步骤ST1是在实施粘贴步骤ST2之前在将对于SiC锭10具有透过性的波长的图7所示的激光束43的聚光点44定位于SiC锭10的内部的状态下照射激光束43而在SiC锭10的内部形成分离层100(图8所示)的步骤。
在激光束照射步骤ST1中，激光加工装置40将SiC锭10的第2面5侧保持于卡盘工作台41上，利用未图示的拍摄单元对SiC锭10进行拍摄，将SiC锭10的朝向调整为规定的朝向，并且调整激光束照射单元42和SiC锭10的水平方向的相对位置。在第1实施方式中，在激光束照射步骤ST1中，激光加工装置40使第2定向平面15与平行于水平方向的X轴方向平行，使倾斜方向23与平行于水平方向且垂直于X轴方向的Y轴方向平行。
在激光束照射步骤ST1中，激光加工装置40将从激光束照射单元42照射的激光束43的聚光点44设定于距离SiC锭10的第1面4为期望的深度110的位置。另外，期望的深度110优选为能够生成对能够在第1面4上形成器件6而言必不可少的厚度的SiC层2的深度，例如为30μm以上且100μm以下。
在激光束照射步骤ST1中，如图7所示，激光加工装置40一边使卡盘工作台41和激光束照射单元42在X轴方向上以规定的进给速度相对地移动，一边从激光束照射单元42对SiC锭10照射对于SiC锭10具有透过性的波长的脉冲状的激光束43。于是，如图8所示，随着脉冲状的激光束43的照射，SiC分离成Si(硅)和C(碳)，接着照射的脉冲状的激光束43被之前形成的C吸收而使SiC连锁地分离成Si和C，并且从SiC分离成Si和C的部分101生成沿着c面18各向同性地延伸的裂纹102。
在激光束照射步骤ST1中，当激光加工装置40在X轴方向的全长区域内对SiC锭10照射激光束43时，在不超过裂纹102的宽度的范围内将卡盘工作台41和激光束照射单元42在Y轴方向上相对地进行转位进给。在激光束照射步骤ST1中，激光加工装置40重复进行一边照射激光束43一边使卡盘工作台41和激光束照射单元42在X轴方向上相对地移动的动作以及将卡盘工作台41和激光束照射单元42在Y轴方向上相对地进行转位进给的动作。
由此，能够在Y轴方向上按照转位进给的移动距离在距离SiC锭10的第1面4为期望的深度110形成由SiC被分离成Si和C的部分101和裂纹102构成的强度降低的分离层100。当在SiC锭10的期望的深度110在Y轴方向的全长区域内按照转位进给的移动距离形成分离层100时，进入至粘贴步骤ST2。另外，在第1实施方式中，在激光束照射步骤ST1中，将SiC锭10保持于激光加工装置40的卡盘工作台41上，但在本发明中，也可以使磨削装置30的卡盘工作台31移动至激光束照射单元42的下方而对磨削装置30的卡盘工作台31所保持的SiC锭10照射激光束43。
(粘贴步骤)
图9是示出图6所示的器件芯片的制造方法的粘贴步骤的立体图。粘贴步骤ST2是将晶片20粘贴于SiC锭10的第1面4上的步骤。在第1实施方式中，在粘贴步骤ST2中，将晶片20与SiC锭10的第1面4重叠，通过扩散接合或等离子活性化低温接合而将晶片20接合于SiC锭10的第1面4上，但在本发明中，也可以利用扩散接合和等离子活性化低温接合以外的方法将晶片20和SiC锭10粘贴。当将晶片20粘贴于SiC锭10的第1面4时，进入至分离步骤ST3。
(分离步骤)
图10是示出图6所示的器件芯片的制造方法的分离步骤的将一部分从SiC锭分离的状态的立体图。图11是示出将图6所示的器件芯片的制造方法的分离步骤所分离的一部分保持于磨削装置的卡盘工作台上的状态的立体图。图12是示出磨削装置对图6所示的器件芯片的制造方法的分离步骤所分离的一部分进行磨削的状态的立体图。
分离步骤ST3是如下的步骤：在实施了粘贴步骤ST2之后，将SiC锭10分离，从而形成SiC锭10的一部分11(图11所示)层叠在晶片20上而得的层叠晶片21以及一部分11被去除后的剩余的SiC锭10。在分离步骤ST3中，在将SiC锭10的第2面5侧载置于配置在图10所示的水槽50的筒体51的内侧且升降自如的保持工作台52上之后，使保持工作台52下降而将粘贴有晶片20的SiC锭10收纳于水槽50内。
在分离步骤ST3中，向水槽50内提供水直至浸没粘贴有晶片20的SiC锭10为止，使由未图示的压电陶瓷等形成的超声波振子在水中进行动作。另外，在使超声波振子进行动作时，可以使超声波振子与SiC锭10接触，或者也可以在超声波振子与SiC锭10之间设置间隙(例如为2mm以上且3mm以下)。
在分离步骤ST3中，当使超声波振子进行动作时，通过超声波刺激分离层100而将其破坏。在分离步骤ST3中，以分离层100为起点而将SiC锭10的比分离层100靠晶片20侧的一部分11与晶片20一起从剩余的SiC锭10分离。另外，在本发明中，将一部分11从SiC锭10分离的动作可以使用厚度朝向前端变薄的凿子那样的工具进行机械分离而对分离层100施加冲击来实施。在分离步骤ST3中，如图11所示，形成SiC锭10的一部分11层叠在晶片20上而得的层叠晶片21以及一部分11被去除后的SiC锭10。另外，在剩余的SiC锭10的第1面4上形成有分离层100。
在分离步骤ST3中，如图12所示，磨削装置70将层叠晶片21的晶片20侧吸引保持于卡盘工作台71上。在分离步骤ST3中，磨削装置70使卡盘工作台71绕轴心旋转，使借助主轴72而旋转的磨削用的磨削磨轮73的磨削磨具74与SiC锭10的形成有分离层100的正面12接触而以规定的进给速度靠近卡盘工作台71，从而利用磨削磨具74对正面12进行磨削、平坦化。在磨削后，可以对正面12进行研磨而使其成为镜面。当对SiC锭10的正面12进行平坦化时，进入至器件形成步骤ST4。
(器件形成步骤)
图13是图6所示的器件芯片的制造方法的器件形成步骤后的层叠晶片的立体图。器件形成步骤ST4是如下的步骤：在实施了分离步骤ST3之后，在层叠晶片21的SiC锭10的一部分11侧的正面12上设定交叉的多条分割预定线19，并且在由分割预定线19划分的各区域内分别形成器件6。在器件形成步骤ST4中，通过格子状的分割预定线19将层叠晶片21的一部分11的正面12划分成多个区域，在各区域内形成器件6。当在SiC锭10的一部分11的正面12上形成器件6时，进入至分割步骤ST5。
(分割步骤)
图14是示出图6所示的器件芯片的制造方法的分割步骤的立体图。分割步骤ST5是如下的步骤：在实施了器件形成步骤ST4之后，将层叠晶片21沿着分割预定线19分割而形成多个器件芯片1。
在第1实施方式中，在分割步骤ST5中，在层叠晶片21的晶片20侧粘贴在外缘部粘贴有环状框架120的划片带121，切削装置60隔着划片带121而将层叠晶片21的晶片20侧吸引保持于未图示的卡盘工作台。在分割步骤ST5中，切削装置60利用拍摄单元对层叠晶片21的SiC锭10的一部分11的正面12进行拍摄，对分割预定线19进行检测而执行将切削单元61的切削刀具62与分割预定线19定位的对准。
在分割步骤ST5中，切削装置60一边使卡盘工作台和切削刀具62沿着分割预定线19相对地移动，一边如图14所示那样使切削刀具62切入至划片带121，利用切削刀具62将分割预定线19切削(切断)而将层叠晶片21分割成各个器件芯片1。当切削装置60对所有的分割预定线19进行切削时，器件芯片的制造方法结束。一个一个地分割得到的器件芯片1通过周知的拾取器而从划片带121拾取。
另外，在第1实施方式中，在分割步骤ST5中，通过所谓的切削加工将层叠晶片21分割成各个器件芯片1。在本发明中，也可以利用沿着分割预定线19照射对于SiC锭10的一部分11和晶片20具有吸收性的波长的激光束的烧蚀加工、在沿着分割预定线19照射对于SiC锭10的一部分11和晶片20具有透过性的波长的激光束而形成改质层之后沿着改质层对层叠晶片21进行分割的加工、或对层叠晶片21的分割预定线19进行等离子蚀刻的等离子切割而将层叠晶片21分割成各个器件芯片1。
如以上所说明的那样，第1实施方式的器件芯片的制造方法将晶片20粘贴于SiC锭10，将SiC锭10分离成粘贴于晶片20而构成层叠晶片21的一部分11和剩余的SiC锭10。器件芯片的制造方法在所分离的层叠晶片21的SiC锭10的一部分11的正面12上形成器件6，沿着分割预定线19进行分割而制造器件芯片1。
因此，器件芯片的制造方法中，即使抑制从SiC锭10分离的一部分11的厚度，也能够通过晶片20来确保层叠晶片21的机械强度。其结果是，器件芯片的制造方法能够抑制对从剩余的SiC锭10分离的层叠晶片21的SiC锭10的一部分11的正面12进行平坦化时的磨削量，并且不会使层叠晶片21薄化，因此能够使制造工序简化，并且能够削减SiC锭10的废弃量。
另外，器件芯片的制造方法能够抑制对SiC锭10的一部分11的正面12进行平坦化时的磨削量，在分割步骤ST5中，将薄化的SiC锭10的一部分和晶片20沿着分割预定线19进行分割而抑制SiC的加工，因此能够抑制与加工相关的所需时间。由此，器件芯片的制造方法起到能够抑制器件芯片1的成本的高昂的效果。
[第2实施方式]
根据附图对本发明的第2实施方式的器件芯片的制造方法进行说明。图15是示出第2实施方式的器件芯片的制造方法的流程的流程图。图16是示出图15所示的器件芯片的制造方法的粘贴步骤的立体图。图17是示出图15所示的器件芯片的制造方法的分离步骤的形成分离层的状态的立体图。图15、图16以及图17中，对与第1实施方式相同的部分标记相同的标号并省略了说明。
如图15所示，第2实施方式的器件芯片的制造方法具有粘贴步骤ST2-2、分离步骤ST3-2、器件形成步骤ST4以及分割步骤ST5，粘贴步骤ST2-2和分离步骤ST3-2与第1实施方式的粘贴步骤ST2和分离步骤ST3不同，不具有激光束照射步骤ST1，除此以外，第2实施方式的器件芯片的制造方法与第1实施方式相同。
第2实施方式的器件芯片的制造方法的粘贴步骤ST2-2与第1实施方式同样地是将晶片20粘贴于SiC锭10的第1面4的步骤。在第2实施方式中，如图16所示，在粘贴步骤ST2-2中，利用与第1实施方式同样的方法将晶片20粘贴于未形成分离层100的SiC锭10的第1面4上。当将晶片20粘贴于未形成分离层100的SiC锭10的第1面4上时，进入至分离步骤ST3-2。
第2实施方式的器件芯片的制造方法的分离步骤ST3-2是如下的步骤：在从SiC锭10的位于粘贴有晶片20的第1面4的背面的第2面5侧将对于SiC锭10具有透过性的波长的激光束43的聚光点44定位于SiC锭10的内部的状态下照射激光束43而在SiC锭10的内部形成分离层100，对分离层100施加外力而将SiC锭10分离成构成层叠晶片21的一部分11和一部分11被去除后的剩余的SiC锭10。
在第2实施方式的器件芯片的制造方法的分离步骤ST3-2中，激光加工装置40隔着晶片20而将SiC锭10的第1面4侧保持于卡盘工作台41上，利用拍摄单元对SiC锭10进行拍摄，使第2定向平面15与X轴方向平行，使倾斜方向23与Y轴方向平行，并且调整激光束照射单元42与SiC锭10的水平方向的相对位置。
在分离步骤ST3-2中，激光加工装置40将从激光束照射单元42照射的激光束43的聚光点44设定于距离SiC锭10的第1面4与第1实施方式同样地为期望的深度110的位置，如图17所示，一边使卡盘工作台41和激光束照射单元42在X轴方向上以规定的进给速度相对地移动，一边从激光束照射单元42对SiC锭10照射对于SiC锭10具有透过性的波长的脉冲状的激光束43。
在分离步骤ST3-2中，激光加工装置40与第1实施方式的器件芯片的制造方法的激光束照射步骤ST1同样地重复进行一边照射激光束43一边使卡盘工作台41和激光束照射单元42在X轴方向上相对地移动的动作和将卡盘工作台41和激光束照射单元42在Y轴方向上相对地进行转位进给的动作。在分离步骤ST3-2中，在距离SiC锭10的第1面4为期望的深度110处形成由SiC被分离成Si和C的部分101和裂纹102构成的强度降低的分离层100。
在分离步骤ST3-2中，在形成了分离层100之后，与第1实施方式的器件芯片的制造方法的分离步骤ST3同样地，以分离层100为起点而将SiC锭10破坏，分离成SiC锭10的一部分11层叠在晶片20上而得的层叠晶片21和一部分11被去除后的剩余的SiC锭10，进入至器件形成步骤ST4。
第2实施方式的器件芯片的制造方法将晶片20粘贴于SiC锭10，将SiC锭10分离成粘贴于晶片20而构成层叠晶片21的一部分11和剩余的SiC锭10。第2实施方式的器件芯片的制造方法在所分离的层叠晶片21的SiC锭10的一部分11的正面12上形成器件6，沿着分割预定线19进行分割而制造器件芯片1。
因此，第2实施方式的器件芯片的制造方法中，即使抑制从SiC锭10分离的一部分11的厚度，也能够通过晶片20来确保层叠晶片21的机械强度，能够使制造工序简化，并且能够削减SiC锭10的废弃量，并且能够抑制SiC的加工而抑制与加工相关的所需时间。由此，第2实施方式的器件芯片的制造方法与第1实施方式同样地起到能够抑制器件芯片1的成本的高昂的效果。
[第1变形例]
根据附图，对本发明的第1实施方式和第2实施方式的第1变形例的器件芯片的制造方法进行说明。图18是示出第1实施方式的第1变形例的器件芯片的制造方法的流程的流程图。图19是示出第2实施方式的第1变形例的器件芯片的制造方法的流程的流程图。图18和图19中，对与第1实施方式和第2实施方式相同的部分标记相同的标号并省略了说明。
如图18和图19所示，第1变形例的器件芯片的制造方法在第1实施方式和第2实施方式的分割步骤ST5之后具有第2粘贴步骤ST12和第2分离步骤ST13，当剩余的SiC锭10的厚度为规定的厚度以上(步骤ST11：否)时，实施该第2粘贴步骤ST12和第2分离步骤ST13，在第2分离步骤ST13之后进入至器件形成步骤ST4，除此以外，与第1实施方式和第2实施方式相同。另外，在第1变形例中，规定的厚度是SiC锭10的一部分11的厚度。
第2粘贴步骤ST12是如下的步骤：在实施了分割步骤ST5之后，即在实施了分离步骤ST3之后，将作为第2晶片的晶片20粘贴于一部分11被去除后的剩余的SiC锭10的第1面4上。在第2粘贴步骤ST12中，利用与第2实施方式的粘贴步骤ST2-2同样的方法将晶片20粘贴于剩余的SiC锭10的第1面4上，进入至第2分离步骤ST13。另外，在本发明中，可以在将晶片20粘贴于剩余的SiC锭10之前对第1面4进行磨削、研磨而使其成为镜面。
第2分离步骤ST13是如下的步骤：在实施了第2粘贴步骤ST12之后，将SiC锭10分离而形成SiC锭10的一部分11层叠在晶片20上而得的第2层叠晶片即层叠晶片21和一部分11被去除后的剩余的SiC锭10。第2分离步骤ST13利用与第2实施方式的分离步骤ST3-2同样的方法而将SiC锭10分离成构成层叠晶片21的一部分11和剩余的SiC锭10，进入至器件形成步骤ST4。
另外，当分割步骤ST5之后剩余的SiC锭10的厚度小于规定的厚度(步骤ST11：是)时，第1变形例的器件芯片的制造方法结束。
这样，第1变形例的器件芯片的制造方法将SiC锭10切出构成层叠晶片21的一部分11而制造器件芯片1，直至剩余的SiC锭10的厚度小于规定的厚度为止。
第1变形例的器件芯片的制造方法将晶片20粘贴于SiC锭10，将SiC锭10分离成构成层叠晶片21的一部分11和剩余的SiC锭10，在SiC锭10的一部分11的正面12上形成器件6，沿着分割预定线19进行分割而制造器件芯片1。其结果是，第1变形例的器件芯片的制造方法与第1实施方式和第2实施方式同样地起到能够抑制器件芯片1的成本的高昂的效果。
另外，第1变形例的器件芯片的制造方法将SiC锭10切出构成层叠晶片21的一部分11而制造器件芯片1，直至剩余的SiC锭10的厚度小于规定的厚度为止，因此能够抑制SiC锭10的废弃量。
[第2变形例]
根据附图，对本发明的第1实施方式和第2实施方式的第2变形例的器件芯片的制造方法进行说明。图20是示出第1实施方式的第2变形例的器件芯片的制造方法的粘贴步骤的立体图。图20中，对与第1实施方式和第2实施方式相同的部分标记相同的标号并省略了说明。
在第2变形例的粘贴步骤ST2中，在晶片20的硅基板3的正面上形成绝缘层22，晶片20和SiC锭10隔着绝缘层22而通过扩散接合或等离子活性化低温接合直接接合。另外，在图20所示的例子中，在晶片20的硅基板3的正面12上形成有由SiO2构成的绝缘层22，但在本发明中，构成绝缘层22的材质不限于SiO2。另外，在图20所示的例子中，在晶片20的硅基板3的正面12上形成有绝缘层22，但在本发明中，也可以在SiC锭10的第1面4上形成绝缘层22。总之，在本发明中，在晶片20的硅基板3的正面12和SiC锭10的第1面4中的至少一方上形成绝缘层22即可。
第2变形例的器件芯片的制造方法将晶片20粘贴于SiC锭10，将SiC锭10分离成构成层叠晶片21的一部分11和剩余的SiC锭10，在SiC锭10的一部分11的正面12上形成器件6，沿着分割预定线19进行分割而制造器件芯片1，因此与第1实施方式和第2实施方式同样地起到能够抑制器件芯片1的成本的高昂的效果。
近年来，开始开发制造被称为SOI(Silicon on insulator，绝缘衬底上硅)的构造的器件芯片。这种被称为SOI(Silicon on insulator，绝缘衬底上硅)的构造的器件芯片是将两张晶片隔着绝缘层而直接接合并将一方的晶片薄膜化而制造的。相对于这样的以往的加工，第2变形例的器件芯片的制造方法隔着绝缘层22而将晶片20和SiC锭10直接接合，从而能够容易地制造组装有SOI构造的埋入绝缘层22的器件芯片1。
另外，图20以第1实施方式的第2变形例的器件芯片的制造方法的粘贴步骤ST2为代表而示出，在本发明中，在第2实施方式的第2变形例的粘贴步骤ST2-2中，与图20所示的例子同样地，在晶片20的硅基板3的正面12和SiC锭10的第1面4中的至少一方上形成绝缘层22，将晶片20和SiC锭10隔着绝缘层22而通过扩散接合或等离子活性化低温接合直接接合。
[第3变形例]
根据附图，对本发明的第1实施方式的第3变形例的器件芯片的制造方法进行说明。图21是示出第1实施方式的第3变形例的器件芯片的制造方法的流程的流程图。图21中，对与第1实施方式相同的部分标记相同的标号并省略了说明。
第3变形例的器件芯片的制造方法不进行激光束照射步骤ST1，而是在分离步骤ST3-3中使用进行放电加工的线切割机，将SiC锭10分离成构成层叠晶片21的一部分11和剩余的SiC锭10，除此以外，与第1实施方式相同。
第3变形例的器件芯片的制造方法将晶片20粘贴于SiC锭10，将SiC锭10分离成构成层叠晶片21的一部分11和剩余的SiC锭10，在SiC锭10的一部分11的正面12上形成器件6，沿着分割预定线19进行分割而制造器件芯片1，因此与第1实施方式和第2实施方式同样地起到能够抑制器件芯片1的成本的高昂的效果。
另外，图21代表性地示出了第1实施方式的第3变形例的器件芯片的制造方法，但在本发明中，在第2实施方式的第3变形例中，在分离步骤ST3-3中，也与图20所示的例子同样地使用线切割机对SiC锭10进行分离。
另外，在上述实施方式中，作为锭对SiC锭10进行了说明，但锭并不限于SiC锭，本发明也可以同样地应用于六方晶单晶锭、硅锭等半导体锭。

Claims (8)

1.一种器件芯片的制造方法，其中，
该器件芯片的制造方法具有如下的步骤：
粘贴步骤，将晶片粘贴于半导体锭的第1面上；
分离步骤，在实施了该粘贴步骤之后，将该半导体锭分离，从而形成该半导体锭的一部分层叠在该晶片上而得的层叠晶片和该一部分被去除后的半导体锭；
器件形成步骤，在实施了该分离步骤之后，在该层叠晶片的该半导体锭侧的正面上设定交叉的多条分割预定线，并且在由该分割预定线划分的各区域内分别形成器件；以及
分割步骤，在实施了该器件形成步骤之后，将该层叠晶片沿着该分割预定线进行分割而形成多个器件芯片。
2.根据权利要求1所述的器件芯片的制造方法，其中，
在该分离步骤中，在从该半导体锭的位于粘贴有该晶片的该第1面的背面的第2面侧将对于该半导体锭具有透过性的波长的激光束的聚光点定位于该半导体锭的内部的状态下照射该激光束而形成分离层，
对该分离层赋予外力，从而分离成该层叠晶片和该一部分被去除后的半导体锭。
3.根据权利要求1所述的器件芯片的制造方法，其中，
该器件芯片的制造方法还具有如下的激光束照射步骤：在实施该粘贴步骤之前，在将对于该半导体锭具有透过性的波长的激光束的聚光点定位于该半导体锭的内部的状态下照射该激光束而形成分离层，
在该分离步骤中，对该分离层赋予外力，从而分离成该层叠晶片和该一部分被去除后的半导体锭。
4.根据权利要求1或2所述的器件芯片的制造方法，其中，
该器件芯片的制造方法在实施了该分离步骤之后还具有如下的步骤：
第2粘贴步骤，将第2晶片粘贴于该一部分被去除后的半导体锭上；以及
第2分离步骤，在实施了该第2粘贴步骤之后，将该半导体锭分离，从而形成该半导体锭的一部分层叠在该第2晶片上而得的第2层叠晶片和该一部分被去除后的半导体锭。
5.根据权利要求1或2所述的器件芯片的制造方法，其中，
该半导体锭是SiC锭。
6.根据权利要求1或2所述的器件芯片的制造方法，其中，
该晶片和该半导体锭隔着绝缘层而直接接合。
7.根据权利要求1或2所述的器件芯片的制造方法，其中，
该器件是金属氧化物半导体场效应晶体管。
8.根据权利要求1或2所述的器件芯片的制造方法，其中，
该器件是微机电系统。
CN202010331857.7A 2019-04-26 2020-04-24 器件芯片的制造方法 Pending CN111863722A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-086232 2019-04-26
JP2019086232A JP7308652B2 (ja) 2019-04-26 2019-04-26 デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
CN111863722A true CN111863722A (zh) 2020-10-30

Family

ID=72916587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010331857.7A Pending CN111863722A (zh) 2019-04-26 2020-04-24 器件芯片的制造方法

Country Status (5)

Country Link
US (1) US11469142B2 (zh)
JP (1) JP7308652B2 (zh)
KR (1) KR20200125432A (zh)
CN (1) CN111863722A (zh)
TW (1) TWI824140B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
JP7210292B2 (ja) * 2019-01-15 2023-01-23 株式会社ディスコ ウエーハの生成方法
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
TWI830512B (zh) * 2021-12-29 2024-01-21 環球晶圓股份有限公司 晶碇的切割方法及晶圓的製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287419B2 (ja) 2005-09-26 2009-07-01 株式会社ルネサステクノロジ 半導体装置
JP2011023658A (ja) 2009-07-17 2011-02-03 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2013058591A (ja) 2011-09-08 2013-03-28 Panasonic Corp 電子源ブロックウェーハのダイシング方法と、電子源ブロックと、その電子源ブロックを用いたｘ線診断装置
US9257339B2 (en) 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
FR2995136B1 (fr) 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
DE102016121680B4 (de) * 2016-11-11 2024-05-29 Infineon Technologies Ag Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung
JP6781639B2 (ja) * 2017-01-31 2020-11-04 株式会社ディスコ ウエーハ生成方法

Also Published As

Publication number Publication date
US11469142B2 (en) 2022-10-11
JP7308652B2 (ja) 2023-07-14
TW202040678A (zh) 2020-11-01
US20200343139A1 (en) 2020-10-29
KR20200125432A (ko) 2020-11-04
TWI824140B (zh) 2023-12-01
JP2020181960A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
CN111863722A (zh) 器件芯片的制造方法
TWI696539B (zh) 晶圓之薄化方法
CN107877011B (zh) SiC晶片的生成方法
CN106057737B (zh) 薄板的分离方法
US7135384B2 (en) Semiconductor wafer dividing method and apparatus
JP5707889B2 (ja) 半導体基板の切断方法及び半導体基板の切断装置
CN110871506B (zh) SiC基板的加工方法
US10930561B2 (en) SiC substrate processing method
US11817319B2 (en) Laminated element manufacturing method
CN114055645A (zh) Si基板制造方法
CN111524804B (zh) 生产衬底的方法以及生产衬底的系统
CN110571131B (zh) 倒角加工方法
US11158601B2 (en) Laminated element manufacturing method
US11069672B2 (en) Laminated element manufacturing method
US11901231B2 (en) Separation method of wafer
US20220288722A1 (en) Manufacturing methods of wafer and chips and position adjustment method of laser beam
JP2008112813A (ja) 半導体装置の製造方法
JP2004282037A (ja) 半導体装置の製造方法及び半導体装置の製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination