TW202039945A - 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓 - Google Patents

用於製作光電半導體晶片的方法及其所使用的鍵合晶圓 Download PDF

Info

Publication number
TW202039945A
TW202039945A TW109102559A TW109102559A TW202039945A TW 202039945 A TW202039945 A TW 202039945A TW 109102559 A TW109102559 A TW 109102559A TW 109102559 A TW109102559 A TW 109102559A TW 202039945 A TW202039945 A TW 202039945A
Authority
TW
Taiwan
Prior art keywords
wafer
mother
optoelectronic semiconductor
manufacturing
daughter
Prior art date
Application number
TW109102559A
Other languages
English (en)
Other versions
TWI734359B (zh
Inventor
謝斌暉
陳銘欣
蕭尊賀
鄭賢良
宋志棠
劉衛麗
Original Assignee
大陸商福建晶安光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商福建晶安光電有限公司 filed Critical 大陸商福建晶安光電有限公司
Publication of TW202039945A publication Critical patent/TW202039945A/zh
Application granted granted Critical
Publication of TWI734359B publication Critical patent/TWI734359B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

本發明提供了一種用於製作光電半導體晶片的方法及其所使用的鍵合晶圓。晶圓材料包括藍寶石、碳化矽、砷化鎵等用於製作外延層(epitaxy)生長且作為襯底的晶圓。此方法將晶圓分成母晶圓、子晶圓，運用適當的鍵合技術將母晶圓與子晶圓鍵合後，能耐外延工藝時約1000度的高溫與應力產生的翹曲變化；外延工藝後使用非物理破壞方式解開鍵合。母晶圓可以循環使用，子晶圓與外延層直接用於晶片製程，不需要減薄或少量減薄，解決了大尺寸外延層用襯底晶圓的原材料與晶片加工成本問題，並得到波長均勻性更好的外延層。

Description

用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
本發明是有關於一種光電半導體晶片的製作方法，特別是指一種利用適用於外延層生長的鍵合晶圓製作光電半導體晶片的方法。
單晶藍寶石、碳化矽、砷化鎵晶體是比較典型的外延材料，具有優良的光電效應，並被廣泛地用於LED、功率器件上。藍寶石、碳化矽、砷化鎵等晶體在生長時都需要耗費大量的電能。且晶圓尺寸越大，晶體材料的良率越低，半導體襯底晶圓逐步從4寸過渡到6寸或者8寸，成本也相對較高。
晶體需經過切割、研磨、拋光、清洗等多段工序後成為晶圓；經過在晶圓上生長外延層後，晶片的製程均需要將整個晶片厚度減薄，以縮小晶片尺寸。晶片的厚度通常只有晶圓的1/3以下，也就是說，有一半以上的晶圓在最後得用減薄機磨掉，致使晶體材料浪費甚大。
晶圓厚度是影響外延層波長均勻性的關鍵要素之一，厚度越厚越能減少外延層應力所產生的翹曲度，進而提高波長均勻性；為了縮小晶片尺寸，減少封裝材料的浪費，晶片厚度越來越薄，因此要求襯底晶圓的厚度需更薄，從而導致外延層波長均勻性受影響。此外，晶圓越厚在晶片製程也須花更多成本來減薄，這對於晶體材料存在大量浪費。
因此，本發明的第一目的，即在提供一種用於製作光電半導體晶片的方法。
於是，本發明用於製作光電半導體晶片的方法，將生長外延層的襯底晶圓分成母晶圓與子晶圓，所述母晶圓和子晶圓包括藍寶石、碳化矽或者砷化鎵。接著，選擇適當的鍵合介質在母晶圓、子晶圓或兩者上的表面(作為鍵合面)都生長一層鍵合介質層，優選在其中之一的表面生長一層鍵合介質層，尤其推薦在母晶圓上生長鍵合介質層作為中間層。中間層包括二氧化矽、氮化鋁、氮化鎵中的一種或者任意種任意組合。
透過所述中間層，將母晶圓與子晶圓鍵合在一起。所述鍵合方式設計在300℃至1000℃真空高溫環境下進行母晶圓與子晶圓的鍵合，鍵合介質層位於鍵合面上。其中子晶圓在執行半導體外延工藝製程以在其表面上形成半導體外延層後，可以非破壞性的解鍵合方式將鍵合介質層破壞後使母晶圓與子晶圓分離，與母晶圓分離後的子晶圓以及子晶圓上的半導體外延層繼續進行晶片製程；母晶圓則可以在清洗後進行高溫退火釋放外延生長累積的應力，退火後的母晶圓可實現循環使用。
所述的母晶圓與所述子晶圓的厚度設計，可依據最終晶片厚度來設計，在鍵合前子晶圓厚度可比最終晶片的襯底晶圓厚度略厚或者相等。為了提高良品率，建議母晶圓厚度大於子晶圓厚度；以該生長外延層的襯底晶圓的厚度規格減去子晶圓厚度則為母晶圓的最低厚度。所述的母晶圓的雙面應為粗糙面，可以金剛砂、碳化硼、碳化矽等高硬度微粉進行雙面研磨製作穩定的粗糙面，並將線切割產生的翹曲（WARP）修平；或採用有關黃光、顯影、蝕刻等技術製作粗糙面。定義子晶圓供外延層生長的表面為正面，相對正面的另一面為背面，背面與母晶圓相向鍵合，子晶圓正面應為能夠用於生長外延層的表面且為拋光面，背面為拋光面或與母晶圓的雙面同為粗糙面。鍵合前應以臭氧(O3 )、氮(N2 )氣進行等離子清潔或化學方式清洗、活化鍵合介質層表面，活化處理的試劑包括雙氧水、氨水或者兩者的混合物。活化處理也可以為乾法處理，例如利用電漿進行活化。
所述的鍵合介質層可以為二氧化矽(SiO2 )、氮化鋁(AlN)或氮化鎵等鍵合介質所形成的薄膜，鍵合介質組成的中間層需有一定的厚度才能均勻鍵合，例如採用3μm至6μm，才能抵抗在外延層生長時的1000℃高溫與外延層應力導致的彎曲。所述的鍵合條件需在高溫、真空的鍵合設備上進行。所述的非破壞式的解鍵合方法為酸液腐蝕法，將鍵合介質層腐蝕破壞，不會傷到鍵合晶圓的母晶圓及子晶圓。所述的母晶圓循環使用需經過清洗、退火等製程，將製備外延層時形成的應力消除，母晶圓也比較平坦，有利於再次使用。
優選的，子晶圓厚度比最終晶片厚50~400μm，預留一些減薄調整的空間，在與母晶圓分離後，可對子晶圓遠離外延層的一側進行減薄，母晶圓厚度可比母晶圓最低厚度稍厚100至 1000μm，以預留子晶圓與母晶圓建合後對母晶圓進行減薄或母晶圓循環再使用前的處理過程等加工視窗。子晶圓的厚度為100μm至450μm，母晶圓的厚度為300μm至1500μm。
優選的，子晶圓正面(拋光面)粗糙度為0.08~0.2nm；子晶圓背面與母晶圓的雙面粗糙度為0.1~1.2μm。
優選的，鍵合介質組成的中間層厚度為3~6μm。
優選的，鍵合條件為300~600℃真空環境下。更優選的，鍵合條件為300~400℃真空環境下，以100~250 kg/cm2 的壓力將母晶圓與子晶圓鍵合10~40分鐘。
優選的，當鍵合介質為二氧化矽時，解鍵合方法為於常溫利用氫氟酸(HF)腐蝕鍵合介質層。
優選的，母晶圓再利用的方法為超聲波潔淨水清洗、旋乾後，放入1350~1400℃的高溫退火爐中進行退火，釋放外延生產殘餘應力。
優選的，在一些情況下，母晶圓可以包括第一母晶圓和第二母晶圓，或者由兩個以上可分離的晶圓構成。
本發明的第二目的，即在提供一種鍵合晶圓。
本發明鍵合晶圓，將晶圓分成母晶圓、子晶圓，運用適當的鍵合技術將母晶圓與子晶圓鍵合後，能耐外延時約1000℃的高溫與應力產生的翹曲變化；外延後使用非物理破壞方式解開鍵合。母晶圓可以循環使用，子晶圓與外延層直接用於晶片製程，不需要減薄或少量減薄，解決了大尺寸外延晶圓的原材料與晶片加工成本問題，並得到波長均勻性更好的外延層。
出於降低半導體器件生產製造成本和提升量產效率的考量，越加聚焦於大尺寸晶圓的研究，大尺寸晶圓需要更佳抵抗製程應力的能力，由於本發明的母晶圓具有可回收利用的特性，因此可通過適當增加母晶圓厚度以保持量產的穩定性，例如降低外延生長時的翹曲問題，從而提高外延層生長的均勻性，並不會明顯增加生產成本，在大尺寸晶圓的量產製造上意義深遠。
本發明的其它特徵和優點將在隨後的說明書中闡述，並且，部分地從說明書中變得顯而易見，或者通過實施本發明而瞭解。本發明的目的和其他優點可通過在說明書、申請專利範圍以及附圖中所特別指出的結構來實現和獲得。
下面便結合附圖對本發明數個具體實施例作進一步的詳細說明。但以下關於實施例的描述及說明對本發明保護範圍不構成任何限制。
應當理解，本發明所使用的術語僅出於描述具體實施方式的目的，而不是旨在限制本發明。進一步理解，當在本發明中使用術語“包含”、"包括"時，用於表明陳述的特徵、整體、步驟、元件存在，而不排除一個或多個其他特徵、整體、步驟、元件和/或它們的組合的存在或增加。
除另有定義之外，本發明所使用的所有術語（包括技術術語和科學術語）具有與本發明所屬領域的普通技術人員通常所理解的含義相同的含義。應進一步理解，本發明所使用的術語應被理解為具有與這些術語在本說明書的上下文和相關領域中的含義一致的含義，並且不應以理想化或過於正式的意義來理解，除本發明中明確如此定義之外。
在本發明被詳細描述前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參看圖1，本發明提供了一種用於製作光電半導體晶片的方法，用以製作低成本、高性能、環保的晶圓，利用本發明的鍵合方法，對大尺寸藍寶石、碳化矽或砷化鎵晶圓具有極大的降低成本效益。所述方法包括以下步驟：提供相同材料或者不同材料的母晶圓100和子晶圓200，對母晶圓100和子晶圓200的其中一表面進行蒸鍍處理以形成鍵合介質層，所述鍵合介質層具有鍵合特性，利用鍵合介質層作為中間層300，在對鍵合介質層進行拋光後清洗，利用氨水和雙氧水對中間層300進行活化處理，活化處理目的在於促使中間層300表面形成羥基（-OH），羥基對晶圓材料的Al或者O形成庫倫拉力，有利於中間層300與母晶圓100和子晶圓200相連接，母晶圓100和子晶圓200預對位，相互對齊，進行熱壓鍵合工藝(例如在壓力為15000kg且溫度為300~600度下進行)，得到鍵合晶圓，對鍵合晶圓進行檢測後清洗，最後入庫。
再參看圖2到圖4，詳細來說，提供母晶圓100和子晶圓200，二者的材料選擇包括但不限於：藍寶石、碳化矽或者砷化鎵，為了進行後續的高溫鍵合工藝(例如熱壓鍵合工藝)，晶圓材料所能承受的環境溫度應不小於1000℃。通過在兩者之間分別設置中間層300，本實施例中，在母晶圓100的非光滑面(粗糙面)110以及子晶圓200相對所述非光滑面110的一面利用鍵合介質材料 (例如SiO2 ) 進行蒸鍍處理以製作中間層300（中間層300的製作過程圖中未標出），對中間層300進行機械化學拋光（CMP）處理，由於採用蒸鍍沉積的模式製作中間層300，需利用拋光處理提升中間層300的平坦度，而後將在母晶圓100的非光滑面(粗糙面)110上的中間層300與子晶圓200的面上的中間層300進行活化處理，然後，將所述中間層300相向進行鍵合工藝。實施例中例如採用母晶圓100的厚度為300μm至500μm，為防止晶圓破碎，母晶圓100的厚度具有隨著晶圓面積的增大而增厚的趨勢，因此在大尺寸晶圓中例如八寸晶圓，母晶圓100的厚度可能達到1500μm，子晶圓200的厚度為100μm至450μm，本發明構思下的子晶圓200至少可以達到100μm級的厚度，需要明確說明的是，隨著晶圓製作技術的提升，採用本發明的技術方案可能得到更薄的子晶圓200。
在一些實施例中，母晶圓100及子晶圓200的表面潔淨度越好，所生長的鍵合介質層(中間層300)的品質也越好，鍵合的效果越佳，在對該子晶圓200遠離該母晶圓100的表面或對該母晶圓100遠離該子晶圓200的表面進行拋光後，對鍵合晶圓進行清洗。母晶圓100及子晶圓200的翹曲度（WARP）、平坦度（TTV）等越小，鍵合的效果也越好，甚至可以減少鍵合介質層的厚度。適合的鍵合介質需與晶圓材料晶格匹配高，以利避免因溫度變化彼此受到彼此應力影響而使該鍵合晶圓產生過度的形變，如二氧化矽（SiO2 ）、氮化鋁（AlN）、氮化鎵（GaN）等中的一種或者多種任意組合。可在母晶圓100上生長鍵合介質層(中間層300)或在母晶圓100與子晶圓200上皆生長鍵合介質層(中間層300)，在適合的溫度與壓力下做鍵合。
本發明提供的實施例中，該實施例在上述方案的基礎上，在母晶圓100與子晶圓200相對的表面粗糙度也會影響鍵合的效果。母晶圓100及子晶圓200的表面越粗糙，鍵合介質層(中間層300)長得越密；但是粗糙度太大，反而容易出現孔洞，影響鍵合效果，在本實施例中，粗糙度控制在0.1~1.2μm。
在該實施例中，母晶圓100與子晶圓200的尺寸需一致，直徑需在±0.1mm範圍內，以利於鍵合時，母晶圓100和子晶圓200的對位。當外延層為LED且子晶圓200為藍寶石晶圓時，需在子晶圓200形成外延層的表面上以曝光顯影、蝕刻等製程製作圖形而為圖形化藍寶石晶圓基板（Patterned Sapphire Substrate, PSS），以增加在發光半導體器件中的出光效果，在實施中，圖形化藍寶石晶圓基板能從反射和外延層晶格匹配兩方面，致使提升外延層的生長品質及減少缺陷產生，從而有效提高發光半導體器件的出光效率。母晶圓100與子晶圓200的鍵合的過程建議在製作上述圖形之前，避免鍵合時的壓力對於圖形的破壞。
有別於其它物理破壞方式，如以雷射分離法，在母晶圓100或子晶圓200側面周圍劃一道深溝後，在低溫環境下再用刀具延著該深溝進行切割，以將母晶圓100與子晶圓200分離，該方式會產生許多崩角，對於母晶圓100的再利用率降低，在本發明的另一些實施例中，以酸蝕刻鍵合介質層(中間層300)的方式解鍵合，以藍寶石晶圓為例，使用氫氟酸來腐蝕鍵合介質層(中間層300)，常溫浸泡氫氟酸40分鐘後即可輕易分離，不會影響半導體器件的外延層與晶圓本體(母晶圓100與子晶圓200)。
參看圖5，子晶圓200用於製作外延層210，在子晶圓200遠離鍵合介質層(中間層300)的一側(為光滑面)製作外延層210。所述外延層210依次包括N型層、P型層和位於二者之間的有源層，且所述外延層210的製作方式例如通過金屬有機物化學氣相沉積(MOCVD)沉積半導體材料來進行。
參看圖6和圖7，製作好外延層210後，解開中間層300，將母晶圓100和子晶圓200分離。子晶圓200繼續製作晶片工藝，例如利用光阻蝕刻在外延層210遠離子晶圓200的一側上製作晶片圖形，去除部分P型層，至露出N型層，再接著在P型層和/或露出的N型層表面製作絕緣保護層或者透明導電擴散層，最後製作與P型層和露出的N型層連接的晶片電極，形成發光半導體晶片結構。
同時可對分離後的母晶圓100進行高溫退火後再次回收利用，用以再次製作鍵合晶圓。減薄子晶圓200以適應晶片工藝要求。本發明對子晶圓200的減薄厚度可大幅低於現有工藝對襯底晶圓的減薄厚度，以750μm厚度襯底晶圓為例，本發明只需移除大約200μm晶圓材料即可得到100μm的晶片襯底晶圓，而作為對比，現有技術則需移除650μm，移除量為本發明的3倍以上。工業生產中通常採用研磨移除的方式去除多餘襯底，而研磨工藝去除襯底效率較低，也會消耗研磨砂輪，即導致製程時間較長，又加劇類似砂輪等生產備件的損耗，因此相較于現有技術，本發明節省了生產成本，縮短了減薄時間，也降低了產生的工業廢料，對例如六英寸及以上尺寸大晶圓工業化起到積極推動作用。
在一些實施例中，母晶圓100的厚度可根據實際需要調整，且進一步設計成包括第一母晶圓和第二母晶圓鍵合組成，可實現逐個晶圓去除，以控制襯底晶圓的厚度控制。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
100:母晶圓 110:非光滑面 300:中間層 200:子晶圓 210:外延層
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1為鍵合晶圓的製作工藝流程；及 圖2至圖7為光電半導體產品的製作過程示意圖及相應的鍵合晶圓照片。
100:母晶圓
110:非光滑面
300:中間層
200:子晶圓
210:外延層

Claims (21)

  1. 一種用於製作光電半導體晶片的方法，包含以下步驟： 步驟1，提供母晶圓和子晶圓，通過設置在二者之間的中間層鍵合成為鍵合晶圓； 步驟2，在所述子晶圓遠離所述中間層的一表面製作外延層；及 步驟3，解開中間層，分離母晶圓和子晶圓。
  2. 如請求項1所述的用於製作光電半導體晶片的方法，其中，解開後的子晶圓與外延層繼續做晶片製程，母晶圓則循環使用。
  3. 如請求項2所述的用於製作光電半導體晶片的方法，其中，解開後的母晶圓經過高溫退火後循環使用。
  4. 如請求項1所述的用於製作光電半導體晶片的方法，其中，對解開後的子晶圓的遠離外延層的一側進行減薄。
  5. 如請求項1所述的用於製作光電半導體晶片的方法，其中，在步驟1中，鍵合前在母晶圓和子晶圓相對的一面分別製作中間層或者僅在其中之一製作中間層。
  6. 如請求項1所述的用於製作光電半導體晶片的方法，其中，所述母晶圓和子晶圓包括藍寶石、碳化矽或者砷化鎵。
  7. 如請求項1所述的用於製作光電半導體晶片的方法，其中，所述子晶圓的厚度為100μm至450μm。
  8. 如請求項1所述的用於製作光電半導體晶片的方法，其中，所述母晶圓的厚度為300μm至1500μm。
  9. 如請求項1所述的用於製作光電半導體晶片的方法，其中，所述母晶圓和/或子晶圓所能承受的環境溫度不小於1000℃。
  10. 如請求項1所述的用於製作光電半導體晶片的方法，其中，所述中間層包括二氧化矽、氮化鋁、氮化鎵中的一種或者任意種任意組合。
  11. 如請求項1所述的用於製作光電半導體晶片的方法，其中，在步驟3中，所述中間層可通過腐蝕工藝移除。
  12. 如請求項1所述的用於製作光電半導體晶片的方法，其中，所述母晶圓至少由第一母晶圓和第二母晶圓組成。
  13. 如請求項1所述的用於製作光電半導體晶片的方法，其中，在步驟1中，鍵合前對中間層進行活化處理。
  14. 如請求項13所述的用於製作光電半導體晶片的方法，其中，活化處理的試劑包括雙氧水、氨水或者兩者的混合物。
  15. 如請求項13所述的用於製作光電半導體晶片的方法，其中，活化處理為乾法處理，利用電漿進行活化。
  16. 一種鍵合晶圓，作為製作光電半導體晶片的生長襯底，包含： 鍵合晶圓，包括母晶圓、子晶圓及位於兩者之間的中間層。
  17. 如請求項16所述的鍵合晶圓，其中，所述子晶圓的厚度為100μm至450μm。
  18. 如請求項16所述的鍵合晶圓，其中，所述母晶圓為300μm至1500μm。
  19. 如請求項16所述的鍵合晶圓，其中，所述中間層的厚度為3μm至6μm。
  20. 如請求項16所述的鍵合晶圓，其中，所述子晶圓遠離所述母晶圓的一表面為光滑面。
  21. 如請求項16所述的鍵合晶圓，其中，所述母晶圓至少由第一母晶圓和第二母晶圓組成。
TW109102559A 2019-04-19 2020-01-22 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓 TWI734359B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/083521 WO2020211089A1 (zh) 2019-04-19 2019-04-19 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆
WOPCT/CN2019/083521 2019-04-19

Publications (2)

Publication Number Publication Date
TW202039945A true TW202039945A (zh) 2020-11-01
TWI734359B TWI734359B (zh) 2021-07-21

Family

ID=70656854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102559A TWI734359B (zh) 2019-04-19 2020-01-22 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓

Country Status (4)

Country Link
KR (1) KR20210120058A (zh)
CN (1) CN111183513A (zh)
TW (1) TWI734359B (zh)
WO (1) WO2020211089A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952151A (zh) * 2020-07-28 2020-11-17 苏州赛万玉山智能科技有限公司 半导体复合晶圆及制造方法
KR102601702B1 (ko) * 2022-10-31 2023-11-13 웨이브로드 주식회사 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법
KR102649711B1 (ko) * 2022-12-02 2024-03-20 웨이브로드 주식회사 초박형 반도체 다이의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4126749B2 (ja) * 1998-04-22 2008-07-30 ソニー株式会社 半導体装置の製造方法
US6689669B2 (en) * 2001-11-03 2004-02-10 Kulite Semiconductor Products, Inc. High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
KR20100033641A (ko) * 2008-09-22 2010-03-31 주식회사 동부하이텍 반도체 소자의 웨이퍼 재활용 방법
CN102486992A (zh) * 2010-12-01 2012-06-06 比亚迪股份有限公司 一种半导体器件的制造方法
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
CN102956762A (zh) * 2011-08-26 2013-03-06 郑朝元 Ⅲ-ⅴ族晶圆可重复进行磊晶制程的方法与构造
US8940620B2 (en) * 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication

Also Published As

Publication number Publication date
CN111183513A (zh) 2020-05-19
KR20210120058A (ko) 2021-10-06
TWI734359B (zh) 2021-07-21
WO2020211089A1 (zh) 2020-10-22

Similar Documents

Publication Publication Date Title
TWI734359B (zh) 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
CN103730545A (zh) 一种AlGaN基垂直结构深紫外LED的制造方法
JP6511516B2 (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
CN102691102A (zh) 蓝宝石纳米碗阵列图形衬底的制作方法
TWI736962B (zh) 複合式基板及其製造方法
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
CN102439695A (zh) 应变材料层的松弛和转移
US9269855B2 (en) Method for manufacturing high efficiency light-emitting diodes
US20150048301A1 (en) Engineered substrates having mechanically weak structures and associated systems and methods
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
TW201528541A (zh) 發光二極體之製造方法
CN101807648B (zh) 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
TWI460885B (zh) 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
US11220743B2 (en) Composite substrate and manufacturing method thereof
CN114551662A (zh) 一种半导体发光器件的制备方法
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
CN109742012B (zh) 一种用于改善硅超晶格薄膜光电特性的低温微波退火方法
WO2013083007A1 (zh) 衬底、衬底的制作方法和使用方法
TW201443255A (zh) 製作氮化鎵之方法
CN111435694A (zh) GaN外延片及其制备方法
CN109786392A (zh) 显示设备及其制造方法
TWI837842B (zh) 發光元件及其製造方法
WO2008114108A1 (en) A (110) oriented silicon substrate and a bonded pair of substrates comprising said (110) oriented silicon substrate