TW202032734A - 半導體裝置和製造半導體裝置的方法 - Google Patents

半導體裝置和製造半導體裝置的方法 Download PDF

Info

Publication number
TW202032734A
TW202032734A TW109104201A TW109104201A TW202032734A TW 202032734 A TW202032734 A TW 202032734A TW 109104201 A TW109104201 A TW 109104201A TW 109104201 A TW109104201 A TW 109104201A TW 202032734 A TW202032734 A TW 202032734A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
substrate
main surface
package body
examples
Prior art date
Application number
TW109104201A
Other languages
English (en)
Other versions
TWI858012B (zh
Inventor
拉馬肯斯 阿拉帕蒂
達雷爾 貝克
安東尼 大桂諾
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202032734A publication Critical patent/TW202032734A/zh
Application granted granted Critical
Publication of TWI858012B publication Critical patent/TWI858012B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H01S5/02234—Resin-filled housings; the housings being made of resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

封裝電子裝置結構包含具有主表面的基板。半導體裝置連接到所述基板的所述主表面，所述半導體裝置具有第一主表面、與所述第一主表面相對的第二主表面以及在所述第一主表面與所述第二主表面之間延伸的側表面。封裝體囊封所述半導體裝置的一部分，其中所述半導體裝置的所述側表面通過所述封裝體的側表面暴露。在一些實例中，所述半導體裝置的所述側表面是主動表面。在一些實例中，所述封裝體包括模製結構，所述模製結構接觸並覆蓋所述半導體裝置的所述第一主表面。

Description

半導體裝置和製造半導體裝置的方法
本揭露大致上涉及電子裝置，且更確切地說，涉及半導體封裝、其結構以及形成半導體封裝的方法。相關申請的交叉引用
本申請案主張2019年2月23日申請的第16/283,752號美國專利申請案的優先權，所述申請以引用的方式併入本文中。
揭露先前的半導體封裝以及形成半導體封裝的方法是不適當的，例如，導致成本過高、熱性能差、可靠性降低、性能相對低或封裝尺寸太大。更具體來說，一些封裝半導體裝置包含例如感測器或光學裝置的半導體裝置，所述半導體裝置需要將裝置中作為主動表面的一個或多個側表面暴露於封裝的外部。此類裝置包含例如雷射裝置，所述雷射裝置可以併入到光探測和測距（“LIDAR”）系統中。用於生產其中半導體裝置的一個或多個側表面暴露的封裝半導體裝置的前述方法產生較差結果，問題包含損壞半導體裝置和導電互連件，例如，導線接合。另外，導電互連件已通過開放的側表面或在封裝的空腔內暴露於環境，從而產生可靠性問題。通過比較此類方法與本揭露並參考圖式，所屬領域的普通技術人員將顯而易見常規和傳統方法的其它限制和缺點。
因此，希望具有一種封裝結構和方法，所述封裝結構和方法提供一種克服現有技術的缺點的封裝電子裝置。還希望結構和方法容易地併入到製造流程中，容納多種晶粒互連方案並且具有成本效益。
除了其它特徵之外，本說明書包含封裝電子裝置結構以及相關聯方法，其包括具有暴露於封閉結構的側表面中的主動側表面的電子裝置。在一些實例中，封閉結構包括模製封裝體。在其它實例中，封閉結構包括蓋結構。在兩個結構中，保護例如導電互連結構的元件免受環境影響，以與前述裝置相比提高可靠性。封裝電子裝置結構可以容納多種晶粒互連方案。相關聯方法可以併入到標準製造流程中，以提供節約成本的整合方案。
更具體來說，在一個實例中，用於形成封裝電子裝置結構的方法包括提供具有主表面的基板。所述方法包含將第一裝置附接到基板的主表面。所述方法包括形成囊封第一裝置的一部分的封裝體，其中所述第一裝置的側表面暴露於所述封裝體外部。在一些實例中，附接第一裝置包括附接半導體裝置，所述半導體裝置具有射極區作為暴露於封裝體外部的所述半導體裝置的側表面的一部分。在一些實例中，所述方法包含將第二裝置附接到與第一裝置間隔開的主表面，以在所述第一裝置與所述第二裝置之間提供間隙；以及形成封裝體包括形成所述封裝體，使得所述間隙不含所述封裝體。
在另一實例中，封裝電子裝置結構包含具有主表面的基板。半導體裝置連接到基板的主表面，所述半導體裝置具有第一主表面、與所述第一主表面相對的第二主表面以及在所述第一主表面與所述第二主表面之間延伸的側表面。封裝體囊封半導體裝置的一部分，其中所述半導體裝置的側表面通過所述封裝體的側表面暴露。在一些實例中，封裝體包括模製結構，所述模製結構接觸並覆蓋半導體裝置的第一主表面。在其它實例中，所述結構進一步包含將半導體裝置電連接到基板的導電互連結構，並且封裝體囊封所述導電互連結構。
在另外的實例中，用於形成封裝電子裝置結構的方法包含提供具有主表面的基板。所述方法包含將半導體裝置附接到基板的主表面，所述半導體裝置具有第一主表面、與所述第一主表面相對的第二主表面以及在所述第一主表面與所述第二主表面之間延伸的側表面。所述方法包含通過導電互連結構將半導體裝置電連接到基板。所述方法包含用保護材料覆蓋導電互連結構以及半導體裝置的第一主表面的至少一部分。所述方法包含將蓋結構附接到基板，所述蓋結構包括側面、頂部和開口，其中半導體裝置的側表面通過所述開口暴露於所述蓋結構外部。在一些實例中，基板和蓋結構包括類似材料。在其它實例中，附接蓋結構包含將側面附接到基板的主表面；以及將頂部附接到所述側面；並且所述方法進一步包含在所述蓋結構附接到所述基板之後移除所述蓋結構的一部分以提供開口。
其它實例包含於本揭露中。在圖式、請求項和/或本揭露的說明書中可以找到此類實例。
圖1說明根據本說明書的實例封裝電子裝置結構10，例如封裝半導體裝置10的截面圖。實例說明為平面柵格陣列封裝半導體裝置結構，但是本說明書不限於此類型的封裝並且適合於其它類型的封裝。在圖1所說明的實例中，封裝電子裝置結構10包括基板11、例如半導體裝置16的電子構件16、附接材料17、導電互連結構21以及例如封裝體36的封閉結構。根據本說明書以及本實例，半導體裝置16包含側表面14，所述側表面可以是通過開口或通路或通過封閉結構36的側表面32暴露的主動表面。
導電互連結構21、基板11、附接材料17以及封裝體36可以稱為半導體封裝190，並且半導體封裝190可以為半導體裝置16的部分提供保護，以免受外部元件和/或環境暴露。另外，半導體封裝190可以提供從外部電氣構件（未示出）到導電互連結構21和半導體裝置16的電耦合。
基板11可以選自共同電路板（例如，剛性電路板和可撓性電路板）、多層基板、層合基板、具有內建層的核心基板、無核心基板、陶瓷基板、引線框架基板、模製引線框架基板或本領域一般技術人員已知的類似基板。就此而言，本說明書並不預期限於任何特定類型的基板11。借助於實例且並非通過限制，基板11可以包含絕緣結構114，所述絕緣結構具有相對的大致上平面的頂表面和底表面。應理解，多個絕緣層部分可以用於提供絕緣結構114。導電圖案112或導電圖案層112可以與絕緣結構114的頂表面相鄰安置，並且導電焊盤113可以與絕緣結構114的底表面相鄰安置。
在一些實例中，導電圖案112和導電焊盤113使用由一個或多個導電層的部分限定的導電互連路徑111以指定圖案或佈置彼此電互連，所述導電互連路徑從導電圖案112到導電焊盤113延伸穿過絕緣結構114。導電圖案112、導電焊盤113和導電互連層111包括導電材料，例如，一個或多個金屬。在一些實例中，導電圖案112、導電焊盤113和導電互連層111包括銅。在一些實例中，焊料遮罩115或保護層115可以與導電圖案112的至少部分以及絕緣結構114的頂表面相鄰設置。另外，在一些實例中，焊料遮罩116或保護層116可以設置於焊盤113的至少部分以及絕緣結構114的底表面上。焊料遮罩115用於保護導電圖案112的否則易於發生電短路問題的部分。焊料遮罩116用於保護焊盤113的否則會暴露於周圍環境的部分。
半導體裝置16包含：第一主表面18，其中通常提供主動裝置和/或被動裝置；相對的第二主表面19；以及側表面14，所述側表面在第一主表面18與第二主表面19之間大致垂直地延伸。半導體裝置16的主表面19可以使用附接材料17在裝置主動區向上（或晶粒向上）配置中附接到基板11，所述附接材料可以包括導熱且導電材料，或導熱且非導電材料。在一些實例中，附接材料17包括環氧樹脂型晶粒附接材料。在其它實例中，附接材料17可以是焊接材料，例如，焊錫膏或本領域普通技術人員已知的其它材料。附接材料17通常用於提供半導體裝置16到基板11的機械固定以及耗散由半導體裝置16產生的熱量兩者。在一些實例中，附接材料17可以提供從基板11到半導體裝置16的電路徑。
在一些實例中，半導體裝置16包含與主表面18相鄰安置的接合墊24。在一些實例中，導電互連結構21將接合墊24電連接到導電圖案112的部分。在本實例中，導電互連結構21包括導電線並且可以使用導線接合技術提供，其中導線包括銅、金、鋁或本領域普通技術人員已知的其它導電材料。導電互連結構21用於將電信號傳輸到半導體裝置16以及從半導體裝置16傳輸電信號。在其它實例中，半導體裝置16可以通過不同導電互連結構，例如倒裝晶片配置中的導電凸塊附接到導電圖案112的一部分，其中主表面18面向基板11。
在本實例中，導電焊盤113可以被配置成直接連接或附接到下一級別的組件，例如印刷電路板。在一些實例中，導電互連結構可以在球柵陣列（BGA）配置中附接到導電焊盤113，並且可以包括導電材料，例如，焊料球、焊料凸塊、銅凸塊、鎳金凸塊或本領域普通技術人員已知的類似材料。
在一些實例中，半導體裝置16是光學裝置，例如包含接近於半導體裝置16的側表面14安置的射極區161的雷射裝置。應理解，射極區161可以完全地或部分地安置於半導體裝置16內。此類雷射裝置的實例可以包含邊緣發射雷射（EEL）裝置。在其它實例中，半導體裝置16是積體電路裝置、功率半導體裝置、光學裝置、任何類型的感測器裝置或本領域普通技術人員已知的其它裝置，具體來說，需要裝置的一個或多個側表面暴露於封裝體36的側表面（例如，側表面32）中的裝置。本領域普通技術人員將瞭解，半導體裝置16以簡化形式說明，並且還可以包含多個擴散區、多個導電層以及多個介電層。
封裝半導體裝置10進一步包含封閉結構36，例如，覆蓋或囊封導電互連結構21、半導體晶粒16的部分、導電圖案112以及基板11的部分的封裝體36。根據本實例，提供封裝體36，使得半導體裝置16的側表面14暴露於封裝半導體裝置10的外部。在一些實例中，封裝體36不會沿著基板11的側表面或沿著基板11的底表面延伸。
在一些實例中，封裝體36可以是基於聚合物的複合材料，例如，具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。封裝體36包括非導電且環保的材料，所述非導電且環保的材料保護導電互連結構21以及半導體裝置16的部分免受外部元件和污染物的影響。封裝體36可以使用錫膏印刷、壓縮模製、傳遞模製、包覆模製、液體囊封模製、真空層合、其它合適的塗覆器或本領域普通技術人員已知的其它過程形成。在一些實施例中，封裝體36是環氧樹脂模製化合物（“EMC”）並且可以使用傳遞或注塑模製技術形成。
根據本實例，封裝體36的配置有助於將包含例如射極區161的半導體裝置16的側表面14通過側表面32暴露於封裝體36的外部。在一些實例中，側表面32包括如一般在圖1中說明的傾斜或錐形形狀320，這可以提供更高效且可靠的製造製程。另外，封裝體36用於保護導電互連結構21、半導體裝置16中包含接合墊24的部分以及導電圖案112的部分，由此與其中這些特徵中的一些或全部暴露於環境中的前述封裝裝置相比提高可靠性。在一些實例中，封裝體36接觸半導體裝置16，並且橫向地覆蓋半導體裝置16的多於50%的主表面18。在其它實例中，封裝體36接觸半導體裝置16，並且橫向地覆蓋多於75%的主表面18。
圖2是根據本說明書的用於製造封裝電子裝置，例如，封裝半導體裝置10的實例方法100的流程圖。在方法100的方塊S110中，提供多個裝置以及基板結構。多個裝置可以包含一個或多個半導體裝置以及其它裝置。在方法100的方塊S120中，包含第一裝置和第二裝置的多個裝置附接到基板結構的主表面，使得第一裝置和第二裝置橫向地間隔開以在其間提供間隙或空腔。
圖3和4說明在製造的階段處封裝半導體裝置10的部分截面圖，並且進一步說明方法100的方塊S110和方塊S120的實例。在本實例中，所提供的多個裝置可以包含一個或多個半導體裝置，例如，半導體裝置16（或其變體）以及其它裝置，例如圖4中所說明的虛設裝置117（或其變體）。所提供的基板結構可以類似於圖1的基板11（或其變體或其它基板結構）。在一個實例中，第一裝置可以是半導體裝置16中的一個，作為方塊S120的一部分，所述半導體裝置通過附接材料17附接到基板11的表面。如先前所描述，附接材料17可以是環氧樹脂型晶粒附接材料，所述環氧樹脂型晶粒附接材料可以沉積在基板11的一個或多個預定部分上。在其它實例中，附接材料17可以包括焊接材料或本領域普通技術人員已知的其它材料。在本實例中，半導體裝置16包括具有側表面14的感測器裝置，所述側表面是半導體裝置16的主動表面或主動部分。借助於實例，半導體裝置16是具有射極區161的雷射裝置，所述射極區安置於側表面14的一部分上，安置於側表面14的一部分內或作為側表面14的一部分安置。在一些實例中，附接材料17可以在半導體裝置16放置成與附接材料17接觸之後固化。
在本實例中，第二裝置包括如圖4中所說明的虛設裝置117，所述虛設裝置可以是包括半導體材料的未處理晶片或晶粒。在一些實例中，虛設裝置117具有與半導體裝置16類似的厚度，但是虛設裝置117可以具有比半導體裝置16更小的面積，以在基板11上消耗更少面積。在一個實例中，虛設裝置117是未處理或經最少處理的矽晶粒。在方塊S120中，例如虛設裝置117的第二裝置附接到基板11。在一些實例中，附接材料17（或其它材料）可以用於將虛設裝置117附接到基板11。根據本說明書，半導體裝置16以及虛設裝置117安置於基板11上以便彼此橫向間隔開，以在其間提供間隙41、空腔41或橫向空間41。在本實例中，虛設裝置117具有側表面214，所述側表面直接面向或覆蓋半導體裝置16的側表面14以限定間隙41的至少一部分。
方法100還包含方塊S130，所述方塊包括將至少第一裝置電連接到基板結構。圖5說明在製造的另一階段處封裝半導體裝置10的部分截面圖，並且進一步說明方法100的方塊S130的實例。在一些實例中，電連接的步驟可以使用配置為導電互連結構21的導線完成，所述導電互連結構可以使用導線接合技術提供。在一些實例中，導電互連結構21附接到接合墊24和導電圖案112，所述接合墊與半導體裝置16的主表面18相鄰安置。在其它實例中，半導體裝置16可以用倒裝晶片配置附接到基板11，其中導電互連結構包括導電凸塊結構，例如焊料凸塊。在此替代配置中，不需要以倒裝晶片配置將虛設晶粒117附接到基板11，但是根據設計選擇，所述虛設晶粒可以以倒裝晶片配置進行附接。也就是說，當半導體裝置通過導電凸塊附接到基板11時，虛設晶粒117仍可以通過附接材料17附接到基板11。在此實例中，半導體裝置16和虛設晶粒117使用不同方式附接到基板11。當使用倒裝晶片互連件時，將第一裝置附接到基板結構以及將第一裝置電連接到基板結構的步驟可以是組合步驟。在一些實例中，可以在製造製程中的這一點上進行光學檢查步驟，以確保適當地形成子組件。
在製造的此階段，提供子組件51A；並且應理解，儘管僅說明一個半導體裝置16以及一個虛設裝置117，但是子組件51A可以包含多個（即，多於一個）半導體裝置16以及多個（即，多於一個）虛設裝置117。應進一步理解，半導體裝置16和虛設裝置117附接到基板11的順序可以不同於所說明的順序。另外，在虛設裝置117附接到基板11之前，導電互連結構21可以附接到半導體裝置16和導電圖案層112。
方法100進一步包含方塊S140，所述方塊包括使用阻擋結構來包圍或覆蓋間隙，此後形成封裝體以囊封至少第一裝置的部分，同時使第一裝置的至少一個側表面暴露於間隙中並且不由封裝體覆蓋。在一些實例中，第二裝置的至少部分由封裝體囊封，同時第二裝置的至少一個側表面暴露於間隙中並且不由封裝體覆蓋。圖6說明根據方法100的方塊S140的在進一步處理之後子組件51A的部分截面圖。在一些實例中，子組件51A放置於模製設備中，所述模製設備包含用於固持基板11和阻擋裝置的支撐結構（未示出），此種模套工具（mold chase tool）61具有突出部分620，所述突出部分被配置成包圍或覆蓋半導體裝置16與虛設裝置117之間的間隙41。在一些實例中，薄膜輔助模製技術與方塊S140一起使用。例如，保護膜63安置於模套工具61的外表面610上。在一些實例中，保護膜63包括塑料材料或本領域普通技術人員已知的類似材料。
在一些實例中，模套工具61的部分620具有比間隙41寬的寬度，因此部分620完全跨越間隙41延伸並且覆蓋半導體裝置16的主表面18的部分以及虛設裝置117的部分。重疊量決定封裝體36沿著半導體裝置16的主表面18終止的位置。在一些實例中，具有保護膜63的部分620與半導體裝置16、虛設裝置117以及基板11的部分（未示出）接觸以在間隙41周圍形成密封。接下來，使用模製技術提供封裝體36。根據本實例，提供封裝體36以囊封或覆蓋半導體裝置16和虛設裝置117的部分，同時使半導體裝置16的側表面14和虛設裝置117的側表面214暴露於間隙41中並且不由封裝體36覆蓋。也就是說，半導體裝置16的至少側表面14不由封裝體36覆蓋，並且通過封裝體36的側表面32中的開口或通路暴露，如圖1和7中所說明。
在一些實例中，安置於間隙41內的基板11的部分不由封裝體36覆蓋。在一些實例中，部分620的形狀或輪廓限定封裝體36的側表面32的形狀。此類形狀可以包含例如，如圖1中所說明的傾斜形狀320或其它形狀。在其它實例中，可以使用其它阻擋結構，例如在模製製程期間包圍間隙41的遮罩結構。
方法100的方塊S150包括通過間隙將第一裝置與第二裝置分離以提供至少一個封裝半導體裝置，所述至少一個封裝半導體裝置的側表面通過封裝體的側表面暴露。在一些實例中，例如鋸切製程或雷射切割製程的分離製程（由箭頭71表示）用於將子組件51A單粒化或將子組件51A物理地分離成個別封裝半導體裝置，例如，封裝半導體裝置10。在一些實例中，選擇間隙41的寬度以提供安全操作區域72，以適應用於分離基板11而不會損壞半導體裝置16的方法。在其它實例中，可以在單粒化製程期間移除虛設裝置117的部分（或全部），以允許更窄的安全操作區域71。
根據本說明書，方法100提供具有由封裝體36部分地囊封的半導體裝置16的封裝半導體裝置10，所述封裝半導體裝置在提供側表面14時保護半導體裝置16和導電互連結構21的部分，所述側表面是通過封裝體36的側表面32暴露的半導體裝置16的主動表面。
圖8說明在製造的中間階段處封裝電子裝置10的實例的部分截面圖。在本實例中，子組件51B具有第二裝置，所述第二裝置包括另一半導體裝置16B，而不是虛設裝置117。在一些實例中，半導體裝置16B附接到基板11，因此半導體裝置16B的側表面14B直接面向半導體裝置16的側表面14，所述側表面可以是包含射極區161B的主動表面。在模製製程期間，阻擋結構覆蓋半導體裝置16B的主表面18的部分。
圖9說明根據本說明書的實例封裝電子裝置結構90，例如封裝半導體裝置90的截面圖。封裝半導體裝置90是根據本說明書的半導體封裝190的另一實例。封裝半導體裝置90類似於封裝半導體裝置10並且在下文中將僅描述差異。封裝半導體裝置90包括與封裝半導體裝置10相比不同的封閉結構。更具體來說，封裝半導體裝置90包括蓋結構360，所述蓋結構包含側面361或側壁361以及通過附接材料364附接到側面361的頂部363。在一些實例中，側面361使用附接材料367附接到基板11。附接材料364和367可以包括導電且導熱材料、絕緣且導熱材料、焊接材料、環氧樹脂型黏附材料、導電膏，或本領域普通技術人員已知的其它材料。
在一些實例中，蓋結構360包括層合材料並且可以是與用於提供基板11的那些材料類似的一種或多種材料。在一些實例中，蓋結構360包括絕緣結構。在其它實例中，蓋結構360包括導電材料或導電材料和絕緣材料的組合。當蓋結構360包含導電材料時，蓋結構360可以被配置為用於半導體裝置16的屏蔽結構，並且在一些實例中，如通常在圖9中所說明，可以通過導電圖案層112、導電互連路徑111和導電焊盤113電接地。在一些實例中，蓋結構360包括多個部分，如通常在圖9中所說明。在其它實例中，蓋結構360包括單片配置，如通常在圖16中所說明。
在一些實例中，側面361具有將頂部363安全地放置於導電互連結構21上方的高度，所述導電互連結構在本實例中通過保護材料211保護或包圍。保護材料211可以包括保護凝膠，例如聚合物材料。在一些實例中，保護材料211包括矽凝膠。保護材料211用於密封、囊封和保護導電互連結構21以及半導體裝置16的部分，包括例如接合墊24。這是對先前裝置的改進，其中使導電互連結構暴露於環境，這可能會產生可靠性問題。
根據本說明書，蓋結構360設置有開口368，所述開口將包含半導體裝置16的射極區161的主動側表面14暴露於蓋結構360的外部。在一些實例中，頂部363由三個側面361支撐，所述側面圍繞基板11的周邊安置。在其它實例中，頂部363由至少兩個側面361支撐。側面361可以被配置成遵循半導體裝置16的總體形狀。在其它實例中，側面361可以被配置成具有不同於半導體裝置16的形狀。
圖10是說明根據本說明書的用於製造封裝電子裝置結構，例如封裝半導體裝置90的實例方法200的流程圖。圖11至15說明根據方法200的在製造的各個階段處封裝半導體裝置90的部分截面圖。在方塊S210中，第一裝置附接到基板結構的主表面。
圖11說明在完成方塊S210之後在製造的早期階段封裝半導體裝置90的部分截面圖。在一些實例中，基板結構可以類似於圖9的基板11（或其變體或其它類型的基板）。在一些實例中，第一裝置可以是半導體裝置16（或其變體）以及其它裝置。如先前所描述，例如半導體裝置16的第一裝置可以通過附接材料17附接到基板11。在一些實例中，附接材料17可以在半導體裝置16放置成與附接材料17接觸之後固化。
方法200還包含方塊S220，包括通過導電互連結構將第一裝置電連接到基板結構。圖12說明根據一個實例的在完成方塊S220之後封裝半導體裝置90的部分截面圖。在一些實例中，電連接的步驟可以使用配置為導電互連結構21的導線完成，所述導電互連結構可以使用導線接合技術提供。在一些實例中，導電互連結構21附接到接合墊24和導電圖案112，所述接合墊與半導體裝置16的主表面18相鄰安置。在其它實例中，半導體裝置16可以用倒裝晶片配置附接到基板11，其中導電互連結構包括導電凸塊結構，例如焊料凸塊。在倒裝晶片配置中，方塊S210和S220可以組合成單個步驟。
方法200進一步包含方塊S230，包括提供覆蓋導電互連結構的保護材料。保護材料可以類似於保護材料211（或其變體）。圖13說明根據一個實例的在完成方塊S230之後封裝半導體裝置90的部分截面圖。在一些實例中，提供保護材料211以覆蓋導電互連結構21並且保護材料可以包括如先前所描述的保護凝膠材料。分配製程可以用於形成保護材料211。在一些實例中，保護材料211進一步覆蓋半導體裝置16的一部分，包含接合墊24，並且進一步覆蓋導電圖案層112的一部分，其中附接有導電互連結構21。在一些實例中，保護材料211可以在其形成之後固化。在一些實例中，可以在製造製程中的這一點上進行光學檢查步驟，以確保適當地形成子組件。
方法200包含方塊S240，包括將封閉結構附接到基板結構，所述封閉結構包含側壁結構。封閉結構可以類似於蓋結構360（或其變體）。圖14說明根據一個實例的在完成方塊S240之後的封裝半導體裝置90。當蓋結構360包括多個部分時，首先側面361可以使用附接材料367附接到基板11。在一些實例中，一個或多個側面361附接到導電圖案層112。在一個實例中，附接材料367包括環氧樹脂型附接材料。在其它實例中，附接材料367可以是焊接材料。
在附接側面361之後，頂部363可以使用附接材料364附接到側面361，所述附接材料可以是環氧樹脂型附接材料或焊接材料。當蓋結構360包括單件時，與頂部363整合的側面361可以通過附接材料367附接到基板11。在其它實例中，在側面361通過附接材料367附接到基板11之前，側面361可以通過附接材料364附接到頂部363。在一些實例中，附接材料364和367在附接側面361和頂部363之後固化。在方塊S140之後，蓋結構360可以完全包圍半導體裝置16、導電互連結構21以及保護材料211。在一些實例中，在附接蓋結構360之後，頂部363可以標記有識別信息。雷射標記可以用於在頂部363上提供識別信息。通過本配置，頂部363由側面361支撐在所有邊緣上，這可以為雷射標記步驟提供更穩定的結構。
方法200進一步包含方塊S250，包括移除包含側壁結構的一部分的封閉結構的一部分，以提供將第一裝置的側表面暴露於封閉結構外部的開口。移除步驟可以移除蓋結構360的一部分（或其變體），包含側面361的一部分。圖15說明根據方塊S250的實例的封裝半導體裝置90的部分截面圖。在一些實例中，例如鋸切製程或雷射切割製程的分離製程（由箭頭71表示）用於在選定位置（由豎直虛線172表示）將蓋結構360的一部分以及基板11單粒化或物理地分離蓋結構360的一部分以及基板11，以通過蓋結構360的開口368暴露半導體裝置16的側表面14，如通常在圖9中所說明。選擇分離製程的位置，以便在此步驟期間不會損壞半導體裝置16。
根據本說明書，方法200提供具有保護材料211的封裝半導體裝置90，所述保護材料覆蓋導電互連結構21和半導體裝置16，所述半導體裝置具有通過蓋結構360中的開口368暴露的側表面14（其為主動表面）。另外，當蓋結構360和基板11包括類似材料時，可以提供具有減小的應力的封裝半導體裝置。
圖16說明根據本說明書的實例封裝電子裝置結構160，例如封裝半導體裝置160的截面圖。封裝半導體裝置160是根據本說明書的半導體封裝190的另一實例。封裝半導體裝置160類似於封裝半導體裝置90並且在下文中將僅描述差異。圖16中所說明的蓋結構360包括單件結構，其中側面361與頂部363整合。另外，提供保護材料211，以便覆蓋大部分半導體裝置16，同時使側表面14未被覆蓋並且通過開口368暴露。在其它實例中，可以在開口368內提供透鏡結構。在半導體裝置160中，在蓋結構360附接到基板11之前或之後，可以提供保護材料211。在一些實例中，蓋結構360物理地接觸保護材料211。在其它實例中，可以在保護材料211與蓋結構360或其部分之間提供一個或多個空間或間隙（例如，在頂部363與保護材料211之間的空間，和/或側面361與保護材料211之間的空間）。
總而言之，已經描述封裝電子裝置結構以及相關聯方法，所述封裝電子裝置結構包括具有暴露於封閉結構的側表面中的主動側表面的電子裝置。在一些實例中，封閉結構包括模製封裝體。在其它實例中，封閉結構包括蓋結構。在兩個結構中，保護例如導電互連結構的元件免受環境影響，以與前述裝置相比提高可靠性。封裝電子裝置結構可以容納多種晶粒互連方案。相關聯方法可以併入到標準製造流程中，以提供節約成本的整合。
儘管通過特定實例步驟和實例實施例描述本發明的主題，但是前述附圖以及其描述僅描繪主題的典型實例，因此不會被視為限制其範圍。顯然本領域的技術人員將明白許多替代方案和變化。借助於實例，多個電子裝置可以以並排配置、堆疊配置、其組合或本領域技術人員已知的其它配置附接到焊盤。另外，用於封裝半導體裝置90的蓋結構可以在附接到基板結構之前設置有預先存在的開口。
如以下請求項所反映，本發明的方面可在於比單個前述揭露的實施例的所有特徵少。因此，下文表述的請求項在此明確地併入到此具體實施方式中，其中每一項請求項本身獨立地作為本發明的單獨實例。此外，雖然本文中所描述的一些實例包括其它實例中所包括的一些但非全部其它特徵，但如本領域的技術人員將理解，不同實例的特徵的組合意圖在本發明的範圍內且意圖形成不同的實例。
10:封裝電子裝置結構/封裝半導體裝置 11:基板 14:側表面 14B:側表面 16:半導體裝置 16B:半導體裝置 17:附接材料 18:主表面 19:主表面 21:導電互連結構 24:接合墊 32:側表面 36:封裝體 41:間隙/空腔/橫向空間 51A:子組件 51B:子組件 61:模套工具 63:保護膜 71:箭頭/安全操作區域 72:安全操作區域 90:封裝半導體裝置 100:方法 111:導電互連路徑 112:導電圖案層 113:導電焊盤 114:絕緣結構 115:焊料遮罩/保護層 116:焊料遮罩/保護層 117:虛設裝置 160:封裝電子裝置結構/封裝半導體裝置 161:射極區 161B:射極區 172:虛線 190:半導體封裝 200:方法 211:保護材料 214:側表面 320:傾斜形狀/錐形形狀 360:蓋結構 361:側面/側壁 363:頂部 364:附接材料 367:附接材料 368:開口 610:外表面 620:部分 S110:方塊 S120:方塊 S130:方塊 S140:方塊 S150:方塊 S210:方塊 S220:方塊 S230:方塊 S240:方塊 S250:方塊
[圖1]說明本說明書的實例封裝電子裝置的截面圖； [圖2]是形成本說明書的封裝電子裝置的實例方法的流程圖； [圖3至7]說明根據本說明書的在製造的各個階段圖1的封裝電子裝置的部分截面圖； [圖8]說明在製造的中間階段本說明書的實例封裝電子裝置的部分截面圖； [圖9]說明本說明書的實例封裝電子裝置的截面圖； [圖10]是形成本說明書的封裝電子裝置的實例方法的流程圖； [圖11至15]說明根據本說明書的在製造的各個階段圖9的封裝電子裝置的部分截面圖；以及 [圖16]說明本說明書的實例封裝電子裝置的截面圖。
為了說明的簡單和清楚起見，圖中的元件未必按比例繪製，並且相同附圖標記在不同圖中表示相同元件。另外，為了描述的簡單起見省略眾所周知的步驟和元件的描述和細節。如本文所使用，術語「和 / 或 」包含相關聯的所列項目中的一個或多個的任何以及所有組合。另外，本文中所使用的術語僅出於描述特定實例實施例的目的，並且並不意圖限制本揭露。如本文中所使用，除非上下文另外明確指示，否則單數形式也意圖包含複數形式。應進一步理解，術語「包括 （ comprises/comprising ） 」和/或「包含 （ includes/including ） 」在用於本說明書時指定所陳述的特徵、數目、步驟、操作、元件和/或構件的存在，但是並不排除一個或多個其它特徵、數目、步驟、操作、元件、構件和/或其群組的存在或添加。應理解，儘管術語「第一、第二等 」可以在本文中用於描述各個部件、元件、區域、層和/或區段，但這些部件、元件、區域、層和/或區段應不受這些術語限制。這些術語僅用於區分一個部件、元件、區域、層和/或區段與另一部件、元件、區域、層和/或區段。因此，例如，下文論述的第一部件、第一元件、第一區域、第一層和/或第一區段可能被稱為第二部件、第二元件、第二區域、第二層和/或第二區段，而不脫離本揭露的教示。參考“一個實例”或“實例”是指結合實施例描述的特定特徵、結構或特性包含於本發明的至少一個實例中。因此，貫穿本說明書在不同位置中出現短語“在一個實例中”或“在實例中”不一定都是指同一個實例，但在一些情況下指同一個實例。此外，如所屬領域普通技術人員將明白，特定特徵、結構或特性可以通過任何合適方式組合在一個或多個實例實施例中。另外，術語「在 …… 時 」是指特定動作至少出現在起始動作的持續時間的某一部分內。詞語「大約 、近似 或基本上 」的使用是指元件的值預期為接近一種狀態值或位置。然而，眾所周知在本領域中總是存在防止精確地陳述值或位置恰的微小差異。除非另外規定，否則如本文中所使用，詞語「在 …… 上面 」或「在 …… 上 」包含所規定的元件可以直接或間接物理接觸的定向、放置或關係。應進一步理解，下文說明和描述的實例可以適當地具有實例和/或可以在不存在本文未具體揭露的任何要素的情況下實踐。
10:封裝電子裝置結構/封裝半導體裝置
11:基板
14:側表面
16:半導體裝置
17:附接材料
18:主表面
19:主表面
21:導電互連結構
24:接合墊
32:側表面
36:封裝體
111:導電互連路徑
112:導電圖案層
113:導電焊盤
114:絕緣結構
115:焊料遮罩/保護層
116:焊料遮罩/保護層
161:射極區
190:半導體封裝
320:傾斜形狀/錐形形狀

Claims (20)

  1. 一種用於形成封裝電子裝置結構的方法，包括： 提供具有主表面的基板； 將第一裝置附接到所述基板的所述主表面；以及 形成囊封所述第一裝置的一部分的封裝體，其中所述第一裝置的側表面暴露於所述封裝體的外部。
  2. 根據請求項1的方法，其進一步包括： 將第二裝置附接到與所述第一裝置間隔開的所述主表面，以在所述第一裝置與所述第二裝置之間提供間隙，其中： 形成所述封裝體包括形成所述封裝體，使得所述間隙不含所述封裝體。
  3. 根據請求項2的方法，其中： 形成所述封裝體包括： 放置阻擋結構以包圍所述間隙；以及 將所述封裝體模製到所述第一裝置的至少一部分上。
  4. 根據請求項3的方法，其中： 放置所述阻擋結構包括放置具有跨越所述間隙延伸的部分的模套工具（mold chase tool），所述模套工具具有安置於所述模套工具與所述第一裝置和所述第二裝置之間的保護膜。
  5. 根據請求項2的方法，其中： 所述第一裝置包括第一半導體裝置。
  6. 根據請求項5的方法，其中： 所述第二裝置包括虛設裝置。
  7. 根據請求項5的方法，其中： 所述第二裝置包括第二半導體裝置。
  8. 根據請求項2的方法，其進一步包括： 通過所述間隙分離所述基板。
  9. 根據請求項1的方法，其進一步包括： 將所述第一裝置電連接到所述基板，其中： 所述第一裝置的所述側表面包含射極區。
  10. 根據請求項9的方法，其中： 電連接包括將導電互連結構附接到所述第一裝置和所述基板；以及 形成所述封裝體包括形成模製結構，所述模製結構用所述封裝體覆蓋所述導電互連結構。
  11. 根據請求項1的方法，其中： 形成所述封裝體包括覆蓋所述第一裝置的至少50%的主表面。
  12. 根據請求項1的方法，其中： 形成所述封裝體包括提供具有封裝體側表面的所述封裝體，其中暴露所述第一裝置的所述側表面；以及 所述封裝體側表面在截面圖中具有傾斜形狀。
  13. 一種封裝半導體裝置結構，包括： 基板，所述基板具有主表面； 半導體裝置，所述半導體裝置連接到所述基板的所述主表面，所述半導體裝置具有第一主表面、與所述第一主表面相對的第二主表面以及在所述第一主表面與所述第二主表面之間延伸的側表面；以及 封裝體，所述封裝體囊封所述半導體裝置的一部分，其中所述半導體裝置的所述側表面通過所述封裝體的側表面暴露。
  14. 根據請求項13的封裝半導體裝置結構，其中： 所述封裝體包括模製結構，所述模製結構接觸並覆蓋所述半導體裝置的所述第一主表面的至少一部分。
  15. 根據請求項13的封裝半導體裝置結構，其中： 所述半導體裝置包括雷射裝置；以及 所述半導體裝置的所述側表面包含射極區。
  16. 根據請求項13的封裝半導體裝置結構，其進一步包括： 導電互連結構，所述導電互連結構將所述半導體裝置電連接到所述基板，其中： 所述封裝體囊封所述導電互連結構。
  17. 一種用於形成封裝電子裝置結構的方法，包括： 提供具有主表面的基板； 將半導體裝置附接到所述基板的所述主表面，所述半導體裝置具有第一主表面、與所述第一主表面相對的第二主表面以及在所述第一主表面與所述第二主表面之間延伸的側表面； 通過導電互連結構將所述半導體裝置電連接到所述基板； 用保護材料覆蓋所述導電互連結構以及所述半導體裝置的所述第一主表面的至少一部分；以及 將蓋結構附接到所述基板，所述蓋結構包括側面、頂部和開口，其中所述半導體裝置的所述側表面通過所述開口暴露於所述蓋結構外部。
  18. 根據請求項17的方法，其中： 所述基板和所述蓋結構包括層合材料。
  19. 根據請求項17的方法，其中： 附接所述蓋結構包括： 將所述側面附接到所述基板的所述主表面；以及 將所述頂部附接到所述側面； 所述方法進一步包括在所述蓋結構附接到所述基板之後移除所述蓋結構的一部分以提供所述開口；以及 移除所述蓋結構的所述部分進一步包含將所述基板單粒化。
  20. 根據請求項17的方法，其中： 附接所述蓋結構包括附接包圍所述半導體裝置的單件蓋結構； 所述方法進一步包括在所述蓋結構附接到所述基板之後移除所述蓋結構的一部分以提供開口；以及 移除所述蓋結構的所述部分包含將所述基板單粒化。
TW109104201A 2019-02-23 2020-02-11 半導體裝置和製造半導體裝置的方法 TWI858012B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/283,752 2019-02-23
US16/283,752 US10644479B1 (en) 2019-02-23 2019-02-23 Semiconductor device and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
TW202032734A true TW202032734A (zh) 2020-09-01
TWI858012B TWI858012B (zh) 2024-10-11

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815543B (zh) * 2021-07-13 2023-09-11 聯發科技股份有限公司 半導體裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815543B (zh) * 2021-07-13 2023-09-11 聯發科技股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TW202429641A (zh) 2024-07-16
US20210408757A1 (en) 2021-12-30
US10644479B1 (en) 2020-05-05
US11784457B2 (en) 2023-10-10
US20200274319A1 (en) 2020-08-27
US11133642B2 (en) 2021-09-28
CN111613541A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
US7838899B2 (en) Integrated circuit package system with image sensor system
US11784457B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US6798049B1 (en) Semiconductor package and method for fabricating the same
CN100563024C (zh) 具有外露的集成电路设备的封装
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
TWI717255B (zh) 封裝結構及其製造方法
US9449946B2 (en) Semiconductor device and manufacturing method thereof
US20060138674A1 (en) Method for fabricating thermally enhanced semiconductor package
TWI832952B (zh) 半導體裝置封裝及其製造方法
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
US20170084519A1 (en) Semiconductor package and method of manufacturing same
US7005720B2 (en) Semiconductor package with photosensitive chip and fabrication method thereof
KR101059629B1 (ko) 반도체 패키지 제조방법
US20230260863A1 (en) Semiconductor device and a method of manufacturing a semiconductor device
TWI713849B (zh) 半導體製程及半導體結構
TWI720839B (zh) 晶片封裝結構及其製造方法
US20050046003A1 (en) Stacked-chip semiconductor package and fabrication method thereof
US9082738B2 (en) Semiconductor package with improved thermal properties
TW202129776A (zh) 半導體裝置和製造半導體裝置的方法
CN217822823U (zh) 电子器件
TWI858012B (zh) 半導體裝置和製造半導體裝置的方法
KR20080076092A (ko) 적층 반도체 패키지 및 이의 제조 방법
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR20060006431A (ko) 열 방출 능력이 개선된 칩 패키지
TW202437487A (zh) 半導體裝置以及製造半導體裝置的方法