TW202021054A - 包含增強型電磁屏蔽之積體電路封裝 - Google Patents

包含增強型電磁屏蔽之積體電路封裝 Download PDF

Info

Publication number
TW202021054A
TW202021054A TW108128468A TW108128468A TW202021054A TW 202021054 A TW202021054 A TW 202021054A TW 108128468 A TW108128468 A TW 108128468A TW 108128468 A TW108128468 A TW 108128468A TW 202021054 A TW202021054 A TW 202021054A
Authority
TW
Taiwan
Prior art keywords
shield
package
substrate
sidewall
conductivity
Prior art date
Application number
TW108128468A
Other languages
English (en)
Inventor
安娜 卡薩利那 奎福特
克勞斯 賴特林格
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202021054A publication Critical patent/TW202021054A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

若干特徵係關於一種封裝，其包括一增強型電磁屏蔽。該封裝包括一基板、耦合至該基板之一電子組件及部分地圍繞該電子組件之一模製物。該封裝進一步包括位於該模製物上方之一第一屏蔽及位於該第一屏蔽上方之一第二屏蔽。該第一屏蔽或該第二屏蔽中之一者為一高磁導率屏蔽，且其餘第一屏蔽或其餘第二屏蔽為相對於該高磁導率屏蔽之一高導電率屏蔽。

Description

包含增強型電磁屏蔽之積體電路封裝
各種特徵係關於一種用於積體電路封裝的增強型電磁屏蔽。
積體電路、積體電路封裝及電子器件不斷地促進至更小外觀尺寸。較小外觀尺寸為必需以使得此種裝置可整合至行動裝置(諸如行動電話、平板電腦、膝上型電腦等)中。積體電路封裝包括若干組件，諸如基板及電子裝置，該電子裝置包括晶粒、積體電路及被動裝置。此等包括晶粒、積體電路及被動裝置之電子裝置需要電磁屏蔽。電磁屏蔽保護電子裝置免受射頻、電磁場及靜電場影響。同樣地，電磁屏蔽保護在電磁屏蔽之外的電子裝置免受由積體電路封裝上之電子裝置產生之射頻、電磁場及靜電場影響。實現具有改良屏蔽效應之小型外觀尺寸電磁屏蔽存在挑戰。
圖1說明包括習知屏蔽之封裝。特定而言，圖1說明積體電路(integrated circuit；IC)封裝100，IC封裝100包括基板102、電子組件110及112 (例如晶粒或被動組件)、模製物120及屏蔽140。屏蔽140濺鍍至模製物120上。屏蔽140經濺鍍以使得屏蔽之高度可保持較小。然而，一個缺點為濺鍍製程可導致減小之屏蔽效力。其他缺點為在需要利用高磁導率材料(例如，作為第一屏蔽)之處，可能難以獲得薄層。
因此，存在對增大屏蔽效力同時保持小型外觀尺寸之行業需求。換言之，存在對具有並非明顯增加IC封裝100之高度之增大屏蔽效力的電磁屏蔽的行業需求。
各種特徵係關於一種用於積體電路封裝的增強型電磁屏蔽。
第一實例提供封裝，封裝包括基板、耦合至基板之電子組件及部分地圍繞電子組件且耦合至基板之模製物。封裝進一步包括位於模製物上方之第一屏蔽及位於第一屏蔽上方之第二屏蔽。第一屏蔽或第二屏蔽中之一者為高磁導率屏蔽，且其餘第一屏蔽或其餘第二屏蔽為相對於高磁導率屏蔽之高導電率屏蔽。
第二實例提供一種製造積體電路封裝之方法，方法包括將電子組件耦合至基板、將模製物應用於電子組件及應用於基板，模製物部分地圍繞電子組件及基板。製造積體電路封裝之方法進一步包括將第一屏蔽耦合於模製物上方及將第二屏蔽耦合於第一屏蔽上方。第一屏蔽或第二屏蔽中之一者為高磁導率屏蔽，且其餘第一屏蔽或其餘第二屏蔽為相對於高磁導率屏蔽之高導電率屏蔽。
優先權要求
用於專利之本申請案主張2018年8月21日申請之標題為「INTEGRATED CIRCUIT PACKAGE COMPRISING AN ENHANCED ELECTROMAGNETIC SHIELD」的申請案第16/106,117號之優先權，且該申請案已讓與其受讓人且在此明確地以引用之方式併入本文中。
在以下描述中，給出特定細節以提供對本發明之各種態樣的透徹理解。然而，一般熟習此項技術者應理解，態樣可在無需此等特定細節之情況下實踐。舉例而言，可在方塊圖中展示電路以避免以不必要的細節混淆所述實施例。在其他實例中，為不混淆本發明之態樣，可不詳細展示熟知電路、結構及技術。概述
若干特徵係關於包括電子組件之封裝，該電子組件耦合至包括增強型電磁屏蔽之基板。模製物部分地圍繞電子組件且耦合至基板。第一屏蔽位於模製物上方，且第二屏蔽位於第一屏蔽上方。第一屏蔽或第二屏蔽中之一者為高磁導率屏蔽，且其餘第一屏蔽或其餘第二屏蔽為相對於高磁導率屏蔽之高導電率屏蔽。第一屏蔽及第二屏蔽為電磁屏蔽，經組態以減輕對封裝內之電子組件及對封裝外之電子組件的電磁干擾。
模製物包括模製物側壁，第一屏蔽包括第一屏蔽側壁，且基板包括基板側壁。第一屏蔽位於模製物上方(其包括位於模製物側壁上方)及基板側壁上方。第二屏蔽位於第一屏蔽上方，包含位於第一屏蔽側壁上方。
在第一態樣中，封裝包括如上文所描述之第一屏蔽及第二屏蔽。在第二態樣中，封裝包括位於第二屏蔽上方(其包括位於第二屏蔽側壁上方)之第三屏蔽。在第三態樣中，封裝包括位於第三屏蔽上方(其包括位於第三屏蔽側壁上方)之第四屏蔽。在第四態樣中，封裝可包括大於四個屏蔽，包含交替的第一屏蔽及第二屏蔽層。
在以上各態樣中之任一者(亦即，第一至第四態樣)中，第一屏蔽可為高磁導率屏蔽。即，第一屏蔽係由經選擇以具有高磁導率之材料製得。高磁導率材料為具有大於10 H/m之磁導率的材料。第一屏蔽可具有相對於第二屏蔽之更高磁導率。若第一屏蔽為高磁導率屏蔽，則隨後第二屏蔽為高導電率屏蔽。即，第二屏蔽之材料可由高導電率金屬製得。導電率係指特定材料傳導電力之數量、水準或程度。材料可傳導電力愈多，其導電率愈高。第二屏蔽相對於第一屏蔽為高導電率屏蔽。在一個態樣中，第二屏蔽之導電性十倍高於第一屏蔽。在另一態樣中，第二屏蔽為高導電率屏蔽，因為其具有高於1 × 106 S/m之導電率。第三屏蔽為視情況選用的且為高磁導率屏蔽。第四屏蔽為視情況選用的且為高導電率屏蔽。
可替代地，在以上各態樣中之任一者中(亦即第一至第四態樣)，第一屏蔽可為高導電率屏蔽且第二屏蔽可為高磁導率屏蔽。視情況選用之第三屏蔽為高導電率屏蔽，且視情況選用之第四屏蔽為高磁導率屏蔽。包含增強型電磁屏蔽之積體電路封裝
圖2說明包括增強型電磁屏蔽之積體電路封裝之側視圖。特定而言，圖2說明積體電路(IC)封裝200。IC封裝200包括基板202、電子組件210及212、模製物220、第一屏蔽232及第二屏蔽240。第一屏蔽為高導電率屏蔽232，且第二屏蔽240為高磁導率屏蔽。應理解，圖2為IC封裝200之簡化圖式。IC封裝200可包括未展示之額外元件，諸如介電層、鈍化層、金屬層及嵌入基板202中或電子組件210中之一者之矽基板中的電子組件。
基板202可為封裝基板。可替代地，電子組件210或212中之至少一者及基板202一起可包含晶圓級封裝。基板202包括基板側壁。基板202可耦合至接地。
電子組件210可為IC、晶粒、被動裝置或任何其他類型之電子組件。電子組件212可為IC、晶粒、被動裝置或任何其他類型之電子組件。IC封裝200可僅具有單個電子組件(例如210或212中之一者)或可具有多個電子組件。
模製物220部分地圍繞電子組件210及/或212且耦合至基板202。模製物220具有頂部側及第一模製物側壁、第二模製物側壁、第三模製物側壁及第四模製物側壁(亦即統稱為模製物側壁)。模製物220可包括以下材料中之一或多者：具有熔融矽石填充劑之環氧樹脂或任何其他有機填充劑材料，但不限於此。舉例而言，模製物220可為可在電子組件210及/或212上方沈積、形成或模製並為IC封裝200及電子組件210及/或212提供機械支撐及環境保護之任何材料。
第一屏蔽232位於模製物220上方，且在一個態樣中，可直接耦合至模製物220。第一屏蔽232具有第一屏蔽頂部側232a以及第一第一屏蔽側壁232b、第二第一屏蔽側壁232c、第三第一屏蔽側壁(此圖中未示)及第四第一屏蔽側壁(此圖中未示) (亦即統稱為第一屏蔽側壁)。在一個態樣中，第一屏蔽232位於模製物360之頂部側上方及模製物360側壁上方。在另一態樣中，第一屏蔽232位於模製物360之頂部側正上方，及模製物360側壁正上方。在上述態樣中之任一者中，第一屏蔽232位於基板側壁上方。
第一屏蔽232為高導電率屏蔽。第一屏蔽232之材料可由高導電率金屬構成。導電率係指特定材料傳導電力之數量、水準或程度。材料可傳導電力愈多，其導電率愈高。第一屏蔽232相對於第二屏蔽240為高導電率屏蔽。換言之，第一屏蔽232具有與第二屏蔽240相比更高之導電率。在一個態樣中，第一屏蔽232之導電性十倍高於第二屏蔽240。在另一態樣中，第一屏蔽232為高導電率屏蔽，因為其具有高於1 × 106 S/m之導電率。
第一屏蔽232包括以下材料中之至少一者：銅(Cu)、銀(Ag)、金(Au)、鋁(Al)或該等材料中之任一者的合金或該等材料之任何組合。
第一屏蔽232具有長度、寬度及高度。第一屏蔽232之長度可在X軸上量測。第一屏蔽232之寬度可在Y軸上(亦即頁面外)量測。第一屏蔽232之高度可在Z軸上量測(亦即豎直地量測)。舉例而言，第一屏蔽232之高度可藉由第一屏蔽側壁之高度來量測(例如，自基板202之底部至第一屏蔽頂部側232a進行量測)。第一屏蔽232之長度、寬度及高度可藉由熟習此項技術者測定。舉例而言，第一屏蔽232之長度、寬度以及高度可大至足以覆蓋電子組件210及212及/或可大至足以覆蓋基板202。
第一屏蔽232具有厚度。厚度可定義為第一屏蔽232之深度。舉例而言，第一屏蔽頂部側232a具有厚度，且第一第一屏蔽側壁232b、第二第一屏蔽側壁232c、第三第一屏蔽側壁(未圖示)及第四第一屏蔽側壁(未圖示) (亦即統稱為第一屏蔽側壁)中之每一者具有可相同或不同之厚度。為保持IC封裝200之小的外觀尺寸，可使第一屏蔽232之厚度保持為小的。在一個態樣中，第一屏蔽232之厚度可在1 µm至30 µm範圍內。在另一態樣中，第一屏蔽232之厚度可約等於第二屏蔽240之厚度(例如第一屏蔽232之厚度及第二屏蔽240之厚度可具有1:1比率)。在另一態樣中，第一屏蔽232之厚度可比第二屏蔽240厚。
第二屏蔽240位於第一屏蔽232上方。第二屏蔽240具有第二屏蔽頂部側240a以及第一第二屏蔽側壁240b、第二第二屏蔽側壁240c、第三第二屏蔽側壁(此圖中未示)及第四第一屏蔽側壁(此圖中未示) (亦即統稱為第一屏蔽側壁)。第二屏蔽240可圍繞第一屏蔽232、經模製電子組件210及212以及基板202。
在一個態樣中，第二屏蔽240可直接地或間接地(例如藉由介入材料)耦合至第一屏蔽232。第二屏蔽240位於第一屏蔽232側壁上方及模製物220側壁上方以使得第二屏蔽240涵蓋IC封裝200。具體而言，第二屏蔽頂部側240a位於第一屏蔽頂部側232a上方，且第二屏蔽側壁(例如240a、240b等)位於第一屏蔽側壁(例如232a、232b等)及基板202側壁上方。即，第二屏蔽240位於基板202側壁上方且經由基板202耦合至接地(亦即經由基板202接地連接)。
第二屏蔽240為高磁導率屏蔽。第二屏蔽240之材料可由高磁導率金屬製得。磁導率係指材料吸引及傳導磁通線的能力。材料對磁場愈具有傳導性，其磁導率愈高。在一個態樣中，材料可具有大於10 H/m之磁導率。第二屏蔽240可包括鐵磁材料。第二屏蔽240可包括以下材料中之任一者或以下材料中之一或多者的組合或其合金：鐵磁材料、鐵磁合金、鐵(Fe)、鎳(Ni)或錳(Mn)，然而，其不限於此。第二屏蔽240可包括作為鐵磁合金之部分的銅。
第二屏蔽240具有長度、寬度及高度。第二屏蔽240之長度可在X軸上量測。第二屏蔽240之寬度可在Y軸上(亦即，頁面外)量測。第二屏蔽240之長度及寬度可由本領域中熟習此項技術者判定。舉例而言，第二屏蔽240之長度及寬度可足夠大以覆蓋電子組件210及212或可足夠大以覆蓋基板202以及覆蓋第一屏蔽232。第二屏蔽240之高度可在Z軸上量測(亦即豎直地量測)。第二屏蔽240之高度可按自基板202之底部至第二屏蔽頂部側240a之距離進行量測。
第二屏蔽240具有厚度。厚度可定義為第二屏蔽240之深度。舉例而言，第二屏蔽頂部側240a具有厚度，且第一第二屏蔽側壁240b、第二第二屏蔽側壁240c、第三第二屏蔽側壁(未圖示)及第四第二屏蔽側壁(未圖示) (亦即統稱為第二屏蔽側壁240)中之每一者具有可相同或不同之厚度。為保持IC封裝200之小的外觀尺寸，可將第二屏蔽240之厚度保持為小的。在一個態樣中，第二屏蔽240之厚度可在大約100 nm至300 µm範圍內。在另一態樣中，第二屏蔽240之厚度可為約100 µm。在另一態樣中，第二屏蔽240之厚度可等於第二屏蔽240之厚度(例如，按1:1比率)。在另一態樣中，第二屏蔽240之厚度可小於第一屏蔽232之厚度。
在一個態樣中，第一屏蔽232及第二屏蔽240一起可具有約1.1 µm至330 µm之總屏蔽厚度。
圖3說明包括增強型電磁屏蔽之積體電路封裝之側視圖。除IC封裝300包括位於第二屏蔽340上方之第三屏蔽344，且包括位於第三屏蔽344上方之第四屏蔽346外，圖3類似於圖2。第三屏蔽344為高導電率屏蔽且第四屏蔽346為高磁導率屏蔽。IC封裝300亦包括基板302 (例如封裝基板)、部分地圍繞電子組件(諸如310及312)之模製物320。
模製物320包括模製物側壁，第一屏蔽332包括第一屏蔽側壁，第二屏蔽340包括第二屏蔽側壁，第三屏蔽344包括第三屏蔽側壁，第四屏蔽346包括第四屏蔽側壁，且基板302包括基板側壁。類似於圖2，第四屏蔽346位於第三屏蔽344之頂部上方且位於第三屏蔽側壁上方。第三屏蔽344位於第二屏蔽340之頂部上方且位於第二屏蔽側壁上方。第二屏蔽340位於第一屏蔽332之頂部上方且位於第一屏蔽側壁上方。第一屏蔽332位於模製物320之頂部上方、模製物側壁上方及基板側壁上方。
應理解，雖然圖3說明總共四個屏蔽(亦即第一屏蔽332、第二屏蔽340、第三屏蔽344以及第四屏蔽346)，但IC封裝300不限於此。在一個態樣中，並不包括第四屏蔽346，因此第三屏蔽344將為最外屏蔽。
在另一態樣中，存在超過四個屏蔽。第二屏蔽340 (亦即高磁導率屏蔽)上方之第一屏蔽332 (亦即高導電率屏蔽)之配置可反覆交替。舉例而言，當第三屏蔽為高磁導率屏蔽時，第五屏蔽(圖中未示)可位於第四屏蔽346上方。視情況，第六屏蔽(未圖示)可位於第五屏蔽(未圖示)上方。第六屏蔽可為高磁導率屏蔽。
圖4說明包括增強型電磁屏蔽之積體電路封裝之側視圖。特定而言，圖4說明積體電路(IC)封裝400。IC封裝400包括基板402、電子組件410及412、模製物420、第一屏蔽432以及第二屏蔽440。第一屏蔽為高磁導率屏蔽432，且第二屏蔽440為高導電率屏蔽。應理解，圖4為IC封裝400之簡化圖式。IC封裝400可包括未展示之額外元件，諸如介電層、鈍化層、金屬層及嵌入基板402中或電子組件410中之一者之矽基板中的電子組件。
基板402可為封裝基板。可替代地，電子組件410或412中之至少一者及基板402一起可包含晶圓級封裝。基板402包括基板側壁。基板402可耦合至接地。
電子組件410可為IC、晶粒、被動裝置或任何其他類型之電子組件。電子組件412可為IC、晶粒、被動裝置或任何其他類型之電子組件。IC封裝400可僅具有單個電子組件(例如410或412中之一者)或可具有許多電子組件。
模製物420部分地圍繞電子組件410及/或412且耦合至基板402。模製物420具有頂部側以及第一模製物側壁、第二模製物側壁、第三模製物側壁及第四模製物側壁(亦即統稱為模製物側壁)。模製物420可包括以下材料中之一或多者：具有熔融矽石填充劑之環氧樹脂或任何其他有機填充劑材料，但不限於此。舉例而言，模製物420可為可在電子組件410及/或412上方沈積、形成或模製並為IC封裝400及電子組件410及/或412提供機械支撐及環境保護之任何材料。
第一屏蔽432位於模製物420上方，且在一個態樣中，可直接耦合至模製物420。第一屏蔽432具有第一屏蔽頂部側432a以及第一第一屏蔽側壁432b、第二第一屏蔽側壁432c、第三第一屏蔽側壁(圖中未示)及第四第一屏蔽側壁(圖中未示) (亦即統稱為第一屏蔽側壁)。在一個態樣中，第一屏蔽432位於模製物360之頂部側上方及模製物360側壁上方。在另一態樣中，第一屏蔽432位於模製物360之頂部側正上方，及模製物360側壁正上方。在上述態樣中之任一者中，第一屏蔽432位於基板側壁上方。
第一屏蔽432為高磁導率屏蔽。第一屏蔽432之材料可由高磁導率金屬製得。磁導率係指材料吸引及傳導磁通線的能力。材料對磁場愈具有傳導性，其磁導率愈高。在一個態樣中，材料可具有大於10 H/m之磁導率。第一屏蔽432可包括鐵磁材料。第一屏蔽432可包括以下材料中之任一者或以下材料中之一或多者的組合或其合金：鐵磁材料、鐵(Fe)、鎳(Ni)或錳(Mn)，然而，其不限於此。第一屏蔽432可包括作為鐵磁合金之部分的銅。
第一屏蔽432具有長度、寬度及高度。第一屏蔽432之長度可在X軸上量測。第一屏蔽432之寬度可在Y軸上(亦即頁面外)量測。第一屏蔽432之長度及寬度可由熟習此項技術者測定。舉例而言，第一屏蔽432之長度及寬度可足夠大以覆蓋電子組件410及412，或可足夠大以覆蓋基板402以及覆蓋第一屏蔽432。第一屏蔽432之高度可在Z軸上量測(亦即豎直地量測)。第一屏蔽432之高度可按自基板402之底部至第一屏蔽頂部側432a之距離進行量測。
第一屏蔽432具有厚度。厚度可定義為第一屏蔽432之深度。舉例而言，第一屏蔽頂部側432a具有厚度，且第一第一屏蔽側壁432b、第二第一屏蔽側壁432c、第三第一屏蔽側壁(未圖示)及第四第一屏蔽側壁(未圖示) (亦即統稱為第一屏蔽側壁432)中之每一者具有可相同或不同之厚度。為保持IC封裝400之小的外觀尺寸，可使第一屏蔽432之厚度保持為小的。在一個態樣中，第一屏蔽432之厚度可在約100 nm至300 µm範圍內。在另一態樣中，第一屏蔽432之厚度可為約100 µm。在另一態樣中，第一屏蔽432之厚度可等於第一屏蔽432之厚度(例如，按1:1比率)。在另一態樣中，第一屏蔽432之厚度可小於第一屏蔽432之厚度。
第二屏蔽440位於第一屏蔽432上方。第二屏蔽440具有第二屏蔽頂部側440a以及第一第二屏蔽側壁440b、第二第二屏蔽側壁440c、第三第二屏蔽側壁(圖中未示)及第四第一屏蔽側壁(圖中未示) (亦即統稱為第一屏蔽側壁)。第二屏蔽440可圍繞第一屏蔽432、經模製電子組件410及412以及基板402。
在一個態樣中，第二屏蔽440可直接地或間接地(例如藉由介入材料)耦合至第一屏蔽432。第二屏蔽440位於第一屏蔽432側壁上方及模製物420側壁上方以使得第二屏蔽440涵蓋IC封裝400。具體而言，第二屏蔽頂部側440a位於第一屏蔽頂部側432a上方，且第二屏蔽側壁(例如440a、440b等)位於第一屏蔽側壁(例如432a、432b等)及基板402側壁上方。即，第二屏蔽440位於基板402側壁上方，且經由基板402耦合至接地(亦即經由基板402接地連接)。
第二屏蔽440為高導電率屏蔽。第二屏蔽440之材料可由高導電率金屬製得。導電率係指特定材料傳導電力之數量、水準或程度。材料可傳導電力愈多，其導電率愈高。第二屏蔽440相對於第一屏蔽432為高導電率屏蔽。換言之，第一屏蔽432具有與第二屏蔽440相比更高之導電率。在一個態樣中，第二屏蔽440之導電性十倍高於第一屏蔽332。在另一態樣中，第二屏蔽440為高導電率屏蔽，因為其具有高於1 × 106 S/m之導電率。
第二屏蔽440包括以下材料中之至少一者：銅(Cu)、銀(Ag)、金(Au)、鋁(Al)或該等材料中之任一者的合金，或該等材料之任何組合。
第二屏蔽440具有長度、寬度及高度。第二屏蔽440之長度可在X軸上量測。第二屏蔽440之寬度可在Y軸上(亦即，頁面外)量測。第二屏蔽440之高度可在Z軸上量測(亦即豎直地量測)。第二屏蔽440之高度可按自基板402之底部至第二屏蔽頂部側440b之距離進行量測。第二屏蔽440之長度、寬度以及高度可由熟習此項技術者測定。舉例而言，第二屏蔽440之長度、寬度以及高度可足夠大以覆蓋電子組件410及412及/或可足夠大以覆蓋基板402。
第二屏蔽440具有厚度。厚度可定義為第二屏蔽440之深度。舉例而言，第二屏蔽頂部側440a具有厚度，且第一第二屏蔽側壁432b、第二第二屏蔽側壁432c、第三第二屏蔽側壁(未圖示)及第四第二屏蔽側壁(未圖示) (亦即統稱為第二屏蔽側壁)中之每一者具有可與彼此相同或不同之厚度。為保持IC封裝400之小的外觀尺寸，可使第二屏蔽440之厚度保持為小的。在一個態樣中，第二屏蔽440之厚度可在約1 µm至30 µm範圍內。在另一態樣中，第二屏蔽440之厚度可約等於第二屏蔽440之厚度(例如第二屏蔽440之厚度及第二屏蔽440之厚度可具有1:1比率)。在另一態樣中，第二屏蔽440之厚度可比第二屏蔽440厚。
在一個態樣中，第一屏蔽432及第二屏蔽440一起可具有約1.1 µm至330 µm之總屏蔽厚度。
圖5說明包括增強型電磁屏蔽之積體電路封裝之側視圖。除IC封裝500包括位於第二屏蔽540上方之第三屏蔽544，且包括位於第三屏蔽544上方之第四屏蔽546外，圖5類似於圖4。第三屏蔽544為高磁導率屏蔽且第四屏蔽546為高導電率屏蔽。IC封裝500亦包括基板502 (例如封裝基板)、部分地圍繞電子組件(諸如510及512)之模製物520。
模製物520包括模製物側壁，第一屏蔽532包括第一屏蔽側壁，第二屏蔽540包括第二屏蔽側壁，第三屏蔽544包括第三屏蔽側壁，第四屏蔽546包括第四屏蔽側壁，且基板502包括基板側壁。類似於圖4，第四屏蔽546位於第三屏蔽544之頂部上方且位於第三屏蔽側壁上方。第三屏蔽544位於第二屏蔽540之頂部上方且位於第二屏蔽側壁上方。第二屏蔽540位於第一屏蔽532之頂部上方且位於第一屏蔽側壁上方。第一屏蔽532位於模製物520之頂部上方、模製物側壁上方及基板側壁上方。
應理解，雖然圖5說明總共四個屏蔽(亦即第一屏蔽532、第二屏蔽540、第三屏蔽544以及第四屏蔽546)，但IC封裝500不限於此。在一個態樣中，並不包括第四屏蔽546，因此第三屏蔽544將為最外屏蔽。
在另一態樣中，存在超過四個屏蔽。第二屏蔽540 (亦即高導電率屏蔽)上方之第一屏蔽532 (亦即高磁導率屏蔽)之配置可反覆交替。舉例而言，當第五屏蔽為高磁導率屏蔽時，第五屏蔽(未圖示)可位於第四屏蔽546上方。視情況，第六屏蔽(未圖示)可位於第五屏蔽(未圖示)上方。第六屏蔽可為高導電率屏蔽。
與習知電磁保形屏蔽相比，所揭示之具有增強型電磁屏蔽之積體電路封裝200、300、400以及500具有對涵蓋1 MHz至12 GHz之寬頻率範圍的高屏蔽效力。舉例而言，高磁導率屏蔽(例如240、340、346、432、532以及544)增強較低頻率範圍＜ 3GHz內之屏蔽效力，然而高導電率屏蔽((例如232、332、344、440、540以及546)在較高頻率＞ 3GHz下有用。用於製造包含增強型電磁屏蔽之積體電路封裝之方法的例示性流程圖
圖6說明用於製造包括增強型電磁屏蔽之積體電路封裝之方法的例示性流程圖。應注意，出於清晰及簡化之目的，圖6之流程圖不必包括製造包括一或多個嵌入互連之基板的全部步驟。此外，在一些情況下，若干步驟可已經合併成單一步驟，以簡化序列之描述。
如圖6中所展示，方法在步驟602處包括將電子組件耦合至基板。基板可為封裝基板。可替代地，電子組件及基板一起可包含晶圓級封裝。基板包括基板側壁。基板可耦合至接地。
在步驟604處，方法包括將模製物應用於電子組件及基板，模製物部分地圍繞電子組件及基板。模製物可包括以下材料中之一或多者：具有熔融矽石填充劑之環氧樹脂或任何其他有機填充劑材料，但不限於此。舉例而言，模製物可為可在電子組件上方沈積、形成或模製且為IC封裝及電子組件提供機械支撐及環境保護之任何材料。應用所述模製物可包括應用包覆模製製程，及視情況之下方模製(under-mold)製程。
在步驟606處，方法包括在模製物上方耦合第一屏蔽。第三屏蔽之耦合發生在步驟604之後。第一屏蔽藉由以下方法中之任一者耦合於模製物上方：藉由電鍍、濺鍍或噴塗。換言之，第一屏蔽可為濺鍍屏蔽、電鍍屏蔽或噴塗屏蔽。亦可採用壓縮模製。
在步驟608處，方法包括在第一屏蔽上方耦合第二屏蔽，其中第一屏蔽為高磁導率屏蔽。第二屏蔽藉由以下方法中之任一者耦合於第一屏蔽上方：藉由電鍍、濺鍍或噴塗。亦可採用壓縮模製。例示性電子裝置
圖7說明可與包括增強型電磁屏蔽之前述積體電路封裝中之任一者積體的各種電子裝置。舉例而言，行動電話裝置702、膝上型電腦裝置704、固定位置終端裝置706、可穿戴裝置708可包括如本文中所描述之積體裝置700。積體裝置700可為(例如)本文中所描述之基板、積體電路、晶粒、積體裝置、積體裝置封裝、積體電路裝置、裝置封裝、積體電路(IC)封裝、疊層封裝裝置中之任一者。圖7中所說明之裝置702、704、706、708僅為例示性的。其他電子裝置亦可以包括(但不限於)器件(例如，電子裝置)之群組的積體裝置700為特徵，該群組包括：行動裝置、手持式個人通信系統(personal communication system；PCS)單元、攜帶型資料單元(諸如個人數位助理)、全球定位系統(global positioning system；GPS)致能裝置、導航裝置、機上盒、音樂播放器、視訊播放器、娛樂單元、固定位置資料單元(諸如儀錶讀取設備)、通信裝置、智慧型電話、平板電腦、電腦、可穿戴裝置(例如，手錶、眼鏡)、物聯網(Internet of things；IoT)裝置、伺服器、路由器、在機動車(例如，自主車輛)中實施之電子裝置或儲存或擷取資料或電腦指令之任何其他裝置或其任何組合。
圖2至圖6所說明之組件、製程、特徵及/或功能中之一或多者可經重新配置及/或組合為單一組件、製程、特徵或功能，或以若干組件、製程或功能實施。在不背離本發明的情況下，亦可添加額外的元件、組件、製程及/或功能。在一些實施方案中，裝置可包括晶粒、積體裝置、晶粒封裝、積體電路(IC)、裝置封裝、積體電路(IC)封裝、晶圓、半導體裝置、疊層封裝(package on package；PoP)裝置及/或插入件。
詞語「例示性」在本文中用以意謂「充當實例、例項或說明」。在本文中描述為「例示性」之任何實施方案或態樣未必解釋為比本發明之其他態樣較佳或有利。同樣，術語「態樣」不要求本發明之所有態樣皆包括所論述之特徵、優點或操作模式。術語「耦合」在本文中用以指代兩個物體之間的直接耦合或間接耦合。舉例而言，若物體A實體地接觸物體B，且物體B接觸物體C，則物體A及C仍可視為彼此耦合，即使其並不彼此直接地實體接觸亦如此。如本文所用的術語「橫穿」意謂穿過且包括完全穿過一物體或部分穿過一物體。
此外，應注意，本文中所含有之各種揭式內容可經描述為製程，該製程經描繪為流程圖(flowchart)、流程圖(flow diagram)、結構圖或方塊圖。儘管流程圖可將操作描述為依序製程，但許多操作可並行地或同時加以執行。另外，操作之次序可經重新配置。當製程之操作完成時，製程終止。
本文中所描述之本發明的各種特徵可在不背離本發明之情況下實施於不同系統中。應注意，本發明之前述態樣僅為實例且將不解釋為限制本發明。本發明之態樣之描述意欲為說明性的，且將不限制申請專利範圍之範疇。因而，本發明之教示可容易應用於其他類型之裝置，且許多替代例、修改及變化對於熟習此項技術者而言將顯而易見。
100:體積電路封裝 102:基板 110:電子組件 112:電子組件 120:模製物 140:屏蔽 200:積體電路封裝 202:基板 210:電子組件 212:電子組件 220:模製物 232:第一屏蔽 232a:第一屏蔽頂部側 232b:第一第一屏蔽側壁 232c:第二第一屏蔽側壁 240:第二屏蔽 240a:第二屏蔽頂部側 240b:第一第二屏蔽側壁 240c:第二第二屏蔽側壁 300:積體電路封裝 302:基板 310:電子組件 312:電子組件 320:模製物 332:第一屏蔽 340:第二屏蔽 344:第三屏蔽 346:第四屏蔽 400:積體電路封裝 402:基板 410:電子組件 412:電子組件 420:模製物 432:第一屏蔽 432a:第一屏蔽頂部側 432b:第一第一屏蔽側壁 432c:第二第一屏蔽側壁 440:第二屏蔽 440a:第二屏蔽頂部側 440b:第一第二屏蔽側壁 440c:第二第二屏蔽側壁 500:積體電路封裝 502:基板 510:電子組件 512:電子組件 520:模製物 532:第一屏蔽 540:第二屏蔽 544:第三屏蔽 546:第四屏蔽 602:步驟 604:步驟 606:步驟 608:步驟 700:積體裝置 702:行動電話裝置 704:膝上型電腦裝置 706:固定位置終端裝置 708:可穿戴裝置
各種特徵、性質及優點將自結合圖式在下文闡述之詳細描述變得顯而易見，在圖式中，相同參考字符貫穿全文對應地進行識別。
圖1說明包括習知屏蔽之封裝。
圖2說明包括增強型電磁屏蔽之積體電路封裝之側視圖。
圖3說明包括增強型電磁屏蔽之積體電路封裝之側視圖。
圖4說明包括增強型電磁屏蔽之積體電路封裝之側視圖。
圖5說明包括增強型電磁屏蔽之積體電路封裝之側視圖。
圖6說明用於製造包括增強型電磁屏蔽之積體電路封裝之方法的例示性流程圖。
圖7說明可包括本文中所描述之各種基板、積體裝置、積體裝置封裝、半導體裝置、晶粒、積體電路及/或封裝的各種電子裝置。
200:積體電路封裝
202:基板
210:電子組件
212:電子組件
220:模製物
232:第一屏蔽
232a:第一屏蔽頂部側
232b:第一第一屏蔽側壁
232c:第二第一屏蔽側壁
240:第二屏蔽
240a:第二屏蔽頂部側
240b:第一第二屏蔽側壁
240c:第二第二屏蔽側壁

Claims (25)

  1. 一種封裝，其包含： 一基板； 一電子組件，其耦合至該基板； 一模製物，其部分地圍繞該電子組件並耦合至該基板； 一第一屏蔽件，其位於該模製物上方；以及 一第二屏蔽，其位於第一屏蔽上方，其中該第一屏蔽或該第二屏蔽中之一者為一高磁導率屏蔽，且其餘第一屏蔽或其餘第二屏蔽為相對於該高磁導率屏蔽之一高導電率屏蔽。
  2. 如請求項1之封裝，其中該高磁導率屏蔽具有大於10 H/m之磁導率。
  3. 如請求項2之封裝，其中該高磁導率屏蔽包括選自由以下組成之群的至少一種材料：鐵磁材料、鐵、鎳以及錳或其一組合。
  4. 如請求項1之封裝，其中該高導電率屏蔽之導電性十倍高於該高磁導率屏蔽。
  5. 如請求項4之封裝，其中該高導電率屏蔽包括選自由以下所組成之群的至少一種材料：銅、銀、金以及鋁或其一組合。
  6. 如請求項1之封裝，其進一步包括模製物側壁、第一屏蔽側壁以及基板側壁，其中該第二屏蔽位於該模製物側壁、該第一屏蔽側壁及該基板側壁上方。
  7. 如請求項6之封裝，其中該第一屏蔽側壁位於該等模製物側壁上方及該等基板側壁上方。
  8. 如請求項1之封裝，其中該高磁導率屏蔽經組態以具有約100 nm至300 µm之一厚度。
  9. 如請求項8之封裝，其中該高導電率屏蔽經組態以具有約1 µm至30 µm之一厚度。
  10. 如請求項1之封裝，其中該高磁導率屏蔽之一厚度及該高導電率屏蔽之一厚度具有1:1比率。
  11. 如請求項1之封裝，其中包括該第一屏蔽及該第二屏蔽之一總屏蔽厚度為約1.1 µm至330 µm。
  12. 如請求項1之封裝，其中該第一屏蔽或該第二屏蔽為一濺鍍屏蔽、一電鍍屏蔽或一噴塗屏蔽。
  13. 如請求項1之封裝，其中該高導電率屏蔽包括選自由以下所組成之群的至少一種材料：銅、銀、金、鋁以及其一合金。
  14. 如請求項1之封裝，其中該第一屏蔽及該第二屏蔽反覆替代以形成超過兩個屏蔽。
  15. 如請求項14之封裝，其進一步包括： 一第三屏蔽，其位於該第二屏蔽及該第三屏蔽上方，其中若該第一屏蔽為一高磁導率屏蔽，則該第三屏蔽為一高磁導率屏蔽，或若該第一屏蔽為一高導電率屏蔽，則該第三屏蔽為一高導電率屏蔽。
  16. 如請求項15之封裝，其進一步包括： 一第四屏蔽，其位於該第二屏蔽及該第三屏蔽上方，其中若該第二屏蔽為一高磁導率屏蔽，則該第四屏蔽為一高磁導率屏蔽，或若該第二屏蔽為一高導電率屏蔽，則該第四屏蔽為一高導電率屏蔽。
  17. 如請求項1之封裝，其中該封裝併入至選自由以下組成之群的一裝置中：一音樂播放機、一視頻播放機、一娛樂單元、一導航裝置、一通訊裝置、一行動裝置、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端或伺服器、一平板電腦及一膝上型電腦，且進一步包括該裝置。
  18. 一種製造一積體電路封裝之方法，其包括： 將一電子組件耦合至一基板； 將一模製物應用於該電子組件且應用於該基板，該模製物部分地圍繞該電子組件及該基板； 將一第一屏蔽耦合於該模製物上方；以及 將一第二屏蔽耦合於該第一屏蔽上方，其中該第一屏蔽或該第二屏蔽中之一者為高磁導率屏蔽，且其餘第一屏蔽或其餘第二屏蔽為相對於該高磁導率屏蔽之一高導電率屏蔽。
  19. 如請求項18之方法，其中該高磁導率屏蔽由具有大於10 H/m之一磁導率的一材料製成。
  20. 如請求項19之方法，其中該高導電率屏蔽由導電性十倍高於該高磁導率屏蔽之一材料製成。
  21. 如請求項18之方法，其中在將該電子組件耦合至該模製物之後，將該第一屏蔽耦合於該模製物上方發生。
  22. 如請求項21之方法，其中該模製物包括模製物側壁，該第一屏蔽包括位於該等模製物側壁上方之第一屏蔽側壁，且該基板包括基板側壁，且其中該第二屏蔽位於該等模製物側壁、該等第一屏蔽側壁及該等基板側壁上方。
  23. 如請求項22之方法，其中該第一屏蔽位於該等基板側壁上方。
  24. 如請求項18之方法，其中該高磁導率屏蔽經組態以具有100 nm至300 µm之一厚度。
  25. 如請求項24之方法，其中高導電率屏蔽經組態以具有1 µm至30 µm之一厚度。
TW108128468A 2018-08-21 2019-08-12 包含增強型電磁屏蔽之積體電路封裝 TW202021054A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/106,117 2018-08-21
US16/106,117 US10438901B1 (en) 2018-08-21 2018-08-21 Integrated circuit package comprising an enhanced electromagnetic shield

Publications (1)

Publication Number Publication Date
TW202021054A true TW202021054A (zh) 2020-06-01

Family

ID=67544422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128468A TW202021054A (zh) 2018-08-21 2019-08-12 包含增強型電磁屏蔽之積體電路封裝

Country Status (8)

Country Link
US (1) US10438901B1 (zh)
EP (1) EP3841613A1 (zh)
KR (1) KR20210021097A (zh)
CN (1) CN111670496A (zh)
CA (1) CA3108202A1 (zh)
MX (1) MX2020006906A (zh)
TW (1) TW202021054A (zh)
WO (1) WO2020040923A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869850B2 (en) 2020-06-19 2024-01-09 Wistron Neweb Corporation Package structure comprising conductive metal board and ground element

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674087B1 (ko) * 2019-09-06 2024-06-12 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
KR102344071B1 (ko) 2020-08-21 2021-12-28 엘지전자 주식회사 디스플레이 디바이스
CN114256211B (zh) * 2020-09-25 2022-10-18 荣耀终端有限公司 封装体及其制备方法、终端和电子设备
US20220367381A1 (en) * 2021-05-11 2022-11-17 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Multi-Layer Shielding Structure Over the Semiconductor Device
US11792913B2 (en) 2022-10-13 2023-10-17 Google Llc Mitigation of physical impact-induced mechanical stress damage to printed circuit boards

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
CN102194769A (zh) * 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US9386734B2 (en) 2010-08-05 2016-07-05 Epcos Ag Method for producing a plurality of electronic devices
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
KR101862370B1 (ko) * 2011-05-30 2018-05-29 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 장치
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
KR101798571B1 (ko) 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
CN102892279B (zh) 2012-09-06 2015-09-02 刘伟德 一种电磁屏蔽材料、应用及其制造方法
CN104039121B (zh) 2013-03-08 2017-10-31 祝琼 一种吸波导磁屏蔽膜及其制作方法
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
KR102468259B1 (ko) * 2015-03-06 2022-11-18 삼성전자주식회사 회로 소자 패키지, 그 제조방법 및 그 제조장치
US9871005B2 (en) * 2016-01-07 2018-01-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP5988003B1 (ja) 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
US10242954B2 (en) 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869850B2 (en) 2020-06-19 2024-01-09 Wistron Neweb Corporation Package structure comprising conductive metal board and ground element

Also Published As

Publication number Publication date
MX2020006906A (es) 2020-09-09
WO2020040923A1 (en) 2020-02-27
US10438901B1 (en) 2019-10-08
CA3108202A1 (en) 2020-02-27
CN111670496A (zh) 2020-09-15
KR20210021097A (ko) 2021-02-24
EP3841613A1 (en) 2021-06-30

Similar Documents

Publication Publication Date Title
TW202021054A (zh) 包含增強型電磁屏蔽之積體電路封裝
US9899335B2 (en) Method for fabricating package structure
US9159670B2 (en) Ultra fine pitch and spacing interconnects for substrate
US20180197824A1 (en) Anti-emi shielding package and method of making same
KR20180064401A (ko) 임베디드 PoP(package on package) 디바이스를 포함하는 통합된 디바이스
US20170092594A1 (en) Low profile package with passive device
US20160322300A1 (en) Integrated device package comprising an electromagnetic (em) passive device in an encapsulation layer, and an em shield
US11495873B2 (en) Device comprising multi-directional antennas in substrates coupled through flexible interconnects
US20200203287A1 (en) Device comprising compartmental shielding with improved heat dissipation and routing
US20220013265A1 (en) Electronic substrates having embedded dielectric magnetic material to form inductors
US10541210B2 (en) Electronic device having electromagnetic interference shielding layer and method of manufacturing the same
TW202008556A (zh) 包含增強電磁屏蔽之積體電路封裝
KR102212258B1 (ko) 전자파 보호 조성물, 그 제조방법 및 전자파 보호층을 갖는 전자 장치
JP6263356B2 (ja) 歪検知装置及びその製造方法
US20180263107A1 (en) Shielding mold for electric and magnetic emi mitigation
US20210098320A1 (en) Package comprising a solder resist layer configured as a seating plane for a device
US11581251B2 (en) Package comprising inter-substrate gradient interconnect structure
US11189686B2 (en) Integrated device coupled to a capacitor structure comprising a trench capacitor
JP2015192555A (ja) 半導体装置