TW202018126A - 包含溴離子的銅電沉積用電解質溶液及利用該溶液的銅電沉積方法 - Google Patents

包含溴離子的銅電沉積用電解質溶液及利用該溶液的銅電沉積方法 Download PDF

Info

Publication number
TW202018126A
TW202018126A TW108140313A TW108140313A TW202018126A TW 202018126 A TW202018126 A TW 202018126A TW 108140313 A TW108140313 A TW 108140313A TW 108140313 A TW108140313 A TW 108140313A TW 202018126 A TW202018126 A TW 202018126A
Authority
TW
Taiwan
Prior art keywords
copper
electrolyte solution
electrodeposition
copper electrodeposition
ions
Prior art date
Application number
TW108140313A
Other languages
English (en)
Other versions
TWI720679B (zh
Inventor
金在政
成旼哉
尹榮
李明賢
咸裕昔
Original Assignee
首爾大學校產學協力團
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 首爾大學校產學協力團 filed Critical 首爾大學校產學協力團
Publication of TW202018126A publication Critical patent/TW202018126A/zh
Application granted granted Critical
Publication of TWI720679B publication Critical patent/TWI720679B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本發明涉及包含溴離子的銅電沉積用電解質溶液及銅電沉積方法。根據本發明的銅電沉積用電解質溶液包括：去離子水、銅離子、支持電解質、氯離子及溴離子，且進一步加入加速劑及減速劑而能夠無缺陷填充矽通孔(TSV)和微孔。並且，不使用有機物整平劑，從而電解質特性維持及管理容易，且替代高價整平劑使用低價的溴化合物，從而可以提高電沉積製程的經濟性。

Description

包含溴離子的銅電沉積用電解質溶液及利用該溶液的銅電沉積方法
本發明涉及包含溴離子的銅電沉積用電解質溶液及利用所述電解質溶液形成電子元件的銅排線的銅電沉積方法。
半導體元件及印刷電路板(printed circuit board,PCB)的金屬排線是利用銅電沉積形成的。銅電沉積用電解質溶液基本上由諸如硫酸銅的銅離子供應源，作為支持電解質的硫酸，以及少量氯離子構成。銅電沉積的最大目的在於無缺陷地填充所形成的溝槽(trench)或孔(via)，因此進一步使用各類有機添加劑(organic additive)，將通過其形成的無缺陷填充(defect-free filling)稱做超級填充(superfilling)或者自下而上填充(bottom-up filling)。
就向電沉積用電解質溶液進一步加入的添加劑而言，以影響銅電沉積速度為基礎可以分為減速劑(suppressor)和加速劑(accelerator)。減速劑為物理阻擋銅離子接近基板(substrate)表面而降低電沉積速度的添加劑，一般使用包含乙二醇的聚合物(polymer)，目前代表性地使用聚乙二醇(polyethylene glycol)、聚丙二醇(polypropylene glycol)和它們的共聚物。與減速劑相反，加速劑為加速銅電沉積速度的添加劑，目前雙-(S-磺丙基)-二硫二鈉鹽(bis-(S-sulfopropyl)-disulfide disodium salt，SPS)最廣泛地使用。通過加速劑和減速劑的適當組合可以無缺陷地填充半導體元件的大馬士革結構(damascene structure)。但是，在用於印刷電路板的微孔或者電子元件的包裝(packaging)的矽通孔(Through Silicon Via，TSV)中為了獲得無缺陷地填充，不僅需要加速劑、減速劑還進一步需要整平劑(leveler)。雖然大馬士革結構的 大小是數百nm以下，但是微孔或者矽通孔的大小是數或者數十μm以上。因此，由整平劑的進一步減速效果的幫助，可以獲得微孔或者矽通孔的無缺陷填充。整平劑選擇性地吸附在所要填充的結構的入口和外部而起到局部減緩沉積速度、最大化自下而上填充現象的作用。在習知技術中，作為用於微孔或者矽通孔的沉積的添加劑有包含氨基的多種結構的有機物。
經檢索相關先前技術，在韓國專利第154916號中揭露了關於Cu-W沉積液及利用該沉積液的TSV的填充及抑制突出的方法，在韓國公開第2015-0078689號中揭露了包含吡啶系整平劑的銅沉積液及利用該銅沉積液的銅沉積方法。並且，在韓國公開第2015-0079077號中揭露了包含喹啉系整平劑的銅沉積液及利用該銅沉積液的銅沉積方法，在韓國公開第2015-0047057號中揭露了銅沉積液及利用該銅沉積液的銅沉積方法。
但是所述專利由於使用了有機物整平劑，從而銅電解附著速度慢，整平劑在銅電沉積期間分解或者被吸收到銅電解附著物內，因而存在濃度調節非常困難的問題。
並且，本發明人先前已申請了與包含碘離子的銅電沉積用電解質溶液及利用所述電解質溶液來形成電子元件的銅排線的銅電沉積方法相關的發明(韓國授權專利第1754913號)。根據所述發明的銅電沉積用電解質溶液具有電解質特性維持及管理容易、提高電沉積製程的經濟型、整平劑的濃度調節容易的優點，但存在電沉積速度相對慢的缺點。
<現有技術文獻>
<專利文獻>
(專利文獻1)韓國核准專利第154916號
(專利文獻2)韓國公開專利第2015-0078689號
(專利文獻3)韓國公開專利第2015-0079077號
(專利文獻4)韓國公開專利第2015-0048057號
(專利文獻5)韓國核准專利第1754913號
本發明是為了改善如所述有機物整平劑的問題而設想出來的， 其目的在於，為了獲得微孔或矽通孔的無缺陷填充，替代有機物整平劑提供包含溴離子的銅電沉積用電解質。
並且，本發明另一目的在於提供利用包含所述溴離子的銅電沉積用電解質形成電子元件用銅排線的銅電沉積方法。
並且，本發明除了所述明確目的之外，可以將從這些目的及本說明書的整體技術達到可以被本領域技術人員容易思及的其他目的作為其目的。
為了達到如所述目的而想出之本發明的包含溴離子的銅電沉積用電解質溶液，包括：去離子水、銅離子、支持電解質、氯離子及溴離子。
並且根據本發明的銅電沉積用電解質溶液可以用於填充最長深度/入口直徑為3至30，較佳為5至25，更佳為10至20的細孔。所述細孔可以是溝槽(trench)、孔(via)、PCB用微孔(microvia)、通孔(through hole)及其組合結構組成的群組中選擇的結構。
並且，所述銅離子的濃度可以為0.05至2.0M，較佳為0.1至1.7M，更佳為0.2至1.5M，再更佳為0.4至1.2M。
並且，所述支持電解質的濃度可以為0.05至2.0M，較佳為0.1至1.8M，更佳為0.2至1.6M，再更佳為0.4至1.4M。
並且，所述溴離子的濃度可以為1至2,000μM，較佳為2至1,700μM，更佳為3至1,500μM，再更佳為5至1,200μM。
並且，所述氯離子的濃度可以為0.1至2mM，較佳為0.2至1.9mM，更佳為0.3至1.7mM，再更佳為0.5至1.5mM。
並且，根據本發明的銅電沉積用電解質溶液的氫離子指數可以為0至7，較佳為1至5。
並且，所述電解質溶液的溫度可以為5至60℃，較佳為20至35℃。
並且，所述銅電沉積用電解質溶液可以進一步包含加速劑。所述加速劑的濃度可以為0.25至200μM，較佳為1至100μM，更佳為5至70μM。
並且，所述銅電沉積用電解質溶液可以進一步包含減速劑。所述減速劑的濃度可以為10μM至2mM，較佳為20至1,900μM，更佳為30至 1,700μM，再更佳為40至1,500μM。
並且，所述減速劑的數均分子量可以為500至20,000，較佳為700至18,500，更佳為1,000至15,000。
並且，根據本發明的銅電沉積用電解質溶液可持有為1×102至9×105，較佳為5×102至5×105，更佳為9×102至1×105的電沉積指數。
另一方面，根據本發明的電子元件用銅排線，其由還原所述銅電沉積用電解質溶液的銅離子形成。
另一方面，根據本發明的銅電沉積方法，包括：向所述銅電沉積用電解質溶液中浸漬形成有細孔的基板，施加電流或者電壓而還原銅離子的步驟。
另一方面，根據本發明的電子元件用銅排線，由所述銅電沉積方法形成。
根據上述本發明的解決問題的方案可以期待包括如下效果。只是，本發明並不是發揮如下述的所有效果才能成立。
就可以適用在半導體及印刷電路基板的銅排線形成的、根據本發明之包含溴離子的銅電沉積用電解質溶液而言，不使用有機物整平劑電解質從而特性維持及管理容易，替代高價整平劑使用了低價的溴化合物而具有提高電沉積製程的經濟性的效果。
進而可以防止在銅電沉積期間分解或吸收到銅電解附著物內等使用以往有機物為基礎的整平劑時所發生的問題點，從而還有容易調節整平劑濃度的優點。
並且，與使用用於包含碘離子的銅電沉積用電解質溶液的銅電沉積製程相比具有提高製程速度的效果。
圖1是根據本發明實施例6至10之完成TSV填充後的截面照片。
圖2是根據本發明實施例11之TSV填充中的截面照片。
圖3是根據本發明比較例2之TSV填充中的截面照片。
以下，對本發明的較佳實施例進行詳細說明。
在此之前，在本說明書及申請專利範圍所使用的用語或詞語不能被限定為通常的或者詞典裡的意義來解釋，且由於在本說明書記載的內容不是完全代表本發明的技術思想，因此對於本申請時間點要理解可以存在替代這些的多種變化例。並且，對於說明本發明，對相關的公知功能或者構成的具體說明被判斷為會將本發明的要點沒必要地混淆時，省略其詳細說明。
本說明書中的電沉積指數定義如下：
電沉積指數=(銅離子濃度/支持電解質濃度)×(溴離子濃度/氯離子濃度)×(減速劑濃度/加速劑濃度)×減速劑的數均分子量。
根據本發明較佳實施例之包含溴離子的銅電沉積用電解質溶液，包括：去離子水(deionized water)、銅離子、支持電解質、氯離子及溴離子。在所述電解質溶液中浸漬基板，施加電流或者電壓還原電解質溶液中的銅離子，從而在所述半導體元件或印刷電路板形成金屬排線。
就本發明的銅電沉積用電解質溶液而言，特別地，對填充細孔，例如，對其入口直徑最長深度比例為3至30，較佳為5至25，更佳為10至20的溝槽(trench)、孔(via)、PCB用微孔(microvia)、通孔(through hole)及其組合結構有效。無缺陷地填充如此寬度又窄又深的細孔，則需要整平劑，但是以往有機整平劑存在分解或吸收等問題點。
本發明以包含溴離子的無機物構成而可以克服有機整平劑的缺點，其結果，具有不僅調節整平劑的濃度、維持及管理電解質的特性容易、且價格也便宜的優點。在本發明中溴離子在所要填充的溝槽或孔的外部妨礙銅電沉積從而能夠進行無缺陷銅填充。
本發明之構成銅電沉積用電解質溶液的銅離子化合物是在水溶液內部溶解而供給例如Cu+或Cu2+的物質，所述銅離子化合物可以從硫酸銅(CuSO4)、硝酸銅(Cu(NO3)2)、碳酸銅(CuCO3)、乙酸銅(Cu2(OAc)4)、甲基磺酸銅(Cu(CH3SO3)2)、高氯酸銅(Cu(ClO4)2)、焦磷酸銅(Cu2P2O7)及其混合物組成的群組中選擇使用。並且，也可以將銅金屬本身在強酸融化使 用。本發明不限制銅離子化合物，且電解質內能供給銅離子的一般化合物都可以被使用。所述銅離子的濃度可以為0.05至2.0M，較佳為0.1至1.7M，更佳為0.2至1.5M，再更佳為0.4至1.2M。銅離子的濃度在所述範圍內時，在可以確保適當的沉積速度而適合排線製程以及銅離子全部溶解從而使填充順利的方面更加可取。
支持電解質可以從例如硫酸(H2SO4)、檸檬酸(citric acid)、高氯酸(HClO4)、甲磺酸(methanesulfonic acid，MSA)、硫酸鉀(K2SO4)、硼酸(H3BO3)、硫酸鈉(Na2SO4)及其混合物組成的群組中選擇使用。本發明不限制支持電解質的種類，且能降低電解質電阻的一般支持電解質都可以被使用。所述支持電解質的濃度可以為0.05至2.0M，較佳為0.1至1.8M，更佳為0.2至1.6M，再更佳為0.4至1.4M。支持電解質的濃度在所述範圍內時，在溶液的電阻適當而電壓與電流維持在所希望的水準並發揮最佳的沉積性能以及銅離子的溶解度適當且維持其移動性(mobility)而在可提高排線製程的效率性的方面更加可取。
氯離子化合物可以從例如鹽酸(HCl)、氯化鈉(NaCl)、氯化鉀(KCl)及其混合物組成的群組中選擇使用。本發明不限制氯離子化合物的種類，且可以向電解質供給氯離子的一般化合物都可以被使用。所述氯離子的濃度可以為0.1至2.0mM，較佳為0.2至1.9mM，更佳為0.3至1.7mM，再更佳為0.5至1.5mM。氯離子化合物的濃度在所述範圍內時，在氯離子的表面覆蓋率適當而將有機添加劑的表面覆蓋率可維持在希望的水準以及抑制氯離子與銅離子形成不溶性氯化亞銅(CuCl)而在可以維持沉積膜特性方面更加可取。
溴離子化合物可以從例如溴化鈉(NaBr)、溴化鉀(KBr)、溴化鋰(LiBr)、溴化銨(NH4Br)、溴化鋅(ZnBr2)、溴化鎂(MgBr2)及其混合物組成的群組中選擇使用。並且，還可以使用能向電解質供給溴離子的溴離子無機物。所述溴離子的濃度為1至2,000μM，較佳為2至1,700μM，更佳為3至1,500μM，再更佳為5至1,200μM。溴離子的濃度在所述範圍內時，在有效抑制銅電解附著而可防止排線內部產生缺陷以及抑制溴離子與銅離子形成不溶性化合物而可防止銅電解附著物的特性下降方面更加可取。
本發明的特徵在於，通過所述溴離子的進一步影響，最大化在所要填充的溝槽或孔的外部的減速效果。所述溴離子起減速劑作用的同時幫助 添加到電解質的減速劑的作用，且還執行妨礙加速劑的吸附而阻擋在電沉積期間細孔入口關閉的作用。因此，可以獲得所述溝槽或者微孔的無缺陷地填充。
並且，所述銅電沉積用電解質溶液還可以包含加速劑。所述加速劑的濃度為0.25至200μM，較佳為1至100μM，更佳為5至70μM。加速劑的濃度在所述範圍內時，在排線底面的加速效果適當而提高通過自下而上的填充效率以及在排線入口的銅沉積適當而可以抑制排線內部發生缺陷方面更加可取。
所述加速劑只要是添加到銅電沉積電解質而可以提高沉積速度的物質，則可以沒有限制地使用，例如較佳地，從雙-(3-磺丙基)-二硫二鈉鹽(bis-(3-sulfopropyl)-disulfide disodium salt(SPS))、3-巰基-1-丙磺酸鈉鹽(3-mercapto-1-propanesulfonic acid sodium salt(MPSA))、3-N,N二甲基氨基二硫代-氨甲醯-1-丙磺酸(3-N,N-dimethyl amino dithio-carbamoy-1-propanesulfonic acid(DPS))及其混合物組成的群組中選擇並使用。
並且，所述銅電沉積用電解質溶液可以進一步包含減速劑。所述減速劑的濃度可以為10μM至2mM，較佳地，為20至1,900uM，更佳地，為30至1,700μM，再更佳地，為40至1,500μM。減速劑的濃度在所述範圍內時，在排線表面的抑制強度適當而可以均勻進行沉積以及加速劑的影響適當而均勻沉積填充特性的方面更加可取。
所述減速劑只要是添加到銅電沉積電解質而可以推遲沉積速度的物質，則可以沒有限制地使用，較佳地，例如從作為取代基具有胺基(amine)、苯基(phenyl)、硫氫基(thiol)等的環氧乙烷(ethylene oxide)和環氧丙烷(propylene oxide)的共聚物；聚乙二醇(polyethylene glycol，PEG)；聚丙二醇(polypropylene glycol，PPG)；聚乙二醇及聚丙二醇的共聚物(copolymer，PEG-PPG)及其混合物組成的群組中選擇使用。
並且，所述減速劑的數均分子量可以為500至20,000，較佳為700至18,500，更佳為1,000至15,000。減速劑的數均分子量在所述範圍內時，在抑制強度適當而填充性能提高以及減速劑順利擴散到排線內部而順利抑制在排線壁面的沉積方面更加可取。
根據本發明的銅電沉積用電解質溶液的氫離子指數可以為0至7，較佳為1至5。氫離子指數在所述範圍內時，在抑制發生氫氣等副反應並防 止銅種晶層的損傷以及可預防因銅種晶層及電解附著物的氧化引起的沉積特性減少方面更加可取。
所述電解質溶液的溫度可以為5至60℃，較佳為20至35℃。電解質溶液的溫度在所述範圍內時，在維持適當的沉積速度以及適當維持在排線壁面的銅沉積速度而可以防止底面發生缺陷方面更加可取。
並且，根據本發明的銅電沉積用電解質溶液可以擁有1×102至9×105，較佳為5×102至5×105，更佳為9×102至1×105的電沉積指數。
所述電沉積指數定義如下：
電沉積指數=(銅離子濃度/支持電解質濃度)×(溴離子濃度/氯離子濃度)×(減速劑濃度/加速劑濃度)×減速劑的數均分子量。
電沉積指數在所述範圍內時能夠快速無缺陷地填充銅。
另一方面，根據本發明的電子元件用銅排線，通過還原所述銅電沉積用電解質溶液的銅離子而形成。
另一方面，根據本發明的銅電沉積方法，包含在所述銅電沉積用電解質溶液中浸漬形成有細孔的基板，並施加電流或者電壓還原銅離子的步驟。
本發明中所述電流及電壓的施加無另外的限制，例如正電流、正電壓、脈衝、及正負脈衝電沉積都可以被使用。
本發明在包含溴離子的電解質中，用於填充TSV的施加電流可以為0.1至30mA/cm2。電流密度以不考慮圖案面積的幾何面積(geometric area)為基準來計算，因此，根據在器材上形成的圖案種類及大小電流密度可以變化。電流密度可以對比於Ag/AgCl(KCl飽和的)基準電極以施加0.0mV至-400mV的電壓的條件為基礎來制定。在調節電壓而實施電沉積的情況下，如上所述，對比於Ag/AgCl(KCl飽和的)基準電極可以施加0.0mV至-400mV之間的電壓而實行銅電沉積。
另一方面，根據本發明的電子元件用銅排線，以所述銅電沉積方法形成。
就電沉積而言，根據外部供給的電子還原銅離子的過程是必須 的。因此，用於電沉積的基板可以是形成有具有導電性的種晶層(seed layer)的基板。作為導電性種晶層可以使用銅(Cu)、銀(Ag)、鎳(Ni)、釕(Ru)、鈷(Co)及其組合所生成的合金。可以直接在基板上形成種晶層，或者可以在基板上形成防擴散膜後形成種晶層。防擴散膜可以使用鉭(Ta)、鈦(Ti)、釕、鈷、鎳、鎢及其組合所生成的合金。或者也可以使用可防止銅的擴散的高分子層。所述種晶層及防擴散膜的厚度沒有限制。
以下，以本發明為實施例詳細說明，但下述實施例僅是用於例示本發明，而本發明的範圍不會因此而限定。
實施例
實施例1至5：包含溴離子的電解質溶液的製備
作為用於銅電沉積的電解質使用了包含1.0M的CuSO4、0.5M的H2SO4、1.37mM的NaCl、10μM的SPS及50μM的PEG-PPG(聚乙烯-聚丙烯共聚物，數均分子量：1100)的水溶液，且電解質溶液的溫度維持為25℃。進一步地，向電解質添加200μM(實施例1)、400μM(實施例2)、600μM(實施例3)、800μM(實施例4)或1000μM(實施例5)的NaBr而製備了電解質溶液。
實施例6至10：銅電沉積
將形成有直徑為5μm，深度為60μm的TSV矽晶片用作工作電極，所述TSV晶片已形成有防擴散膜和銅種晶層。將銅電線和Ag/AgCl(KCl飽和的)電極用作相對電極和基準電極，並將實施例1至5的電解質溶液用1mA/cm2施加1000秒而實行了銅電沉積。
圖1是根據本實施例6至10無缺陷地填充TSV後將其截面通過掃描電子顯微鏡觀察的照片。從圖1可以確認使用包含溴離子化合物，用銅無缺陷地填充TSV。
實施例11：銅電沉積(2)
將形成有直徑為5μm，深度為60μm的TSV矽晶片用作工作電極，所述TSV晶片已形成有防擴散膜和銅種晶層。將銅電線和Ag/AgCl(KCl飽和的)電極用作相對電極和基準電極，並將實施例2的電解質溶液用1mA/cm2施加1000秒而實行了銅電沉積。
圖2是根據本實施例11無缺陷地填充TSV後將其截面用光學顯 微鏡拍攝的照片，電沉積時間分別為100秒、200秒及500秒時的照片。根據圖2，使用包含溴離子化合物獲得無缺陷地填充需要500秒。
比較例1：包含碘離子的電解質溶液的製備
作為用於銅電沉積的電解質使用了包含1.0M的CuSO4、0.5M的H2SO4、1.3mM的NaCl、10μM的SPS及50μM的PEG-PPG(聚乙烯-聚丙烯共聚物，數均分子量：1100)的水溶液，且電解質溶液的溫度維持為25℃。進一步地，向電解質添加400μM的NaI而製備了電解質溶液。
比較例2：利用包含碘離子的電解質溶液的銅電沉積
將形成有直徑為5μm，深度為60μm的TSV矽晶片用作工作電極，所述TSV晶片已形成有防擴散膜和銅種晶層。將銅電線和Ag/AgCl(KCl飽和的)電極用作相對電極和基準電極。將比較例1的電解質溶液用1mA/cm2施加1000秒而進行了電沉積。
圖3是根據比較例2無缺陷地填充TSV後將其截面通過光學顯微鏡觀察的照片，電沉積時間分別為100秒、200秒、500秒及1000秒時的照片。根據圖3，使用包含碘離子化合物獲得無缺陷填充需要1000秒。
對實施例11及比較例2進行比較時，可以知道利用包含溴離子的電解質溶液實施銅電沉積的情況與利用包含碘離子的電解質溶液的情況相比填充速度提高了2倍。
雖然以上說明了對本發明的較佳實施例，但是本發明不被所述特性的實施例所限定，如果只要是本領域技術人員，則在不脫離本發明的要點的情形下當然可以實施多種變化。因此，本發明的範圍不能被解釋為局限於上述實施例，而是不僅由以下申請專利範圍而且由該申請專利範圍的均等範圍所確定。

Claims (12)

  1. 一種銅電沉積用電解質溶液，包括：
    去離子水、銅離子、支持電解質、氯離子及溴離子，
    其中，所述氯離子的濃度為0.1至2mM，以及
    其中，所述溴離子的濃度為1至2,000μM。
  2. 如申請專利範圍第1項所述的銅電沉積用電解質溶液，其中，所述銅電沉積用電解質溶液用於填充最長深度/入口直徑為3至30的細孔。
  3. 如申請專利範圍第2項所述的銅電沉積用電解質溶液，其中，所述細孔選自從溝槽、孔、印刷電路板(PCB)用微孔、通孔及其組合結構所組成的群組中的結構。
  4. 如申請專利範圍第1項所述的銅電沉積用電解質溶液，其中，所述銅電沉積用電解質溶液進一步包含加速劑。
  5. 如申請專利範圍第1項所述的銅電沉積用電解質溶液，其中，所述銅電沉積用電解質溶液進一步包含減速劑。
  6. 如申請專利範圍第1項所述的銅電沉積用電解質溶液，其中，所述銅離子濃度為0.05至2.0M。
  7. 如申請專利範圍第1項所述的銅電沉積用電解質溶液，其中，所述銅電沉積用電解質溶液的氫離子指數為0至7。
  8. 如申請專利範圍第4項所述的銅電沉積用電解質溶液，其中，所述加速劑的濃度為0.25至200μM。
  9. 如申請專利範圍第5項所述的銅電沉積用電解質溶液，其中，所述減速劑的濃度為10μM至2mM。
  10. 一種電子元件用銅排線，所述銅排線由還原如申請專利範圍第1項至第9項中任一項所述的銅電沉積用電解質溶液的銅離子而形成。
  11. 一種銅電沉積方法，包括：
    在申請專利範圍第1項至第9項中任一項所述的銅電沉積用電解質溶液中浸漬形成有細孔的基板，並施加電流或者電壓而還原銅離子的步驟。
  12. 一種電子元件用銅排線，所述銅排線由申請專利範圍第11項所述的銅電沉積方法形成。
TW108140313A 2018-11-07 2019-11-06 包含溴離子的銅電沉積用電解質溶液及利用該溶液的銅電沉積方法 TWI720679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180135570A KR102277675B1 (ko) 2018-11-07 2018-11-07 브롬 이온을 포함한 구리 전해도금용 전해질 용액 및 이를 이용한 구리 전해도금 방법
KR10-2018-0135570 2018-11-07

Publications (2)

Publication Number Publication Date
TW202018126A true TW202018126A (zh) 2020-05-16
TWI720679B TWI720679B (zh) 2021-03-01

Family

ID=70612305

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140313A TWI720679B (zh) 2018-11-07 2019-11-06 包含溴離子的銅電沉積用電解質溶液及利用該溶液的銅電沉積方法

Country Status (3)

Country Link
KR (1) KR102277675B1 (zh)
TW (1) TWI720679B (zh)
WO (1) WO2020096374A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230148896A (ko) 2022-04-18 2023-10-26 주식회사 디와이즈 금속 이중도금방법 및 이를 통해 제조한 금속 도전체

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154916B1 (en) 1994-10-28 1998-12-01 Lg Chemical Ltd A process for preparation of polymeric gloss modifier
US6605204B1 (en) * 1999-10-14 2003-08-12 Atofina Chemicals, Inc. Electroplating of copper from alkanesulfonate electrolytes
US6911068B2 (en) * 2001-10-02 2005-06-28 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
JP2009041097A (ja) * 2007-08-10 2009-02-26 Rohm & Haas Electronic Materials Llc 銅めっき方法
JP5442188B2 (ja) * 2007-08-10 2014-03-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 銅めっき液組成物
US8747643B2 (en) * 2011-08-22 2014-06-10 Rohm And Haas Electronic Materials Llc Plating bath and method
JP6408844B2 (ja) 2013-10-25 2018-10-17 日本特殊陶業株式会社 燃焼圧センサ、グロープラグ兼用燃焼圧センサ、燃焼圧センサの製造方法及びグロープラグ兼用燃焼圧センサの製造方法
KR20150079077A (ko) 2013-12-31 2015-07-08 삼성정밀화학 주식회사 퀴놀리늄계 평탄제를 포함하는 구리 도금액 및 이를 이용한 구리 도금 방법
KR20150078689A (ko) 2013-12-31 2015-07-08 삼성정밀화학 주식회사 피리디늄계 평탄제를 포함한 구리 도금액 및 이를 이용한 구리 도금 방법
US10988852B2 (en) * 2015-10-27 2021-04-27 Rohm And Haas Electronic Materials Llc Method of electroplating copper into a via on a substrate from an acid copper electroplating bath
KR101754913B1 (ko) 2016-04-21 2017-07-06 서울대학교산학협력단 요오드 이온을 포함한 구리 전해도금용 전해질 용액 및 이를 이용한 구리 전해도금 방법
KR102527712B1 (ko) * 2016-07-29 2023-05-03 삼성전기주식회사 콜린계 화합물을 포함하는 도금용 평탄제 및 이를 이용한 구리 도금 방법
KR102523854B1 (ko) * 2016-07-29 2023-04-21 삼성전기주식회사 비스-암모늄 화합물 및 디아민 화합물을 포함하는 도금용 평탄제 및 이를 이용한 구리 도금 방법

Also Published As

Publication number Publication date
WO2020096374A2 (ko) 2020-05-14
WO2020096374A3 (ko) 2020-08-06
KR102277675B1 (ko) 2021-07-14
KR20200052537A (ko) 2020-05-15
TWI720679B (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
US7064068B2 (en) Method to improve planarity of electroplated copper
US11434578B2 (en) Cobalt filling of interconnects in microelectronics
JP5568250B2 (ja) 銅を充填する方法
US20070012576A1 (en) Plating method
US20050045486A1 (en) Plating method and plating solution
US20020127847A1 (en) Electrochemical co-deposition of metals for electronic device manufacture
WO2007112768A1 (en) Process for filling recessed features in a dielectric substrate
JP2008031516A (ja) 電解めっき方法
US20150218724A1 (en) Electrolyte and process for electroplating copper onto a barrier layer
US20080087549A1 (en) Additive For Copper Plating And Process For Producing Electronic Circiut Substrate Therewith
US10883185B2 (en) Copper electrodeposition solution and process for high aspect ratio patterns
US20040222104A1 (en) Electroplating composition
JP2003328180A (ja) 有底孔のめっき充填方法
TWI720679B (zh) 包含溴離子的銅電沉積用電解質溶液及利用該溶液的銅電沉積方法
KR101713686B1 (ko) 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법
KR101754913B1 (ko) 요오드 이온을 포함한 구리 전해도금용 전해질 용액 및 이를 이용한 구리 전해도금 방법
CN117758324A (zh) 金电镀液及金电镀方法
KR102527712B1 (ko) 콜린계 화합물을 포함하는 도금용 평탄제 및 이를 이용한 구리 도금 방법
KR102523854B1 (ko) 비스-암모늄 화합물 및 디아민 화합물을 포함하는 도금용 평탄제 및 이를 이용한 구리 도금 방법
TWI794265B (zh) 包括雙芳基銨之鍍敷用整平劑、包含其的鍍銅溶液及使用其之鍍銅方法
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
KR20230139939A (ko) 트리스-아릴 암모늄 화합물을 포함하는 도금용 첨가제
WO2017199835A1 (ja) 電解ニッケル（合金）めっき液
Ma et al. An Effective N, N-diethylthiourea as Accelerator for Microvia Filling Via Copper Electrodeposition