TW202014809A - 用以預測器件製造製程之良率的方法 - Google Patents

用以預測器件製造製程之良率的方法 Download PDF

Info

Publication number
TW202014809A
TW202014809A TW108148336A TW108148336A TW202014809A TW 202014809 A TW202014809 A TW 202014809A TW 108148336 A TW108148336 A TW 108148336A TW 108148336 A TW108148336 A TW 108148336A TW 202014809 A TW202014809 A TW 202014809A
Authority
TW
Taiwan
Prior art keywords
substrate
yield
measurement
electrical
data
Prior art date
Application number
TW108148336A
Other languages
English (en)
Other versions
TWI800704B (zh
Inventor
亞力山大 伊瑪
希拉 艾米爾 塔伯里
果珀 賽門 亨德立克 席林 凡
林晨希
戴格 桑塔格
哈奇 爾金 希可利
桑契斯 魯賓 亞發雷茲
劉士嶔
賽門 飛利浦 史賓斯 海斯汀思
伯瑞斯 曼徹奇可夫
瑞提 克里斯汀 西奧多爾 迪
伯格 彼德 譚
麥可 詹姆士 拉索
段薇
皮耶－伊夫 傑羅姆 伊萬 吉泰
Original Assignee
荷蘭商Ａｓｍｌ荷蘭公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍｌ荷蘭公司 filed Critical 荷蘭商Ａｓｍｌ荷蘭公司
Publication of TW202014809A publication Critical patent/TW202014809A/zh
Application granted granted Critical
Publication of TWI800704B publication Critical patent/TWI800704B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706839—Modelling, e.g. modelling scattering or solving inverse problems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706839—Modelling, e.g. modelling scattering or solving inverse problems
    • G03F7/706841—Machine learning

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明揭示一種用於預測經受一製程之一基板之一電特性的方法及相關聯電腦程式。該方法包括：基於電度量衡資料及製程度量衡資料之分析來判定該電特性對一製程特性之一敏感度，該電度量衡資料包括自先前經處理基板之經量測之電特性，且該製程度量衡資料包括與自該等先前經處理基板量測之該製程特性有關的至少一個參數之量測；獲得關於該基板之描述該至少一個參數之製程度量衡資料；及基於該敏感度及該製程度量衡資料來預測該基板之該電特性。

Description

用以預測器件製造製程之良率的方法
本發明之描述係關於器件(例如半導體)製造製程，特定言之係關於一種用以預測經受該製程之基板之電特性及良率的方法。
微影裝置為經建構以將所要圖案施加至基板上之機器。微影裝置可用於例如積體電路(IC)之製造中。微影裝置可例如將圖案化器件(例如光罩)處之圖案(亦經常被稱作「設計佈局」或「設計」)投影至提供於基板(例如晶圓)上之輻射敏感材料(抗蝕劑)層上。 為了將圖案投影於基板上，微影裝置可使用電磁輻射。此輻射之波長判定可形成於基板上之特徵之最小大小。當前在使用中之典型波長為約365奈米(i線)、約248奈米、約193奈米及約13.5奈米。使用波長在約4奈米至20奈米之範圍內，例如約6.7奈米或約13.5奈米的極紫外線(EUV)輻射之微影裝置相比於使用例如波長為193奈米之輻射的微影裝置可用以在基板上形成較小特徵。 低k1 微影可用以處理尺寸小於微影裝置之經典解析度極限的特徵。在此製程中，可將解析度公式表達為CD = k1 ×λ/NA，其中λ為所使用輻射之波長、NA為微影裝置中之投影光學件之數值孔徑、CD為「臨界尺寸」(通常為經印刷之最小特徵大小，但在此狀況下為半間距)且k1 為經驗解析度因數。一般而言，k1 愈小，則在基板上再生類似於由電路設計者規劃之形狀及尺寸以便達成特定電功能性及效能的圖案變得愈困難。為了克服此等困難，可將複雜微調步驟應用至微影投影裝置及/或設計佈局。此等步驟包括例如但不限於：NA最佳化、自訂照明方案、使用相移圖案化器件、設計佈局之各種最佳化，諸如設計佈局中之光學近接校正(OPC)，或通常被定義為「解析度增強技術」(RET)之其他方法。替代地，用於控制微影裝置之穩定性之嚴格控制迴路可用以改良在低k1 下之圖案之再生。 此等嚴格控制迴路通常係基於使用度量衡工具而獲得之度量衡資料，該度量衡工具量測經施加圖案或表示經施加圖案之度量衡目標的一或多個特性。一般而言，度量衡工具係基於圖案及/或目標之位置及/或尺寸的光學量測。本質上假定此等光學量測表示器件之製造製程之品質。 除了基於光學量測進行控制以外或替代基於光學量測進行控制，亦可執行以電子束為基礎之量測；在以電子束為基礎之量測當中可利用使用電子束工具(如由HMI提供)進行之所謂的低電壓量測。此低電壓對比量測可指示施加至基板之層之間的電接點之品質。
通常在已完成所有製程步驟之後，基板上之每一晶粒應適合於得到功能器件(例如IC)。原則上，在實行電力器件(例如電器件、電子件等)之進一步封裝之前，使用諸如電探測之各種技術使每一晶粒經受電測試。電探測通常係在跨越晶粒之多個部位處進行，從而量測多個電屬性(例如電壓、電阻、頻率等，其中每一參數被稱作特定頻格碼)。頻格碼之值為電力器件之品質之良好指示符；舉例而言，當經量測電阻極高時，此可指示並未達成組件之間的電接點且因此電器件將為功能性的機會極低。若複數個基板之電屬性之測試傳達大量非功能電力器件，則可假定製造製程具有低良率。 在器件生產之最後階段之測試的缺點為：僅在執行所有製程步驟之後才可判定關於遞送功能器件對非功能器件之最小所要比率的製程之良率是否符合某一準則。 另外，難以判定應在哪些部位處執行電探測測試；由於探測測試相當耗時，故在維持非產生器件之充分可偵測性的同時存在對量測之量的限制。 另外，器件製造製程之控制動作通常係基於度量衡資料。尚不清楚的是，此是否為為了組態製程以便最佳化功能器件之良率的正確策略。 目標為解決目前先進技術之當前或未來缺點中的一或多者。 在一態樣中，提供一種用於預測經受一製程之一基板之一電特性的方法，該方法包含：基於電度量衡資料及製程度量衡資料之分析來判定該電特性對一製程特性之一敏感度，該電度量衡資料包含自先前經處理基板之經量測之電特性，且該製程度量衡資料包含與自該等先前經處理基板量測之該製程特性有關的至少一個參數之量測；獲得關於該基板之描述該至少一個參數之製程度量衡資料；及基於該敏感度及該製程度量衡資料來預測該基板之該電特性。 藉由使製程特性與電特性有關，與經受製程之基板相關聯的製程特性之知識可用以預測與該基板相關聯的電特性。由於通常貫穿該製程以每基板為基礎可得到製程特性資料(對準、位階量測資料、焦點資料等)，且以每層為基礎，可進行電特性之每基板及/或每層預測。此揭露了在最終產品(例如IC)可用於電測試之前良好可用的重要良率相關資訊。
在本發明之文件中，術語「輻射」及「光束」用以涵蓋所有類型之電磁輻射，包括紫外線輻射(例如具有為365奈米、248奈米、193奈米、157奈米或126奈米之波長)及極紫外線輻射(EUV，例如具有在約5奈米至100奈米之範圍內之波長)。 如本文中所使用之術語「光罩」或「圖案化器件」可被廣泛地解譯為係指可用以向入射輻射光束賦予經圖案化橫截面之通用圖案化器件，經圖案化橫截面對應於待在基板之目標部分中產生之圖案；術語「光閥」亦可用於此內容背景中。除了經典光罩(透射或反射；二元、相移、混合式等)以外，其他此類圖案化器件之實例亦包括： -可程式化鏡面陣列。以引用方式併入本文中之美國專利第5,296,891號及第5,523,193號中給出關於此等鏡面陣列之更多資訊。 -可程式化LCD陣列。以引用方式併入本文中之美國專利第5,229,872號中給出此構造之實例。 圖1示意性地描繪微影裝置LA。該微影裝置LA包括：照明系統(亦被稱作照明器) IL，其經組態以調節輻射光束B (例如UV輻射、DUV輻射或EUV輻射)、支撐結構(例如光罩台) MT，其經建構以支撐圖案化器件(例如光罩) MA且連接至經組態以根據某些參數來準確地定位該圖案化器件MA之第一定位器PM；基板台(例如晶圓台) WT，其經建構以固持基板(例如抗蝕劑塗佈晶圓) W且連接至經組態以根據某些參數來準確地定位該基板之第二定位器PW；及投影系統(例如折射投影透鏡系統) PS，其經組態以將由圖案化器件MA賦予至輻射光束B之圖案投影至基板W之目標部分C (例如包含一或多個晶粒)上。 在操作中，照明器IL例如經由光束遞送系統BD自輻射源SO接收輻射光束。照明系統IL可包括用於導向、塑形或控制輻射的各種類型之光學組件，諸如折射、反射、磁性、電磁、靜電或其他類型之光學組件，或其任何組合。照明器IL可用以調節輻射光束B，以在圖案化器件MA之平面處在其橫截面中具有所要空間及角強度分佈。 本文所使用之術語「投影系統」PS應被廣泛地解譯為涵蓋適於所使用之曝光輻射或適於諸如浸潤液體之使用或真空之使用之其他因素的各種類型之投影系統，包括折射、反射、反射折射、合成、磁性、電磁及靜電光學系統，或其任何組合。可認為本文中對術語「投影透鏡」之任何使用皆與更一般之術語「投影系統」PS同義。 微影裝置可屬於以下類型：其中基板之至少一部分可由具有相對較高折射率之液體(例如水)覆蓋，以便填充投影系統與基板之間的空間-其亦被稱作浸潤微影。全文係以引用方式併入本文中之美國專利第6,952,253號及PCT專利申請公開案第WO 99-49504號中給出關於浸潤技術之更多資訊。 微影裝置LA亦可屬於具有兩個(雙載物台)或多於兩個基板台WT及(例如)兩個或多於兩個支撐結構MT (圖中未繪示)之類型。在此等「多載物台」機器中，可並行地使用額外台/結構，或可對一或多個台進行預備步驟，同時將一或多個其他台用於將圖案化器件MA之設計佈局曝光至基板W上。 在操作中，輻射光束B入射於被固持於支撐結構(例如光罩台MT)上之圖案化器件(例如光罩MA)上，且係由該圖案化器件MA而圖案化。在已橫穿圖案化器件MA之情況下，輻射光束B傳遞通過投影系統PS，投影系統PS將該光束聚焦至基板W之目標部分C上。憑藉第二定位器PW及位置感測器IF (例如干涉器件、線性編碼器、2D編碼器或電容式感測器)，可準確地移動基板台WT，例如以便使不同目標部分C定位於輻射光束B之路徑中。相似地，第一定位器PM及可能另一位置感測器(其未在圖1中明確地描繪)可用以相對於輻射光束B之路徑來準確地定位圖案化器件MA。可使用圖案化器件對準標記M1、M2及基板對準標記P1、P2來對準圖案化器件MA及基板W。儘管如所說明之基板對準標記佔據專用目標部分，但該等基板對準標記可位於目標部分之間的空間中(此等標記被稱為切割道對準標記)。 如圖2中所展示，微影裝置LA可形成微影製造單元LC (有時亦被稱作微影製造單元(lithocell)或(微影)叢集)之部分，微影製造單元LC經常亦包括用以對基板W執行曝光前製程及曝光後製程之裝置。通常，此等裝置包括用以沈積抗蝕劑層之一或多個旋塗器SC、用以顯影經曝光抗蝕劑之一或多個顯影器DE、例如用於調節基板W之溫度(例如用於調節抗蝕劑層中之溶劑)的一或多個冷卻板CH及/或一或多個烘烤板BK。基板處置器或機器人RO自輸入/輸出埠I/O1、I/O2拾取基板W、在不同製程裝置之間移動基板W且將基板W遞送至微影裝置LA之裝載匣LB。微影製造單元中經常亦被集體地稱作塗佈顯影系統之器件通常係在塗佈顯影系統控制單元TCU之控制下，塗佈顯影系統控制單元TCU自身可受到監督控制系統SCS控制，監督控制系統SCS亦可例如經由微影控制單元LACU而控制微影裝置LA。 為了正確且一致地曝光由微影裝置LA曝光之基板W，需要檢測基板以量測經圖案化結構之屬性，諸如後續層之間的疊對誤差、線厚度、臨界尺寸(CD)等。出於此目的，可在微影製造單元LC中包括檢測工具(圖中未繪示)。若偵測到誤差，則可對後續基板之曝光或對待對基板W執行之其他處理步驟進行例如調整，尤其是在同一批量或批次之其他基板W仍待曝光或處理之前進行檢測的情況下。 檢測裝置(其亦可被稱作度量衡裝置)係用以判定基板W之一或多個屬性且尤其不同基板W之一或多個屬性如何變化或與同一基板W之不同層相關聯的一或多個屬性如何在層與層之間變化。檢測裝置可替代地經建構以識別基板W上之缺陷，且可例如為微影製造單元LC之部分，或可整合至微影裝置LA中，或可甚至為單機器件。檢測裝置可量測潛影(在曝光之後在抗蝕劑層中之影像)上之一或多個屬性，或半潛像影像(在曝光後烘烤步驟PEB之後在抗蝕劑層中之影像)上之一或多個屬性，或經顯影抗蝕劑影像(其中抗蝕劑之曝光部分或未曝光部分已被移除)上之一或多個屬性，或甚至經蝕刻影像(在諸如蝕刻之圖案轉印步驟之後)上之一或多個屬性。 通常微影裝置LA中之圖案化製程為在處理中之最具決定性步驟中的一者，其需要基板W上之結構之尺寸標定及置放之高準確度。為了確保此高準確度，可將三個系統組合於所謂的「整體」控制環境中，如圖3示意性地所描繪。此等系統中之一者為微影裝置LA，其(實際上)連接至度量衡工具MT (第二系統)且連接至電腦系統CL (第三系統)。此「整體」環境之關鍵在於最佳化此等三個系統之間的合作以增強總體製程窗且提供嚴格控制迴路，從而有助於確保由微影裝置LA執行之圖案化保持在製程窗內。製程窗界定製程參數(例如劑量、焦點、疊對等)之範圍，在該製程參數範圍內，特定製造製程得到所定義結果(例如功能半導體器件)-通常在該製程參數範圍內，微影製程或圖案化製程中之製程參數被允許變化。 電腦系統CL可例如使用待圖案化之設計佈局(之部分)以預測將使用哪些解析度增強技術，且執行運算微影模擬及計算以判定哪些圖案化器件佈局及微影裝置設定達成圖案化製程之最大總體製程窗(在圖3中由第一標度SC1中之雙白色箭頭描繪)。通常，解析度增強技術經配置以匹配於微影裝置LA之圖案化可能性。電腦系統CL亦可用以偵測在製程窗內何處微影裝置LA當前正操作(例如使用來自度量衡工具MT之輸入)以便預測歸因於例如次佳處理是否可存在缺陷(在圖3中由第二標度SC2中之指向「0」之箭頭描繪)。 度量衡工具MT可將輸入提供至電腦系統CL以實現準確模擬及預測，且可將回饋提供至微影裝置LA以識別例如微影裝置LA之校準狀態中的可能漂移(在圖3中由第三標度SC3中之多個箭頭描繪)。 微影裝置LA經組態以將圖案準確地再生至基板上。所施加之特徵之位置及尺寸需要在某些容許度內。位置誤差可歸因於疊對誤差(常常被稱作「疊對」)而出現。疊對為在第一曝光期間置放第一特徵相對於在第二曝光期間置放第二特徵時之誤差。微影裝置藉由在圖案化之前將每一基板與參考件準確地對準而最小化疊對誤差。此係藉由使用對準感測器量測基板上之對準標記之位置來完成。可在全文係以引用方式併入本文中之美國專利申請公開案第US 2010-0214550號中找到關於對準工序之更多資訊。圖案尺寸標定(例如CD)誤差可例如在基板相對於微影裝置之焦平面並未正確地定位時出現。此等焦點位置誤差可與基板表面之非扁平度相關聯。微影裝置旨在藉由在圖案化之前使用位階感測器量測基板表面構形而最小化此等焦點位置誤差。在後續圖案化期間應用基板高度校正以有助於確保圖案化器件至基板上之正確成像(聚焦)。可在全文係以引用方式併入本文中之美國專利申請公開案第US 2007-0085991號中找到關於位階感測器系統之更多資訊。 除微影裝置LA及度量衡裝置MT以外，亦可在器件生產期間使用一或多個其他處理裝置。蝕刻站(圖中未繪示)在圖案曝光至抗蝕劑中之後處理基板。蝕刻站將圖案自抗蝕劑轉印至抗蝕劑層下方之一或多個層中。通常，蝕刻係基於施加電漿介質。可例如使用基板之溫度控制或使用電壓控制環來導向電漿介質從而控制一或多個局部蝕刻特性。可在全文係以引用方式併入本文中之PCT專利申請公開案第WO 2011-081645號及美國專利申請公開案第US 2006-016561號中找到關於蝕刻控制之更多資訊。 在器件之製造期間，需要使供使用諸如微影裝置或蝕刻站之一或多個處理裝置處理基板之製程條件保持穩定，使得特徵之屬性保持在某些控制限度內。製程之穩定性對於諸如IC之電力器件的功能部分之特徵(亦被稱作產品特徵)特別重要。為了有助於確保穩定處理，製程控制能力應就位。製程控制涉及監控處理資料及用於製程校正之構件之實施，例如基於處理資料之一或多個特性控制處理裝置。製程控制可基於藉由度量衡裝置MT進行之週期性量測，經常被稱作「進階製程控制」(亦進一步被稱作APC)。可在全文係以引用方式併入本文中之美國專利申請公開案第US 2012-008127號中找到關於APC之更多資訊。典型APC實施涉及對基板上之度量衡特徵之週期性量測，從而監控及校正與一或多個處理裝置相關聯之漂移。度量衡特徵反映了對產品特徵之製程變化之回應。度量衡特徵對製程變化之敏感度相同於對產品特徵之敏感度可不同。在彼狀況下，可判定所謂的「度量衡對器件」偏移(亦被稱作MTD)。為了模仿產品特徵之行為，度量衡目標可併有分段特徵、輔助特徵或具有特定幾何形狀及/或尺寸之特徵。謹慎設計之度量衡目標應以與對產品特徵作出回應相似之方式對製程變化作出回應。可在全文係引用方式併入本文中之PCT專利申請公開案第WO 2015-101458號中找到關於度量衡目標設計之更多資訊。 跨越基板及/或圖案化器件的度量衡目標存在及/或經量測的部位之分佈經常被稱作「取樣方案」。通常，基於相關製程參數之預期具可辨識性特徵來選擇取樣方案；在基板上之預期到製程參數會波動的區域相比於預期到製程參數相對穩定之區域通常更密集地被取樣。然而，基於度量衡量測對器件製造製程之產出率之可允許的影響，可執行之度量衡量測之數目會有實務限制。謹慎選擇之取樣方案對於準確地控制器件製造製程而不影響產出率(或至少不過多影響產出率)及/或不將圖案化器件或基板上之過大面積指派給度量衡特徵係重要的。與最佳定位及/或量測度量衡目標相關之技術經常被稱作「方案最佳化」。可在全文係以引用方式併入本文中之PCT專利申請公開案第WO 2015-110191號及歐洲專利申請案第EP16193903.8號中找到關於方案最佳化之更多資訊。 術語具可辨識性特徵可指經量測信號之主要(系統性)貢獻因素(「潛在因子」)，且尤其係指與基板上之效能影響有關或與先前處理步驟有關的貢獻因素。此具可辨識性特徵可指基板(柵格)圖案(例如來自對準、位階量測、疊對、焦點、CD)、場圖案(例如來自場內對準、位階量測、疊對、焦點、CD)、基板區帶圖案(例如基板量測之最外半徑)或甚至關於基板曝光之微影裝置量測中之圖案(例如來自圖案化器件對準量測、溫度/壓力/伺服剖面等之批次間加熱訊跡)。具可辨識性特徵可包含於具可辨識性特徵集合內，且可在其中經均勻或非均勻地編碼。 除了度量衡量測資料以外，內容脈絡資料亦可用於製程控制。內容脈絡資料可包含關於選自以下各項中之一或多者之資料：一或多個經選擇處理工具(出自處理裝置之集區)、處理裝置之一或多個特定特性、處理裝置之一或多個設定、器件圖案之設計及/或與一或多個處理條件(例如基板幾何形狀)有關之量測資料。可在全文係以引用方式併入本文中之PCT專利申請公開案第WO 2017-140532號及第WO 2017-060080號中找到出於製程控制之目的而使用內容脈絡資料之實例。可使用內容脈絡資料而以前饋方式控制或預測處理，其中內容脈絡資料係與在當前控制之製程步驟之前執行的製程步驟有關。內容脈絡資料經常與產品特徵屬性在統計上相關。此鑒於達成最佳或改良之產品特徵屬性而實現處理裝置之內容脈絡驅動之控制。亦可組合內容脈絡資料及度量衡資料例如以在出於控制及/或診斷之目的而更有用之更詳細(密集)資料變得可用之程度上豐富稀疏度量衡資料。可在全文係以引用方式併入本文中之PCT專利申請公開案第2017-144379號中找到關於組合內容脈絡資料及度量衡資料之更多資訊。 如所提及，監控制程係基於獲取關於製程之資料。所需資料取樣率(每批次或每基板)及取樣密度取決於圖案再生之所需程度之準確度。對於低k1 製程，即使小的基板間製程變化亦可為重要的。內容脈絡資料及/或度量衡資料接著應足以以每基板為基礎實現製程控制。另外，當製程變化導致跨越基板之特性變化時，內容脈絡及/或度量衡資料之密度應跨越基板充分地分佈。然而，鑒於製程之所希望產出率，可用於度量衡(量測)之時間受到限制。由於此限制，度量衡工具可僅對經選擇基板及/或跨越基板之經選擇部位進行量測。在全文係以引用方式併入本文中之歐洲專利申請案第EP16195047.2號及第EP16195049.8號中進一步描述判定哪些基板需要被量測之策略。 實務上，經常有必要自關於製程參數(跨越一基板或複數個基板)之量測值之稀疏集合導出值之較密集映像。通常，量測值之此密集映像可自稀疏量測資料結合與製程參數之預期具可辨識性特徵相關聯的模型導出。可在全文係以引用方式併入本文中之PCT專利申請公開案第WO 2013-092106號中找到關於模型化量測資料之更多資訊。由於器件製造製程通常涉及多個處理裝置(例如微影裝置、一或多個蝕刻站等)，故可有益的是將製程整體上最佳化，例如考量與個別處理裝置相關聯的特定校正能力。此導致以下觀點：第一處理裝置之控制可(部分地)基於第二處理裝置之已知控制屬性。此策略通常被稱作共同最佳化。此策略之實例包括微影裝置與圖案化器件之密度剖面及微影裝置與蝕刻站之聯合最佳化。可在全文係以引用方式併入本文中之PCT專利申請公開案第WO 2017-067748號及第WO 2017-144343號中找到關於共同最佳化之更多資訊。 在一些製程控制情形下，控制目標可為例如「符合規格晶粒之數目」。此描述旨在獲得每批量經處理基板的最大數目個功能產品之良率驅動之製程控制參數。通常產品係與基板上之晶粒相關聯，且因而，以良率為基礎之製程控制被稱作係基於「符合規格晶粒」準則。此旨在最大化符合規格的晶粒之數目，而非應用跨越基板之經平均化最佳化(例如基於跨越基板之與最佳焦點之焦點差的最小平方最小化之最小平方最佳化)。因而，「符合規格晶粒」最佳化可在最佳化製程參數時使用產品之先前知識(晶粒佈局)。最小平方最佳化通常同樣地處理每一部位，而不考量晶粒佈局。因而，最小平方最佳化相比於具有不合格的七個部位，但僅影響兩個晶粒(例如一個晶粒中有四個缺陷，另一晶粒中有三個缺陷)之校正，可偏好「僅」具有不合格的四個部位但每一部位在不同晶粒中之校正。然而，由於單一缺陷將趨向於將晶粒呈現為有缺陷的，故最大化無缺陷晶粒(亦即符合規格晶粒)之數目相比於僅最小化每基板缺陷之數目最終係更重要的。符合規格晶粒最佳化可包含每晶粒最大絕對值(max abs)最佳化。此最大絕對值最佳化可最小化來效能參數自控制目標之最大偏差。可替代地使用用於最大絕對值函數之可微分近似值，使得成本函數更易於求解。為了使此最大絕對值最佳化有效，應將諸如基板映像之細節用於最佳化中。為了獲得良好的以良率為基礎之製程控制，用於度量衡量測之取樣方案可受益於在被預期對良率最具決定性的及/或可對於判定良率是否受影響在統計上最相關的部位處、部位上或附近執行之量測。除了量測產品特徵之屬性以外，亦可量測缺陷之發生以進一步輔助為了最佳良率而最佳化製程(參考缺陷檢測)。可在全文係係引用方式併入本文中之歐洲專利申請案EP16195819.4中找到關於以良率為基礎之控制之更多資訊。 除了對預界定部位及基板執行度量衡量測以外，亦存在動態地分配需要選擇以用於量測之部位及基板之趨勢。全文係以引用方式併入本文中之歐洲專利申請案第EP16195049.8號中描述動態地選擇用於量測之基板之實例。可在全文係以引用方式併入本文中之PCT專利申請公開案第WO 2017-140532號中找到關於量測部位(例如取樣方案)之動態選擇之更多資訊。 相對較新技術領域為機器學習之域。關於此技術之方法如今用以基於存在於所獲取資料(量測及內容脈絡資料)內之圖案之辨識而改良製程參數之預測。另外，機器學習技術可用以在選擇出於製程控制之目的而最有用之資料方面指導使用者。 通常在處理基板之後獲得電量測資料。通常，當執行電度量衡以獲得電量測資料時，使用一或多個探測器來量測基板上之所有晶粒，該一或多個探測器與在處理期間形成之電路(接近)接觸。可執行各種類型之量測：例如電壓、電流、電阻、電容及/或電感量測。可在不同條件(例如頻率、電壓、電流)下且在跨越晶粒之複數個部位處執行此等量測。在某一條件下與某一經量測參數(電流、電壓、電阻、電容、電感等)相關聯的電量測通常被稱作單獨「頻格碼」。因此，跨越晶粒之典型電量測可由複數個曲線圖表示，每一曲線圖表示與一特定頻格碼相關聯的值之空間分佈。圖4說明此情形，該圖展示與三個頻格碼(BC A、BC B及BC C)相關聯的跨越基板具可辨識性特徵，及依據基板位置(半徑) R而變化的映射至良率損失YL之頻格碼值之對應標繪圖。貫穿本文，使「頻格碼」及「電特性」同義地使用使得與基板相關聯的頻格碼之值被稱作基板之電特性之值。 需要執行電量測之量測部位的分佈可並不恆定，但亦可取決於基板上之晶粒之相對位置。基板之邊緣處之晶粒更可能具有電缺陷，因此，相比於較接近於基板中心之晶粒，可對此等晶粒更密集地進行取樣。類似地，決定性區可存在於晶粒內，諸如與例如功能邏輯結構相關聯的彼等決定性區，而較不具決定性區可存在於例如晶粒之周邊處。有利的是在晶粒之決定性區處比在要求較不高之區處提供更密集電量測樣本方案。 經量測電特性之一或多個屬性(例如最小值、最大值、方差或任何其他統計量度)為關於晶粒上之某一產品特徵將為功能性的機率之重要指示符。因此，在電特性與製程之良率之間存在很強的關係。因此為了良率控制，電特性量測係重要的。然而，電特性量測係耗時的且僅在製造製程之最後階段(例如當校正非功能產品特徵之選項實際上不存在時)被執行。 為了提供對製造製程之較佳良率校正能力，提議基於在處理期間已經得到之資料來預測基板之良率。在基板之處理期間，沈積、圖案化並蝕刻多個層。提供於基板上之圖案(特徵)應具有良好定義之屬性以便得到功能器件。舉例而言，特徵應在正確聚焦位置處成像、具有正確臨界尺寸(CD)、具有正確邊緣置放(例如最小邊緣置放誤差(EPE))且具有良好疊對(例如每一層與同底層相關聯之特徵準確地對準)。如先前所陳述，微影裝置(例如包括對準系統、位階量測系統等)及度量衡裝置(例如散射計及/或電子束工具)在一些狀況下針對一批次內之所有基板量測此等參數方面起到重要作用。特殊狀況為所謂的(低)電壓對比電子束顯微鏡。此(低)電壓對比電子束顯微鏡為將電力器件曝光至電子束以便驗證某一層相對於其底層之電接點是否符合某些要求的度量衡工具。電壓對比量測包含量測基板之電特性之方法。 吾人預期度量衡量測之結果(度量衡資料)將代表製程之某一特性，製程之該特性又被預期與將在探測測試期間所量測之電特性密切相關。圖5為經量測製程特性與電探測資料之間的關係之判定的示意性說明。該圖展示製程特性之製程具可辨識性特徵500，其展示在製程特性顯著不合規格時之陰影區505。作為特定實例，製程特性可為焦點且具可辨識性特徵可為如自位階感測器資料(例如自微影裝置)獲得之與基板相關聯的聚焦誤差具可辨識性特徵。在此類實例中，陰影區展示與大位階量測誤差相關聯之區域。亦展示對應電探測資料510。此處陰影圓圈515指示不合規格的探測量測。因而，圖5示意性地示範製程具可辨識性特徵500通常與電探測資料510相關。亦展示所提議之資料分析步驟520。資料分析步驟520將製程具可辨識性特徵500映射至電探測資料510。 應瞭解，焦點/位階量測資料僅為製程特性資料之一個實例。製程特性可包含影響良率之任何可量測特性。可使用例如微影裝置、另一度量衡裝置或另一處理裝置來量測製程特性。舉例而言，當使用諸如散射計之度量衡器件來量測疊對具可辨識性特徵時，吾人預期基板上之具有大疊對誤差之部位將與偏離(不合規格)電特性量測(例如歸因於基板上之層之次佳電接點)強烈相關且因此與非功能器件強烈相關。引起此特定疊對具可辨識性特徵的基礎製程特性可例如為在兩個層之圖案化之間執行之退火步驟。除了使基板變形(藉此引起疊對誤差)以外，材料之電導率在退火步驟期間亦可受影響，從而導致對電特性量測之預期影響的額外貢獻。 可使用具可辨識性特徵分解技術來進一步判定製程特性。當量測疊對具可辨識性特徵時，可有益的是將具可辨識性特徵分解成例如預界定形狀。可基於處理步驟及/或處理工具之某些特性之先驗知識來選擇預界定形狀。用以分解具可辨識性特徵之常見技術使用主成份分析(PCA)或特徵值分解方法。代替利用所關注參數(例如疊對)之經直接量測之具可辨識性特徵，考慮具可辨識性特徵之單獨成份。全文係以引用方式併入本文中之PCT專利申請公開案第WO 2015-049087號中描述此內容背景內的PCA(及獨立成份分析(ICA))方法。 因此，提議使用在基板之處理期間在任何階段獲得的度量衡資料以預測電特性。用以達成此之方法包含判定一或多個電特性中之每一者對一或多個相關製程特性之敏感度。製程特性可為自身顯現為諸如疊對、CD、對準或焦點之一或多個參數之某一具可辨識性特徵的某一製程步驟條件。製程特性之特定實例可為自身顯現為疊對具可辨識性特徵與對準具可辨識性特徵之特定組合(諸如較強徑向導向之疊對具可辨識性特徵與平坦對準具可辨識性特徵)的蝕刻工具之設定。 判定敏感度可藉由分析可得到度量衡資料及電特性量測兩者之已經處理之基板的歷史資料來執行。簡單實施將為使製程特性之具可辨識性特徵(例如不同層上之特徵之疊對具可辨識性特徵，在此狀況下如在特徵之蝕刻之後量測的疊對具可辨識性特徵)與電特性之量測值之相關聯具可辨識性特徵相關。此定義將與製程特性相關聯的具可辨識性特徵映射至電特性具可辨識性特徵(如將對最終產品所量測)之函數。可針對基板上之所有相關層來定義此映射函數。替代地或另外，可每基板、每層、每晶粒或晶粒內每功能區域訓練將可用一或多個製程特性映射至電特性之預測值之模型。此模型可為參數模型、神經網路模型、高斯(Gaussian)模型、深網模型、邏輯模型或適合於運用資料加以訓練之任何其他模型。一般而言，可偏好靈活性模型，諸如適應於(度量衡)資料集之大小、需要待預測之頻格碼之數目及/或器件之複雜度(例如層之數目、晶粒上之決定性特徵之數目等)的模型。 除了使用度量衡資料來建立一或多個各種電特性(例如頻格碼)中之每一者對製程特性之敏感度以外，經常亦有益的是利用器件之設計知識。基於圖案化器件佈局資料，可預測出電特性將為如何。詳言之，可識別出一或多個電特性之知識將最具資訊性(例如最有用於預測製程之良率)之決定性部位。因此，可有益的是考量此等部位以供選擇度量衡樣本部位及後續製程控制動作。 可將電特性對各種製程特性之敏感度表示為柏拉圖圖表，而指示製程特性對某些電特性之相對重要性。柏拉圖圖表允許使用者使用哪些電特性(頻格碼)最相關於製程整體上之良率之另外知識來判定應控制哪些製程(例如以改良良率)。 一旦判定描述電特性對製程特性(如由度量衡資料表示)之敏感度之模型或函數，就有可能在處理期間針對另外基板導出與基板相關聯的電特性之估計值。隨著新度量衡資料變得可用，可改進電特性之估計值。在一些狀況下，可對特定層執行低電壓對比量測。在進行此操作的情況下，為了驗證基於一或多個製程特性之預測之電特性，可將電壓對比量測用作參考。若經預測電特性與電壓對比量測不一致，則產生電特性對一或多個製程特性之敏感度的模型或函數可需要調適。因此，電特性之敏感度將趨向於在基板處理期間進行改良，從而給出最終產品(例如IC)根據其電規格是否將執行之愈來愈準確的指示。另外，針對基板上之複數個部位可得到一或多個經預測電特性。在基板之任何處理階段，此資訊可用以最佳化度量衡量測之樣本方案及/或指示在哪些部位處探測量測將最具資訊性。 經常，處理工具裝備有以可預測方式控制製程特性之致動器。舉例而言，微影裝置通常具有劑量操控器，該劑量操控器能夠準確地控制跨越晶粒或跨越晶粒內之某一區(例如與決定性電路相關聯之區)之CD具可辨識性特徵。通常，處理工具內之大多數致動器係用以個別地最小化一或多個各種製程特性或一或多個相關參數(例如焦點、CD、疊對、劑量)與目標之偏差。製程控制之成本函數可包含目標製程特性與經量測製程特性之間的差之均方根誤差之函數。然而，此策略對於最大化製程之良率而言可並非最佳的。因此，提議使用電特性對一或多個製程特性之一或多個經導出敏感度以控制用於製造製程中的工具。 在一實施例中，基於電特性對一或多個製程特性之敏感度而判定良率模型。可針對每一層判定數個電特性(頻格碼)對一或多個相關製程特性之敏感度。因而，良率模型可基於經判定敏感度之組合，該等經判定敏感度中之每一者係關於特定頻格碼。可首先每層判定該等組合以判定用於每一層之良率模型，且接著又將該等組合進行組合以判定用於晶粒或基板之層之良率模型。在一實例中，可藉由考慮電特性對所關注製程特性之敏感度，同時亦考量每一電特性相對於預期良率損失之相對重要性來建構良率模型。舉例而言，與決定性特徵(亦即，為了使器件為功能性的而需要以在窄範圍內(亦即小製程窗)之某一參數形成之特徵)上之電壓量測相關聯的電特性(特定頻格碼)相比於與晶粒上之非決定性區域中之特徵上的非決定性量測相關聯的電特性(頻格碼)將被提供較大加權。因此，良率模型可為電特性之加權函數，其中每一電特性亦為製程特性之函數。由於製程特性通常適用於多個層，故良率模型亦應考量多個層。此經常意謂製程特性亦藉由加權製程組合藉由某一因子而加權，該因子指示良率模型內之層隨著加權製程組合之決定性，接著跨越該等層對製程特性進行求和。亦可構想良率模型之其他實施方案。舉例而言，良率函數可為某些電特性(頻格碼)值之邏輯函數，其中電特性值首先經轉譯成「假」(在指定範圍之外)或「真」(在指定範圍內)值。等效地，良率函數在其驗證電特性之群組(例如複數個頻格碼)之值是在非產生範圍之內抑或之外的意義上可為二進位的。 圖6展示包含良率Y (y軸上)相對於製程特性(例如焦點參數) MA (x軸上)之標繪圖(實線)的例示性良率模型。可看到，良率根據某一功能相依性取決於焦點參數MA (在此狀況下針對特定層)。由實線定義之邏輯函數之精確斜率係未知的且應被訓練。基於誤差之反向傳播之學習演算法經常係基於邏輯或S型函數，此係由於其導致在較複雜機率模型之狀況下可反向傳播的可微分誤差梯度。此處僅展示邏輯模型。點線(步階函數)展示良率對MA誤差之相依性。示意性地，步階函數意謂超過某一決定性誤差，晶粒決不會產生。實務上，除MA以外的因子之組合亦可解釋良率損失，因此預期良率與MA之間的不確定(機率性)關係。 對於個別層，可將良率判定為：
Figure 02_image001
且良率可包含層之加權組合(其中wi 為權重)：
Figure 02_image003
其中下標i係指層，且MAi 描述每層之MA誤差。最終晶粒良率將取決於所有先前層之MA誤差之組合，且可為加權和或乘積。 在一實施例中，良率模型可為階層式，其包含根據具有兩個或多於兩個層級之階層而配置的多個良率模型(例如一個層級可為每批次良率模型，另一層級可為每基板良率模型)。原則上，單一(非階層式)良率模型考量整個基板面積。然而，可有益的是將特定區聚焦於晶粒層級處或晶粒內之特定區域(與決定性功能組件相關聯)內的基板上。舉例而言，可將基板劃分成兩個或多於兩個區，例如邊緣區、中心區及可能一或多個介入區。在此實施例中，階層良率模型可包含五個層級(或此等層級之子集)，其中層級1可為每批次模型；層級2可為每基板模型；層級3可為關於基板上之特定區之模型；層級4可為關於基板上之特定晶粒之模型；及層級5可為關於晶粒內與某一電功能性相關聯的區域之模型。此使得能夠以每批次為基礎、以每基板為基礎、以每基板上之區為基礎或以每晶粒為基礎來預測良率。因此，變得有可能追蹤特定基板、區、晶粒或晶粒內之功能區域是否有良率損失傾向。 通常，目前，可僅在製程結束時藉由探測器件且判定出自總晶粒之多少晶粒具有符合規格之電特性來判定製程之良率。然而，藉由利用基於可用度量衡資料(連續地)預測電特性之方法，有可能在任何階段預測製程之良率。 可基於經預測良率來控制製程自身。代替最佳化度量衡資料(例如兩個層之間的平均疊對)之某一具可辨識性特徵，可判定會改良或最大化製程之良率的對製程裝置(例如蝕刻裝置、微影裝置等)中之一者之校正。控制策略可在基板處理期間在新度量衡資料變得可用(其可包括低電壓對比量測資料)時演進；可更新良率模型，且可藉由使用良率模型及最近可用度量衡資料來估計經修改控制策略之結果。以此方式，製程控制採用加強學習途徑，其中評估且前饋控制策略修改以指導目標為改良製程整體上之良率的控制策略之新的更新。此策略之實例將為基板之處理，其涉及施加大量層，每一層具有對電特性之特定相關性，且每一層包含具有特定相關聯決定性製程特性的特徵(舉例而言，包含經隔離特徵之第一層對焦點特性敏感且包含密集特徵之第二層對疊對特性敏感)。在第一層之處理期間，使用位階量測資料以預測基板之良率，且利用適當焦點控制策略以最佳化良率(出於獲得大量產生晶粒起見而可能降低某些晶粒之良率)。在施加第二層之前，疊對資料變得可用，從而允許對良率之第二預測。在將疊對校正應用至第二層之處理之前，可行的是使用例如低電壓對比量測來驗證先前校正(第一層)之有效性，此係因為此低電壓對比量測強烈指示與彼層相關聯之良率。若低電壓對比量測揭露出第一校正遞送次佳結果，則可更新良率模型且適當地修改在施加第二層期間所採用之控制策略以補償第一校正(例如第一控制策略)與實際上所觀測之良率改良之間的失配。 在一實施例中，可藉由使用「無作用晶粒」資料庫來進一步改良良率最大化最佳化(亦即，符合規格晶粒最佳化)。此資料庫可經動態地維持且記錄晶粒被估計為具有至少一個缺陷、藉以其被認為無作用(有缺陷)之所有例項。此等無作用晶粒可接著在任何最佳化(加權)中進一步犧牲。此可藉由將極大或無限制製程窗歸因於無作用晶粒(超出該製程窗實際限度的晶粒為功能性的)來達成。藉由增大在無作用晶粒中存在較多缺陷之可能性，可提供對於其他晶粒之最佳化或控制之更大靈活性。因此，此可降低在針對彼同一層或針對順次層之最佳化中在另一晶粒中存在缺陷之可能性，藉此進一步改良或最大化符合規格晶粒之數目。 另外，可使用複數個控制策略之模擬及其對最終產品之良率之影響來選擇控制策略。舉例而言，可模擬選擇不同對準策略、不同劑量設定、一或多個各種焦點控制設定(如藉由控制一或多個投影系統特性來實施)等之影響。對製程特性之影響係針對所有此等控制策略以及其對良率之影響(使用良率模型)予以判定。可選擇導致製程之最佳良率的控制策略，且隨後使用該控制策略以處理基板上之其他層或用於當前層之其他基板。 如上文所給出之製程控制策略示範製造製程控制策略變得愈來愈整體的。該策略變得意識到良率、意識到多少工具能夠校正多少製程特性，且另外變成動態調適之策略。使用歷史資料以預測製程之良率，執行詳細製程模擬以定義最佳化良率所需之製程校正，且將資訊前饋至未來製程校正步驟以進一步最佳化製程之良率。 製程控制通常係藉由控制器協調，控制器為與參與製造製程之裝置(例如蝕刻器件、微影裝置(掃描器)等)中之一或多者有關的運算器件。替代地，控制器為建置於裝置或度量衡工具中之一者中的模組。 圖7為說明上文所描述之良率估計製程之實施例的流程圖。連接被展示為粗體箭頭，而較細箭頭指示根據一實施例之良率模型之機器學習校準步驟。良率模型預測基板、晶粒或特徵級故障率。所展示之區塊為：實體設計資料及/或運算微影資料700、微影裝置(掃描器)度量衡705、其他處理裝置(例如廠房)度量衡710、基板內容脈絡資訊715、具可辨識性特徵庫720、微影裝置(掃描器)控制725、良率模型730 (其可包括敏感度及特徵提取資料函數735)、電探測/良率資料740、根本原因估計函數745及觀測模型750。 基於設計資料(例如來自倍縮光罩)及電量測資料，採用機器學習途徑來判定與良率模型730相關聯的代表性特徵(通常對於良率具決定性的)。良率模型730可經組態以基於微影裝置(掃描器)度量衡資料705、廠房度量衡資料710及/或內容脈絡資料715而預測代表性特徵之良率。在接收到更多度量衡資料705、710、715及電量測資料740時，良率模型730藉由學習如何基於度量衡及/或內容脈絡資料輸入以增加之準確度預測良率資料而得以改良。在充分學習之後，良率模型730可用以基於度量衡705、710及/或內容脈絡資料715來預測良率資料，且使其變成至微影裝置(掃描器)控制725及/或根本原因診斷函數745之輸入。 可提供根本原因診斷函數745以用於基於內容脈絡資料715及微影裝置(掃描器)控制725進行根本原因診斷。根本原因診斷函數745可另外使用一或多個預期具可辨識性特徵(包含於具可辨識性特徵庫720內)，該一或多個預期具可辨識性特徵係關於與特定微影裝置(掃描器)或廠房度量衡出現相關聯的基板。另外，微影裝置(掃描器)控制725可基於內容脈絡資料715 (舉例而言，用於處理任務之特定處理工具之知識可用以判定某一控制配方)。此外，可使用機器學習方法將低良率出現之經判定根本原因鏈接至具可辨識性特徵庫720內之特定具可辨識性特徵。良率模型及/或根本原因判定之結果可由觀測模組750觀測。舉例而言，觀測模組750可基於所獲得之度量衡資料及良率模型730之利用而展示預期缺陷之基板映像。 在上述內容中，在處理期間執行之度量衡(例如以散射計為基礎之度量衡)與電特性之量測之間的關係係用以模型化良率，且緊接著基於使用良率模型之預測而控制處理以改良或最大化良率。現在將描述對在處理期間執行之度量衡與電特性度量衡之間的經判定關係之幾個額外或替代特定應用。 如先前所提及，有時存在度量衡對器件(MTD)偏移，此意謂用於如藉由度量衡標記量測之製程特性(例如疊對)之最佳值未必導致最佳良率。對此偏移存在製程及光學原因，且跨越微影裝置(掃描器)場/投影系統及跨越基板估計MTD偏移極緩慢且費力。此意謂此重要參數並未足夠經常地被更新或並未被準確地估計。 為了解決此問題，提議使密集製程特性映像(例如疊對映像)與良率資料(例如使用如以上所描述之良率模型而判定之電特性資料或良率資料)相關以判定良率相對於製程參數之高空間解析度分佈估計值。此分佈估計值繼而可用以校準MTD偏移。就疊對而言，非MTD偏移可被稱作「非零偏移」，例如如使用疊對目標所量測之零(例如最佳)疊對與提供最佳良率之疊對值之間的偏移。習知控制技術藉由比較將趨向於控制微影製程以最小化疊對(亦即成零)。其他製程參數(例如CD)在任何狀況下皆可具有非零標稱目標，且因此MTD偏移將為相對於此標稱最佳目標值之偏移。 可執行如全文係以引用方式併入本文中之PCT申請案WO2017144379中所揭示的虛擬及/或混合式度量衡方法以結合實際疊對度量衡(例如顯影後檢測(ADI)度量衡)之結果而使用基板內及場內疊對之模型來產生針對預期疊對範圍之合適的密集疊對映像。替代地，此虛擬及/或混合式度量衡方法被稱作「運算度量衡」。良率資料可包含諸如自靜電放電測試、前述電探測測試、掃描故障隔離測試等獲得之位元映像資料(例如關於記憶體IC)。在一實施例中，每基板(例如每部位/區)執行疊對與良率資料域之相關性，且分佈用以判定針對某一疊對預算而最大化良率的最佳疊對目標值。 因而，此實施例描述用於判定用於基板之微影處理之一控制參數之一值的方法，該方法包含：獲得跨越一基板之該控制參數之值；獲得跨越該基板之一良率參數(例如電特性資料或所估計良率資料)之值；使該良率參數之該等值與該控制參數之該等值相關以獲得使控制參數值與預期良率參數值有關的一模型；及基於該模型及與該微影處理相關聯的該控制參數之一預期範圍來判定該控制參數。 圖8展示描述用於疊對內容背景中的此實施例之流程圖。在運算度量衡技術中使用ADI疊對度量衡資料810及位階量測資料820 (例如來自位階感測器)以判定每晶粒模型化之密集疊對資料830。此密集疊對資料830與非零偏移模型校準器840中之良率資料800相關。非零偏移模型校準器840之輸出850為非零偏移疊對值及相關聯疊對餘裕。在使用良率模型例如使用早先所描述實施例之方法來判定良率資料800的情況下，此實施例可包含使用良率模型之輸出之製程控制方法。更特定言之，該方法可使用來自良率模型之所估計良率以判定非零疊對偏移(或其他製程參數偏移)，且因此判定對製程特性之合適校正以供實施非零偏移以便增加良率。 本文中所描述之通用教示之另一特定實施為控制在3D-NAND製造製程中記憶體通道孔之形成。為了在3D-NAND製造中界定記憶體孔，使用自多層堆疊之頂部至下部之極高縱橫比蝕刻。關於通道孔形成之問題包括不完全蝕刻及扭轉，從而導致良率損失。可使用電壓對比度量衡(基板之電特性之量測)有效地偵測到此等問題。目前，許多製程控制(更特定言之蝕刻控制)係關於原始微影之形狀且尤其係關於硬式光罩剖面。電壓對比度量衡現今為極準確的低成本技術；然而，其可僅在蝕刻之後及在接觸之後適用。此意謂歸因於不完全記憶體孔蝕刻之任何發生故障晶粒皆無法被重工且因此為損失晶粒。 因此，提議判定電壓對比度量衡(電特性)與ADI/AEI光學度量衡(製程特性度量衡)之間的相關性以控制界定記憶體通道孔之微影步驟。 此方法可包含針對一組基板在曝光之後收集CD-ADI量測(在顯影之後-亦即在抗蝕劑中執行之CD量測)、CD-AEI量測(在蝕刻之後執行之CD量測)及電壓對比量測兩者。電壓對比度量衡可提供關於適當接觸及非接觸通道之最準確資訊，且因此可對於良率而言最具代表性。CD-ADI及CD-AEI度量衡待用作控制設定點。 詳言之，ADI及AEI橢圓率以及AEI與ADI度量衡之間的橢圓率改變被預期指示適當蝕刻，且因此指示適當連接及電壓對比讀取。在判定獲得適當電壓對比讀取所需之橢圓率之後，可控制(例如藉由曝光製程之高階劑量控制) CD以有助於確保通道之改良之界定及接觸。另外，投影系統之波前像差之控制可用以最佳化製程窗以達成適當橢圓率。橢圓率控制可藉由將回饋提供至蝕刻器(例如微影裝置/蝕刻器之共同最佳化)得以擴展。針對每一度量衡技術之取樣規劃應使得ADI或AEI度量衡之解析度與特定區域中出現之電壓對比黑點耦合。 圖9為描述所提議方法之實施例的流程圖。使用微影裝置(掃描器) 900來曝光基板且在抗蝕劑中量測CD (CD-ADI) 910。在蝕刻裝置920內蝕刻基板，且再次量測CD (CD-AEI) 930。接著對基板執行電壓對比度量衡940。將度量衡步驟910、930、940之結果饋入至處理器，該處理器執行運算微影步驟950，該運算微影步驟使CD-ADI度量衡910及/或CD-AEI度量衡930與電壓對比度量衡940相關。相關性可僅使CD-ADI度量衡910 (例如橢圓率剖面)或CD-AEI度量衡930 (例如橢圓率剖面)與電壓對比度量衡940相關。在一特定實施例中，此相關性可包含使CD-ADI度量衡910與CD-AEI度量衡930之間的差與電壓對比度量衡940相關。又更特定言之，CD-ADI度量衡910與CD-AEI度量衡930之間的差可包含在CD-ADI度量衡910及CD-AEI度量衡930期間所量測之通道孔之橢圓率改變的量度。步驟950可判定對微影裝置900之校正或調整以便控制(最小化)在ADI記憶體孔形成時如所成像(亦即在抗蝕劑中)之橢圓率。替代地或組合地，步驟950可判定對蝕刻裝置920之校正或調整以便控制用於記憶體孔形成之硬式光罩之橢圓率。在步驟950控制微影裝置900及蝕刻器920兩者的情況下，接著可實施用於使經蝕刻記憶體孔中之橢圓率最小化的共同最佳化。步驟950亦可包含若可用控制方法在蝕刻之後不能夠提供可接受的孔剖面，則在微影或硬式光罩蝕刻之後提供重工通知。 在一實施例中，提供一種預測經受一製造製程之一基板之一電特性的方法，該方法包含：基於跨越一基板之一參數之一具可辨識性特徵及針對一組經處理基板之量測之電特性之分析來判定該電特性對由該參數之該具可辨識性特徵所表示的一製程特性之一敏感度；基於該基板之度量衡資料來判定該參數之一實際具可辨識性特徵；及基於該敏感度及該實際具可辨識性特徵預測該基板之該電特性。 在一實施例中，該電特性係與在該基板之處理期間施加的在至少兩個層之間的一電阻、電感或電容相關聯。在一實施例中，該判定該電特性對該製程特性之該敏感度包含使用將該參數之一屬性映射至該電特性之一屬性之一函數。在一實施例中，該參數之該屬性為跨越一基板之該參數之一具可辨識性特徵。在一實施例中，該參數之該屬性為在一基板上之一部位處之該參數的一值及/或一不確定度。在一實施例中，該電特性之該屬性指示符合一預定規格。在一實施例中，在該製造製程期間基於新度量衡資料及/或經量測電特性資料而動態地經更新該函數。在一實施例中，該函數經組態為一機器學習應用程式。在一實施例中，該函數為一邏輯模型。在一實施例中，該參數係與選自以下各項中之一或多者相關聯：一基板之平面內變形、一基板之平面外變形、施加至一基板之一特徵之臨界尺寸、施加至一基板之一特徵之所接收劑量、指示特徵之間的一位置移位之疊對資料，及/或指示一基板上之至少兩個層之間的一電導率之低電壓對比量測。在一實施例中，該判定該電特性對該製程特性之該敏感度進一步包含判定該基板上之使該參數之一額外量測最具資訊性之一部位。在一實施例中，該判定該電特性對該製程特性之該敏感度進一步包含基於該經判定敏感度與一電壓對比量測之一比較來驗證該函數。在一實施例中，該基於度量衡資料判定該參數之該具可辨識性特徵進一步包含將該參數之該具可辨識性特徵分解成單獨成份。在一實施例中，該分解係基於一PCA方法。在一實施例中，該方法進一步包含基於該經判定電特性而判定與該製程相關聯之一良率。在一實施例中，該良率為電特性之一加權和。在一實施例中，該方法進一步包含基於該良率之一預期改變而判定對該製程之一校正，其中該良率之該改變係使用該製程特性之一預期改變、該電特性對該製程特性之該敏感度及基於該電特性對該良率之該判定予以判定。在一實施例中，該製程特性係由跨越一基板之複數個參數之複數個具可辨識性特徵表示，且該參數之複數個具可辨識性特徵係針對該基板基於該度量衡資料予以判定。在一實施例中，該判定該電特性對該製程特性之該敏感度包含使用將該複數個參數之該複數個具可辨識性特徵映射至該電特性之一函數。在一實施例中，該複數個參數係選自以下各項中之一或多者：對準參數、位階量測參數、疊對參數、在顯影之後之臨界尺寸參數及/或低電壓對比量測。在一實施例中，該函數為指示一個別參數之一個別具可辨識性特徵在該判定該電特性時之相對重要性的一柏拉圖圖表。 下文之經編號實施例清單中揭示本發明之另外實施例： 1.     一種用於預測經受一製程之一基板之一電特性的方法，該方法包含： 基於電度量衡資料及製程度量衡資料之分析來判定該電特性對一製程特性之一敏感度，該電度量衡資料包含自先前經處理基板之經量測之電特性，且該製程度量衡資料包含與自該等先前經處理基板量測之該製程特性有關的至少一個參數之量測； 獲得關於該基板之描述該至少一個參數之製程度量衡資料；及 基於該敏感度及該製程度量衡資料來預測該基板之該電特性。 2.     如實施例1之方法，其中該電特性係與在該基板之處理期間施加的在至少兩個層之間的一電阻、電感或電容相關聯。 3.     如任一前述實施例之方法，其中該判定該電特性對該製程特性之該敏感度包含使用將該製程度量衡資料之一屬性映射至該電度量衡資料之一屬性之一函數。 4.     如實施例3之方法，其中該製程度量衡資料之該屬性為在一基板上之一部位處的該參數之一值及/或一不確定度。 5.     如實施例3之方法，其中該製程度量衡資料之該屬性為跨越一基板之該參數之一具可辨識性特徵，該具可辨識性特徵描述跨越該基板或其部分之該參數之值。 6.     如實施例5之方法，其中該獲得製程度量衡資料包含基於度量衡資料判定該參數之一具可辨識性特徵。 7.     如實施例6之方法，其中該判定一具可辨識性特徵進一步包含將該參數之該具可辨識性特徵分解成單獨成份。 8.     如實施例7之方法，其中該分解係基於一PCA方法。 9.     如實施例6至8中任一項之方法，其中該參數包含複數個參數，且該製程特性係由描述跨越該基板或其部分之該複數個參數之複數個具可辨識性特徵表示，且該參數之複數個具可辨識性特徵係針對該基板基於該度量衡資料予以判定。 10. 如實施例9之方法，其中該判定該電特性對該製程特性之該敏感度包含使用將該複數個參數之該複數個具可辨識性特徵映射至該電特性之一函數。 11. 如實施例10之方法，其中該複數個參數係選自以下各項中之一或多者：對準參數、位階量測參數、疊對參數、在顯影之後之臨界尺寸參數及/或低電壓對比量測。 12. 如實施例5至11中任一項之方法，其中該函數為指示一個別參數之一個別具可辨識性特徵在該判定該電特性時之相對重要性的一柏拉圖圖表。 13. 如實施例3至12中任一項之方法，其中該電度量衡資料之該屬性指示符合一預定規格。 14. 如實施例3至13中任一項之方法，其中在該製程期間基於新製程度量衡資料及/或新電度量衡資料而動態地更新該函數。 15. 如實施例14之方法，其中該函數經組態為一機器學習應用程式。 16. 如實施例3至13中任一項之方法，其中該函數為一邏輯模型。 17. 如實施例3至16中任一項之方法，其中該判定該電特性對該製程特性之該敏感度進一步包含基於該經判定敏感度與一電壓對比量測之一比較來驗證該函數。 18. 如任一前述實施例之方法，其中該參數係與選自以下各項中之一或多者相關聯：一基板之平面內變形、一基板之平面外變形、施加至一基板之一特徵之臨界尺寸、施加至一基板之一特徵之所接收劑量、指示特徵之間的一位置移位之疊對資料，及/或指示一基板上之至少兩個層之間的一電導率之低電壓對比量測。 19. 如任一前述實施例之方法，其中該參數係與在一記憶體堆疊內之通道孔之形成時的橢圓率相關聯。 20. 如實施例19之方法，其中該參數為在該等通道孔曝光之後、在執行一蝕刻步驟之前與在執行該蝕刻步驟之後之間的橢圓率之一改變。 21. 如任一前述實施例之方法，其中已至少部分地使用電壓對比度量衡來獲得該電度量衡資料。 22. 如任一前述實施例之方法，其中已至少部分地使用電探測量測來獲得該電度量衡資料。 23. 如任一前述實施例之方法，其中比較該基板之該經預測電特性與另外製程度量衡資料以判定如藉由一度量衡器件量測之一標稱最佳參數值與改良或最佳化良率之一實際最佳參數值之間的一度量衡偏移。 24. 如實施例23之方法，其中該製程度量衡資料包含為了模型化參數值遍及一所關注範圍之影響而使用運算度量衡技術獲得的經模擬資料。 25. 如任一前述實施例之方法，其中該判定該電特性對該製程特性之該敏感度進一步包含判定該基板上之使該參數之一額外量測最具資訊性之一部位。 26. 如任一前述實施例之方法，其進一步包含基於該經判定電特性而判定與該製程相關聯之一良率。 27. 如實施例26之方法，其中該良率為電特性之一加權和。 28. 如實施例26或實施例27之方法，其進一步包含基於該良率之一預期改變而判定對該製程之一校正，其中該良率之該預期改變係使用該製程特性之一預期改變、該電特性對該製程特性之該敏感度及基於該電特性對該良率之該判定予以判定。 29. 如實施例28之方法，其中該校正經判定為使良率最大化。 30. 如實施例28或實施例29之方法，其中該校正最佳化該製程之一曝光步驟、該製程之一蝕刻步驟，或共同最佳化該製程之一曝光步驟及該製程之一蝕刻步驟。 31. 如實施例26至30中任一項之方法，其中比較該良率與另外製程度量衡資料以判定如藉由一度量衡器件量測之一標稱最佳參數值與改良或最佳化良率之一實際最佳參數值之間的一度量衡偏移。 32. 如實施例31之方法，其中該參數為疊對且該實際最佳參數為一非零值。 33. 如實施例31或實施例32之方法，其中該製程度量衡資料包含為了模型化參數值遍及一所關注範圍之影響而使用運算度量衡技術獲得的經模擬資料。 34. 一種判定用於涉及基板之微影處理之一製程的一控制參數之一值之方法，該方法包含： 獲得跨越一基板之該控制參數之值； 獲得跨越該基板之一良率參數之值； 使該良率參數之該等值與該控制參數之該等值相關以獲得使控制參數值與預期良率參數值有關的一模型；及 基於該模型及與該製程相關聯之該控制參數之一預期範圍來判定該控制參數。 35. 如實施例34之方法，其中該判定該控制參數包含判定如藉由一度量衡器件量測之一標稱最佳控制參數值與改良或最佳化良率之一實際最佳控制參數值之間的一度量衡偏移。 36. 如實施例34或實施例35之方法，其進一步包含藉由將該控制參數驅動至一最佳控制參數值而針對後續基板控制該製程。 37. 如實施例35或實施例36之方法，其中該控制參數為疊對且一實際最佳控制參數值為一非零值。 38. 一種包含用於一處理器系統之指令之電腦程式，該等指令致使該處理器系統執行如任一前述實施例之方法。 39. 一種處理器系統及相關聯程式儲存器，該程式儲存器包含用於該處理器系統之指令，該等指令致使該處理器系統執行如實施例1至37中任一項之方法。 40. 一種微影裝置及/或度量衡裝置，其包含如實施例39之處理器系統及相關聯程式儲存器。 儘管可在本文中特定地參考在IC製造中微影裝置之使用，但應理解，本文所描述之微影裝置可具有其他應用。可能之其他應用包括製造整合式光學系統、用於磁域記憶體之導引及偵測圖案、平板顯示器、液晶顯示器(LCD)、薄膜磁頭等。 儘管可在本文中特定地參考在微影裝置之內容背景中之本發明之實施例，但本發明之實施例可用於其他裝置中。本發明之實施例可形成圖案化器件檢測裝置、度量衡裝置或量測或處理諸如晶圓(或其他基板)或光罩(或其他圖案化器件)之物件之任何裝置的部件。此等裝置通常可被稱作微影工具。此微影工具可使用真空條件或環境(非真空)條件。 儘管上文可特定地參考在光學微影之內容背景中對本發明之實施例之使用，但應瞭解，本發明可用於其他應用(例如壓印微影)中，且在內容背景允許之情況下不限於光學微影。 如本文中所使用之術語「最佳化」係指或意謂調整微影裝置、圖案化製程等使得微影或圖案化處理之結果及/或製程具有較理想特性，諸如設計佈局在基板上之較高投影準確度、較大製程窗等。因此，如本文中所使用之術語「最佳化(optimizing/optimization)」係指或意謂識別用於一或多個變數之一或多個值的製程，該一或多個值相比於用於彼等一或多個變數之一或多個值之初始集合提供在至少一個相關度量方面的改良，例如局部最佳。應相應地解釋「最佳」及其他相關術語。在一實施例中，可反覆地應用最佳化步驟，以提供一或多個度量之進一步改良。 雖然上文已描述本發明之特定實施例，但應瞭解，可以與所描述之方式不同的其他方式來實踐本發明。舉例而言，本發明可採取以下形式：電腦程式，其含有描述如上文所揭示之方法的機器可讀指令之一或多個序列；或資料儲存媒體(例如半導體記憶體、磁碟或光碟)，其中儲存有此電腦程式。 在方塊圖中，所說明之組件被描繪為離散功能區塊，但實施例不限於本文中所描述之功能性如所說明來組織之系統。由組件中之每一者提供之功能性可由軟體或硬體模組提供，該等模組以與目前所描繪之方式不同之方式組織，例如，可摻和、結合、複寫、解散、分配(例如，在資料中心內或按地區)，或另外以不同方式組織此軟體或硬體。本文中所描述之功能性可由執行儲存於有形的、非暫時性機器可讀媒體上之程式碼之一或多個電腦之一或多個處理器提供。在一些狀況下，第三方內容遞送網路可主控經由網路傳達之資訊中的一些或全部，在此狀況下，在據稱供應或以另外方式提供資訊(例如內容)之情況下，可藉由發送指令以自內容遞送網路擷取彼資訊提供該資訊。 除非另外特定陳述，否則如自論述顯而易見，應瞭解，貫穿本說明書，利用諸如「處理」、「運算(computing)」、計算(calculating)」、「判定」或其類似者之術語的論述係指諸如專用電腦或相似專用電子處理/運算器件之特定裝置的動作或製程。 讀者應瞭解，本申請案描述若干發明。申請人已將此等發明分組成單一文件，而非將彼等發明分離成多個單獨的專利申請案，此係因為該等發明之相關主題在應用製程中有助於經濟發展。但不應合併此等發明之相異優點及態樣。在一些狀況下，實施例解決本文中所提及之所有缺陷，但應理解，該等發明係獨立地有用，且一些實施例僅解決此等問題之子集或提供其他未提及之益處，該等益處對於檢閱本發明之熟習此項技術者將顯而易見。歸因於成本約束，目前可不主張本文中所揭示之一些發明，且可在稍後申請案(諸如接續申請案或藉由修正本技術方案)中主張該等發明。相似地，歸因於空間約束，本發明文件之[發明摘要]及[發明內容]章節皆不應被視為含有所有此等發明之全面清單或此等發明之所有態樣。 應理解，描述及圖式並不意欲將本發明限於所揭示之特定形式，而正相反，本發明意欲涵蓋屬於如由所附申請專利範圍所界定之本發明之精神及範疇的所有修改、等效者及替代方案。 鑒於本說明書，本發明之各種態樣之修改及替代實施例將對於熟習此項技術者而言顯而易見。因此，本說明書及圖式應被理解為僅為說明性的且係出於教示熟習此項技術者進行本發明之一般方式之目的。應理解，本文中所展示及描述之本發明之形式應被視為實施例之實例。元件及材料可替代本文中所說明及描述之元件及材料，部分及製程可被反轉或被省略，可獨立利用某些特徵，且可組合實施例或實施例之特徵，此皆如對熟習此項技術者在獲得本發明之本說明書之益處之後將顯而易見的。可在不脫離如在以下申請專利範圍中所描述之本發明之精神及範疇的情況下對本文中所描述之元件作出改變。本文中所使用之標題係僅出於組織之目的，且不意欲用以限制本說明書之範疇。 如貫穿本申請案所使用，詞語「可」係在許可之意義(亦即，意謂有可能)而非強制性之意義(亦即，意謂必須)下予以使用。詞語「包括(include/including/includes)」及其類似者意謂包括但不限於。如貫穿本申請案所使用，單數形式「a/an/the」包括複數個參照物，除非內容另有明確地指示。因此，舉例而言，對「元件(an element/a element)」之參考包括兩個或多於兩個元件之組合，儘管會針對一或多個元件使用其他術語及片語，諸如「一或多個」。除非另有指示，否則術語「或」係非獨占式的，亦即，涵蓋「及」與「或」兩者。描述條件關係之術語，例如「回應於X，而Y」、「在X後，即Y」、「若X，則Y」、「當X時，Y」及其類似者涵蓋因果關係，其中前提為必要的因果條件，前提為充分的因果條件，或前提為結果的貢獻因果條件，例如，「在條件Y獲得後，即出現狀態X」對於「僅在Y後，才出現X」及「在Y及Z後，即出現X」為通用的。此等條件關係不限於即刻遵循前提而獲得之結果，此係由於可延遲一些結果，且在條件陳述中，前提連接至其結果，例如，前提係與出現結果之可能性相關。除非另有指示，否則複數個特質或功能經映射至複數個物件(例如，執行步驟A、B、C及D之一或多個處理器)之陳述涵蓋所有此等特質或功能經映射至所有此等物件及特質或功能之子集經映射至特質或功能之子集兩者(例如，所有處理器各自執行步驟A至D，及其中處理器1執行步驟A，處理器2執行步驟B及步驟C之一部分，且處理器3執行步驟C之一部分及步驟D之狀況)。另外，除非另有指示，否則一個值或動作係「基於」另一條件或值之陳述涵蓋條件或值為單獨因子之情況及條件或值為複數個因子當中之一個因子之情況兩者。除非另有指示，否則某集合之「每一」例項具有某種屬性之陳述不應被解讀為排除較大集合之一些另外相同或相似成員並不具有該屬性之狀況，亦即，各自未必意謂每個都。 在某些美國專利、美國專利申請案或其他材料(例如論文)已以引用方式併入之範圍內，此等美國專利、美國專利申請案及其他材料之文字僅在此材料與本文中所闡述之陳述及圖式之間不存在衝突之範圍內併入。在存在此類衝突之情況下，在此類以引用方式併入的美國專利、美國專利申請案及其他材料中之任何此類衝突文字並不特定地以引用方式併入本文中。 雖然上文已描述本發明之特定實施例，但應瞭解，可以與所描述之方式不同之其他方式來實踐本發明。以上描述意欲為說明性，而非限制性的。因此，對於熟習此項技術者將顯而易見，可在不脫離下文所闡明之申請專利範圍之範疇的情況下對所描述之本發明進行修改。
500:製程具可辨識性特徵 505:陰影區 510:電探測資料 515:陰影圓圈 520:資料分析步驟 700:實體設計資料及/或運算微影資料 705:微影裝置度量衡資料 710:其他處理裝置度量衡/廠房度量衡資料 715:基板內容脈絡資訊/內容脈絡資料/度量衡資料 720:具可辨識性特徵庫 725:微影裝置控制 730:良率模型 735:敏感度及特徵提取資料函數 740:電探測/良率資料/電量測資料 745:根本原因估計函數/根本原因診斷函數 750:觀測模型/觀測模組 800:良率資料 810:顯影後檢測(ADI)疊對度量衡資料 820:位階量測資料 830:密集疊對資料 840:非零偏移模型校準器 850:輸出 900:微影裝置 910:度量衡步驟/臨界尺寸-顯影後檢測(CD-ADI)度量衡 920:蝕刻裝置 930:度量衡步驟/CD-AEI度量衡 940:電壓對比度量衡/度量衡步驟 950:運算微影步驟 B:輻射光束 BC:A:頻格碼 BC:B:頻格碼 BC:C:頻格碼 BD:光束遞送系統 BK:烘烤板 C:目標部分 CH:冷卻板 CL:電腦系統 DE:顯影器 IF:位置感測器 IL:照明系統/照明器 I/O1:輸入/輸出埠 I/O2:輸入/輸出埠 LA:微影裝置 LACU:微影控制單元 LB:裝載匣 LC:微影製造單元 M1:圖案化器件對準標記 M2:圖案化器件對準標記 MA:圖案化器件/光罩(圖1)/焦點參數(圖6) MT:度量衡工具/度量衡裝置 P1:基板對準標記 P2:基板對準標記 PM:第一定位器 PS:投影系統 PW:第二定位器 R:基板位置 RO:基板處置器或機器人 SC:旋塗器 SCS:監督控制系統 SC1:第一標度 SC2:第二標度 SC3:第三標度 SO:輻射源 TCU:塗佈顯影系統控制單元 W:基板 WT:基板台 Y:良率 YL:良率損失
現在將參考隨附示意性圖式而僅作為實例來描述實施例，在該等圖式中： 圖1描繪微影裝置之示意性綜述； 圖2描繪微影製造單元之示意性綜述； 圖3描繪整體微影之示意性表示，其表示用以最佳化器件製造之三種關鍵技術之間的合作； 圖4描繪跨越基板之各種頻格碼之具可辨識性特徵，及預期良率損失(關於頻格碼)相對於基板徑向位置之相關聯曲線圖； 圖5為經量測製程特性與電探測資料之間的關係之判定的示意性說明； 圖6為例示性良率模型，其包含y軸上之良率Y相對於x軸上之製程特性(例如焦點參數) MA的標繪圖(實線)； 圖7為根據本發明之一實施例之方法的流程圖； 圖8為根據本發明之一實施例之方法的流程圖；及 圖9為根據本發明之一實施例之方法的流程圖。
700:實體設計資料及/或運算微影資料
705:微影裝置度量衡資料
710:其他處理裝置度量衡/廠房度量衡資料
715:基板內容脈絡資訊/內容脈絡資料/度量衡資料
720:具可辨識性特徵庫
725:微影裝置控制
730:良率模型
735:敏感度及特徵提取資料函數
740:電探測/良率資料/電量測資料
745:根本原因估計函數/根本原因診斷函數
750:觀測模型/觀測模組

Claims (11)

  1. 一種用於預測經受一製程之一基板之一電特性的方法，該方法包含： 獲得一機器學習演算法(machine learning algorithm)，該機器學習演算法經訓練以針對包含自先前經處理基板之一經量測之電特性的一電度量衡資料及包含與自該等先前經處理基板量測之一製程特性有關的至少一個參數之量測的一製程度量衡資料； 獲得關於該基板之包含該至少一個參數之製程度量衡資料；及 輸入所獲得之該製程度量衡資料至該機器學習演算法以預測該基板之該電特性。
  2. 如請求項1之方法，其中所獲得之該製程度量衡資料包含在該基板上之複數個部位處之該參數的一值及/或一不確定度。
  3. 如請求項1之方法，其進一步包含基於新製程度量衡資料及/或新電度量衡資料而動態地更新該機器學習演算法。
  4. 如請求項1之方法，其中該機器學習演算法包含一邏輯模型。
  5. 如請求項1之方法，其中該機器學習演算法係基於加強(reinforcement)學習之一方法。
  6. 如請求項1之方法，其中已至少部分地使用電壓對比度量衡或已至少部分地使用電探測量測來獲得該電度量衡資料。
  7. 如請求項6之方法，其中該製程度量衡資料包含經模擬資料。
  8. 一種判定用於涉及基板之微影處理之一製程的一控制參數之一值之方法，該方法包含： 獲得跨越一基板之該控制參數之值； 獲得跨越該基板之一良率參數之值； 使該良率參數之該等值與該控制參數之該等值相關以獲得使控制參數值與預期良率參數值有關的一模型；及 基於該模型及與該製程相關聯之該控制參數之一預期範圍來判定該控制參數，其中該判定該控制參數包含判定如藉由一度量衡器件量測之一標稱最佳控制參數值與改良或最佳化良率之一實際最佳控制參數值之間的一度量衡偏移。
  9. 如請求項8之方法，其中該控制參數為疊對且一實際最佳控制參數值為一非零值。
  10. 一種包含用於一處理器系統之指令之電腦程式，該等指令致使該處理器系統執行如請求項1之方法。
  11. 一種處理器系統及相關聯程式儲存器，該程式儲存器包含用於該處理器系統之指令，該等指令致使該處理器系統執行如請求項1之方法。
TW108148336A 2017-05-05 2018-04-27 用以預測器件製造製程之良率的方法 TWI800704B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762502281P 2017-05-05 2017-05-05
US62/502,281 2017-05-05
US201862645345P 2018-03-20 2018-03-20
US62/645,345 2018-03-20

Publications (2)

Publication Number Publication Date
TW202014809A true TW202014809A (zh) 2020-04-16
TWI800704B TWI800704B (zh) 2023-05-01

Family

ID=61899247

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107114374A TWI683189B (zh) 2017-05-05 2018-04-27 用以預測器件製造製程之良率的方法
TW108148336A TWI800704B (zh) 2017-05-05 2018-04-27 用以預測器件製造製程之良率的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107114374A TWI683189B (zh) 2017-05-05 2018-04-27 用以預測器件製造製程之良率的方法

Country Status (5)

Country Link
US (2) US11086229B2 (zh)
KR (2) KR102411813B1 (zh)
CN (2) CN115220311A (zh)
TW (2) TWI683189B (zh)
WO (1) WO2018202361A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3396458A1 (en) * 2017-04-28 2018-10-31 ASML Netherlands B.V. Method and apparatus for optimization of lithographic process
WO2020108862A1 (en) 2018-11-26 2020-06-04 Asml Netherlands B.V. Method for determining root causes of events of a semiconductor manufacturing process and for monitoring a semiconductor manufacturing process
KR102649158B1 (ko) * 2018-12-03 2024-03-20 에이에스엠엘 네델란즈 비.브이. 반도체 제조 공정의 수율을 예측하는 방법
EP3891559A1 (en) 2018-12-07 2021-10-13 ASML Netherlands B.V. Method for determining root cause affecting yield in a semiconductor manufacturing process
US11157661B2 (en) * 2018-12-19 2021-10-26 Applied Materials, Inc. Process development visualization tool
US20220091514A1 (en) * 2019-01-29 2022-03-24 Asml Netherlands B.V. Methods and apparatus for controlling a lithographic process
CN113366390B (zh) * 2019-01-29 2024-02-20 Asml荷兰有限公司 半导体制造过程中的决定方法
WO2020167331A1 (en) * 2019-02-15 2020-08-20 Kla-Tencor Corporation Misregistration measurements using combined optical and electron beam technology
EP3767392A1 (en) 2019-07-17 2021-01-20 ASML Netherlands B.V. Method and apparatus for determining feature contribution to performance
CN114174927A (zh) * 2019-07-04 2022-03-11 Asml荷兰有限公司 光刻工艺及关联设备的子场控制
EP3767391A1 (en) * 2019-07-17 2021-01-20 ASML Netherlands B.V. Sub-field control of a lithographic process and associated apparatus
US20220351075A1 (en) 2019-07-04 2022-11-03 Asml Netherlands B.V. Method and apparatus for determining feature contribution to performance
KR20220053029A (ko) * 2019-09-05 2022-04-28 에이에스엠엘 네델란즈 비.브이. 현상 후 이미지에 기초하여 패턴의 결함이 있음을 결정하는 방법
TWI736999B (zh) * 2019-10-07 2021-08-21 財團法人資訊工業策進會 資料分析裝置、資料分析方法以及與其相關的品質提升系統
WO2021165419A1 (en) * 2020-02-21 2021-08-26 Asml Netherlands B.V. Method for calibrating simulation process based on defect-based process window
KR20220149714A (ko) * 2020-03-03 2022-11-08 피디에프 솔루션즈, 인코포레이티드 조기 수명 장애에 취약한 다이 예측
WO2021197717A1 (en) 2020-04-02 2021-10-07 Asml Netherlands B.V. Method and apparatus for predicting a process metric associated with a process
EP3901700A1 (en) 2020-04-20 2021-10-27 ASML Netherlands B.V. Method and apparatus for predicting a process metric associated with a process
CN115427894A (zh) * 2020-04-20 2022-12-02 Asml荷兰有限公司 插补器模型的配置
EP3913435A1 (en) * 2020-05-19 2021-11-24 ASML Netherlands B.V. Configuration of an imputer model
CN111678928B (zh) * 2020-06-09 2021-03-30 长江存储科技有限责任公司 半导体结构的分析方法及分析装置
US20220066410A1 (en) * 2020-08-28 2022-03-03 Pdf Solutions, Inc. Sequenced Approach For Determining Wafer Path Quality
CN112270157A (zh) * 2020-11-09 2021-01-26 全芯智造技术有限公司 用于将设计与工艺协同优化的方法和设备以及存储介质
US20220210525A1 (en) * 2020-12-24 2022-06-30 Applied Materials Israel Ltd. Prediction of electrical properties of a semiconductor specimen
EP4050328A1 (en) 2021-02-25 2022-08-31 ASML Netherlands B.V. Method to predict metrology offset of a semiconductor manufacturing process
CN113433907B (zh) * 2021-06-24 2022-05-10 中国航空综合技术研究所 基于可靠性关键特性的航空机电产品设计可靠性控制方法
EP4120019A1 (en) * 2021-07-12 2023-01-18 ASML Netherlands B.V. Method of determining a correction for at least one control parameter in a semiconductor manufacturing process

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
EP0527166B1 (de) 1990-05-02 1995-06-14 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Belichtungsvorrichtung
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
US5866437A (en) * 1997-12-05 1999-02-02 Advanced Micro Devices, Inc. Dynamic process window control using simulated wet data from current and previous layer data
AU2747999A (en) 1998-03-26 1999-10-18 Nikon Corporation Projection exposure method and system
US6028994A (en) * 1998-05-06 2000-02-22 Advanced Micro Devices Method for predicting performance of microelectronic device based on electrical parameter test data using computer model
JP4312910B2 (ja) * 1999-12-02 2009-08-12 株式会社日立製作所 レビューｓｅｍ
US6622059B1 (en) * 2000-04-13 2003-09-16 Advanced Micro Devices, Inc. Automated process monitoring and analysis system for semiconductor processing
KR20030026735A (ko) 2001-09-28 2003-04-03 엘지.필립스 엘시디 주식회사 필름 전사법에 의한 액정표시장치용 컬러필터 기판 및그의 제조방법
US8185230B2 (en) * 2002-08-22 2012-05-22 Advanced Micro Devices, Inc. Method and apparatus for predicting device electrical parameters during fabrication
SG135052A1 (en) 2002-11-12 2007-09-28 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
US7274429B2 (en) * 2003-12-10 2007-09-25 Asml Netherlands B.V. Integrated lithographic fabrication cluster
US8799830B2 (en) 2004-05-07 2014-08-05 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
KR100610010B1 (ko) 2004-07-20 2006-08-08 삼성전자주식회사 반도체 식각 장치
US7443486B2 (en) * 2005-02-25 2008-10-28 Asml Netherlands B.V. Method for predicting a critical dimension of a feature imaged by a lithographic apparatus
US7239371B2 (en) 2005-10-18 2007-07-03 International Business Machines Corporation Density-aware dynamic leveling in scanning exposure systems
US8146024B2 (en) * 2006-12-18 2012-03-27 Cadence Design Systems, Inc. Method and system for process optimization
US20080319568A1 (en) * 2007-06-22 2008-12-25 International Business Machines Corporation Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data
NL1036351A1 (nl) 2007-12-31 2009-07-01 Asml Netherlands Bv Alignment system and alignment marks for use therewith cross-reference to related applications.
US8001494B2 (en) 2008-10-13 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Table-based DFM for accurate post-layout analysis
WO2011081645A2 (en) 2009-12-15 2011-07-07 Lam Research Corporation Adjusting substrate temperature to improve cd uniformity
US9177219B2 (en) 2010-07-09 2015-11-03 Asml Netherlands B.V. Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product
NL2009853A (en) 2011-12-23 2013-06-26 Asml Netherlands Bv Methods and apparatus for measuring a property of a substrate.
NL2013249A (en) 2013-08-20 2015-02-23 Asml Netherlands Bv Lithography system and a machine learning controller for such a lithography system.
US9910430B2 (en) * 2013-08-23 2018-03-06 Applied Materials, Inc. K-nearest neighbor-based method and system to provide multi-variate analysis on tool process data
US9412673B2 (en) * 2013-08-23 2016-08-09 Kla-Tencor Corporation Multi-model metrology
NL2013417A (en) 2013-10-02 2015-04-07 Asml Netherlands Bv Methods & apparatus for obtaining diagnostic information relating to an industrial process.
KR101924487B1 (ko) * 2013-12-17 2018-12-03 에이에스엠엘 네델란즈 비.브이. 수율 추산 및 제어
CN105874388B (zh) 2013-12-30 2019-03-15 Asml荷兰有限公司 用于量测目标的设计的方法和设备
NL2013677A (en) 2014-01-24 2015-07-29 Asml Netherlands Bv Method of determining a measurement subset of metrology points on a substrate, associated apparatus and computer program.
US20160148850A1 (en) 2014-11-25 2016-05-26 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
WO2017060080A1 (en) 2015-10-08 2017-04-13 Asml Netherlands B.V. Methods & apparatus for controlling an industrial process
US11036146B2 (en) 2015-10-19 2021-06-15 Asml Netherlands B. V. Method and apparatus to reduce effects of nonlinear behavior
KR102148280B1 (ko) 2016-02-18 2020-08-27 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치, 디바이스 제조 방법 및 연관된 데이터 처리 장치 및 컴퓨터 프로그램 제품
JP6964591B2 (ja) 2016-02-22 2021-11-10 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジデータへの寄与の分離
WO2017144343A1 (en) 2016-02-23 2017-08-31 Asml Netherlands B.V. Method of controlling a patterning process, lithographic apparatus, metrology apparatus lithographic cell and associated computer program
EP3309617A1 (en) 2016-10-14 2018-04-18 ASML Netherlands B.V. Selecting a set of locations associated with a measurement or feature on a substrate
EP3312693A1 (en) 2016-10-21 2018-04-25 ASML Netherlands B.V. Methods & apparatus for controlling an industrial process
EP3312672A1 (en) 2016-10-21 2018-04-25 ASML Netherlands B.V. Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus
KR102224672B1 (ko) 2016-10-26 2021-03-08 에이에스엠엘 네델란즈 비.브이. 리소그래피 프로세스의 최적화 방법
WO2019035854A1 (en) * 2017-08-16 2019-02-21 Kla-Tencor Corporation MACHINE LEARNING IN RELATION TO METROLOGY MEASUREMENTS

Also Published As

Publication number Publication date
US11086229B2 (en) 2021-08-10
US20200103761A1 (en) 2020-04-02
KR20190139967A (ko) 2019-12-18
KR102411813B1 (ko) 2022-06-22
US20210325788A1 (en) 2021-10-21
CN110622069A (zh) 2019-12-27
US11714357B2 (en) 2023-08-01
KR20210110896A (ko) 2021-09-09
CN110622069B (zh) 2022-08-09
CN115220311A (zh) 2022-10-21
KR102296942B1 (ko) 2021-09-01
TWI800704B (zh) 2023-05-01
TWI683189B (zh) 2020-01-21
TW201843533A (zh) 2018-12-16
WO2018202361A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
TWI683189B (zh) 用以預測器件製造製程之良率的方法
TWI721645B (zh) 預測半導體製程良率之方法
TWI726483B (zh) 用於判定一半導體製造程序事件之根本原因之方法、電腦程式、及非暫時性電腦程式載體
KR102585099B1 (ko) 측정 방법 및 장치
KR102280532B1 (ko) 패턴 충실도 제어를 위한 방법 및 장치
TWI746019B (zh) 用於判定特徵對效能的貢獻的方法及設備
TWI775350B (zh) 在半導體製造程序中用於判定對於一組基板之檢測策略之方法
EP3913435A1 (en) Configuration of an imputer model
TWI803186B (zh) 預測半導體製程之度量衡偏移之方法及電腦程式
TWI791321B (zh) 用於組態採樣架構產生模型之方法及電腦程式
EP3910417A1 (en) Method for determining an inspection strategy for a group of substrates in a semiconductor manufacturing process