TW202002028A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW202002028A
TW202002028A TW107142236A TW107142236A TW202002028A TW 202002028 A TW202002028 A TW 202002028A TW 107142236 A TW107142236 A TW 107142236A TW 107142236 A TW107142236 A TW 107142236A TW 202002028 A TW202002028 A TW 202002028A
Authority
TW
Taiwan
Prior art keywords
gate spacer
gate
spacer
layer
region
Prior art date
Application number
TW107142236A
Other languages
English (en)
Inventor
葉昕豪
黃靖宇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202002028A publication Critical patent/TW202002028A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明實施例揭露用於在半導體裝置中形成氣體間隔物的方法及包括氣體間隔物的半導體裝置。在一實施例中，此方法可包括於基底上形成閘極堆疊，於閘極堆疊的多個側壁上沉積第一閘極間隔物，於閘極堆疊的相對側上磊晶成長多個源極/汲極區，於第一閘極間隔物上沉積第二閘極間隔物，以於第二閘極間隔物下形成氣體間隔物。氣體間隔物可橫向地設置於源極/汲極區及閘極堆疊之間。

Description

半導體裝置的形成方法
本發明實施例是關於半導體積體電路的製造方法，特別是有關於半導體裝置及半導體裝置的形成方法。
半導體裝置用於各種電子應用，例如個人電腦、手機、數位相機及其他電子設備。通常藉由於半導體基底上依序沉積材料之絕緣或介電層、導電層及半導體層以及使用微影(lithography)圖案化各種材料層，以於其上形成電路組件及元件來製造半導體裝置。
半導體工業藉由不斷減小最小部件尺寸以持續改善各種電子組件(例如，電晶體、二極體、電阻器及電容等)的積體密度(integration density)，這允許更多組件整併到給定區域中。然而，隨著最小部件尺寸的減小，出現了應該解決的額外問題。
本發明的一些實施例提供半導體裝置的形成方法，此方法包括於基底上形成閘極堆疊；於閘極堆疊的多個側壁上沉積第一閘極間隔物；於閘極堆疊的相對側上磊晶成長多個源極/汲極區；於第一閘極間隔物上沉積第二閘極間隔物， 以於第二閘極間隔物下形成氣體間隔物，氣體間隔物橫向地設置於源極/汲極區及閘極堆疊之間。
本發明的一些實施例提供半導體裝置的形成方法，此方法包括於半導體基底上形成閘極堆疊；於閘極堆疊的多個側壁上形成第一閘極間隔物；於第一閘極間隔物上形成虛設閘極間隔物；於與虛設閘極間隔物相鄰的閘極堆疊的相對側上形成多個磊晶源極/汲極區；蝕刻虛設閘極間隔物以於磊晶源極/汲極區及閘極堆疊之間形成凹陷；於凹陷上形成第二閘極間隔物，其中第二閘極間隔物的形成於凹陷內形成氣體間隔物。
本發明的一些實施例提供半導體裝置，此裝置於半導體基底上的閘極堆疊；設置於閘極堆疊的多個側壁上的第一閘極間隔物；設置於第一閘極間隔物的多個側壁上的第二閘極間隔物；於半導體基底中的磊晶源極/汲極區；以及設置於第二閘極間隔物下的氣體間隔物。
50‧‧‧基底
50A、50B‧‧‧區域
51‧‧‧分隔符號
52‧‧‧鰭片
54‧‧‧絕緣材料
56‧‧‧淺溝槽隔離區域
58‧‧‧鰭片
60‧‧‧虛設介電層
62‧‧‧虛設閘極層
64‧‧‧遮罩層
72‧‧‧虛設閘極電極
74‧‧‧遮罩
76‧‧‧第一閘極間隔物
78‧‧‧虛設閘極間隔物
79‧‧‧角部
80‧‧‧第二閘極間隔物
81、90‧‧‧凹陷
82‧‧‧源極/汲極區
84‧‧‧氣體間隔物
86‧‧‧接觸蝕刻停止層
88、108‧‧‧層間介電質
92‧‧‧閘極介電層
94‧‧‧閘極電極
110、112‧‧‧接觸物
A-A、B-B、C-C‧‧‧剖面
W1、W2、W3‧‧‧寬度
H1‧‧‧高度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。
第1圖繪示根據一些實施例之三維視圖中的鰭式場效電晶體(FinFET)的範例。
第2、3、4、5、6、7、8A、8B、8C、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、 13B、13C、14A、14B、14C、15A、15B、16A、16B、17A、17B、18A、18B、19A、19B圖是根據一些實施例之製造鰭式場效電晶體的中間階段的剖面圖。
以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一部件形成於第二部件上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。
再者，此處可能使用空間上的相關用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他類似的用語可用於此，以便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上的相關用語除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉至其他方位時(旋轉90度或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
第1圖繪示根據一些實施例的三維視圖中的鰭式場效電晶體的範例以供參考。鰭式場效電晶體包括在基底50 (例如，半導體基底)上的鰭片58。在基底50內設置隔離區域56，且鰭片58在相鄰的隔離區域56之上和之間突出。雖然隔離區域56被描述/繪示為與基底50分離，但是如本文所使用的術語“基底”，其可以用於代表半導體基底或包括隔離區域的半導體基底。閘極介電層92沿著鰭片58的側壁且在鰭片58的頂表面上，並且閘極電極94在閘極介電層92上。在鰭片58的相對於閘極介電層92及閘極電極94的相對側內設置源極/汲極區82。圖1進一步繪示在後面的圖式中使用的參考剖面。剖面A-A沿著閘極電極94的縱軸並且在一個方向上，舉例而言，垂直於鰭式場效電晶體的源極/汲極區82之間的電流流動之方向。剖面B-B垂直於剖面A-A且沿著鰭片58的縱軸並且例如在鰭式場效電晶體的源極/汲極區82之間的電流流動之方向上。剖面C-C平行於剖面A-A並延伸通過鰭式場效電晶體的源極/汲極區82中的一個。為清楚起見，後續附圖參考這些參考剖面。
在使用後閘極製程(gate-last process)形成的鰭式場效電晶體的背景下討論本文討論的一些實施例。在其他實施例中，可使用前閘極製程(gate-first process)。且，一些實施例考慮在平面裝置中使用的觀點，例如平面式場效電晶體(planar FETs)。
第2圖至第19B圖是根據一些實施例之製造鰭式場效電晶體的中間階段的剖面圖。第2圖至第7圖繪示第1圖中所示的參考剖面A-A(除了多個鰭片/鰭式場效電晶體之外)。在第8A圖至第19B圖中，以“A”標記結尾的圖繪示沿著第1 圖中所示的參考剖面A-A，以“B”標記結尾的圖繪示沿著第1圖中所示的參考剖面B-B，且以“C”標記結尾的圖繪示沿著第1圖中所示的參考剖面C-C。
在第2圖中，提供基底50。基底50可以是半導體基底，例如塊狀半導體(bulk semiconductor)基底、絕緣體上的半導體(semiconductor-on-insulator，SOI)基底或類似基底，其可以是摻雜(例如，用p型或n型摻雜物)或非摻雜。基底可為晶圓，例如矽晶圓。一般而言，絕緣體上的半導體(semiconductor-on-insulator，SOI)基底是形成在絕緣層上的半導體材料的膜層。舉例而言，絕緣層可以是埋入式氧化物(BOX)層、氧化矽層或類似物。在基底上提供絕緣層，上述基底通常是矽或玻璃基底。也可以使用其他基底，例如多層或梯度(gradient)基底。在一些實施例中，基底50的半導體材料可包括矽、鍺；化合物半導體(包括碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide))；合金半導體(包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)；或上述之組合。
基底50具有區域50A和區域50B。區域50A可以用於形成n型裝置，例如NMOS電晶體(例如n型鰭式場效電晶體(n-typ e FinFET))。區域50B可以用於形成p型裝置，例如PMOS電晶體(例如p型鰭式場效電晶體(p-type FinFET))。區域50A可以與區域50B物理性地分離(如分隔 符號(divider)51所示)，且可以在區域50A及區域50B之間設置任何數量的裝置部件(例如，其他主動裝置(active devices)、摻雜區域及隔離結構等)。在一些實施例中，區域50A及區域50B都用於形成相同類型的裝置，例如用於n型裝置或p型裝置的兩個區域。
在第3圖中，在基底50內形成鰭片52。鰭片52是半導體條(semiconductor strip)。在一些實施例中，可藉由蝕刻基底50內的溝槽(trench)以在基底50內形成鰭片52。蝕刻可以是任何合適的蝕刻製程中的一種或多種，例如反應性離子蝕刻(reactive ion etch，RIE)，中性束蝕刻(neutral beam etch，NBE)、類似之蝕刻法或上述之組合。蝕刻可以是非等向性的(anisotropic)。請注意，儘管鰭片52繪示為具有線性邊緣，但是鰭片52可以是圓形的(rounded)或具有任何其他合適的形狀。
在第4圖中，在基底50上及相鄰的鰭片52之間形成絕緣材料54。絕緣材料54可以是例如氧化矽的氧化物、氮化物、類似材料或前述之組合，且可以藉由高密度電漿化學氣相沉積(high density plasma chemical vapor deposition，HDP-CVD)、可流動式化學氣相沉積(FCVD)(例如在遙控電漿系統中將CVD為主的材料沉積且接著進行沉積後硬化，以使其轉變為其他材料，例如氧化物)、類似製程或前述之組合。可以使用任何適當的製程形成其他絕緣材料。如圖所示的實施例中，絕緣材料54是由可流動式化學氣相沉積(FCVD)製程形成的氧化矽。一旦形成絕緣材料就可進行退 火製程。在一實施例中，絕緣材料54形成為使得多餘的絕緣材料覆蓋鰭片52。
在第5圖中，對絕緣材料54施以平坦化製程(planarization process)。在一些實施例中，平坦化製程包括化學機械研磨(chemical mechanical polish，CMP)、回蝕刻製程(etch-back process)、前述之組合或類似的製程。平坦化製程暴露出鰭片52。在平坦化製程完成之後，鰭片52和絕緣材料54的頂表面是齊平的。
在第6圖中，凹陷化絕緣材料54以形成淺溝槽隔離(shallow trench isolation，STI)區域56。凹陷化絕緣材料54，使得區域50A中及區域50B中的鰭片58從相鄰的淺溝槽隔離區域56之間突出。更進一步地，淺溝槽隔離區域56的頂表面可以具有平坦表面(如圖所示)、凸表面，凹表面(例如凹陷(dishing))或前述之組合。藉由適當的蝕刻製程可使得淺溝槽隔離區域56的頂面形成為平坦、凸出及/或凹入。可以使用適當的蝕刻製程凹陷化淺溝槽隔離區域56，例如對絕緣材料54的材料有選擇性的蝕刻製程。舉例而言，可使用採用CERTAS®蝕刻或應用材料(Applied Materials)SICONI工具或稀釋氫氟(dilute hydrofliuric，dHf)酸的化學氧化物移除(chemical oxide removal)。
本發明所屬技術領域中具有通常知識者應可輕易地理解，關於第2圖至第6圖描述的製程僅是如何形成鰭片58的一個範例。在一些實施例中，在基底50的頂表面上可形成介電層；可以蝕刻出穿過介電層的溝槽；可在溝槽內磊晶成長 同質磊晶(homoepitaxial)結構；以及可以凹陷化介電層使得同質磊晶結構自介電層突出，以形成鰭片58。在其他實施例中，異質磊晶(heteroepitaxial)結構可以用於鰭片52。舉例而言，可以凹陷化第5圖所示的鰭片52，且可以在凹陷位置上磊晶成長不同於鰭片52的材料。甚至在更進一步的實施例中，在基底50的頂表面上可形成介電層；可以蝕刻出穿過介電層的溝槽；使用不同於基底50的材料在溝槽內磊晶成長異質磊晶結構；以及可以凹陷化介電層使得異質磊晶結構自介電層突出，以形成鰭片58。在一些實施例中，磊晶成長同質或異質磊晶結構的成長材料可在成長時進行原位摻雜(in situ doped)。如此可免除先前和隨後的佈植，儘管原位和佈植摻雜可以一起使用。再者，其對於在與PMOS區的材料不同的NMOS區上磊晶成長是有利的。在各種實施例中，鰭片58可包括鍺化矽(SixGe1-x，其中x可在0至1之範圍內)、碳化矽、純的或是大致上是純的鍺、三五族化合物半導體、二六族化合物半導體或類似材料。舉例而言，用於形成三五族化合物半導體之可用材料包含InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP或類似材料，但不限於此。
在額外的實施例中，可在鰭片58、鰭片52及/或基底50內形成適當的井區(沒有個別繪示)。在一些實施例中，P型井區在區域50A內形成，且N型井區在區域50B內形成。在一些實施例中，P型井區或N型井區在區域50A及區域50B兩者內形成。
在形成不同井區種類的實施例中，使用光阻或是其他遮罩(未個別繪示)可以達成在區域50A及區域50B內之不同佈植步驟。舉例而言，在區域50A及區域50B內的鰭片58與淺溝槽隔離區域56上形成光阻。將光阻圖案化以暴露出基底50的區域50B，例如PMOS區。使用旋塗(spin-on)技術形成光阻，且利用合適的微影(photolithography)技術將光阻圖案化。一旦光阻圖案化後，在區域50B進行N型雜質佈植，且光阻可作為遮罩，以大致上防止N型雜質佈植入區域50A，例如NMOS區。N型雜質可以是磷、砷或類似元素，其佈植入的區域的濃度等於或小於1018cm-3，例如介於約1017cm-3及約1018cm-3之間。在佈植之後，移除光阻，例如藉由合適的灰化製程(ashing process)。
在佈植區域50B之後，在區域50A及區域50B內的鰭片58與淺溝槽隔離區域56上形成第二光阻。將光阻圖案化以暴露出基底50的區域50A，例如NMOS區。藉由旋塗(spin-on)技術形成光阻，且利用合適的微影(photolithography)技術將光阻圖案化。一旦光阻圖案化後，在區域50A進行P型雜質佈植，且光阻可作為遮罩，以大致上防止P型雜質植入區域50B，例如PMOS區。P型雜質可以是硼、二氟化硼或類似材料，其佈植的區域的濃度等於或小於1018cm-3，例如介於1017cm-3及約1018cm-3之間。在佈植之後，移除光阻，例如藉由合適的灰化製程(ashing process)。
在佈植區域50A和區域50B之後，進行退火(anneal)以活化佈植的P型及/或N型雜質。在一些實施例 中，磊晶鰭片的成長材料於成長時可為原位摻雜(in situ doped)，其可以免除佈植。根據一些實施例，原位摻雜和佈植摻雜可以一起使用。
如第7圖所示，在鰭片58上形成虛設(dummy)介電層60，舉例而言，虛設介電層60可以是氧化矽、氮化矽、前述之組合或類似材料，且可根據合適的技術來沉積或熱成長虛設介電層60。在虛設介電層60上形成虛設閘極層62，且在虛設閘極層62上形成遮罩層64。在虛設介電層60上可沉積虛設閘極層62，接著將其平坦化，例如藉由化學機械研磨(CMP)。可在虛設閘極層62上沉積遮罩層64。虛設閘極層62可為導電材料，且可從一族群中選擇，此族群包括多晶矽(polysilicon)、多晶鍺化矽(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物和金屬。在一實施例中，沉積非晶矽(amorphous silicon)並將其再結晶化，以產生多晶矽。可藉由物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(CVD)、濺鍍沉積或是其他已知且已使用之用來沉積導電材料的技術來沉積虛設閘極層62。虛設閘極層62可由與隔離區域的蝕刻具有高蝕刻選擇性的其他材料製成。遮罩層64可包括例如SiN、SiON或類似的材料。在本範例中，橫跨區域50A和區域50B形成單一虛設閘極層62及單一遮罩層64。在一些實施例中，可在區域50A和區域50B內形成各自獨立的虛設閘極層62，且可在區域50A和區域50B內形成各自獨立的遮罩層64。舉例而言，在一些實施例中，遮罩層64可包括形成在虛設閘極層62上之包括二氧化矽的第一遮罩層以及 形成於第一遮罩層上之包括氮化矽的第二遮罩層。
第8A圖至第19B圖繪示製造實施例裝置之各種額外的步驟。第8A圖至第19B圖繪示在區域50A及區域50B中的任一個的部件(feature)。舉例而言，第8A圖至第19B圖所示的結構可適用於區域50A及區域50B兩者。
在第8A圖至第8C圖中，使用合適的微影和蝕刻技術圖案化遮罩層64，以形成遮罩74。藉由合適的蝕刻技術可將遮罩74的圖案轉移至虛設閘極層62和虛設介電層60，以形成虛設閘極電極72。虛設閘極電極72覆蓋鰭片58各自的通道區。遮罩74的圖案可用於將每個虛設閘極電極72與相鄰的虛設閘極電極物理性地分離。虛設閘極電極72也可具有縱向方向，其大致上垂直於各自的磊晶鰭片52/58之縱向方向。
如第8A圖和第8B圖所示，在參考剖面A-A及參考剖面B-B中的鰭片58上設置虛設介電層60、虛設閘極電極72和遮罩74。然而，如第8C圖所示，在參考剖面C-C中從鰭片58上蝕刻虛設介電層60、虛設閘極電極72和遮罩74，使得在此剖面中的鰭片58沒有虛設介電層60、虛設閘極電極72和遮罩74。
在形成虛設閘極電極72和遮罩74之後，進行輕摻雜源極/汲極(lightly doped source/drain，LDD)區(未個別繪示)的佈植。在具有不同裝置種類的實施例中，類似於前述第6圖討論的佈植，在區域50A上形成遮罩(例如光阻)，且暴露出區域50B，並且於區域50B內暴露出的鰭片58中佈植適當種類(例如N型或P型)的雜質。接著將遮罩移除。其後，在區域50B上形成遮罩(例如光阻)，且暴露出區域50A，並 且佈植適當種類的雜質於區域50A的暴露出的鰭片58中。接著將遮罩移除。N型雜質可為前面討論的N型雜質的任何一種，且P型雜質可為前面討論的P型雜質的任何一種。輕摻雜源極/汲極區的雜質濃度可以為約1015cm-3至約1016cm-3。可使用退火活化佈植的雜質。
在第9A圖至第9C圖中，沿著虛設閘極電極72、遮罩74和鰭片58的側壁以及虛設介電層60與鰭片58的頂表面上形成第一閘極間隔物層和虛設閘極間隔物層(未個別繪示)，然後蝕刻以形成第一閘極間隔物76及虛設閘極間隔物78。如下面將詳細討論的，虛設閘極間隔物78隨後被移除及取代，因此被稱為虛設閘極間隔物。可以使用形成第一閘極間隔物層的任何適合的方法。在一些實施例中，可使用沉積(例如化學氣相沉積(CVD)、原子層沉積(atomic layer deposition、ALD)或類似沉積方法)或熱氧化來形成第一閘極間隔物層。在一些實施例中，舉例而言，第一閘極間隔物層可包括SiN、SiON、SiCN、SiOCN、前述之組合或類似材料之一或多層。在一些實施例中，第一閘極間隔物層可包括SiOCN(也可稱為KN1)之一或多層。在一些實施例中，第一閘極間隔物層具有介於約2nm及約10nm之間的厚度，例如約4nm。
在一些實施例中，可以使用類似的製程但不同於第一閘極間隔物層的材料在第一閘極間隔物層上形成虛設閘極間隔物層。在一實施例中，虛設閘極間隔物層可包括氮化矽之一或多層。在一些實施例中，虛設閘極間隔物層可包括富 矽氮化矽(silicon-rich SiN)之一或多層。虛設閘極間隔物層可以具有介於約1.6及約2.5之間的折射率(refractive index，RI)，例如約1.8。在一些實施例中，虛設閘極間隔物層具有介於約4nm及約10nm之間的厚度，例如約6nm或約7.5nm。
在虛設閘極間隔物層包括富矽氮化矽的實施例中，可以使用介於約550℃及約800℃之間的製程溫度(例如約580℃)來沉積虛設閘極間隔物層。藉由流動矽前驅物(silicon precursor)及氨(NH3)來沉積富矽氮化矽。矽前驅物壓力為介於約1托(torr)及約4托之間，例如約2托。矽前驅物流速和氨(NH3)流速為介於約2標準升/分鐘(slm)及約6標準升/分鐘之間，或介於約2標準升/分鐘及約20標準升/分鐘之間，例如約15標準升/分鐘。
可以由具有與第一閘極間隔物層相比之高蝕刻選擇性的任何材料形成虛設閘極間隔物層。如此，如下面將更詳細討論的，可以選擇性地移除由虛設閘極間隔物層形成的虛設閘極間隔物78，而不移除由第一閘極間隔物層形成的第一閘極間隔物76。在第一閘極間隔物層包括KN1(其具有對磷酸(H3PO4)的良好耐蝕刻性)的實施例中，虛設閘極間隔物層可以在160℃具有高磷酸蝕刻速率。舉例而言，虛設閘極間隔物層的磷酸蝕刻速率可以為介於約100埃/分鐘(Å/min)及約170埃/分鐘之間，例如約150埃/分鐘，在160℃。因此，可以藉由磷酸濕式蝕刻移除虛設閘極間隔物78而不移除下面的第一閘極間隔物76。
如第9B圖及第9C圖所示，可非等向性地蝕刻第一 閘極間隔物層和虛設閘極間隔物層，以形成第一閘極間隔物76和虛設閘極間隔物78。在非等向性蝕刻之後，虛設閘極間隔物78可具有介於約2nm及約7nm之間的最大寬度W1，例如約4nm。
如第9B圖所示，可以移除不在虛設閘極電極72、第一閘極間隔物76或虛設閘極間隔物78下面的虛設介電層60的部分。舉例而言，氫氟酸(hydroflouric acid，HF)可以用於濕式蝕刻製程中以移除虛設介電層60的部分。虛設閘極間隔物78可以由對氫氟酸具有良好抗蝕刻性的材料形成，使得虛設閘極間隔物78在虛設介電層60的濕式蝕刻之後保持完整。舉例而言，對於具有100份去離子水(de-ionized water，DI water)：1份氫氟酸之濃度的氫氟酸，虛設閘極間隔物78可具有小於5埃/20秒的蝕刻速率。
在第10A圖至第10C圖中，在鰭片58中形成磊晶源極/汲極區82。在鰭片58中形成磊晶源極/汲極區82，使得每個虛設閘極電極72設置在個別之相鄰的磊晶源極/汲極區82對之間。一些實施例中，磊晶源極/汲極區82可以延伸到鰭片52中。在一些實施例中，第一閘極間隔物76和虛設閘極間隔物78用於將磊晶源極/汲極區82與虛設閘極電極72隔開適當的橫向距離，因此，磊晶源極/汲極區82不會使隨後形成得到的鰭式場效電晶體的閘極短路。
可以藉由遮蓋區域50B(例如，PMOS區域)及蝕刻在區域50A內的鰭片58的源極/汲極區來形成在鰭片58內的凹陷，以形成在區域50A(例如，NMOS區域)內的磊晶源極/ 汲極區82。然後，區域50A中的磊晶源極/汲極區82在凹陷中磊晶成長。磊晶源極/汲極區82可以包括任何合適的材料，例如用於n型鰭式場效電晶體的適當材料。舉例而言，如果鰭片58是矽，則在區域50A內的磊晶源極/汲極區82可以包括Si、SiC、SiCP、SiP或類似材料。在區域50A內的磊晶源極/汲極區82可具有從鰭片58各自的表面升起的表面，並且可具有刻面(facets)。
可以藉由遮蓋區域50A(例如，NMOS區域)及蝕刻在區域50B內的鰭片58的源極/汲極區來形成在鰭片58內的凹陷，以形成在區域50B(例如，PMOS區域)內的磊晶源極/汲極區82。然後，在區域50B內的磊晶源極/汲極區82在凹陷中磊晶成長。磊晶源極/汲極區82可以包括任何合適的材料，例如用於p型鰭式場效電晶體的適當材料。舉例而言，如果鰭片58是矽，則在區域50B內的磊晶源極/汲極區82可以包括SiGe、SiGeB、Ge、GeSn或類似材料。在區域50B內的磊晶源極/汲極區82可具有從鰭片58各自的表面升起的表面，並且可具有刻面。
可以採用各種濕式蝕刻製程來移除用來遮蓋用於上述磊晶成長製程的區域50A及50B的遮罩。在一實施例中，可以使用高溫硫酸過氧化氫混合物(high temperature sulfuric peroxide mixture，HTSPM)來移除遮罩。因此，虛設閘極間隔物78可具有對於高溫硫酸過氧化氫混合物(HTSPM)的良好抗蝕刻性，使得在蝕刻遮罩時不移除虛設閘極間隔物78。舉例而言，對於高溫硫酸過氧化氫混合物(HTSPM)，虛設 閘極間隔物78可具有小於10埃/120秒的蝕刻速率。
類似於前面所討論的形成輕摻雜源極/汲極區之製程，可佈植磊晶源極/汲極區82及/或鰭片58以形成源極/汲極區，接著進行退火。源極/汲極區的雜質濃度可為介於約1019cm-3及約1021cm-3之間。源極/汲極區的N型及/或是P型雜質可以是前面所討論的任何一種雜質。在一些實施例中，磊晶源極/汲極區82可在成長過程中可進行原位摻雜。
作為用於在區域50A和區域50B內形成磊晶源極/汲極區82的磊晶製程的結果，磊晶源極/汲極區82的上表面可以具有刻面(facet)，其橫向向外擴展而超過鰭片58的側壁。在一些實施例中，如第10C圖所示，這些刻面導致同一個鰭式場效電晶體之相鄰的磊晶源極/汲極區82合併。在其他實施例中，在磊晶成長製程完成之後，相鄰的磊晶源極/汲極區82可以保持分離(未個別繪示)。
在第11A圖至第11C圖中，藉由蝕刻移除虛設閘極間隔物78。可以藉由濕式蝕刻或乾式蝕刻移除虛設閘極間隔物78。在一些實施例中，可以藉由使用高選擇性酸的濕式蝕刻製程移除虛設閘極間隔物78。舉例而言，在第一閘極間隔物76包括KN1且虛設閘極間隔物78包括富矽氮化矽的實施例中，可用使用利用磷酸的濕式蝕刻來選擇性地移除虛設閘極間隔物78，而不移除第一閘極間隔物76。
如第11A圖和第11B圖所示，濕式蝕刻可以大致上去移除虛設閘極間隔物78的材料的全部，同時使第一閘極間隔物76的材料的全部大致上保持完整。結果，如第11B圖所 示，可以在虛設閘極電極72和磊晶源極/汲極區82之間橫向形成凹陷81。更具體地，可以在沿著虛設閘極之側壁形成的第一閘極間隔物76的部分和磊晶源極/汲極區82之間形成凹陷81。凹陷81可以具有介於約2nm及約7nm之間的寬度W2，例如約5nm。
在一些實施例中，在濕式蝕刻製程期間，可以不完全移除虛設閘極間隔物78。舉例而言，如第11C圖所示，可以在與磊晶源極/汲極區82相鄰的區域內沿著第一閘極間隔物76的側壁保留虛設閘極間隔物78的一部分。此外，可在角部79中保留虛設閘極間隔物78的材料的至少一些，如圖11B所示。在濕式蝕刻之後保留虛設閘極間隔物78的部分的實施例中，凹陷81的形狀可以改變，並且氣體間隔物84的有效k值可以提高，如下面將詳細討論的內容。
在第12A圖至第12C圖中，在第11A圖至第11C圖所示的結構上形成第二閘極間隔物層。可以藉由化學氣相沉積(CVD)或化學氣相沉積類的沉積來形成第二閘極間隔物層。第二閘極間隔物層可包括一或多層。在一些實施例中，第二閘極間隔物層可以由低介電常數(low-k)材料形成。舉例而言，第二閘極間隔物層可以由k值介於約3.5及約4之間的低介電常數氮化矽(low-k silicon nitride)之一或多層形成。在一些實施例中，第二閘極間隔物層可以進一步包括碳，氧、前述之組合或類似材料，以降低第二閘極間隔物層的k值。
可以使用低溫製程沉積第二閘極間隔物層。舉例而 言，製程溫度可以介於約50℃及約200℃之間。在一些實施例中，可以在沉積第二閘極間隔物層之後執行退火製程。退火製程可以在介於約600℃及約800℃之間的溫度下進行，退火製程可以持續一段介於約2小時及約4小時之間的時間。
根據一些實施例，第二閘極間隔物層可以包括SiOCN，其組成為約33.4質量%的矽、4.6質量%的氧、42.6質量%的碳及19.5質量%的氮。此材料可稱為KN1。使用包括六氯乙矽烷(Si2Cl6，HCD)、丙烯(C3H6)、氧(O2)及氨(NH3)的前驅物沉積第二閘極間隔物層。在約630℃的製程溫度下沉積第二閘極間隔物層，並且所得的第二閘極間隔物層具有約2.467g/cm3的密度和約5.0的k值。
根據一些實施例，第二閘極間隔物層可以包括SiOCN，其組成為約29.8質量%的矽、7.2質量%的氧、46.5質量%的碳及16.4質量%的氮。此材料可稱為RP1。使用包括六氯乙矽烷(Si2Cl6，HCD)、RENA(triethylamine，(C2H5)3N，TEA)、NH3及O2的前驅物沉積第二閘極間隔物層。在約630℃的製程溫度下沉積第二閘極間隔物層，並且所得的第二閘極間隔物層具有約2.397g/cm3的密度和介於約4.2及約4.3之間的k值。
根據一些實施例，第二閘極間隔物層可以包括SiOCN，其組成為約28.1質量%的矽、2.0質量%的氧、62.2質量%的碳及7.7質量%的氮。此材料可稱為RP2 CIP。使用包括六氯乙矽烷(Si2Cl6，HCD)、RENA(triethylamine，(C2H5)3N，TEA)及O2的前驅物沉積第二閘極間隔物層。 在約630℃的製程溫度下沉積第二閘極間隔物層，之後在約700℃對第二閘極間隔物層進行退火，並且所得的第二閘極間隔物層具有約2.3g/cm3的密度和約4.1的k值。
根據一些實施例，第二閘極間隔物層可以包括SiOCN，其組成為約28.1質量%的矽、11.2質量%的氧、60.1質量%的碳及0.6質量%的氮。此材料可稱為HA3 CIP。使用包括卡里普索(Calypso)及水的前驅物且伴隨當作催化劑的吡啶(C5H5N)來沉積第二閘極間隔物層。在低溫低壓(LPLT)製程中沉積第二閘極間隔物層。在約80℃的製程溫度下沉積第二閘極間隔物層，之後在約570℃對第二閘極間隔物層進行退火，並且所得的第二閘極間隔物層具有約2.05g/cm3的密度和約3.8的k值。
根據一些實施例，第二閘極間隔物層可以包括SiOCN，其組成為約26.4質量%的矽、14.6質量%的氧、58.2質量%的碳及0.8質量%的氮。此材料可稱為HN2 CIP。使用包括卡里普索(Calypso)及水的前驅物且伴隨當作催化劑的吡啶(C5H5N)來沉積第二閘極間隔物層。在低溫低壓(LPLT)製程中沉積第二閘極間隔物層。在約80℃的製程溫度下沉積第二閘極間隔物層，之後在約570℃對第二閘極間隔物層進行退火，並且所得的第二閘極間隔物層具有約1.77g/cm3的密度和約3.6的k值。
在一些實施例中，第二閘極間隔物層由具有低階梯覆蓋率(step coverage)的材料形成。舉例而言，第二閘極間隔物層的階梯覆蓋率可以表示為形成在第一閘極間隔物76的 側壁上的第二閘極間隔物層的厚度與形成在磊晶源極/汲極區82的頂表面上的第二閘極間隔物層的厚度的比率。閘極間隔物層可具有小於70%的階梯覆蓋率。在閘極間隔物層包括具有低階梯覆蓋率的材料的實施例中，空間可以藉由閘極間隔物層下及第一閘極間隔物76和磊晶源極/汲極區82之間的閘極間隔物層保持未填充，如第12B圖所示。根據一些實施例，在沉積第二閘極間隔物層之前，可以用氣體填充此凹陷，使得在第一閘極間隔物76和磊晶源極/汲極區82之間形成氣體間隔物84。氣體間隔物84也可以形成在淺溝槽隔離(STI)區域56上方以及源極/汲極區82之間，如第12C圖所示。
在反應腔室(reaction chamber)中，在第11A圖至第11C圖的結構上沉積第二閘極間隔層。當沉積第二閘極間隔物層時，氣體間隔物84可包括存在於反應腔室中的任何氣體。根據一些實施例，氣體間隔物84可包括空氣。在一些實施例中，氣體間隔物84可包括N2、Ar、Xe、NH3、Cl2、上述之組合或類似物。在一些實施例中，氣體間隔物84可以進一步包括作為形成第二閘極間隔層的前驅氣體，其包括六氯乙矽烷(Si2Cl6，HCD)、丙烯、氧氣、氨、RENA(triethylamine，(C2H5)3N，TEA)、卡里普索(Calypso)、水、前述之組合或類似材料。氣體間隔物84可以具有0或非常接近0的k值。
氣體間隔物84可具有介於約1nm及約7nm之間的寬度W3，例如約2nm。氣體間隔物84還可以具有介於約2nm及約10nm之間的高度H1(也稱為厚度)，例如約7nm。第二閘 極間隔物80的下表面可以界定氣體間隔物84的上邊界，磊晶源極/汲極區82的側表面可以界定氣體間隔物84的第一側邊界，第一閘極間隔物76的側壁可以界定氣體間隔物84的第二側邊界，第一閘極間隔物76的頂表面的部分可以界定氣體間隔物84的底邊界。氣體間隔物84的頂邊界、第一側邊界、第二側邊界及底邊界可以是線性的或彎曲的。舉例而言，在一些實施例中，氣體間隔物84的頂邊界可以是凸的或凹的。在蝕刻虛設閘極間隔物78之後保留虛設閘極間隔物78的部分的實施例中，氣體間隔物84的第一側邊界、第二側邊界及底邊界可以是多邊形或部分圓形。
第二閘極間隔物層可以順應性地(conformally)沉積在第11A圖至第11C圖的結構上，然後非等向性地蝕刻第二閘極間隔物層以形成第二閘極間隔物80。在第二閘極間隔物層的非等向性蝕刻之後，沿第一閘極間隔物76的側壁設置第二閘極間隔物80，如第12B圖所示。如第12C圖所示，沿著磊晶源極/汲極區82、虛設閘極間隔物78及/或第一閘極間隔物76及淺溝槽隔離區域56的表面設置第二閘極間隔物80。在非等向性蝕刻之後留下的的第二閘極間隔物80的厚度及形狀可以取決於第二閘極間隔物層的厚度和第二閘極間隔物層的階梯覆蓋率。此外，在一些實施例中，可以在第二閘極間隔物80磊晶源極/汲極區82、虛設閘極間隔物78及/或第一閘極間隔物76及淺溝槽隔離區域56之間形成額外的氣體間隔物(未個別繪示)。第12C圖進一步繪示可以在相鄰且合併的磊晶源極/汲極區82之間設置氣體間隔物84。
在一些實施例中，第二閘極間隔物80至少部分地在磊晶源極/汲極區82上延伸。第二閘極間隔物80的底表面可以與磊晶源極/汲極區82的頂表面共平面，或者可以在磊晶源極/汲極區82的頂表面的上方或下方設置第二閘極間隔物80的底表面。第二閘極間隔物80的底表面可以是凸的、凹的或平坦的。
空氣具有接近0的超低k值。如此，在第12A圖至第12C圖的結構中形成氣體間隔物84降低了第12A圖至第12C圖的結構中使用的間隔物的總有效k值。在一些實施例中，氣體間隔物84可以降低根據本申請製造的裝置的寄生電阻(parasitic resistance)。根據本申請的各種觀點，N/P通道電阻(channel resistance)可以減小到小於約2.0×103歐姆。裝置模式(device mode)改變的速度可以由裝置的電子快速速度(swift speed)決定。氣體間隔物84包含在裝置中可導致高電子速度、裝置速度增加及交流電(AC)模式中裝置模式變化的增加。此外，在磊晶源極/汲極區82的磊晶成長製程期間使用富矽虛設閘極間隔物78導致用於磊晶成長之更好的環境及磊晶源極/汲極區82的更好的磊晶成長。
在第13A圖至第13C圖中，在第12A圖至第12C圖中所示的結構上形成接觸蝕刻停止層(contact etch stop layer，CESL)86。根據一些實施例，接觸蝕刻停止層86由氮化矽、碳化矽或其他介電材料形成。舉例而言，接觸蝕刻停止層86可以由具有分子式Si3N4的氮化矽形成。如第13B圖和第13C圖所示，可以在第二閘極間隔物80上形成接觸蝕刻停止層86， 使得氣體間隔物84保持未填充或填充空氣。
在第14A圖至第14C圖中，在第13A圖至第13C圖中所示的結構上沉積層間介電質(inter-layer dielectric，ILD)88。層間介電質88可由介電材料形成，且可藉由任何合適的方法來沉積，例如化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)或可流動化學氣相沉積(FCVD)。介電材料可包括磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、硼磷矽酸鹽玻璃(boron-doped phosilicate glass，BPSG)、無摻雜矽玻璃(undoped silicate glass，USG)或類似材料。然而，也可以使用藉由任何合適的製程形成的其他絕緣材料。
在第15A圖和第15B圖中，可以進行平坦化製程(例如化學機械研磨(CMP))，以使層間介電質88的頂表面與虛設閘極電極72的頂表面齊平。平坦化製程也可以移除在虛設閘極電極72上之接觸蝕刻停止層86的部分、遮罩74、第一閘極間隔物76的部分及第二閘極間隔物80的部分。在平坦化製程之後，虛設閘極電極72、第一閘極間隔物76、第二閘極間隔物80和層間介電質88的頂表面為齊平的。因此，透過層間介電質88暴露出虛設閘極電極72的頂表面。
在第16A圖和第16B圖中，在蝕刻步驟中移除虛設閘極電極72和直接位於暴露的虛設閘極電極72下的虛設介電層60的部分，從而形成凹陷90。在一些實施例中，藉由非等向性乾式蝕刻製程移除虛設閘極電極72。舉例而言，蝕刻製程可包括使用反應氣體的乾式蝕刻製程，其中反應氣體選擇 性地蝕刻虛設閘極電極72而不蝕刻層間介電質88或第一閘極間隔物76。每個凹陷90暴露對應的鰭片58的通道區。在磊晶源極/汲極區82的相鄰對之間設置每個通道區。在移除期間，當蝕刻虛設閘極電極72時，虛設介電層60可以作為蝕刻停止層。然後，可以在移除虛設閘極電極72之後，移除虛設介電層60。
在第17A圖和第17B圖中，形成用於置換閘極(replacement gates)的閘極介電層92和閘極電極94。閘極介電層92順應性地(conformally)沉積在凹陷90中。舉例而言，閘極介電層92可以沉積在鰭片58的頂表面和側壁上以及第一閘極間隔物76的側壁上。閘極介電層92也可以形成在層間介電質88、接觸蝕刻停止層86及第二閘極間隔物80的頂表面上。根據一些實施例，閘極介電層92包括氧化矽、氮化矽或前述材料之多層。在一些實施例中，閘極介電層92為高介電常數(high-k)的介電材料，且在這些實施例中，閘極介電層92的介電常數值可大於約7.0，且可包含Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金屬氧化物或矽酸鹽及前述之組合。形成閘極介電層92的方法可包含分子束沉積(Molecular-Beam Deposition，MBD)、原子層沉積(ALD)和電漿增強化學氣相(PECVD)沉積或類似製程。
在閘極介電層92上分別地沉積閘極電極94，並且填入凹陷90的留下的部分。閘極電極94可為含金屬的材料，例如TiN、TaN、TaC、Co、Ru、Al、前述之組合或前述之多層。舉例而言，儘管繪示了單個閘極電極94，但是可以在凹 陷90中沉積功函數調整層(work function tuning layer)的任何數量。在填入閘極電極94之後，可進行平坦化製程(例如化學機械研磨(CMP))，以移除閘極介電層92及閘極電極94的材料之多餘部分，多餘的部分在層間介電質88的頂表面上。閘極介電層92及閘極電極94之材料的留下的部分如此形成所得到的鰭式場效電晶體之置換閘極。閘極電極94和閘極介電層92可以合併稱為為“閘極”或“閘極堆疊”。閘極和閘極堆疊可以沿著鰭片58的通道區的側壁延伸。
在區域50A及區域50B內之閘極介電層92的形成可以同時發生，使得閘極介電層92在各區由相同的材料形成，並且閘極電極94的形成可以同時發生，使得在各區的閘極電極94由相同的材料形成。在一些實施例中，在各區的閘極介電層92可經由不同製程形成，使得閘極介電層92可為不同的材料，並且在各區的閘極電極94可經由不同製程形成，使得閘極電極94為不同的材料。當使用不同製程時，可使用不同的遮蓋步驟，以遮蓋及暴露出適當的區域。
在第18A圖和第18B圖中，層間介電質108沉積在層間介電質88上。在一實施例中，層間介電質108是藉由可流動化學氣相沉積(FCVD)方法形成的可流動膜。在一些實施例中，層間介電質108可由介電材料形成，上述介電材料例如是磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、硼磷矽酸鹽玻璃(boron-doped phosilicate glass，BPSG)、無摻雜矽玻璃(undoped silicate glass，USG)或類似材料，且可藉由任何適當的方法沉積， 例如化學氣相沉積(CVD)及電漿增強化學氣相沉積(PECVD)。
在第19A圖和第19B圖中，通過層間介電質108和層間介電質88形成接觸物110及112。在一些實施例中，在形成接觸物112之前，可以進行退火製程以在磊晶源極/汲極區82和接觸物112之間的界面處形成矽化物。接觸物110物理性地和電性地連接到閘極電極94，並且接觸物112物理性地和電性地連接到磊晶源極/汲極區82。第19A圖和第19B圖繪示接觸物110及112在相同剖面；然而，在其他實施例中，可以在不同的剖面中設置接觸物110及112。進一步地，第19A圖和第19B圖中的接觸物110和112的位置僅僅是說明性的，並不旨在以任何方式進行限制。舉例而言，如圖所示，接觸物110可以與鰭片52垂直對齊，或者可以設置在閘極電極94上的不同位置。此外，可以在形成接觸物110之前、同時與接觸物110形成或形成接觸物110之後形成接觸物112。
根據一實施例，半導體裝置的形成方法包括於基底上形成閘極堆疊；於閘極堆疊的多個側壁上沉積第一閘極間隔物；於閘極堆疊的相對側上磊晶成長多個源極/汲極區；於第一閘極間隔物上沉積第二閘極間隔物，以於第二閘極間隔物下形成氣體間隔物，氣體間隔物橫向地設置於源極/汲極區及閘極堆疊之間。在一實施例中，氣體間隔物具有介於2nm及10nm之間的厚度。在一實施例中，沉積第二閘極間隔物包括沉積具有小於70%的階梯覆蓋率的第二閘極間隔物材料。在一實施例中，氣體間隔物設置於第一閘極間隔物及第二閘極間 隔物之間。在一實施例中，氣體間隔物的上邊界藉由第二閘極間隔物的下表面來界定，氣體間隔物的上邊界具有凹型形狀。在一實施例中，於源極/汲極區及閘極堆疊之間橫向地形成凹陷，其中氣體間隔物設置於凹陷內。
根據另一實施例，半導體裝置的形成方法包括於半導體基底上形成閘極堆疊；於閘極堆疊的多個側壁上形成第一閘極間隔物；於第一閘極間隔物上形成虛設閘極間隔物；於與虛設閘極間隔物相鄰的閘極堆疊的相對側上形成多個磊晶源極/汲極區；蝕刻虛設閘極間隔物以於磊晶源極/汲極區及閘極堆疊之間形成凹陷；於凹陷上形成第二閘極間隔物，其中第二閘極間隔物的形成於凹陷內形成氣體間隔物。在一實施例中，在蝕刻虛設閘極間隔物之後，形成第二閘極間隔物。在一實施例中，氣體間隔物的上邊界藉由第二閘極間隔物的底表面來界定，氣體間隔物的上邊界具有凹型形狀。在一實施例中，氣體間隔物的上邊界的至少一部分設置於磊晶源極/汲極區的上表面下。在一實施例中，於蝕刻虛設閘極間隔物之後，保留虛設閘極間隔物的至少一部分，且其中虛設閘極間隔物的部分部分地界定出氣體間隔物的邊界。在一實施例中，第一磊晶源極/汲極區及第二磊晶源極/汲極區形成於閘極堆疊的同側上，其中第一磊晶源極/汲極區及第二磊晶源極/汲極區合併，且其中氣體間隔物於第一磊晶源極/汲極區及第二磊晶源極/汲極區之間延伸。在一實施例中，凹陷具有介於5nm及7nm之間的寬度。在一實施例中，形成虛設閘極間隔物包括沉積虛設閘極間隔物層，虛設閘極間隔物層具介於有 6nm及7.5nm之間的厚度；以及蝕刻虛設閘極間隔物層以形成虛設閘極間隔物。
根據又一實施例，半導體裝置包括於半導體基底上的閘極堆疊；設置於閘極堆疊的多個側壁上的第一閘極間隔物；設置於第一閘極間隔物的多個側壁上的第二閘極間隔物；於半導體基底中的磊晶源極/汲極區；以及設置於第二閘極間隔物下的氣體間隔物。在一實施例中，氣體間隔物設置於磊晶源極/汲極區及閘極堆疊之間。在一實施例中，氣體間隔物垂直地設置於第一閘極間隔物及第二閘極間隔物之間，且其中氣體間隔物橫向地設置於磊晶源極/汲極區及第一閘極間隔物之間。在一實施例中，氣體間隔物具有介於2nm及10nm之間的厚度。在一實施例中，氣體間隔物具有介於5nm及7nm之間的寬度。在一實施例中，氣體間隔物的頂邊界藉由第二閘極間隔物來界定，氣體間隔物的第一側邊界藉由磊晶源極/汲極區來界定，氣體間隔物的相對於第一側邊界的第二側邊界藉由第一閘極間隔物來界定，且氣體間隔物的底邊界藉由第一閘極間隔物來界定。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發 明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
50‧‧‧基底
52‧‧‧鰭片
58‧‧‧鰭片
60‧‧‧虛設介電層
76‧‧‧第一閘極間隔物
80‧‧‧第二閘極間隔物
82‧‧‧源極/汲極區
84‧‧‧氣體間隔物
86‧‧‧接觸蝕刻停止層
108‧‧‧層間介電質
92‧‧‧閘極介電層
94‧‧‧閘極電極
110、112‧‧‧接觸物

Claims (1)

  1. 一種半導體裝置的形成方法，包括：於一基底上形成一閘極堆疊；於該閘極堆疊的多個側壁上沉積一第一閘極間隔物；於該閘極堆疊的相對側上磊晶成長多個源極/汲極區；以及於該第一閘極間隔物上沉積一第二閘極間隔物，以於該第二閘極間隔物下形成一氣體間隔物，該氣體間隔物橫向地設置於該些源極/汲極區及該閘極堆疊之間。
TW107142236A 2018-06-15 2018-11-27 半導體裝置的形成方法 TW202002028A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/010,061 2018-06-15
US16/010,061 US10510861B1 (en) 2018-06-15 2018-06-15 Gaseous spacer and methods of forming same

Publications (1)

Publication Number Publication Date
TW202002028A true TW202002028A (zh) 2020-01-01

Family

ID=68840372

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142236A TW202002028A (zh) 2018-06-15 2018-11-27 半導體裝置的形成方法

Country Status (3)

Country Link
US (2) US10510861B1 (zh)
CN (1) CN110610861A (zh)
TW (1) TW202002028A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780885B (zh) * 2021-01-28 2022-10-11 台灣積體電路製造股份有限公司 形成電晶體的方法
US11563001B2 (en) 2020-03-30 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and capping structures in semiconductor devices
TWI804831B (zh) * 2020-03-30 2023-06-11 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748808B2 (en) * 2018-07-16 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap-filling process for semiconductor device
US11101366B2 (en) * 2018-07-31 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Remote plasma oxide layer
US10868130B2 (en) 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11329140B2 (en) * 2020-01-17 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
TWI758071B (zh) * 2020-04-27 2022-03-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11605673B2 (en) * 2020-12-09 2023-03-14 International Business Machines Corporation Dual resistive random-access memory with two transistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915182A (en) * 1997-10-17 1999-06-22 Texas Instruments - Acer Incorporated MOSFET with self-aligned silicidation and gate-side air-gap structure
US7994040B2 (en) * 2007-04-13 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof
CN101904013B (zh) * 2007-12-19 2013-05-08 欧瑞康太阳能(处贝区市)公司 用于获得沉积于高度纹理化基板上的高性能薄膜装置的方法
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
JP5883343B2 (ja) * 2012-04-12 2016-03-15 株式会社スズキプレシオン 医療用マニピュレータ
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
KR101967614B1 (ko) * 2012-07-20 2019-04-10 삼성전자 주식회사 반도체 소자 제조 방법
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9871121B2 (en) * 2014-03-10 2018-01-16 Qualcomm Incorporated Semiconductor device having a gap defined therein
US9985107B2 (en) * 2016-06-29 2018-05-29 International Business Machines Corporation Method and structure for forming MOSFET with reduced parasitic capacitance
US10943830B2 (en) * 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563001B2 (en) 2020-03-30 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and capping structures in semiconductor devices
TWI804831B (zh) * 2020-03-30 2023-06-11 台灣積體電路製造股份有限公司 半導體元件及其形成方法
TWI780885B (zh) * 2021-01-28 2022-10-11 台灣積體電路製造股份有限公司 形成電晶體的方法

Also Published As

Publication number Publication date
US20190386111A1 (en) 2019-12-19
US10510861B1 (en) 2019-12-17
CN110610861A (zh) 2019-12-24
US20200044042A1 (en) 2020-02-06
US10868131B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
US11362004B2 (en) FinFET devices and methods of forming
US10868131B2 (en) Gaseous spacer and methods of forming same
KR101718231B1 (ko) Fet를 형성하는 방법
TWI696289B (zh) 半導體裝置及其形成方法
US11205597B2 (en) Semiconductor device and method
TWI725588B (zh) 半導體裝置的形成方法及半導體裝置
KR20180060940A (ko) FinFET 및 FinFET의 형성 방법
TWI828962B (zh) 半導體裝置及其形成方法
TWI739147B (zh) 半導體裝置及其形成方法
TW202016999A (zh) 半導體裝置及其製造方法
KR102522809B1 (ko) 반도체 소자 및 그 형성 방법
TW202147433A (zh) 半導體裝置及其形成方法
TW202123463A (zh) 半導體元件及其製造方法
TWI780799B (zh) 半導體裝置及其製造方法
US12080553B2 (en) Semiconductor device and method of manufacture
TW202303984A (zh) 半導體裝置及其製造方法
TW201905978A (zh) 半導體裝置的製造方法
TW202143300A (zh) 半導體裝置及其製造方法
TWI795774B (zh) 填充結構及其製造方法
US11942532B2 (en) Fin field-effect transistor and method of forming the same