TW202002025A - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TW202002025A
TW202002025A TW108121016A TW108121016A TW202002025A TW 202002025 A TW202002025 A TW 202002025A TW 108121016 A TW108121016 A TW 108121016A TW 108121016 A TW108121016 A TW 108121016A TW 202002025 A TW202002025 A TW 202002025A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
gate
layer
gate structure
metal
Prior art date
Application number
TW108121016A
Other languages
English (en)
Inventor
陳彥廷
柳依秀
李威養
楊豐誠
陳燕銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202002025A publication Critical patent/TW202002025A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

方法包括：提供多個虛置閘極結構於主動區與隔離區上，而隔離區與主動區相鄰，第一閘極間隔物沿著主動區中的虛置閘極結構之側壁，且第二閘極間隔物沿著隔離區中的虛置閘極結構之側壁；移除第二閘極間隔物的頂部，但不移除第一閘極間隔物；形成第一介電層於第一閘極間隔物與第二閘極間隔物的保留部份上；在形成第一介電層之後，以多個金屬閘極結構置換虛置閘極結構；在置換虛置閘極結構之後，移除第一閘極間隔物；以及形成第二介電層於金屬閘極結構的上表面與第一介電層上。

Description

半導體結構的形成方法
本發明實施例關於高介電常數閘極介電層與金屬閘極結構的間隔物與其形成方法。
半導體積體電路產業已經歷指數成長。積體電路材料與設計的技術進展，使每一代的積體電路都比前一代具有更小且更複雜的電路。在積體電路演進中，功能密度(如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(如製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程有利於增加產能並降低相關成本。尺寸縮小亦增加處理與形成積體電路的複雜性。
舉例來說，許多發展的方法導入結構至鰭狀場效電晶體以改善裝置效能。雖然這些方法一般足夠，但仍無法滿足所有方面。
本發明一實施例提供之半導體結構的形成方法，包括：提供多個虛置閘極結構於主動區與隔離區上，而隔離區與主動區相鄰，第一閘極間隔物沿著主動區中的虛置閘極結構之側壁，且第二閘極間隔物沿著隔離區中的虛置閘極結構之側壁；移除第二閘極間隔物的頂部，但不移除第一閘極間隔物；形成第一介電層於第一閘極間隔物與第二閘極間隔物的保留部份上；在形成第一介電層之後，以多個金屬閘極結構置換虛置閘極結構；在置換虛置閘極結構之後，移除第一閘極間隔物；以及形成第二介電層於金屬閘極結構的上表面與第一介電層上。
本發明一實施例提供之半導體結構，包括：第一金屬閘極結構，位於鰭狀物上；第二金屬閘極結構，位於隔離區上，且隔離區與鰭狀物相鄰；閘極間隔物，位於第二金屬閘極結構之側壁底部上，其中第二金屬閘極結構之底部上的頂部不具有閘極間隔物；第一介電層，位於第一金屬閘極結構的側壁與第二金屬閘極結構的側壁上，其中第一介電層直接接觸閘極間隔物；第二介電層，位於第一金屬閘極結構與第一介電層上，以密封第一介電層與第一金屬閘極結構之側壁之間的氣隙；以及源極/汲極接點，位於源極/汲極結構上，且源極/汲極結構位於鰭狀物上。
本發明一實施例提供之半導體結構，包括：高介電常數閘極介電層與金屬閘極結構，位於基板的隔離結構上，其中高介電常數閘極介電層與金屬閘極結構之側壁底部上的頂部不具有閘極間隔物層；閘極間隔物層，接觸高介電常數閘極介電層與金屬閘極結構之側壁底部並位於其上；介電層，直接接觸閘極間隔物層與高介電常數閘極介電層與金屬閘極結構之側壁的頂部；以及導電結構，與層間介電層中的高介電常數閘極介電層與金屬閘極結構相鄰，其中層間介電層分隔導電結構與介電層。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。另一方面，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，本發明實施例之結構形成於另一結構上、連接至另一結構、及/或耦接至另一結構中，結構可直接接觸另一結構，或可形成額外結構於結構及另一結構之間。此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，除非特別說明否則其包含所述數值的+/-10%。舉例來說，用語「約5nm」包含的尺寸範圍介於4.5nm至5.5nm之間。
本發明實施例一般關於半導體裝置，且更特別關於場效電晶體如平面場效電晶體或三維的鰭狀場效電晶體。本發明實施例的一目的為在鰭狀場效電晶體製程時，提供高介電常數閘極介電層與金屬閘極結構的間隔物與其形成方法。
在製作鰭狀場效電晶體結構時，可形成氣隙取代閘極結構(如高介電常數閘極介電層與金屬閘極結構)之側壁上的閘極間隔物。在一些實施例中，主動區中形成於閘極結構與額外介電層之間的氣隙可降低閘極結構的電阻，進而改善鰭狀場效電晶體結構的整體效能。然而當氣隙形成於與主動區相鄰之隔離區中的閘極結構之側壁上時，可能造成結構複雜化。舉例來說，由於形成於隔離區與主動區中的閘極結構高度差異，形成於隔離區中的氣隙深寬比可能大於形成於主動區中的氣隙深寬比。此差異可能導致閘極結構崩塌，進而造成閘極結構與其他導電構件(如源極/汲極接點)之間的短路問題。為了此理由與其他理由，需改善氣隙的形成方法。
圖1A與1B分別為半導體結構100的三維透視圖與上視圖。圖2係本發明多種實施例中，用於形成半導體結構100的方法200之流程圖。方法200僅用以舉例而非侷限本發明實施例至申請專利範圍未實際記載的內容。在方法200之前、之中、與之後可進行額外步驟，且其他實施例的方法可取代、省略、或調換一些步驟。在本發明多種實施例中，方法200的中間步驟將搭配圖3至9說明如下，其各自為半導體結構100的部份剖視圖，且剖視圖沿著圖1A與1B所示的虛線AA’。
半導體結構100可為製作積體電路的製程時的中間結構或其部份，其可包含靜態隨機存取記憶體及/或其他邏輯電路，被動構件(如電阻、電容、或電感)、或主動構件(如p型場效電晶體、n型場效電晶體、鰭狀場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極性電晶體、高壓電晶體、高頻電晶體、及/或其他記憶體)。本發明實施例不侷限於特定數目的裝置或主動區，或任何特定的裝置設置。舉例來說，雖然圖式中的半導體結構為三維鰭狀場效電晶體裝置，但本發明實施例可用於製作平面場效電晶體裝置。
如圖1A至3所示，方法200的步驟202提供半導體結構100。如圖1A所示，半導體結構100可包含具有三維主動區(之後稱作鰭狀物120)形成其上的基板110、形成於鰭狀物120上並接合每一鰭狀物120之通道區中的三側上的鰭狀物120之虛置閘極結構140、形成於基板110上以分隔半導體結構100的多種構件之隔離結構130、以及形成於鰭狀物120上的源極/汲極結構122。如圖1B所示，虛置閘極結構140的縱向沿著Y方向定向，且沿著鰭狀物長度的方向(如X方向)彼此分開。具體而言，一些虛置閘極結構140位於主動區110A (又稱作主動區)中，而虛置閘極結構140接合每一鰭狀物120之通道區中的鰭狀物120。其他虛置閘極結構140位於與主動區110A相鄰的隔離區110B中，而隔離區110B包含隔離結構130。在許多實施例中，在形成金屬閘極結構之後，主動區110A可提供多個鰭狀場效電晶體裝置。
如此處所述，半導體結構100可包含縱向沿著X方向定向的多個鰭狀物120，以及縱向沿著Y方向定向的多個虛置閘極結構140，且虛置閘極結構140一般垂直於鰭狀物120。在許多下述的實施例中，半導體結構100包含額外結構如沿著虛置閘極結構140之側壁的閘極間隔物、位於虛置閘極結構140上的硬遮罩層、與多個其他結構。為簡化目的，後述方法200的中間步驟搭配半導體結構100的剖視圖(圖3至9)說明，且剖視圖沿著圖1A與1B所示的虛線AA'。
基板110可包含半導體元素(單一元素)如矽、鍺、及/或其他合適材料；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、及/或其他合適材料；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、磷砷化鎵銦、及/或其他合適材料。基板110可為具有一致組成的單層材料。在其他實施例中，基板110可包含具有類似或不同組成的多種材料層，其適於形成積體電路裝置。在一例中，基板110可為絕緣層上矽基板，其具有半導體矽層形成於氧化矽層上。在另一例中，基板110可包含導電層、半導體層、介電層、其他層、或上述之組合。
在一些實施例中，基板110包含場效電晶體與多種摻雜區如源極/汲極區形成其中或其上。摻雜區可摻雜p型摻質如硼或銦，及/或n型摻質如磷或砷，端視設計需求而定。摻雜區可直接形成於基板110上、形成於p型井結構中、形成於n型井結構中、形成於雙井結構中、或採用隆起結構。摻雜區的形成方法可為佈植摻質原子、原位摻雜磊晶成長、及/或其他合適技術。
鰭狀物120的製作方法可採用合適製程，包括光微影與蝕刻製程。光微影製程可包含形成光阻層於基板110上、曝光光阻至一圖案、進行曝光後烘烤製程、並顯影光阻以形成含光阻的遮罩單元(未圖示)。接著採用遮罩單元以蝕刻凹陷至基板110中，並保留鰭狀物120於基板110上。蝕刻製程可包含乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。
可採用多種其他實施例的合適方法以形成鰭狀物120。舉例來說，可採用雙重圖案化或多重圖案化製程，以圖案化鰭狀物120。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距可小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程，沿著圖案化的犧牲層之側部形成間隔物。接著移除犧牲層，再採用保留的間隔物(或芯)圖案化鰭狀物。
隔離結構130可包含氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數的介電材料、及/或其他合適材料。隔離結構130可包含淺溝槽隔離結構。在一實施例中，隔離結構130的形成方法為形成鰭狀物120時，蝕刻溝槽於基板110中。接著可將上述的隔離材料填入溝槽，接著進行化學機械研磨製程。亦可實施其他隔離結構如場氧化物、局部氧化矽、及/或其他合適結構以作為隔離結構130。在其他實施例中，隔離結構130可包含多層結構，比如具有一或多個熱氧化物襯墊層。在圖3至9所示的實施例中，形成鰭狀物120時順便移除隔離結構130的一部份，因此隔離結構130的上表面呈現凹狀設置。換言之，圖式中的隔離結構130之中心厚度tc 小於隔離結構130的邊緣厚度te 。在一例中，中心厚度tc 與邊緣厚度te 的比例可為約8.5。本發明實施例當然不侷限於此設置。
在主動區110A中，虛置閘極結構140接合每一鰭狀物120之通道區中的鰭狀物120。在許多實施例中，在製作半導體結構100的其他構件如源極/汲極結構122之後，可將虛置閘極結構140的部份取代為高介電常數閘極介電層與金屬閘極結構。虛置閘極結構140包含至少一虛置閘極，其包含多晶矽。雖然未圖示於此，虛置閘極結構140可包含額外材料層如鰭狀物120上的界面層、介電層、蓋層、其他合適層、或上述之組合。在圖3所示的所述實施例中，完全位於主動區110A中的虛置閘極結構140稱作虛置閘極結構140A，完全位於隔離區110B中的虛置閘極結構140稱作虛置閘極結構140B，而位於主動區110A與隔離區110B之間的邊界之虛置閘極結構140稱作虛置閘極結構140C。在許多實施例中，虛置閘極結構140C的邊緣與主動區110A及隔離區110B之間的邊緣，在Z方向中實質上一致。
在圖3所示的所述實施例中，虛置閘極結構140包含硬遮罩層144位於虛置閘極上，以及硬遮罩層146位於硬遮罩層144上。在一些實施例中，硬遮罩層144與146設置以在方法200的後續步驟中，保護虛置閘極。硬遮罩層144與146可各自包含任何合適的介電材料，比如含氮介電材料、含氧介電材料、其他合適材料、或上述之組合。在所述實施例中，硬遮罩層144包括含氮介電材料如氮化矽或金屬的氮化物，而硬遮罩層146包括含氧介電材料如氧化矽或金屬的氧化物。
虛置閘極結構140中包含的硬遮罩層144與146及多種材料層之形成方法，可為任何合適方法如化學氧化、熱氧化、原子層沉積、化學氣相沉積、物理氣相沉積、低壓化學氣相沉積、電漿增強化學氣相沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積、遠端電漿化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、其他合適方法、或上述之組合。在一實施例中，先順應性地沉積虛置閘極結構140的多種層狀物。接著以一系列的微影與蝕刻製程圖案化層狀物，以移除層狀物的部份並保留層狀物的部份於隔離結構130及鰭狀物120上，以作為虛置閘極結構140。
在許多實施例中，由於鰭狀物120的上表面延伸高於隔離結構130的上表面(比如自隔離結構130之上表面量測之鰭狀物高度hf 大於邊緣厚度te )，位於隔離區110B中的虛置閘極結構140高於位於主動區110A中的虛置閘極結構140，比如高度h2 大於高度h1 ，如圖3所示。
如圖3所示，半導體結構100更包含沿著虛置閘極結構140的側壁之閘極間隔物層152 (或稱作閘極間隔物)，以及位於閘極間隔物層152上的閘極間隔物層154 (或稱作閘極間隔物)。在一些實施例中，可省略閘極間隔物層152，因此閘極間隔物層154直接接觸虛置閘極結構140。閘極間隔物層152與154彼此之間的組成不同，且各自與虛置閘極結構140中包含的材料不同。在一些實施例中，閘極間隔物層152與154可包含矽、氧、氮、或碳。在一例中，閘極間隔物層152可包含摻雜碳的氮化矽。閘極間隔物層152與154的組成可不同。舉例來說，閘極間隔物層152包含的碳量，可大於閘極間隔物層154包含的碳量。在一些實施例中，虛置閘極結構140與閘極間隔物層154之間可包含額外的閘極間隔物層。閘極間隔物層152與154的形成方法，可各自順應性地沉積間隔物材料的層狀物於半導體結構100上，且沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、其他合適方法、或上述之組合。接著可進行非等向蝕刻製程以移除間隔物材料的部份，以形成閘極間隔物層152與154。
如圖3所示，半導體結構100包含源極/汲極結構122位於鰭狀物120上。源極/汲極結構122的形成方法可為任何合適技術，比如蝕刻製程後進行一或多道磊晶製程。在一例中，進行一或多道蝕刻製程移除鰭狀物120的部份，以形成凹陷(未圖示)於其中。可採用氫氟酸溶液或其他合適溶液進行清潔製程以清潔凹陷。接著可進行一或多道磊晶成長製程以成長磊晶結構於凹陷中。每一源極/汲極結構122可為適用於p型鰭狀場效電晶體的材料(如p型磊晶材料)，或改為適用於n型鰭狀場效電晶體的材料(如n型磊晶材料)。P型磊晶材料可包含一或多個矽鍺的磊晶層，而矽鍺可摻雜p型摻質如硼、鍺、銦、及/或其他p型摻質。n型磊晶材料可包含一或多個矽或碳化矽的磊晶層，而矽或碳化矽可摻雜n型摻質如砷、磷、及/或其他n型摻質。
如圖2、4、與5所示，方法200的步驟移除閘極間隔物層154的部份，而實質上不移除閘極間隔物層152。具體而言，相對於閘極間隔物層152、硬遮罩層144、硬遮罩層146、與虛置閘極結構140，可自隔離區110B選擇性地移除閘極間隔物層154的頂部。在一些實施例中，方法200移除閘極間隔物層154之頂部的步驟為一系列的圖案化及蝕刻製程，如下所述。
如圖4所示，先形成圖案化遮罩160於主動區110A上以露出隔離區110B。形成圖案化遮罩160的方法可包含形成底層如底抗反射塗層於半導體結構100上，接著形成光阻層(未圖示)於底層上。可採用任何合適方法圖案化光阻層，以形成露出隔離區110B的圖案化遮罩160。在圖案化製程之後，接著可由任何合適方法自隔離區110B移除底層，比如採用任何合適溶劑(比如高溫的硫酸與過氧化物的混合物、稀釋氫氟酸、其他合適溶劑、或上述之組合)的濕式清潔製程。在許多實施例中，圖案化遮罩160的邊緣與鰭狀物120的邊緣在Z方向中實質上一致。換言之，如圖4所示，虛置閘極結構140C之側壁上的閘極間隔物層152與154，沿著Z方向向下延伸以接觸隔離結構130，因此圖案化遮罩160露出閘極間隔物層152與154。
如圖5所示，方法200的步驟204進行蝕刻製程162，相對於閘極間隔物層152、硬遮罩層144、硬遮罩層146、與虛置閘極結構140以選擇性地移除閘極間隔物層154的頂部。換言之，蝕刻閘極間隔物層154的速率，高於蝕刻閘極間隔物層152、硬遮罩層144、硬遮罩層146、與虛置閘極結構140的速率。在一些實施例中，控制蝕刻功率、工作循環、蝕刻時間、及/或多種蝕刻劑的比例以調整蝕刻製程162，因此可依據特定設計需求調整閘極間隔物層154之保留部份的高度。在一些實施例中，蝕刻製程162可實施任何合適的蝕刻製程，比如乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻、其他合適製程、或上述之組合。在一實施例中，蝕刻製程162實施的乾蝕刻製程採用一或多種合適蝕刻劑，比如含氟蝕刻劑、含氯蝕刻劑、其他合適的蝕刻劑、或上述之組合。在一些實施例中，沿著Z方向非等向地實施蝕刻製程162。在蝕刻製程162之後，可由任何合適製程(如電漿灰化或光阻剝除)自半導體結構100移除圖案化遮罩160。
在所述實施例中，閘極間隔物層154的保留部份184位於虛置閘極結構140B的兩側側壁上，而閘極間隔物層154的保留部份182只位於虛置閘極結構140C的兩側側壁之一者上。許多實施例進行蝕刻製程162之後，保留部份184的高度hs 為虛置閘極結構140B的高度h2 的至少約30%以上，而保留部份182的高度hp 大於鰭狀物高度hf 。換言之，位於虛置閘極結構140B與140C之側壁上的閘極間隔物層154被蝕刻製程162移除的量不超過約70%，而保留部份182與184的上表面高於鰭狀物120的上表面。在另一實施例中，高度hp 小於高度hs 。在一例中，高度hp 與高度hs 的比例為約0.9。在其他例中，高度hp 與高度hs 之間的差異為約10nm。值得注意的是，高度hs 設置為高度h2 的至少30%以上，以確保隔離區110B中取代虛置閘極結構140B的高介電常數閘極介電層與金屬閘極結構在閘極置換製程時不會崩塌，如下詳述。上述的百分比當然為例示性的平均值，而靠近隔離結構130之邊緣的虛置閘極結構140B可低於靠近隔離結構130之中心的虛置閘極結構140B，如上詳述的理由。調整蝕刻製程162的蝕刻時間、功率、工作循環、及/或不同蝕刻劑的比例，可控制高度hs 與hp 。舉例來說，可依據閘極間隔物層154的蝕刻行為調整蝕刻時間，以控制高度hp 與hs 。
如圖2與6所示，方法200的步驟206沉積介電層156於主動區110A與隔離區110B上。在許多實施例中，方法200沉積介電層156於虛置閘極結構140、鰭狀物120、與隔離結構130上，因此介電層156順應性地形成於虛置閘極結構140 (比如虛置閘極結構140A、140B、與140C)上。在一些實施例中，介電層156設置以在後續製程步驟時保護下方結構免於損傷，且可為接點蝕刻停止層。介電層156可包含任何合適的介電材料，比如含氮介電材料、含氧介電材料、其他合適材料、或上述之組合。在所述實施例中，介電層156包括含氮介電材料如氮化矽、摻雜碳的氮化矽、或金屬氮化物。閘極間隔物層154中包含的介電材料與介電層156中包含的介電材料不同，因此在後續製程步驟中相對於介電層156可蝕刻閘極間隔物層154。在一些實施例中，介電層156中包含的介電材料與閘極間隔物層152中包含的介電材料類似。在許多實施例中，介電層156的形成方法可為任何合適方法，比如原子層沉積、化學氣相沉積、物理氣相沉積、其他合適方法、或上述之組合。
如圖2與7所示，方法200的步驟208將虛置閘極結構140取代為高介電常數閘極介電層與金屬閘極結構170。如此處所述，取代虛置閘極結構140A的高介電常數閘極介電層與金屬閘極結構170稱作高介電常數閘極介電層與金屬閘極結構170A，取代虛置閘極結構140B的高介電常數閘極介電層與金屬閘極結構170稱作高介電常數閘極介電層與金屬閘極結構170B，而取代虛置閘極結構140C的高介電常數閘極介電層與金屬閘極結構170稱作高介電常數閘極介電層與金屬閘極結構170C。在高介電常數閘極介電層與金屬閘極結構170取代虛置閘極結構140之前，方法200先沉積層間介電層158於半導體結構100上。層間介電層158可包含任何合適的介電材料，比如四乙氧基矽烷氧化物、未摻雜的矽酸鹽玻璃、或摻雜的氧化矽如硼磷矽酸鹽玻璃、摻雜氟的矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、其他合適的介電材料、或上述之組合。層間介電層158可包含多層結構，其具有多種介電材料。舉例來說，層間介電層158的沉積製程可為化學氣相沉積、物理氣相沉積、原子層沉積、可流動的化學氣相沉積、旋轉塗佈玻璃、或其他合適方法。在沉積層間介電層158之後，可進行平坦化製程如化學機械研磨以移除多餘的層間介電層158與硬遮罩層144及146，此外主動區110A露出閘極間隔物層154的頂部，而隔離區110B未露出閘極間隔物層154的頂部。
之後如圖7所示，方法200的步驟208移除虛置閘極結構140，以形成閘極溝槽(未圖示)於主動區110A及隔離區110B中。在一些實施例中，形成閘極溝槽的方法包括進行蝕刻製程，其相對於閘極間隔物層152與154、介電層156、與層間介電層158，可選擇性地移除虛置閘極結構140。換言之，可調整蝕刻製程，使蝕刻虛置閘極結構140的蝕刻速率，高於蝕刻閘極間隔物層152與154、介電層156、與層間介電層158的蝕刻速率。蝕刻製程可為乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻、其他合適方法、或上述之組合。乾蝕刻製程可採用任何合適蝕刻劑，比如含氯氣體、含氟氣體、其他蝕刻氣體、或上述之組合。濕蝕刻溶液可包含氫氧化銨、氫氟酸或稀釋氫氟酸、去離子水、氫氧化四甲基銨、其他合適的濕蝕刻溶液、或上述之組合。在一實施例中，可實施乾蝕刻製程以移除虛置閘極結構140。
方法200的步驟208之後形成高介電常數閘極介電層與金屬閘極結構170於閘極溝槽中，以完成置換閘極製程。每一高介電常數閘極介電層與金屬閘極結構170 (如170A、170B、或170C)包含至少一高介電常數的介電層(未圖示，其介電常數大於氧化矽)以及導電電極(未圖示)，其可進一步包含至少一功函數金屬層與基體導電層。高介電常數的介電層可包含氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化釔、鈦酸鍶、其他合適的金屬氧化物、或上述之組合。功函數金屬層可包含p型或n型功函數材料，比如氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適材料、或上述之組合。基體導電層可包含銅、鎢、鋁、釕、鈷、其他合適金屬、或上述之組合。每一高介電常數閘極介電層與金屬閘極結構170亦可包含額外材料層，比如界面層、阻障層、硬遮罩層、其他合適層、或上述之組合。高介電常數閘極介電層與金屬閘極結構170的多種材料層之形成方法可為化學氧化、化學氣相沉積、原子層沉積、物理氣相沉積、可流動的化學氣相沉積、電鍍、其他合適方法、或上述之組合。可進行化學機械研磨製程自高介電常數閘極介電層與金屬閘極結構170移除多餘材料，以在閘極置換製程之後平坦化半導體結構100的上表面。
如圖2與8所示，方法200的步驟210移除閘極間隔物層154，以在蝕刻製程164中沿著高介電常數閘極介電層與金屬閘極結構170A的側壁形成溝槽(亦稱作氣隙) 180。在許多實施例中，方法200相對於閘極間隔物層152、介電層156、層間介電層158、與高介電常數閘極介電層與金屬閘極結構170，可選擇性地移除閘極間隔物層154。換言之，蝕刻閘極間隔物層154的速率，高於蝕刻閘極間隔物層152、介電層156、層間介電層158、與高介電常數閘極介電層與金屬閘極結構170的速率。調整蝕刻製程164的方式可與調整蝕刻製程162的方式類似，比如控制蝕刻功率、工作循環、蝕刻時間、及/或多種蝕刻劑的比例。具體而言，蝕刻製程164移除高介電常數閘極介電層與金屬閘極結構170A之兩側壁上與高介電常數閘極介電層與金屬閘極結構170C之兩側壁之一者上的閘極間隔物層154，並保留閘極間隔物層154於高介電常數閘極介電層與金屬閘極結構170C之兩側壁之另一者上。值得注意的是，由於介電層156沉積於閘極間隔物層154的保留部份182與184上，在進行蝕刻製程164之後，閘極間隔物層154位於高介電常數閘極介電層與金屬閘極結構170B的兩側側壁上，並位於高介電常數閘極介電層與金屬閘極結構170C的側壁之一上。換言之，位於隔離區110B中的介電層156在蝕刻製程164時，可保護下方的閘極間隔物層154的保留部份182與184免於被移除。在一些實施例中，可自主動區110A中的高介電常數閘極介電層與金屬閘極結構170之側壁完全移除閘極間隔物層154，以確保裝置電容下降。
在一些實施例中，蝕刻製程164可採用任何合適的蝕刻製程，比如乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻製程、其他合適製程、或上述之組合。在一實施例中，蝕刻製程164實施乾蝕刻製程，其採用一或多種合適蝕刻劑，比如含氟蝕刻劑、含氯蝕刻劑、其他合適的蝕刻劑、或上述之組合。在一些實施例中，蝕刻製程164為沿著Z方向的非等向蝕刻。形成的溝槽(氣隙) 180其高度實質上與高介電常數閘極介電層與金屬閘極結構170A及170C的高度類似，但比位於其上的鰭狀物120之高度小(比如介於約50%至約80%的鰭狀物高度)。
如圖2與9所示，方法200的步驟212形成接點結構172於主動區110A中，並形成接點結構174於隔離區110B中。具體而言，接點結構172形成於相鄰的高介電常數閘極介電層與金屬閘極結構170A及/或170C之間，因此接點結構172位於源極/汲極結構122上並電性耦接源極/汲極結構122至之後形成的導電結構(如通孔接點、導電線路、或類似物)。因此接點結構172可稱作裝置等級的接點。在所述的實施例中，介電層156與層間介電層158定義接點結構172的側壁。然而本發明實施例不侷限於此設置。舉例來說，沿著接點結構172的側壁可不存在層間介電層158。在隔離區110B中，接點結構174形成於相鄰的高介電常數閘極介電層與金屬閘極結構170B與170C之間，並形成於相鄰的高介電常數閘極介電層與金屬閘極結構170B之間。在所述的實施例中，層間介電層158定義接點結構174的下表面與側壁，因此接點結構174的下表面不會物理接觸隔離區110B中的介電層156。然而本發明實施例不侷限於此設置。舉例來說，接點結構174的下表面可接觸介電層156。
接點結構172與174可各自包含任何合適的導電材料，比如銅、鎢、鋁、釕、鈷、其他合適金屬、或上述之組合。接點結構172與174的形成方法可為一系列的圖案化與蝕刻製程。舉例來說，可形成圖案化遮罩(未圖示)於半導體結構100上，以露出相鄰的高介電常數閘極介電層與金屬閘極結構170 (比如相鄰的高介電常數閘極介電層與金屬閘極結構170A、相鄰的高介電常數閘極介電層與金屬閘極結構170B、及/或相鄰的高介電常數閘極介電層與金屬閘極結構170C)之間的區域。接著可進行一或多道蝕刻製程移除層間介電層158的至少部份，以形成接點結構172與174可形成其中的接點溝槽(未圖示)。蝕刻製程可包含一或多道乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻、其他合適方法、或上述之組合。之後可形成一或多種合適的導電材料於接點溝槽中，且形成方法可採用任何合適方法如化學氣相沉積、原子層沉積、物理氣相沉積、電鍍、其他合適方法、或上述之組合。在所述的實施例中，沿著接點結構172的側壁保留層間介電層158的部份。然而本發明的其他實施例亦自接點溝槽完全移除層間介電層158，因此未沿著接點結構172之側壁保留層間介電層158。可進行化學機械研磨製程以移除多餘的導電材料，因此可平坦化半導體結構100的上表面。之後可形成層間介電層178於半導體結構100上，以符合後續製程步驟。
此外與搭配圖5說明的實施例相比，保留部份184與182的高度hs 與高度hp 實質上未改變。舉例來說，高度hs 至少為高介電常數閘極介電層與金屬閘極結構170B的高度h2 之30%，而高度hp 大於鰭狀物高度hf 。
在一些實施例中，在進行圖案化與蝕刻製程以形成接點結構172與174之前，先形成介電層166於高介電常數閘極介電層與金屬閘極結構170的上表面、閘極間隔物層152、與溝槽(或氣隙)180、介電層156、與層間介電層158的部份上。介電層166可包含任何合適的介電材料，比如含氮介電材料、含氧介電材料、其他合適材料、或上述之組合。在所述實施例中，介電層166包括含氮介電材料如氮化矽或金屬氮化物。介電層166中包含的介電材料可與介電層156中包含的介電材料相同或不同。介電層166中包含的介電材料之形成方法可為任何合適方法，比如原子層沉積、化學氣相沉積、物理氣相沉積、其他合適方法、或上述之組合。在一些實施例中，介電層166的製程溫度低於半導體結構100之其他介電構件的製程溫度，因為形成高介電常數閘極介電層與金屬閘極結構170之後的介電層166需要較低熱預算。介電層166的介電常數低於其他介電構件(如介電層156)的介電常數，且在製造時具有較高產出。在此例中，介電層166的形成溫度介於約300℃至約450℃之間。
之後在方法200的步驟214中，可對半導體結構100進行額外的製程步驟。舉例來說，可形成額外的垂直內連線結構如通孔(比如設置以電性連接接點結構172與174的通孔)及/或水平內連線結構(如線路)，以及多層內連線結構如金屬層與層間介電層於半導體結構100上。多種內連線結構可採用多種導電材料，包括銅、鎢、鈷、鋁、鈦、鉭、鉑、鉬、銀、金、錳、鋯、釕、上述之合金、金屬矽化物、及/或其他合適材料。金屬矽化物可包含鎳矽化物、鈷矽化物、鎢矽化物、鉭矽化物、鈦矽化物、鉑矽化物、鉺矽化物、鈀矽化物、及/或其他合適的金屬矽化物。
本發明的一或多個實施例對半導體裝置與其形成方法提供許多優點，但非侷限至這些優點。舉例來說，本發明實施例提供的方法用於形成氣隙於半導體結構的主動區中的高介電常數閘極介電層與金屬閘極結構之側壁上，但不形成氣隙於半導體結構的隔離區(如淺溝槽隔離結構)中。本發明許多實施例在主動區中以氣隙取代閘極間隔物或作為閘極間隔物的一部份，以改善主動區中的高介電常數閘極介電層與金屬閘極結構的效能，同時在隔離區中自閘極間隔物排除氣隙以維持隔離區中的高介電常數閘極介電層與金屬閘極結構的結構完整。
在一實施例中，本發明提供方法，其包括提供多個虛置閘極結構於主動區與隔離區上，而隔離區與主動區相鄰，第一閘極間隔物沿著主動區中的虛置閘極結構之側壁，且第二閘極間隔物沿著隔離區中的虛置閘極結構之側壁；移除第二閘極間隔物的頂部，但不移除第一閘極間隔物；形成第一介電層於第一閘極間隔物與第二閘極間隔物的保留部份上；在形成第一介電層之後，以多個金屬閘極結構置換虛置閘極結構；在置換虛置閘極結構之後，移除第一閘極間隔物；以及形成第二介電層於金屬閘極結構的上表面與第一介電層上。
在一些實施例中，第一與第二閘極間隔物包含相同組成。
在一些實施例中，移除第二閘極間隔物之頂部的步驟包括：形成圖案化遮罩於主動區上，以露出隔離區；以及相對於隔離區中的虛置閘極結構，選擇性地蝕刻第二閘極間隔物的頂部。
在一些實施例中，移除第二閘極間隔物之頂部的步驟包括移除不超過約70%之第二閘極間隔物的高度。
在一些實施例中，移除第一閘極間隔物的步驟包括形成氣隙於主動區中的金屬閘極結構的側壁與第一介電層之間，且形成第二介電層的步驟包括密封氣隙。
在一些實施例中，移除第一閘極間隔物的步驟包括相對於第一介電層，選擇性地蝕刻第一閘極間隔物。
在一些實施例中，主動區包括源極/汲極結構位於其中，且方法亦包括在形成第二介電層之後，形成源極/汲極接點於源極/汲極結構上，且源極/汲極接點位於金屬閘極結構之間。
在另一實施例中，本發明提供半導體結構，其包括：第一金屬閘極結構，位於鰭狀物上；第二金屬閘極結構，位於隔離區上，且隔離區與鰭狀物相鄰；閘極間隔物，位於第二金屬閘極結構之側壁底部上，其中第二金屬閘極結構之底部上的頂部不具有閘極間隔物；第一介電層，位於第一金屬閘極結構的側壁與第二金屬閘極結構的側壁上，其中第一介電層直接接觸閘極間隔物；第二介電層，位於第一金屬閘極結構與第一介電層上，以密封第一介電層與第一金屬閘極結構之側壁之間的氣隙；以及源極/汲極接點，位於源極/汲極結構上，且源極/汲極結構位於鰭狀物上。
在一些實施例中，閘極間隔物為第一閘極間隔物，而氣隙為第一氣隙，且半導體結構更包括：第三金屬閘極結構，位於鰭狀物上及第一與第二金屬閘極結構之間，且第三金屬閘極結構包括第一側壁與第二側壁；以及第二閘極間隔物，位於隔離區上及第二側壁的底部上，其中第二側壁之底部上的頂部不具有第二閘極間隔物，其中第一介電層位於第一與第二側壁上，其中第一介電層與第一側壁之間隔有第二氣隙，且其中第一介電層直接接觸第二閘極間隔物。在一實施例中，第二氣隙與第一氣隙具有相同高度。
在一些實施例中，氣隙的高度與第一金屬閘極結構的高度實質上類似。在一些實施例中，氣隙的高度小於鰭狀物的高度。
在一些實施例中，閘極間隔物的上表面高於鰭狀物的上表面。在一些實施例中，閘極間隔物的高度約為第二金屬閘極結構的高度之至少30%以上。
在一實施例中，本發明提供之半導體結構包括：高介電常數閘極介電層與金屬閘極結構，位於基板的隔離結構上，其中高介電常數閘極介電層與金屬閘極結構之側壁底部上的頂部不具有閘極間隔物層；閘極間隔物層，接觸高介電常數閘極介電層與金屬閘極結構之側壁底部並位於其上；介電層，直接接觸閘極間隔物層與高介電常數閘極介電層與金屬閘極結構之側壁的頂部；以及導電結構，與層間介電層中的高介電常數閘極介電層與金屬閘極結構相鄰，其中層間介電層分隔導電結構與介電層。
在一些實施例中，高介電常數閘極介電層與金屬閘極結構為第一高介電常數閘極介電層與金屬閘極結構，半導體結構更包括與基板上的隔離結構相鄰之主動區，以及第二高介電常數閘極介電層與金屬閘極結構位於主動區中的鰭狀物上，其中第二高介電常數閘極介電層與金屬閘極結構的側壁不具有閘極間隔物層。在一些實施例中，閘極間隔物層的上表面高於鰭狀物的上表面。在一些實施例中，介電層位於第二高介電常數閘極介電層與金屬閘極結構的側壁上，且與第二高介電常數閘極介電層與金屬閘極結構的側壁之間隔有氣隙。
在其他實施例中，半導體結構更包括第三高介電常數閘極介電層與金屬閘極結構位於主動區上，其中第三高介電常數閘極介電層與金屬閘極結構之第一側壁以及與第一側壁相對的第二側壁頂部不具有閘極間隔物層，且其中閘極間隔物層位於第三高介電常數閘極介電層與金屬閘極結構之第二側壁的底部上。
在一些實施例中，介電層位於第一側壁上並與第一側壁之間隔有氣隙，且介電層位於第二側壁上並物理接觸第二側壁。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
AA'‧‧‧虛線h1、h2、hp、hs‧‧‧高度hf‧‧‧鰭狀物高度tc‧‧‧中心厚度te‧‧‧邊緣厚度100‧‧‧半導體結構110‧‧‧基板110A‧‧‧主動區110B‧‧‧隔離區120‧‧‧鰭狀物122‧‧‧源極/汲極結構130‧‧‧隔離結構140、140A、140B、140C‧‧‧虛置閘極結構144、146‧‧‧硬遮罩層152、154‧‧‧閘極間隔物層156、166‧‧‧介電層158、178‧‧‧層間介電層160‧‧‧圖案化遮罩162、164‧‧‧蝕刻製程170、170A、170B、170C‧‧‧高介電常數閘極介電層與金屬閘極結構172、174‧‧‧接點結構180‧‧‧溝槽182、184‧‧‧保留部份200‧‧‧方法202、204、206、208、210、212、214‧‧‧步驟
圖1A係本發明多種實施例中，半導體裝置的透視圖。 圖1B係本發明多種實施例中，半導體裝置的平面上視圖。 圖2係本發明多種實施例中，製作半導體裝置的方法之流程圖。 圖3、4、5、6、7、8、與9係本發明多種實施例中，在圖2的方法之中間步驟時的半導體裝置沿著圖1A與1B的虛線AA’之剖視圖。
h1、h2、hp、hs‧‧‧高度
hf‧‧‧鰭狀物高度
100‧‧‧半導體結構
110‧‧‧基板
110A‧‧‧主動區
110B‧‧‧隔離區
120‧‧‧鰭狀物
122‧‧‧源極/汲極結構
130‧‧‧隔離結構
152、154‧‧‧閘極間隔物層
156、166‧‧‧介電層
158、178‧‧‧層間介電層
170、170A、170B、170C‧‧‧高介電常數閘極介電層與金屬閘極結構
172、174‧‧‧接點結構
180‧‧‧溝槽
182、184‧‧‧保留部份

Claims (1)

  1. 一種半導體結構的形成方法，包括： 提供多個虛置閘極結構於一主動區與一隔離區上，而該隔離區與該主動區相鄰，一第一閘極間隔物沿著該主動區中的該些虛置閘極結構之側壁，且一第二閘極間隔物沿著該隔離區中的該些虛置閘極結構之側壁； 移除該第二閘極間隔物的頂部，但不移除該第一閘極間隔物； 形成一第一介電層於該第一閘極間隔物與該第二閘極間隔物的保留部份上； 在形成該第一介電層之後，以多個金屬閘極結構置換該些虛置閘極結構； 在置換該些虛置閘極結構之後，移除該第一閘極間隔物；以及 形成一第二介電層於該些金屬閘極結構的上表面與該第一介電層上。
TW108121016A 2018-06-28 2019-06-18 半導體結構的形成方法 TW202002025A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862691092P 2018-06-28 2018-06-28
US62/691,092 2018-06-28
US16/218,330 2018-12-12
US16/218,330 US11694933B2 (en) 2018-06-28 2018-12-12 Methods of forming metal gate spacer

Publications (1)

Publication Number Publication Date
TW202002025A true TW202002025A (zh) 2020-01-01

Family

ID=69054753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121016A TW202002025A (zh) 2018-06-28 2019-06-18 半導體結構的形成方法

Country Status (2)

Country Link
US (2) US11694933B2 (zh)
TW (1) TW202002025A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329140B2 (en) 2020-01-17 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11563001B2 (en) 2020-03-30 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and capping structures in semiconductor devices
TWI804831B (zh) * 2020-03-30 2023-06-11 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004687A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Field effect transistor with a hybrid gate spacer including a low-k dielectric material
US12027594B2 (en) * 2021-08-27 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10395991B2 (en) * 2017-12-04 2019-08-27 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329140B2 (en) 2020-01-17 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
TWI767509B (zh) * 2020-01-17 2022-06-11 台灣積體電路製造股份有限公司 半導體裝置的製造方法
US11996466B2 (en) 2020-01-17 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11563001B2 (en) 2020-03-30 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and capping structures in semiconductor devices
TWI804831B (zh) * 2020-03-30 2023-06-11 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Also Published As

Publication number Publication date
US11694933B2 (en) 2023-07-04
US20200006158A1 (en) 2020-01-02
US20220352037A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
US11610983B2 (en) Epitaxial features confined by dielectric fins and spacers
TWI692104B (zh) 半導體裝置與其製作方法
TWI677016B (zh) 半導體裝置的形成方法
TWI719615B (zh) 半導體裝置的形成方法
TW202025398A (zh) 半導體結構的形成方法
TW202002025A (zh) 半導體結構的形成方法
TW201926478A (zh) 半導體結構及其製造方法
KR102066251B1 (ko) 도전성 피처 형성 및 구조물
TW202025494A (zh) 半導體結構
TWI612674B (zh) 鰭式場效電晶體及其製造方法
TW202013530A (zh) 半導體裝置的形成方法
TW202036907A (zh) 半導體裝置
TW202113942A (zh) 半導體結構
US11495494B2 (en) Methods for reducing contact depth variation in semiconductor fabrication
CN105529357A (zh) 用于FinFET的方法和结构
CN107342259B (zh) 半导体装置的形成方法
TW202015182A (zh) 半導體結構的形成方法
TW201919119A (zh) 製造半導體結構之方法
TW202002163A (zh) 製作積體電路結構的方法
TW202027143A (zh) 半導體裝置的形成方法
TWI815155B (zh) 半導體結構及其形成方法
TWI822111B (zh) 半導體裝置與其形成方法
TW202018861A (zh) 半導體結構之製造方法
TW202015174A (zh) 半導體裝置的形成方法
CN110660670A (zh) 半导体结构的形成方法