TW201937601A - 除去方法及處理方法 - Google Patents

除去方法及處理方法 Download PDF

Info

Publication number
TW201937601A
TW201937601A TW107145818A TW107145818A TW201937601A TW 201937601 A TW201937601 A TW 201937601A TW 107145818 A TW107145818 A TW 107145818A TW 107145818 A TW107145818 A TW 107145818A TW 201937601 A TW201937601 A TW 201937601A
Authority
TW
Taiwan
Prior art keywords
gas
metal
metal oxide
plasma
bcl
Prior art date
Application number
TW107145818A
Other languages
English (en)
Other versions
TWI804544B (zh
Inventor
板谷剛司
石坂忠大
康達巴拉 塔皮利
尤凱鴻
朴玩哉
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201937601A publication Critical patent/TW201937601A/zh
Application granted granted Critical
Publication of TWI804544B publication Critical patent/TWI804544B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

一種除去方法，係選擇性地除去處理容器內的基板上所形成之複數凹部內的複數種金屬氧化膜之方法，係包含而重複複數次以下工序：將該複數種金屬氧化膜曝露在BCl3氣體或導入BCl3氣體所生成的電漿之工序；停止BCl3氣體的導入來進行吹淨之工序；將該複數種金屬氧化膜曝露在導入非活性氣體所生成的電漿之工序；以及停止非活性氣體的導入來進行吹淨之工序；將該複數種金屬氧化膜曝露在該電漿之工序係將該複數種金屬氧化膜曝露在由單一氣體所生成之至少1種以上的不同電漿。

Description

除去方法及處理方法
本發明係關於一種除去方法及處理方法。
已被提出有一種使用含有BCl3氣體之氣體來除去形成於金屬膜表層而為一種自然氧化膜的金屬氧化膜之技術(例如參閱專利文獻1~6)。在金屬膜上成膜出特定膜之前先除去金屬膜上所形成的自然氧化膜之理由係為了在成膜出特定膜時降低金屬膜與特定膜的接觸電阻之緣故。
然而，當基板上所形成之複數孔洞內的金屬膜是由複數種不同的金屬所形成之情況，則複數種金屬膜的表層便會形成有不同種類的自然氧化膜。例如，當複數種金屬膜為表層不易形成有自然氧化膜的金屬膜與表層容易形成有自然氧化膜的金屬膜之情況，則必須藉由較表層不易形成有自然氧化膜之金屬膜上的自然氧化膜而選擇性地蝕刻容易形成有自然氧化膜之金屬膜上的自然氧化膜，來避免金屬膜本身的蝕刻。
[專利文獻]
專利文獻1：日本特開平10-298759號公報
專利文獻2：日本特開平11-145282號公報
專利文獻3：日本特開平11-186226號公報
專利文獻4：日本特開2003-68705號公報
專利文獻5：日本特開2009-16611號公報
專利文獻6：日本特開2010-206050號公報
針對上述課題，在一面向中，本發明之目的為選擇性地除去複數種金屬氧化膜。
為解決上述課題，依據一樣態，乃提供一種除去方法，係選擇性地除去處理容器內的基板上所形成之複數凹部內的複數種金屬氧化膜之方法，係包含而重複複數次以下工序：將該複數種金屬氧化膜曝露在BCl3氣體或導入BCl3氣體所生成的電漿之工序；停止BCl3氣體的導入來進行吹淨之工序；將該複數種金屬氧化膜曝露在導入非活性氣體所生成的電漿之工序；以及停止非活性氣體的導入來進行吹淨之工序；將該複數種金屬氧化膜曝露在該電漿之工序係將該複數種金屬氧化膜曝露在由單一氣體所生成之至少1種以上的不同電漿。
本發明之其他目的、特徵及優點應可藉由參閱添附圖式且閱讀以下的詳細說明來更加明瞭。
100‧‧‧金屬氧化膜除去裝置
200‧‧‧金屬阻隔膜成膜裝置
300‧‧‧金屬配線形成系統300
301‧‧‧真空搬送室
302‧‧‧加載互鎖室
303‧‧‧大氣搬送室
304‧‧‧對位腔室
305‧‧‧載置器安裝埠
306‧‧‧搬送機構
307a、307b‧‧‧搬送臂
308‧‧‧搬送機構
310‧‧‧整體控制部
400‧‧‧金屬配線形成裝置
C‧‧‧搬送臂
G、G1、G2‧‧‧閘閥
W‧‧‧晶圓
圖1係顯示形成金屬配線之系統之圖式。
圖2為一實施型態相關之金屬氧化膜除去裝置之概略剖面圖。
圖3係顯示一實施型態相關之ALE處理一例之圖式。
圖4係顯示一實施型態相關之複數種金屬氧化膜的選擇性除去工序一例之圖式。
圖5係顯示一實施型態相關之複數種金屬氧化膜的選擇性除去(包含清潔)一例之時序圖。
圖6係顯示一實施型態相關之複數種金屬氧化膜的選擇性除去工序(包含清潔)一例之圖式。
圖7係顯示一實施型態相關之ALE處理一例之圖式。
圖8係顯示一實施型態相關之ALE處理效果一例之圖式。
圖9係用以說明一實施型態相關之ALE處理後的清潔處理之圖式。
圖10係顯示一實施型態相關之清潔處理效果一例之圖式。
圖11係顯示一實施型態之變形例相關的金屬氧化膜除去裝置一例之圖式。
圖12係顯示一實施型態之變形例相關之複數種金屬氧化膜的選擇性除去(包含清潔)一例之時序圖。
圖13係顯示一實施型態相關之從複數種金屬氧化膜的選擇性除去到金屬配線的埋入之工序一例之圖式。
以下，參閱圖式來加以說明用以實施本發明之型態。此外，本說明書及圖式中，針對實質相同的構成則賦予相同的符號而省略重複說明。
<系統構成>
[金屬配線形成系統]
首先，針對具備有圖2及圖11中所顯示的一例(即金屬氧化膜除去裝置100)之金屬配線形成系統，參閱圖1來加以說明。圖1係概略顯示金屬配線形成系統300之水平剖面圖。
金屬配線形成系統300係用以在進行金屬氧化膜除去處理後，於介層孔內形成例如TaN膜來作為金屬阻隔膜，並形成例如Ru膜來作為金屬配線。
如圖1所示，金屬配線形成系統300係具有1個金屬氧化膜除去裝置100、1個金屬阻隔膜成膜裝置200以及2個金屬配線形成裝置400。該等裝置係分別透過閘閥G而連接於平面形狀呈七角形之真空搬送室301的4個壁部。真空搬送室301內係藉由真空幫浦而被排氣，以被保持為特定的真空度。亦即，金屬配線形成系統300為多腔室型真空處理系統，不須破壞真空即可連續進行金屬配線的形成。亦即，在金屬氧化膜除去裝置100、金屬阻隔膜成膜裝置200、金屬配線形成裝置400的處理容器內所進行之所有工序皆是不會讓矽晶圓W(以下稱作「晶圓W」。)曝露在大氣中來進行。
有關金屬氧化膜除去裝置100的構成將敘述於後。金屬阻隔膜成膜裝置200例如為在真空氛圍的腔室內藉由CVD(Chemical Vapor Deposition)或ALD(Atomic Layer Deposition)來於晶圓W上的凹部成膜出金屬阻隔膜，例如TiN膜、TaN膜等之裝置。又，金屬配線形成裝置400例如為在真空氛圍的腔室內藉由CVD或ALD 來於晶圓W的凹部所形成之金屬阻隔膜上形成例如Ru膜以作為金屬配線之裝置。
又，真空搬送室301的其他3個壁部係透過閘閥G1而連接有3個加載互鎖室302。挾置著加載互鎖室302而在真空搬送室301的相反側設置有大氣搬送室303。3個加載互鎖室302係透過閘閥G2而連接於大氣搬送室303。加載互鎖室302當在大氣搬送室303與真空搬送室301之間搬送晶圓W之際，會在大氣壓與真空之間控制壓力。
大氣搬送室303在與安裝有加載互鎖室302的壁部為相反側之壁部係設置有3個載置器安裝埠305，該載置器安裝埠305可供安裝用以收納晶圓W之載置器(FOUP等)C。又，大氣搬送室303的側壁係設置有用以進行晶圓W的對位之對位腔室304。大氣搬送室303內係形成有清潔空氣的下向流。
真空搬送室301內係設置有搬送機構306。搬送機構306會對金屬氧化膜除去裝置100、金屬阻隔膜成膜裝置200、金屬配線形成裝置400及加載互鎖室302搬送晶圓W。搬送機構306係具有可獨立移動之2個搬送臂307a、307b。
大氣搬送室303內係設置有搬送機構308。搬送機構308會對載置器C、加載互鎖室302及對位腔室304搬送晶圓W。
金屬配線形成系統300係具有整體控制部310。整體控制部310係具有主控制部、輸入裝置(鍵盤、滑鼠等)、輸出裝置(印表機等)、顯示裝置(顯示器等)及記憶裝置(記憶媒體)，該主控制部係具有CPU(電腦)，該CPU會控制金屬氧化膜除去裝置100、金屬阻隔膜成膜裝置200及金屬配線形成裝置400的各構成部，真空搬送室301的排氣機構、氣體供應機構及搬送機構306，加載互鎖室302的排氣機構及氣體供應機構，大氣搬送室303的搬送機構308，閘閥G、G1、G2的驅動系統等。整體控制部310的主控制部會依據例如內建在記憶裝置之記憶媒體，或安裝在記憶裝置之記憶媒體所記憶的處理配方，來使金屬配線形成系統300實行特定的動作。此外，整體控制部310亦可為後述金屬氧化膜除去裝置100所具有之如控制部6般的各單元控制部之上位的控制部。
接下來，針對上述方式所構成之金屬配線形成系統300的動作來加以說明。以下的處理動作係依據整體控制部310中記憶媒體所記憶之處理配方來實行。
首先，藉由搬送機構308來從大氣搬送室303所連接之載置器C取出晶圓W，並經過對位腔室304後，打開任一加載互鎖室302的閘閥G2來將該晶圓W搬入至該加載互鎖室302內。關閉閘閥G2後將加載互鎖室302內真空排氣。
在該加載互鎖室302成為特定的真空度之時間點打開閘閥G1，並藉由搬送機構306之搬送臂307a、307b的任一者來從加載互鎖室302取出晶圓W。
然後，打開金屬氧化膜除去裝置100的閘閥G來將搬送機構306的任一搬送臂所保持之晶圓W搬入至該金屬氧化膜除去裝置100，再使空的搬送臂返回真空搬送室301，同時關閉閘閥G，而藉由該金屬氧化膜除去裝置100來進行金屬氧化膜除去處理。
在金屬氧化膜除去處理結束後，打開該金屬氧化膜除去裝置100的閘閥G，並藉由搬送機構306之搬送臂307a、307b的任一者來將當中的晶圓W搬出。然後，打開金屬阻隔膜成膜裝置200的閘閥G來將搬送臂所保持之晶圓W搬入至該金屬阻隔膜成膜裝置200，再使空的搬送臂返回真空搬送室301，同時關閉閘閥G，而藉由金屬阻隔膜成膜裝置200且藉由CVD或ALD來於晶圓W上的凹部內進行會成為金屬阻隔膜之金屬膜，例如TiN膜、TaN等的成膜。
在金屬阻隔膜形成處理後，打開該金屬阻隔膜成膜裝置200的閘閥G，並藉由搬送機構306之搬送臂307a、307b的任一者來將當中的晶圓W搬出。然後，打開任一金屬配線形成裝置400的閘閥G來將搬送臂所保持之晶圓W搬入至該金屬配線形成裝置400，再使空的搬送臂返回真空搬送室301，同時關閉閘閥G，而藉由該金屬配線形成裝置400且藉由CVD或ALD來於晶圓上的凹部上所形成之金屬阻隔膜上進行會成為金屬配線之例如Ru膜的成膜。
依上述方式進行金屬配線的形成後，打開該金屬配線形成裝置400的閘閥G，並藉由搬送機構306之搬送臂307a、307b的任一者來將當中的晶圓W搬出。然後，打開任一加載互鎖室302的閘閥G1來將搬送臂上的晶圓W搬入至該加載互鎖室302內。然後，使該加載互鎖室302內回到大氣，並打開閘閥G2，而藉由搬送機構308來將加載互鎖室302內的晶圓W送回載置器C。
針對複數晶圓W來同時並行地進行上述般之處理，便完成特定片數之晶圓W的金屬配線形成處理。
如上所述，藉由搭載有金屬氧化膜除去裝置100、金屬阻隔膜成膜裝置200及2個金屬配線形成裝置400來構成金屬配線形成系統300，便可以高產能來實現金屬氧化膜除去、金屬阻隔膜形成及金屬配線形成。又，由於不須破壞真空即可進行該等一連串的處理，故可在處理的過程中抑制晶圓W上的氧化。
[金屬氧化膜除去裝置]
接下來，針對金屬氧化膜除去裝置100的構成，參閱圖2來加以說明。圖2為本發明之實施型態相關之金屬氧化膜除去裝置100的概略剖面圖。金屬氧化膜除去裝置100係具有處理容器1、載置台2、噴淋頭3、排氣部4、氣體供應機構5及控制部6。
處理容器1係由鋁等金屬所構成，呈略圓筒狀。處理容器1的側壁係形成有用以搬入或搬出晶圓W之搬出入口11，搬出入口11係藉由閘閥12而被開閉。處理容器1之本體的上方係設置有剖面呈矩形之圓環狀的排氣導管13。排氣導管13係沿著內周面而形成有槽縫13a。排氣導管13的外壁係形成有排氣口13b。排氣導管13的上面係設置有會封閉處理容器1的上部開口般之頂壁14。排氣導管13與頂壁14之間係藉由密封環15而被氣密地密封。
載置台2係在處理容器1內水平地支撐為基板一例之晶圓W。載置台2係形成為大小會對應於晶圓W之圓板狀，且被支撐在支撐組件23。載置台2係由氮化鋁(AlN)等陶瓷材料，或是鋁或鎳合金等金屬材料所形成，內部係埋設有用以加熱晶圓W之加熱器21與電極29。加熱器21會從加熱器電源(圖中未顯示)被供電而發熱。然後，藉由載置台2上面的附近所設置之熱電耦(圖中未顯示)的溫度訊號來控制加熱器21的輸出，藉此，晶圓W便會被控制為特定的溫度。
電極29係透過匹配器43而連接有第1高頻電源44。匹配器43會使負載阻抗匹配於第1高頻電源44的內部阻抗。從第1高頻電源44會透過電極29來對載置台2施加例如13.56MHz的高頻電力。如此般地，則載置台2便亦會具有下部電極的功能。
又，電極29係透過處理容器1的外側所配置之ON/OFF開關20而連接於吸附電源40，而亦具有用以使晶圓W吸附在載置台2之電極的功能。
又，噴淋頭3係透過匹配器45而連接有第2高頻電源46。匹配器45會使負載阻抗匹配於第2高頻電源46的內部阻抗。從第2高頻電源46會對噴淋頭3施加例如13.56MHz的高頻電力。如此般地，則噴淋頭3便亦會具有上部電極的功能。
載置台2係設置有覆蓋上面的外周區域及側面般且由氧化鋁等陶瓷所形成之罩組件22。載置台2的底面係設置有會調整上部電極與下部電極間的間隙G之調整機構30。調整機構30係具有支撐組件23與升降機構24。支撐組件23係從載置台2底面的中央來支撐載置台2，並貫穿處理容器1的底壁所形成之孔部而延伸至處理容器1的下方，其下端係連接於升降機構24。藉由升降機構24，則載置台2便會透過支撐組件23而升降。藉此，藉由調整間隙G，便可配合後述交互地供應BCl3氣體與Ar氣體之金屬氧化膜除去處理，以及利用H2氣體及Ar氣體之單一氣體所生成的電漿之清潔處理各自的目的，來將載置台2的高度往間隙G做調整。又，調整機構30可使升降機構24在圖2的實線所示之處理位置與其下方的二點鏈線所示之可進行晶圓W搬送之搬送位置之間做升降，來進行晶圓W的搬入及搬出。
支撐組件23之處理容器1的下方係安裝有凸緣部25，處理容器1的底面與凸緣部25之間係設置有會將處理容器1內的氛圍與外部氣體加以區隔，且會隨著載置台2的升降動作而伸縮之伸縮管26。
處理容器1的底面附近係設置有從升降板27a突出至上方般之3根(僅圖示2根)晶圓支撐銷27。晶圓支撐銷27係藉由處理容器1的下方所設置之升降機構28而透過升降板27a來升降。晶圓支撐銷27可被插通在位於搬送位置之載置台2所設置的貫穿孔2a，來相對於載置台2的上面出沒。藉由讓晶圓支撐銷27升降，便可在搬送機構與載置台2之間進行晶圓W的傳遞。
噴淋頭3會對處理容器1內噴淋狀地供應處理氣體。噴淋頭3為金屬製，係設置為與載置台2呈對向，且具有與載置台2大致相同的直徑。噴淋頭3係具有被固定在處理容器1的頂壁14之本體部31，以及連接於本體部31的下方之噴淋板32。本體部31與噴淋板32之間係形成有氣體擴散空間33，氣體擴散空間33係設置有貫穿處理容器1的頂壁14及本體部31的中央般之氣體導入孔36、37。噴淋板32的周緣部係形成有突出至下方之環狀突起部34。環狀突起部34內側的平坦面係形 成有氣體噴出孔35。在載置台2位在處理位置之狀態下，載置台2與噴淋板32之間會形成有處理空間38，且罩組件22的上面與環狀突起部34會接近而形成有環狀間隙39。
排氣部4會將處理容器1的內部排氣。排氣部4係具有連接於排氣口13b之排氣配管41，以及連接於排氣配管41且具有真空幫浦或壓力控制閥等之排氣機構42。在處理時，處理容器1內的氣體會透過槽縫13a而到達排氣導管13，再從排氣導管13通過排氣配管41而藉由排氣機構42被排氣。
氣體供應機構5會對處理容器1內供應處理氣體。氣體供應機構5係具有BCl3氣體供應源51a、Ar氣體供應源52a、Ar氣體供應源53a、H2氣體供應源54a及Ar氣體供應源56a。
BCl3氣體供應源51a係透過氣體供應管51b來將BCl3氣體供應至處理容器1內。氣體供應管51b係從上游側介設有流量控制器51c、儲存槽51d及閥體51e。從BCl3氣體供應源51a所供應之BCl3氣體在被供應至處理容器1內之前，會先被暫時儲存在儲存槽51d，當儲存槽51d內升壓至特定壓力後，便會被供應至處理容器1內。藉由如此般地將BCl3氣體暫時儲存在儲存槽51d，便可以較大流量來穩定地供應至處理容器1內。氣體供應管51b之閥體51e的下游側係連接於氣體導入孔36。從BCl3氣體供應源51a朝處理容器1之BCl3氣體的供應及停止係藉由閥體51e來進行。
Ar氣體供應源52a係透過氣體供應管52b、54b來將Ar氣體供應至處理容器1內。氣體供應管52b係從上游側介設有流量控制器52c、儲存槽52d及閥體52e。氣體供應管52b之閥體52e的下游側係連接於氣體供應管54b。從Ar氣體供應源52a所供應之Ar氣體在被供應至處理容器1內之前，會先被暫時儲存在儲存槽52d，當儲存槽52d內升壓至特定壓力後，便會被供應至處理容器1內。藉由如此般地將Ar氣體暫時儲存在儲存槽52d，便可以較大流量來穩定地供應至處理容器1內。從儲存槽52d朝處理容器1之Ar氣體的供應及停止係藉由閥體52e來進行。
Ar氣體供應源53a係透過氣體供應管53b來將Ar氣體作為載置氣體及吹淨氣體，在處理中會常時性地供應至處理容器1內。氣體供應管53b係從上游側介設有流量控制器53c、閥體53e及節流孔53f。氣體供應管53b之節流孔53f的下游側 係連接於氣體供應管51b。從Ar氣體供應源53a朝處理容器1之Ar氣體的供應及停止係藉由閥體53e來進行。氣體供應管51b雖會因儲存槽51d而以較大流量被供應有氣體，但藉由節流孔53f，則被供應至氣體供應管51b之氣體便會被抑制逆流至Ar氣體供應管53b。
H2氣體供應源54a係透過氣體供應管54b來將H2氣體供應至處理容器1內。氣體供應管54b係從上游側介設有流量控制器54c、儲存槽54d及閥體54e。從H2氣體供應源54a所供應之H2氣體在被供應至處理容器1內之前，會先被暫時儲存在儲存槽54d，當儲存槽54d內升壓至特定壓力後，便會被供應至處理容器1內。藉由如此般地將H2氣體暫時儲存在儲存槽54d，便可以較大流量來穩定地供應至處理容器1內。氣體供應管54b之閥體54e的下游側係連接於氣體導入孔37。從H2氣體供應源54a朝處理容器1之H2氣體的供應及停止係藉由閥體54e來進行。
Ar氣體供應源56a係透過氣體供應管56b來將Ar氣體作為載置氣體及吹淨氣體，在處理中會常時性地供應至處理容器1內。氣體供應管56b係從上游側介設有流量控制器56c、閥體56e及節流孔56f。氣體供應管56b之節流孔56f的下游側係連接於氣體供應管54b。從Ar氣體供應源56a朝處理容器1之Ar氣體的供應及停止係藉由閥體56e來進行。氣體供應管52b、54b雖會因儲存槽52d、54d而以較大流量被供應有氣體，但藉由節流孔56f，則被供應至氣體供應管52b、54b之氣體便會被抑制逆流至Ar氣體供應管56b。
控制部6為例如電腦，係具備有CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM(Read Only Memory)、輔助記憶裝置等。CPU會依據儲存在ROM或輔助記憶裝置之程式而動作，來控制金屬氧化膜除去裝置100的動作。控制部6可設置於金屬氧化膜除去裝置100的內部或外部。當控制部6被設置於金屬氧化膜除去裝置100的外部之情況，控制部6是藉由有線或無線等通訊手段，而可控制金屬氧化膜除去裝置100。
[基本的ALE處理]
接下來，針對上述金屬氧化膜除去裝置100中所實施之基本的沉積．原子層蝕刻(ALE Atomic Layer Etching)處理(以下稱作ALE處理。)，參閱圖2、圖3及圖4 來加以說明。ALE處理係挾置著吹淨工序而藉由BCl3氣體與Ar氣體之電漿的交互供應來進行。圖3係記載ALE處理的一連串工序。
BCl3氣體的電漿工序(BCl3 plasma)中，係藉由打開閥體51e來朝處理容器1供應已被暫時儲存在圖2的儲存槽51d而成為特定壓力之BCl3氣體。又，打開閥體53e、56e來從Ar氣體供應源53a、56a朝處理容器1供應亦具有載置氣體功能的Ar氣體。又，從第2高頻電源46對噴淋頭3施加高頻電力。另外，使用加熱器21來將下部電極的溫度控制為製程條件所設定之溫度。
又，BCl3氣體的電漿工序係在以下的製程條件下實施，於處理容器1內由BCl3氣體生成電漿並曝露於晶圓W上。
(製程條件)
高頻電力(上部電極) 20~500W
壓力(處理容器內) 2~40(Pa)(15~300(mT))
溫度(下部電極) 20~200(℃)
處理時間 5~15(s)
本工序中，經由以上的製程條件，且藉由將自然氧化膜550a、550b曝露在BCl3氣體的電漿，則BCl3之電漿中的Cl及B便會吸附在自然氧化膜550a、550b。
圖3所示之吹淨工序(Ar purge)中係關閉圖2的閥體51e，來停止從BCl3氣體供應源51a朝處理容器1之BCl3氣體的供應。由於Ar氣體為載置氣體並亦具有吹淨氣體的功能，且由於閥體53e、56e一直是打開的(圖3的C-Gas Flow)，從Ar氣體供應源53a及Ar氣體供應源56a朝處理容器1之Ar氣體的供應便會持續。又，吹淨工序係在以下的製程條件下實施，而藉由Ar氣體來將處理容器1內吹淨。
(製程條件)
高頻電力 未施加
處理時間 5~20(s)
本工序中係利用Ar氣體來進行吹淨，不僅是殘留在處理容器1內的BCl3氣體，且亦會將氣體供應管51b中殘留在閥體51e下游側的BCl3氣體加以吹淨。又，將從Ar氣體供應源52a所供應之Ar氣體暫時儲存在儲存槽52d，來使儲存槽52d內升壓至特定的壓力。
圖3所示之Ar氣體的電漿工序(Ar plasma)中會接著打開圖2的閥體52e，來朝處理容器1供應Ar氣體。又，從第1高頻電源44對下部電極施加高頻電力，且從第2高頻電源46對上部電極施加高頻電力。
又，Ar氣體的電漿工序係在以下的製程條件下實施，於處理容器1內生成Ar氣體的電漿並曝露於晶圓W上。
(製程條件)
高頻電力(上部電極) 20~500W
(下部電極) 20~500W
壓力(處理容器內) 4~40(Pa)(=30~300(mT))
溫度(下部電極) 20~200(℃)
處理時間 3~20(s)
本工序中，經由以上的製程條件，且藉由將自然氧化膜550a、550b曝露在Ar氣體的電漿，則Ar的離子便會將自然氧化膜550a上所吸附之BCl3的反應氣體擊飛。
圖3所示之Ar氣體的電漿工序後，在吹淨工序(Ar purge)中會關閉圖2的閥體52e，來停止從Ar氣體供應源52a朝處理容器1之Ar氣體的供應。由於閥體53e、56e一直是打開的，故從Ar氣體供應源53a及Ar氣體供應源56a朝處理容器1之Ar氣體的供應便會持續。又，圖3之Ar氣體的電漿工序後，吹淨工序係在以下的製程條件下實施，而藉由Ar氣體來將處理容器1內吹淨。
(製程條件)
高頻電力 未施加
處理時間 5~20(s)
本工序中係利用Ar氣體來進行吹淨，以除去殘留在處理容器1內之氣體的成分。藉由重複實施以上所說明的各工序，便可選擇性地除去自然氧化膜550a。
例如參閱圖4(a)，成膜於晶圓上之矽氧化膜(SiO2)500係形成有介層孔510、520來作為複數凹部一例。介層孔510、520內的金屬膜係由異種的金屬膜所形成，介層孔510內的金屬膜530為例如Co，介層孔520內的金屬膜540為例如TiAl。
金屬膜530為表面不易形成有自然氧化膜之金屬，金屬膜540則為表面容易形成有自然氧化膜之金屬。因此，金屬膜540上所形成之自然氧化膜550a的膜厚便會較金屬膜530上所形成之自然氧化膜550b的膜厚要來得厚。
藉由重複對金屬膜530、540表層的自然氧化膜550a、550b實施上述各工序來進行ALE處理，便可如圖4(b)所示般，相對於表層不易形成有自然氧化膜之金屬膜530上的自然氧化膜550b，來選擇性地蝕刻容易形成有自然氧化膜之金屬膜540上的自然氧化膜550a。容易形成有氧化層之金屬與不易形成有氧化層之金屬係依容易因例如H2而被還原之金屬或吉布斯能的差異所致者。有關金屬膜530上的金屬氯化膜550c將敘述於後。
[實施型態相關之ALE處理]
接下來，針對金屬氧化膜除去裝置100中所實施之本實施型態相關的ALE處理，參閱圖2、圖5、圖6及圖7來加以說明。圖5係記載本實施型態相關之ALE處理的一連串工序。
圖5所示之BCl3氣體的電漿工序(BCl3 plasma)中，係藉由打開閥體51e來朝處理容器1供應已被暫時儲存在圖2的儲存槽51d而成為特定壓力之BCl3氣體。又，打開閥體53e、56e來從Ar氣體供應源53a、56a朝處理容器1供應亦具有載置氣體功能的Ar氣體。又，從第2高頻電源46對噴淋頭3施加高頻電力。另外，使用加熱器21來將下部電極的溫度控制為製程條件所設定之溫度。
又，BCl3氣體的電漿工序係在以下的製程條件下實施，在處理容器1內由BCl3氣體生成電漿並曝露於晶圓W上。
(製程條件)
高頻電力(上部電極) 20~500W
壓力(處理容器內) 2~40(Pa)(15~300(mT))
溫度(下部電極) 20~200(℃)
處理時間 5~15(s)
間隙G 10~40mm
本工序中，經由以上的製程條件，且藉由將自然氧化膜550a、550b曝露在BCl3氣體的電漿，則BCl3之電漿中的Cl及B便會吸附在自然氧化膜550a、550b。圖7(a)係顯示為BCl3的反應氣體之Cl及B吸附在自然氧化膜550a之狀態。
又，本工序中，係藉由調整機構30的調整來將間隙G調整為10~40mm。
圖5所示之吹淨工序(Ar purge)中，係關閉圖2的閥體51e來停止從BCl3氣體供應源51a朝處理容器1之BCl3氣體的供應。由於Ar氣體為載置氣體並亦具有吹淨氣體的功能，且由於閥體53e、56e一直是打開的(圖5的C-Gas Flow)，故從Ar氣體供應源53a及Ar氣體供應源56a朝處理容器1之Ar氣體的供應便會持續。又，吹淨工序中，係藉由以下的製程條件，而藉由Ar氣體來將處理容器1內吹淨。
(製程條件)
高頻電力 未施加
處理時間 5~20(s)
本工序中係利用Ar氣體來進行吹淨，不僅是殘留在處理容器1內的BCl3氣體，且亦會將氣體供應管51b中殘留在閥體51e下游側的BCl3氣體加以吹淨。又，將從Ar氣體供應源52a所供應之Ar氣體暫時儲存在儲存槽52d，來使儲存槽52d內升壓至特定的壓力。圖7(b)係顯示吸附在自然氧化膜550a之反應氣體以外的BCl3氣體被吹淨後的狀態。
又，本工序中，作為下一工序的準備，調整機構30會使升降機構24下降，來使間隙G較前工序(BCl3氣體的電漿工序)要來得寬。本吹淨工序中，藉由調整間隙G，便可迅速地進行下一工序。
圖5所示之Ar氣體的電漿工序(Ar plasma)中會接著打開圖2的閥體52e，來朝處理容器1供應Ar氣體。又，從第1高頻電源44對下部電極施加高頻電力，且從第2高頻電源46對上部電極施加高頻電力。
又，Ar氣體的電漿工序係在以下的製程條件下實施，而在處理容器1內生成Ar氣體的電漿並曝露於晶圓W上。
(製程條件)
高頻電力(上部電極) 20~500W
(下部電極) 20~500W
壓力(處理容器內) 4~40(Pa)(=30~300(mT))
溫度(下部電極) 20~200(℃)
處理時間 3~20(s)
間隙G 10~40mm
本工序中，經由以上的製程條件，且藉由將自然氧化膜550a、550b曝露在Ar氣體的電漿，則Ar的離子便會將自然氧化膜550a上所吸附之BCl3的反應氣體擊飛。藉此，如圖7(c)所示，與BCl3發生反應後的反應副生成物便會從自然氧化膜550a被移除，來將自然氧化膜550a選擇性地蝕刻。反應副生成物為例如TiAlOX。
又，本工序中，係藉由調整機構30的調整，來將間隙G調整為10~40mm的範圍，且為較BCl3氣體之電漿工序時的間隙G要寬之間隙G。如此般地調整為較BCl3氣體之電漿工序時的間隙G要寬之間隙G的目的係為了不會因Ar離子而對形成於晶圓上的介層孔構造造成物理損傷，而僅會讓因BCl3氣體的吸附所生成之金屬上的反應副生成物化學性脫離之緣故。
圖5所示之Ar氣體的電漿工序後，在吹淨工序(Ar purge)中會關閉圖2的閥體52e，來停止從Ar氣體供應源52a朝處理容器1之Ar氣體的供應。由於閥體53e、56e一直是打開的，故從Ar氣體供應源53a及Ar氣體供應源56a朝處理容器1之Ar氣體的供應便會持續。又，圖5之Ar氣體的電漿工序後，吹淨工序係在以下的製程條件下實施，而藉由Ar氣體來將處理容器1內吹淨。
(製程條件)
高頻電力 未施加
處理時間 5~20(s)
本工序中係利用Ar氣體來進行吹淨，以除去殘留在處理容器1內之氣體的成分。圖7(d)係顯示BCl3與反應副生成物被吹淨後的狀態。
又，本工序中，調整機構30會驅動升降機構24來作為下一工序的準備。一實施型態中，會使升降機構24上升，來使間隙G較Ar氣體的電漿工序更為狹窄。如此般地藉由在本工序中調整間隙G，便可迅速地進行下一工序。
[金屬氧化膜除去處理]
接下來，針對金屬配線形成系統所進行之金屬氧化膜除去處理，參閱圖6來加以說明。圖6係顯示本實施型態相關之複數種金屬氧化膜的選擇性除去工序一例之圖式。
參閱圖6(a)，成膜於晶圓上之矽氧化膜500係形成有介層孔510、520來作為複數凹部一例。介層孔510、520內的金屬膜係由異種的金屬膜所形成，介層孔510內的金屬膜530為例如Co，介層孔520內的金屬膜540為例如TiAl。
針對圖6(a)中顯示一例之金屬膜530、540表層的自然氧化膜550a、550b，藉由交互供應BCl3氣體或BCl3氣體的電漿與Ar氣體的電漿來進行ALE處理，以除去自然氧化膜550a、550b。
此時，係重複複數次ALE處理(BCl3之電漿的供應→吹淨→Ar氣體的電漿所致之蝕刻→吹淨)的循環。藉此，便可如圖6(b)所示般，相對於表層不易形成有自然氧化膜之金屬膜530上的自然氧化膜550b，來選擇性地蝕刻容易形成有自然氧化膜之金屬膜540上的自然氧化膜550a。
金屬膜530上所形成之自然氧化膜550b係與自然氧化膜550a同樣地藉由ALE處理來被除去。如此一來，底層之金屬膜530的表層便會有BCl3氣體到達，而與BCl3氣體反應來形成有金屬氯化膜550c(參閱圖8)。金屬氯化膜550c會保護金屬膜530。藉此，在自然氧化膜550b被除去後，金屬膜530便不會被蝕刻，而是金屬膜540上的自然氧化膜550a會被選擇性地蝕刻。金屬氯化物為例如CoClX。
圖9係顯示重複實施16次上述ALE處理的循環後，金屬膜530及金屬膜540的TEM剖面解析結果一例。由此可得知ALE處理後之金屬膜530的蝕刻量相較於金屬膜540的蝕刻量為非常地少。以上證明了本實施型態中，藉由ALE處理，便可將自然氧化膜550a較自然氧化膜550b更加選擇性地蝕刻，來使金屬膜530的蝕刻量非常地少。此外，ALE處理的重複次數在本實施型態中為16，但未限制於此。
ALE處理後，如圖6(c)及圖8所示，將金屬膜530、540曝露在由氫(H2)氣體的單一氣體所生成之H2氣體的電漿，以除去金屬膜530、540上的Cl。之後，如圖6(d)所示，將金屬膜530、540曝露在由Ar氣體的單一氣體所生成之Ar氣體的電漿，以除去金屬膜530、540上的B。以下，針對ALE處理後的清潔處理來加以說明。
[ALE處理後的清潔處理]
清潔處理係由H2氣體的電漿工序及Ar氣體的電漿工序所構成。H2氣體的電漿工序中，係藉由H2氣體的電漿所致之還原處理來除去金屬膜530的表層所形成之金屬氯化物及金屬膜530、540上之Cl的殘渣。此工序中，會打開圖2的閥體54e來從H2氣體供應源54a朝處理容器1供應H2氣體。又，從第1高頻電源44對下部電極施加高頻電力。高頻電力可連續地施加或間歇地(脈衝)施加。
藉由圖5所示之清潔處理之H2氣體的電漿工序所示之以下製程條件，來生成H2氣體之單一氣體的電漿並曝露於晶圓W上。
(製程條件)
高頻電力(下部電極) 50~500W
壓力(處理容器內) 4~40(Pa)(=30~300(mT))
溫度(下部電極) 20~200(℃)
處理時間 2~10(s)
間隙G 10~40mm
本工序中，經由以上的製程條件，且藉由將金屬膜530、540曝露在H2氣體的電漿，並藉由H2氣體的電漿所致之還原處理來除去金屬膜530的表層所形成之金屬氯化物，便可除去金屬膜530、540上的Cl殘渣。
本工序中的間隙G較佳宜較ALE處理之Ar氣體的電漿工序更為狹窄。又，本工序中所施加之高頻電力較佳宜大於ALE處理之Ar氣體的電漿工序中所施加之高頻電力。
接下來之Ar氣體的電漿工序中，會除去金屬膜530、540上之B的殘渣。此工序中會關閉圖2的閥體54e，來停止從H2氣體供應源54a朝處理容器1之H2氣體的供應，並打開閥體52e，來從Ar氣體供應源52a朝處理容器1供應Ar氣體。又，接著從第1高頻電源44對下部電極施加高頻電力。
藉由圖5所示之清潔處理之Ar氣體的電漿工序所示之以下製程條件，來生成Ar氣體之單一氣體的電漿並曝露於晶圓W上。
(製程條件)
高頻電力(下部電極) 50~500W
壓力(處理容器內) 0.13~4(Pa)(=1~30(mT))
溫度(下部電極) 20~200(℃)
處理時間 2~10(s)
間隙G 10~40mm
本工序中的間隙G較佳為與清潔處理之H2氣體的電漿工序相同，但較ALE處理之Ar氣體的電漿工序要來得狹窄。又，本工序中所施加之高頻電力較佳宜大於ALE處理之Ar氣體的電漿工序中所施加之高頻電力。
本工序中，經由以上的製程條件，且藉由將金屬膜530、540曝露在Ar氣體的電漿，而藉由Ar的電漿來讓金屬膜530、540上的B脫離，便可降低B的殘渣。
圖10係顯示清潔處理效果一例之圖式。圖10左右之圖表的橫軸所示之「Reference」係顯示在金屬膜530、540上形成有自然氧化膜550a、550b的狀態而未進行任何處置之情況下，藉由二次離子質量分析法(SIMS：Secondary Ion Mass Spectrometry)來觀察金屬膜530、540上的結果。「BCl3 ONLY」係顯示僅進行交互供應BCl3氣體及Ar氣體之ALE處理的情況下，藉由SIMS來觀察金屬膜530、540上的結果。「BCl3+H2 plasma」係顯示在ALE處理後進行清潔處理之H2氣體的電漿工序情況下之金屬膜530、540上的觀察結果。「BCl3+H2 plasma+Ar plasma」係顯示在ALE處理後先進行清潔處理之H2氣體的電漿工序，之後再進行清潔處理之Ar氣體的電漿工序情況下之金屬膜530、540上的觀察結果。
圖10左邊之圖表的縱軸係顯示金屬膜530、540上的Cl濃度，圖10右邊之圖表的縱軸係顯示金屬膜530、540上的B濃度。參閱圖10左邊的圖表，可得知ALE處理後殘留在金屬膜530、540上的Cl可在清潔處理之H2氣體的電漿工序中，藉由H2氣體的電漿所致之還原處理來除去。
另一方面，參閱圖10右邊的圖表，可得知ALE處理後殘留在金屬膜530、540上的B即便實施清潔處理之H2氣體的電漿工序仍無法除去，但藉由實施清潔處理之Ar氣體的電漿工序則會減少。
以上，本實施型態中，作為選擇性地除去晶圓W上所形成之至少1個以上凹部內的複數種金屬氧化膜之方法，係在交互供應BCl3氣體及Ar氣體來進行ALE處理後進行清潔處理，並在H2電漿後藉由Ar電漿來清潔金屬膜530、540。藉此除去金屬膜530、540的自然氧化膜，進一步地除去金屬膜530、540上之Cl及B的 殘渣。藉此，便可降低後續所形成的金屬阻隔膜及金屬配線與其底層，即金屬膜之接觸電阻。
本實施型態中，將複數種自然氧化膜550a、550b或該自然氧化膜下的金屬膜530、540曝露在電漿之工序係包含有將複數種自然氧化膜550a、550b曝露在由非活性氣體的單一氣體所生成之1種電漿之工序(以下亦稱作第1工序」。)。又，係包含有將複數種金屬膜530、540曝露在由包含有非活性氣體之複數種氣體的各單一氣體所生成之2種電漿之工序(以下亦稱作「第2工序」。)。第1工序之一例為圖5的ALE處理中之Ar氣體的電漿工序。第1工序中，可使用的非活性氣體不限於Ar氣體，亦可為N2氣體。
第2工序的一例為圖5的清潔處理中之H2氣體的電漿工序及Ar氣體的電漿工序。第2工序中可使用之氣體為H2氣體及Ar氣體，將金屬膜530、540曝露在H2氣體之單一氣體所構成的電漿後，再將金屬膜530、540曝露在Ar氣體之單一氣體所構成的電漿。
此外，圖9之範例中，雖是在重複16次ALE處理後，各進行1次利用H2氣體的電漿之清潔處理以及利用Ar氣體的電漿之清潔處理，但未受限於此。例如，亦可在重複複數次ALE處理後，進行1次或重複複數次利用H2氣體的電漿之清潔處理，之後再進行1次或複數次利用Ar氣體的電漿之清潔處理。重複實施ALE處理中的第1工序之情況，可在所實施之第1工序的至少任一時間點取代第1工序而實施第2工序，或是在第2工序中，將金屬膜530、540交互地曝露在H2氣體之單一氣體所構成的電漿與Ar氣體的單一氣體所構成之電漿。
上述ALE處理及清潔處理中，會對上部電極及下部電極的至少其中一者施加高頻電力來生成電漿。特別是，第1工序的ALE處理中，Ar氣體的電漿工序中所施加之高頻電力係被控制為較第2工序的清潔處理中，Ar氣體的電漿工序中所施加之高頻電力要來得弱。其理由是因為第1工序中，由於金屬膜的表層為殘留有Cl之狀態，故生成較弱的電漿以使表層的Cl不會被離子化之緣故。另一方面，第2工序中，由於金屬膜的表層為未殘留有Cl之狀態，因此是使用較第2工序要強的高頻電力來生成較強的電漿，以有效率地進行清潔處理。
[變形例相關之金屬氧化膜除去裝置]
接下來，針對本實施型態之變形例相關之金屬氧化膜除去裝置100與上述各工序中的控制方法，參閱圖11之變形例相關之金屬氧化膜除去裝置100及圖12的時序圖來加以說明。
此外，對於圖11之變形例相關之金屬氧化膜除去裝置100，僅針對自圖2所示之金屬氧化膜除去裝置100的變更點，即氣體供應機構5來加以說明，其他由於未自圖2加以變更，故省略說明。
氣體供應機構5會對處理容器1內供應處理氣體。氣體供應機構5係具有BCl3氣體供應源51a、Ar氣體供應源52a、Ar氣體供應源53a、H2氣體供應源54a、Ar氣體供應源55a、Ar氣體供應源56a及Ar氣體供應源57a。
BCl3氣體供應源51a係透過氣體供應管51b來將BCl3氣體供應至處理容器1內。氣體供應管51b係從上游側介設有流量控制器51c、儲存槽51d及閥體51e。氣體供應管51b之閥體51e的下游側係連接於氣體導入孔36。從BCl3氣體供應源51a所供應之BCl3氣體在被供應至處理容器1內之前，會先被暫時儲存在儲存槽51d，當儲存槽51d內升壓至特定壓力後，便會被供應至處理容器1內。藉由如此般地將BCl3氣體暫時儲存在儲存槽51d，便可以較大流量來將BCl3氣體穩定地供應至處理容器1內。從BCl3氣體供應源51a朝處理容器1之BCl3氣體的供應及停止係藉由閥體51e來進行。
Ar氣體供應源52a係透過氣體供應管52b、54b來將Ar氣體供應至處理容器1內。氣體供應管52b係從上游側介設有流量控制器52c、儲存槽52d及閥體52e。氣體供應管52b之閥體52e的下游側係連接於氣體供應管54b。從Ar氣體供應源52a所供應之Ar氣體在被供應至處理容器1內之前，會先被暫時儲存在儲存槽52d，當儲存槽52d內升壓至特定壓力後，便會被供應至處理容器1內。藉由如此般地將Ar氣體暫時儲存在儲存槽52d，便可以較大流量來將Ar氣體穩定地供應至處理容器1內。從儲存槽52d朝處理容器1之Ar氣體的供應及停止係藉由閥體52e來進行。
Ar氣體供應源57a係透過氣體供應管57b、51b來將Ar氣體供應至處理容器1內。氣體供應管57b係從上游側介設有流量控制器57c、儲存槽57d及閥體57e。氣體供應管57b的閥體57e的下游側係連接於氣體供應管51b。從Ar氣體供應源57a 所供應之Ar氣體在被供應至處理容器1內之前，會先被暫時儲存在儲存槽57d，當儲存槽57d內升壓至特定壓力後，便會被供應至處理容器1內。藉由如此般地將Ar氣體暫時儲存在儲存槽57d，便可以較大流量來將Ar氣體穩定地供應至處理容器1內。從儲存槽57d朝處理容器1之Ar氣體的供應及停止係藉由閥體57e來進行。
Ar氣體供應源53a係透過氣體供應管53b來將Ar氣體作為載置氣體及吹淨氣體，在處理中會常時性地供應至處理容器1內。氣體供應管53b係從上游側介設有流量控制器53c、閥體53e及節流孔53f。氣體供應管53b之節流孔53f的下游側係連接於氣體供應管51b。從Ar氣體供應源53a朝處理容器1之Ar氣體的供應及停止係藉由閥體53e來進行。氣體供應管51b、57b雖會因儲存槽51d、57d而以較大流量被供應有氣體，但藉由節流孔53f，則被供應至氣體供應管51b、57b之氣體便會被抑制逆流至Ar氣體供應管53b。
H2氣體供應源54a係透過氣體供應管54b來將H2氣體供應至處理容器1內。氣體供應管54b係從上游側介設有流量控制器54c、儲存槽54d及閥體54e。氣體供應管54b之閥體54e的下游側係連接於氣體導入孔37。從H2氣體供應源54a所供應之H2氣體在被供應至處理容器1內之前，會先被暫時儲存在儲存槽54d，當儲存槽54d內升壓至特定壓力後，便會被供應至處理容器1內。藉由如此般地將H2氣體暫時儲存在儲存槽54d，便可以較大流量來將H2氣體穩定地供應至處理容器1內。從H2氣體供應源54a朝處理容器1之H2氣體的供應及停止係藉由閥體54e來進行。
Ar氣體供應源55a係透過氣體供應管55b、54b來將Ar氣體供應至處理容器1內。氣體供應管55b係從上游側介設有流量控制器55c、儲存槽55d及閥體55e。氣體供應管55b之閥體55e的下游側係連接於氣體供應管54b。從Ar氣體供應源55a所供應之Ar氣體在被供應至處理容器1內之前，會先被暫時儲存在儲存槽55d，當儲存槽55d內升壓至特定壓力後，便會被供應至處理容器1內。藉由如此般地將Ar氣體暫時儲存在儲存槽55d，便可以較大流量來將Ar氣體穩定地供應至處理容器1內。從儲存槽55d朝處理容器1之Ar氣體的供應及停止係藉由閥體55e來進行。
Ar氣體供應源56a係透過氣體供應管56b來將Ar氣體作為載置氣體及吹淨氣體，在處理中會常時性地供應至處理容器1內。氣體供應管56b係從上游側介設有流量控制器56c、閥體56e及節流孔56f。氣體供應管56b之節流孔56f的下游側係連接於氣體供應管54b。從Ar氣體供應源56a朝處理容器1之Ar氣體的供應及停止係藉由閥體56e來進行。氣體供應管52b、54b、55b雖會因儲存槽52d、54d、55d而以較大流量被供應有氣體，但藉由節流孔56f，則被供應至氣體供應管、儲存槽57d之氣體便會被抑制逆流至Ar氣體供應管56b。
Ar的吹淨氣體會從Ar氣體供應源53a、55a、56a、57a透過氣體供應管51b、53b、54b、55b、56b、57b來被供應至處理容器1。此係為了不僅是殘留在處理容器1內的BCl3氣體及H2氣體，且亦將氣體供應管51b中殘留在閥體51e下游側的BCl3氣體及氣體供應管54b中殘留在閥體54e下游側的H2氣體加以吹淨。
如圖12之「大流量purge」所示般，本變形例中係以較大流量來將Ar氣體穩定地供應至處理容器1內。其他工序則與圖5所示之實施型態的時序圖所示之工序相同。因此，此處係針對以「大流量purge」所示之較大流量而將Ar氣體穩定地供應至處理容器1內之處理來加以說明，並省略針對其他工序的說明。
「大流量purge」的控制係在ALE處理中之BCl3氣體的電漿工序中，關閉圖11的閥體55e、57e，來從Ar氣體供應源55a、57a將Ar氣體暫時儲存在儲存槽55d、57d(圖12之第一次的「Ar充填」)。接下來，Ar氣體的吹淨工序中會打開閥體55e、57e，來將儲存在儲存槽55d、57d之Ar氣體供應至處理容器1內(圖12之第一次的「供應」)。藉由如此般地將Ar氣體暫時儲存在儲存槽55d、57d，則在Ar氣體的吹淨工序中，便可以較大流量來將Ar氣體穩定地供應至處理容器1內。
接下來，Ar氣體的電漿工序中會關閉閥體55e、57e，來從Ar氣體供應源55a、57a將Ar氣體暫時儲存在儲存槽55d、57d(第2次的「Ar充填」)。接下來，Ar氣體的電漿工序後，在Ar氣體的吹淨工序中會打開閥體55e、57e，來將儲存在儲存槽55d、57d之Ar氣體供應至處理容器1內。藉由如此般地將Ar氣體暫時儲存在儲存槽55d、57d，則在後續之「Ar氣體的吹淨工序」中，便可以較大流量來將Ar氣體穩定地供應至處理容器1內(第2次的「供應」)。
如以上的說明，變形例中，由於係利用複數種單一氣體(BCl3、Ar)的電漿處理來進行選擇性蝕刻，故考慮了在一連串的各工序間之有效率的氣體置換為非常重要的這一點來進行有效率的氣體置換。作為氣體置換方法的一例，從氣體供應管55b、57b導入較大流量之Ar的吹淨氣體，來將壓力高的氣體噴出至處理容器1內。藉此，便可完全地除去BCl3氣體的未反應成分，或脫離後之B及Cl的成分，且以更短時間來進行自然氧化膜550a、550b的蝕刻。
[金屬氧化膜除去處理、金屬阻隔膜形成處理及金屬配線形成處理]
最後，針對圖1所示之金屬配線形成系統300所進行之金屬氧化膜除去處理、金屬阻隔膜形成處理及金屬配線形成處理的一連串處理，參閱圖13來加以說明。圖13係顯示從本實施型態相關之複數種金屬氧化膜，即自然氧化膜的選擇性除去到金屬配線的埋入之工序一例之圖式。
參閱圖13(a)，成膜於晶圓上之矽氧化膜500係形成有介層孔510、520來作為複數凹部一例。介層孔510、520內的金屬膜為例如金屬膜530與金屬膜540。
針對金屬膜530、540表層的自然氧化膜550a、550b，藉由BCl3氣體的電漿與Ar氣體的電漿之ALE處理來除去自然氧化膜550a、550b。重複複數次ALE處理(BCl3氣體或BCl3之電漿的供應→吹淨→Ar氣體的電漿所致之蝕刻→吹淨)的循環。
藉此，在ALE處理中是相對於表層不易形成有自然氧化膜之金屬膜530上的自然氧化膜550b，而選擇性地蝕刻容易形成有自然氧化膜之金屬膜540上的自然氧化膜550a(圖13(b))。
ALE處理後，將金屬膜530、540曝露在由氫(H2)氣體的單一氣體所生成之電漿後(圖13(c))，再將金屬膜530、540曝露在由Ar氣體的單一氣體所生成之電漿(圖13(d))。藉此，便可除去金屬膜530、540表層的Cl及B。
接下來，藉由金屬前驅體氣體與反應氣體的交互供應所致之ALD處理來於介層孔510、520內的金屬膜530、540上形成例如氮化鉭(TaN)的金屬阻隔膜570而作為金屬阻隔膜(圖13(e))。
最後，藉由CVD處理來將例如釕的金屬配線580填埋在介層孔510、520內的金屬阻隔膜570上(圖13(f))。
本實施型態中，藉由在金屬阻隔膜570的成膜前先藉由ALE處理來除去自然氧化膜，便可降低後續所形成之金屬阻隔膜570及金屬配線580與其底層，即金屬膜530、540的接觸電阻。
如以上的說明，依據本實施型態相關之自然氧化膜的選擇性除去方法及金屬配線埋入的處理方法，便可選擇性地除去複數種自然氧化膜。又，藉由清潔處理，便可除去金屬膜上之Cl及B的殘渣。藉此，便可降低金屬配線層與其底層，即金屬膜的接觸電阻。
此外，本實施型態及其變形例中，係在ALE處理中使用BCl3氣體的電漿。但亦可不由BCl3氣體來生成電漿，而是使BCl3氣體吸附在金屬膜530、540。
以上，已藉由上述實施型態來加以說明複數種自然氧化膜的選擇性除去方法及金屬配線埋入的處理方法，但該選擇性除去方法及該處理方法並未限定於上述實施型態，可在本發明之範圍內做各種變化及改良。可將上述複數實施型態所記載之事項在不會矛盾之範圍內來加以組合。
本說明書中係舉晶圓W作為基板一例來加以說明。但基板未限定於此，亦可為LCD(Liquid Crystal Display)、FPD(Flat Panel Display)所使用的各種基板、CD基板、印刷基板等。
依據本實施型態，便可選擇性地除去複數種金屬氧化膜。

Claims (17)

  1. 一種除去方法，係選擇性地除去處理容器內的基板上所形成之複數凹部內的複數種金屬氧化膜之方法，包含而重複複數次以下工序：將該複數種金屬氧化膜曝露在BCl3氣體或導入BCl3氣體所生成的電漿之工序；停止BCl3氣體的導入來進行吹淨之工序；將該複數種金屬氧化膜或金屬氧化膜下的金屬膜曝露在導入非活性氣體所生成的電漿之工序；以及停止非活性氣體的導入來進行吹淨之工序；將該複數種金屬氧化膜或金屬氧化膜下的金屬膜曝露在該電漿之工序係將該複數種金屬氧化膜或金屬膜的至少任一者曝露在由單一氣體所生成之至少1種以上的不同電漿。
  2. 如申請專利範圍第1項之除去方法，其中將該複數種金屬氧化膜或金屬膜的至少任一者曝露在該電漿之工序係進行第1工序或第2工序，該第1工序係將該複數種金屬氧化膜曝露在由非活性氣體的單一氣體所生成之1種電漿，該第2工序係將該複數種金屬膜曝露在由包含有非活性氣體之複數種氣體的各單一氣體所生成之2種不同電漿。
  3. 如申請專利範圍第2項之除去方法，其中該第1工序係使用Ar氣體或N2氣體；該第2工序係使用H2氣體及Ar氣體。
  4. 如申請專利範圍第3項之除去方法，其中該第2工序係於將該複數種金屬膜曝露在由H2氣體的單一氣體所生成之電漿後，將該複數種金屬膜曝露在由Ar氣體的單一氣體所生成之電漿。
  5. 如申請專利範圍第3項之除去方法，其中該第2工序係將該複數種金屬膜交互地曝露在由H2氣體的單一氣體所生成之電漿，以及由Ar氣體的單一氣體所生成之電漿。
  6. 如申請專利範圍第3項之除去方法，其中該第2工序中係間歇地施加由H2氣體的單一氣體所生成之電漿及/或由Ar氣體的單一氣體所生成之電漿。
  7. 如申請專利範圍第3項之除去方法，其中在停止該BCl3氣體的導入來進行吹淨之工序與停止該非活性氣體的導入來進行吹淨之工序的各該工序中，會將Ar氣體儲存在儲存槽；在停止該BCl3氣體的導入來進行吹淨之工序與停止該非活性氣體的導入來進行吹淨之工序中，會供應所儲存之該Ar氣體。
  8. 如申請專利範圍第2項之除去方法，其中第1工序中，係對上部電極及下部電極施加高頻電力；第2工序中，係對下部電極施加高頻電力；
  9. 如申請專利範圍第8項之除去方法，其中該第1工序中所施加之高頻電力係小於該第2工序中所施加之高頻電力。
  10. 如申請專利範圍第1項之除去方法，其中將該複數種金屬氧化膜曝露在導入該BCl3氣體所生成的電漿之工序中，係對上部電極施加高頻電力。
  11. 如申請專利範圍第2項之除去方法，其係藉由會調整用以載置基板之載置台，即下部電極的高度之調整機構，來調整該下部電極與對向於該下部電極之上部電極的間隙。
  12. 如申請專利範圍第11項之除去方法，其中停止該BCl3氣體的導入來進行吹淨之工序及停止該非活性氣體的導入來進行吹淨之工序中，係藉由該調整機構來調整該下部電極的高度。
  13. 如申請專利範圍第11項之除去方法，其中該第1工序中係藉由該調整機構來調整該下部電極的高度，以使該上部電極與該下部電極之間的間隙會較該第2工序要來得寬。
  14. 一種處理方法，係用以將金屬配線填埋在凹部內之處理方法，包含以下工序：選擇性地除去處理容器內的基板上所形成之複數凹部內的複數種金屬氧化膜之工序；選擇性地除去該複數種金屬氧化膜後，以金屬阻隔膜來覆蓋該複數凹部內之工序；以及將金屬配線填埋在以該金屬阻隔膜所覆蓋的該複數凹部內之工序； 所有的該工序係皆未將該處理容器內的基板曝露在大氣中來進行。
  15. 如申請專利範圍第14項之處理方法，其中選擇性地除去該複數種金屬氧化膜之工序係包含而重複複數次以下工序：將該複數種金屬氧化膜曝露在BCl3氣體或導入BCl3氣體所生成的電漿之工序；停止BCl3氣體的導入來進行吹淨之工序；將該複數種金屬氧化膜或金屬氧化膜下的金屬膜曝露在導入非活性氣體所生成的電漿之工序；以及停止該非活性氣體的導入來進行吹淨之工序；將該複數種金屬氧化膜或金屬氧化膜下的金屬膜曝露在該電漿之工序係將該複數種金屬氧化膜或金屬膜的至少任一者曝露在由單一氣體所生成之至少1種以上的不同電漿。
  16. 如申請專利範圍第14項之處理方法，其中覆蓋該複數凹部內之金屬阻隔膜為氮化鈦(TiN)或氮化鉭(TaN)。
  17. 如申請專利範圍第14項之處理方法，其中填埋該凹部之金屬配線為釕。
TW107145818A 2017-12-21 2018-12-19 除去方法及處理方法 TWI804544B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/850,458 2017-12-21
US15/850,458 US10460988B2 (en) 2017-12-21 2017-12-21 Removal method and processing method

Publications (2)

Publication Number Publication Date
TW201937601A true TW201937601A (zh) 2019-09-16
TWI804544B TWI804544B (zh) 2023-06-11

Family

ID=66948981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107145818A TWI804544B (zh) 2017-12-21 2018-12-19 除去方法及處理方法

Country Status (5)

Country Link
US (1) US10460988B2 (zh)
JP (1) JP7175180B2 (zh)
KR (1) KR102167479B1 (zh)
CN (1) CN110010465B (zh)
TW (1) TWI804544B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11236424B2 (en) * 2019-11-01 2022-02-01 Applied Materials, Inc. Process kit for improving edge film thickness uniformity on a substrate
JP2022111771A (ja) * 2021-01-20 2022-08-01 東京エレクトロン株式会社 プラズマ処理システム及びプラズマ処理方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122248A (ja) * 1986-11-12 1988-05-26 Nec Corp 半導体装置の製造方法
JPH03173125A (ja) * 1989-11-30 1991-07-26 Toshiba Corp 半導体装置の製造方法
JP3350264B2 (ja) * 1994-12-22 2002-11-25 松下電器産業株式会社 プラズマクリーニング方法
JP3297291B2 (ja) * 1995-03-10 2002-07-02 株式会社東芝 半導体装置の製造方法
JPH10298759A (ja) 1997-04-25 1998-11-10 Ulvac Japan Ltd 成膜方法及び成膜装置
JPH11145282A (ja) 1997-11-06 1999-05-28 Nec Corp エッチング方法
JP3566522B2 (ja) 1997-12-17 2004-09-15 株式会社日立製作所 プラズマ処理装置内のプラズマクリーニング方法
TW512448B (en) * 1999-05-11 2002-12-01 Applied Materials Inc Sequential sputter and reactive precleans of vias and contacts
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
JP2003059861A (ja) * 2001-08-09 2003-02-28 Tokyo Electron Ltd 成膜方法および成膜装置
JP2003068705A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体素子の製造方法
KR100541195B1 (ko) * 2003-05-09 2006-01-11 주식회사 아이피에스 산화 금속막 증착 챔버의 세정 방법 및 이를 수행하기위한 증착 장치
JP4464631B2 (ja) * 2003-06-30 2010-05-19 株式会社日立製作所 半導体素子の製造方法
JP2006339523A (ja) * 2005-06-03 2006-12-14 Taiyo Nippon Sanso Corp 半導体処理装置のクリーニング方法および高誘電率酸化膜のエッチング方法
JP5110987B2 (ja) 2007-07-05 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびコンピュータ読み取り可能な記録媒体
JP2010206050A (ja) 2009-03-05 2010-09-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6040544B2 (ja) * 2012-03-22 2016-12-07 日本電気株式会社 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法
US9425376B2 (en) * 2013-12-23 2016-08-23 Intermolecular, Inc. Plasma cleaning of superconducting layers
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6163446B2 (ja) * 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法
JP6023854B1 (ja) * 2015-06-09 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10096487B2 (en) * 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) * 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
JP6499980B2 (ja) * 2016-01-04 2019-04-10 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
US20190198390A1 (en) 2019-06-27
CN110010465B (zh) 2023-09-05
CN110010465A (zh) 2019-07-12
KR102167479B1 (ko) 2020-10-20
US10460988B2 (en) 2019-10-29
TWI804544B (zh) 2023-06-11
JP2019114786A (ja) 2019-07-11
JP7175180B2 (ja) 2022-11-18
KR20190076868A (ko) 2019-07-02

Similar Documents

Publication Publication Date Title
KR101601662B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
TWI428986B (zh) 半導體裝置之製造方法及基板處理裝置
KR101764048B1 (ko) 성막 장치
US7737005B2 (en) Method for forming Ti film and TiN film, contact structure, computer readable storing medium and computer program
KR101656790B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기록 매체
US9103029B2 (en) Processing apparatus and film forming method
TWI554640B (zh) A substrate processing apparatus, a manufacturing method and a program for a semiconductor device
KR101576135B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP7336884B2 (ja) 表面処理方法及び処理システム
JP2015178644A (ja) 基板処理装置、半導体装置の製造方法、プログラム及び記録媒体
JP2011061037A (ja) 基板処理装置及び半導体装置の製造方法
KR20200097646A (ko) 기판 처리 방법 및 성막 시스템
TWI804544B (zh) 除去方法及處理方法
US10784110B2 (en) Tungsten film forming method, film forming system and film forming apparatus
KR102333928B1 (ko) 기판 처리 장치, 배기관의 코팅 방법 및 기판 처리 방법
KR102023434B1 (ko) 성막 방법 및 성막 시스템, 그리고 표면 처리 방법
KR20200011876A (ko) 성막 방법 및 성막 장치
JP4114746B2 (ja) 成膜方法
JP4963817B2 (ja) 基板処理装置
KR102337523B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP7430677B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2007227804A (ja) 半導体装置の製造方法
JP5885870B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム及び記録媒体
TW201943887A (zh) 鎢膜之成膜方法、成膜系統及記憶媒體