TW201933447A - 半導體裝置之製造裝置、半導體裝置之製造方法、程式及電腦記憶媒體 - Google Patents

半導體裝置之製造裝置、半導體裝置之製造方法、程式及電腦記憶媒體 Download PDF

Info

Publication number
TW201933447A
TW201933447A TW107138743A TW107138743A TW201933447A TW 201933447 A TW201933447 A TW 201933447A TW 107138743 A TW107138743 A TW 107138743A TW 107138743 A TW107138743 A TW 107138743A TW 201933447 A TW201933447 A TW 201933447A
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
electrolytic treatment
processing liquid
voltage
Prior art date
Application number
TW107138743A
Other languages
English (en)
Inventor
田正人
星野智久
坂本和紀
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201933447A publication Critical patent/TW201933447A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/04—Removal of gases or vapours ; Gas or pressure control
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[課題]均勻地進行對基板之電解處理，正確地製造半導體裝置。
[解決手段]製造裝置(1)具有：晶圓保持部(10)，其係保持晶圓(W)；鍍敷液噴嘴(40)，其係對晶圓(W)供給鍍敷液；電解處理部(20)，其係對晶圓(W)進行鍍敷處理；及端子(25)，其係用以對晶圓(W)施加電壓。電解處理部(20)具有：基體(21)，其係與晶圓保持部(10)對向而被配置；直接電極(26)，其係被設置在基體(21)之表面(21a)，接觸於被供給至晶圓(W)之鍍敷液，在該直接電極和晶圓(W)之間施加電壓；及間接電極(28)，其係被設置在基體(21)之內部，在被供給至晶圓(W)之鍍敷液形成電場，在直接電極(26)形成複數貫通孔(28)，在基體(21)之表面(21a)，形成與貫通孔(28)連通之空間(24)。

Description

半導體裝置之製造裝置、半導體裝置之製造方法、程式及電腦記憶媒體
本發明係關於半導體裝置之製造裝置、使用該製造裝置之半導體裝置之製造方法、程式及電腦記憶媒體。
在半導體裝置之製造工程中，進行例如鍍敷處理或蝕刻處理等之電解處理。
為了均勻地進行上述鍍敷處理，提案有例如專利文獻1記載的鍍敷處理方法。在該鍍敷處理中，首先，將保持半導體晶圓(以下，稱為「晶圓」)之晶圓保持部，和對被保持在該晶圓保持部的晶圓進行鍍敷處理之電解處理部進行對向配置。接著，從噴嘴對被保持在晶圓保持部之晶圓供給鍍敷液。接著，使用以對晶圓施加電壓之端子與晶圓接觸，並且使電解處理部具備的直接電極接觸於鍍敷液。接著，藉由對電解處理部具備的間接電極施加電壓，在鍍敷液形成電場，使該鍍敷液中之金屬離子移動至晶圓側。之後，藉由在直接電極和晶圓之間施加電壓，將移動至晶圓側之金屬離子還原。
在如此之情況下，因個別地進行間接電極所致的金屬離子之移動和直接電極所致的金屬離子之還原，故可以在於晶圓側均勻地積體金屬離子之狀態下進行金屬離子之還原，依此謀求鍍敷處理之均勻化。
[先前技術文獻]
[專利文獻]
[專利文獻1]國際公開WO2017/094568號公報
[發明所欲解決之課題]
但是，因在專利文獻1記載的電解處理部之表面設置直接電極，該直接電極之表面平坦，故例如使直接電極接觸於鍍敷液之時，在電解處理部和晶圓之間殘留空氣(氣體)，有在鍍敷液中產生氣泡之情況。再者，也有因各種因素，在被供給至晶圓之鍍敷液本身存在氣泡之情況。而且，若如此地在鍍敷液中存在氣泡，則有例如鍍敷液中之氣泡接觸於晶圓之表面之情況，因該接觸之部分未被鍍敷，故無法均勻地進行鍍敷處理。
本發明係鑑於上述情況而創作出，其目的在於均勻地進行對基板之電解處理，正確地製造半導體裝置。

[用以解決課題之手段]
解決上述課題之本發明係一種半導體裝置之製造裝置，其特徵在於，具有：基板保持部，其係保持基板；處理液供給部，其係對被保持在上述基板保持部的基板供給處理液；電解處理部，其係對被保持在上述基板保持部的基板進行電解處理；及端子，其係用以對被保持在上述基板保持部之基板施加電壓；上述電解處理部具有：基體，其係與上述基板保持部對向而被配置；直接電極，其係被設置在上述基體之表面，且接觸於被供給至基板之上述處理液，在該直接電極和基板之間施加電壓；及間接電極，其係被設置在上述基體之內部，在被供給至基板之上述處理液形成電場，在上述直接電極形成複數貫通孔，在上述基體之表面，形成與上述貫通孔連通的空間。
若使用本發明之製造裝置，則例如使處理液接觸於直接電極之時，即使在電解處理部和基板之間殘留氣體(空氣)之情況，亦可以將氣體釋放至被形成在基體之表面的空間。再者，即使為例如在被供給至基板之處理液本身存在氣泡之情況，亦可以將氣體釋放至上述空間。因此，可以抑制處理液中之氣泡，均勻地進行對基板表面之電解處理。
再者，在本發明之製造裝置中，藉由對間接電極施加電壓，在處理液形成電場，使該處理液中之被處理離子移動至基板側之後，藉由在直接電極和基板之間施加電壓，可以將移動至基板側之被處理離子氧化或還原。因如此地個別進行間接電極所致的被處理離子之移動和直接電極及基板所致的被處理離子之氧化或還原(以下，有單僅為「氧化還原」之情況)，故可以在於基板之表面均勻地積體足夠的被處理離子之狀態下，進行被處理離子之氧化還原。因此可以更均勻地進行對基板之表面的電解處理。
在上述製造裝置中，即使上述直接電極被分割成複數，對被分割的每個直接電極控制電壓的施加亦可。
在上述製造裝置中，即使上述基體之外側面開口亦可。
另外之觀點的本發明係一種半導體裝置之製造方法，其特徵在於，具有：將保持基板之基板保持部，和對被保持在該基板保持部之基板進行電解處理之電解處理部進行對向配置的第1工程；使用以對基板施加電壓之端子接觸於基板，經由該端子對基板施加電壓而進行通電的第2工程；藉由處理液供給部，從上述電解處理部之基體之表面對基板供給處理液，使上述該處理液接觸於被設置在上述基體之表面的直接電極的第3工程；藉由對被設置在上述基體之內部的間接電極施加電壓，在上述處理液形成電場，使該處理液中之被處理離子移動至基板側的第4工程；及藉由在上述直接電極和基板之間施加電壓，將移動至基板側之上述被處理離子氧化或還原的第5工程，在上述直接電極形成複數貫通孔，在上述基體和上述直接電極之間，形成與上述貫通孔連通之空間，在上述第3工程至第5工程中，殘留在上述電解處理部和基板之間的氣體被收集至上述空間。
再者，另外之觀點的本發明係一種半導體裝置之製造方法，其特徵在於，具有：將保持基板之基板保持部，和對被保持在該基板保持部之基板進行電解處理之電解處理部進行對向配置的第1工程；藉由處理液供給部對基板供給處理液的第2工程；使用以對基板施加電壓之端子接觸於基板，並且使被設置在上述電解處理部之基體之表面的直接電極接觸於上述處理液的第3工程；藉由對被設置在上述基體之內部的間接電極施加電壓，在上述處理液形成電場，使該處理液中之被處理離子移動至基板側的第4工程；及藉由在上述直接電極和基板之間施加電壓，將移動至基板側之上述被處理離子氧化或還原的第5工程，在上述直接電極形成複數貫通孔，在上述基體和上述直接電極之間，形成與上述貫通孔連通之空間，在上述第3工程至第5工程中，殘留在上述電解處理部和基板之間的氣體被收集至上述空間。
再者，若根據另外之觀點所得的本發明，則提供一種程式，其係在該製造裝置之電腦上動作，以使上述半導體裝置之製造方法藉由製造裝置實行。
並且，若根據另外之觀點所得的本發明，則提供一種可讀取之電腦記憶媒體，其儲存上述程式。

[發明效果]
若藉由本發明，則可以均勻地進行對基板之電解處理，正確地製造半導體裝置。
以下，參照附件圖面針對本發明之實施型態進行說明。另外，並不藉由以下所示之實施型態限定該發明。
圖1為表示本實施形態所涉及之半導體裝置之製造裝置1之構成之概略的說明圖。在製造裝置1中，對作為基板之半導體晶圓W(以下，稱為「晶圓W」)，進行鍍敷處理，作為電解處理。在該晶圓W之表面，形成作為電極使用之種子層(未圖示)。另外，在以下之說明使用的圖面中，為了優先考量理解技術之容易度，各構成要素之尺寸不一定對應於實際的尺寸。
製造裝置1具有作為基板保持部之晶圓保持部10。晶圓保持部10係保持晶圓W並使旋轉的旋轉夾具。在晶圓保持部10之表面10a設置例如吸引晶圓W之吸引口(未圖示)。藉由來自該吸引口之吸引，可以在晶圓保持部10上吸附保持晶圓W。另外，在圖示之例中，雖然晶圓保持部10之表面10a在俯視觀看下具有大於晶圓W之直徑，但是並不限定於此，即使與晶圓W相同，或具有小的直徑亦可。
在晶圓保持部10設置具備例如馬達等之驅動機構11，可以藉由其驅動機構11以特定速度旋轉。再者，在驅動機構11設置氣缸等之升降驅動部(未圖示)，晶圓保持部10能夠在垂直方向移動。另外，在本實施型態中，驅動機構11構成在本發明中之旋轉機構和移動機構。
在晶圓保持部10之上方，與該晶圓保持部10對向，設置電解處理部20。電解處理部20具有由絕緣體構成的基體21。基體21具有平板狀之本體部22和從本體部22突出而被設置的突起部23。本體部22在俯視觀看下具有大於晶圓W之直徑。
如圖2所示般突起部23在本體部22設置複數。突起部23之俯視形狀即使如圖示之例般為圓形狀亦可，即使為矩形狀亦可。而且，在無設置該些複數突起部23之部分，形成空間24。空間24之高度(突起部23之高度)例如2mm以下。再者，藉由形成如此之空間24，基體21之外側面開口。另外，如圖1所示般，在本實施型態中基體21之表面21a稱為突起部23之表面。再者，基體21之背面21b稱為表面21a之相反側之面。
在基體21設置端子25、直接電極26及間接電極27。
端子25被保持在基體21，從該基體21之表面21a突出而被設置。如圖2所示般端子25在基體21之外周部設置複數。再者，如圖1所示般，端子25彎曲，具有彈性。而且，進行鍍敷處理之時，端子25如後述般接觸於晶圓W(種子層)之外周部，對該晶圓W施加電壓。另外，端子25之形狀不限定於本實施型態，若端子25具有彈性即可。再者，端子25不一定要設置在基體21，即使與電解處理部20分開設置亦可。
直接電極26被設置在基體21之表面21a。如圖3所示般，直接電極26具有平板狀之網目構造，形成複數貫通孔28。如圖1所示般，上述基體21之空間24與該複數貫通孔28連通。而且，如後述般，進行鍍敷處理之時，直接電極26接觸於晶圓W上之鍍敷液。另外，直接電極26之構造不限定於本實施型態，若為形成貫通孔即可，即使為例如網目構造亦可。
在直接電極26中，從如後述般使電解處理部20和晶圓W之間的空氣釋放至空間24之觀點來看，以貫通孔28之直徑大者為佳。另一方面，為了使鍍敷處理效率良好，以直接電極26之表面積大者為佳，故以貫通孔28之直徑小者為佳。因此，貫通孔28之直徑被決定成使該些最佳化。
間接電極27被設置在基體21之內部。即是，間接電極27不露出至外部。
在端子25、直接電極26及間接電極27連接直流電源30。端子25被連接於直流電源30之負極側。直接電極26和間接電極27分別被連接於直流電源30之正極側。
在基體21進一步設置作為處理液供給部的鍍敷液噴嘴40，其係在晶圓W上供給作為處理液的鍍敷液。鍍敷液噴嘴40在例如基體21之中央部貫通本體部22而被設置，在空間24中開口。再者，鍍敷液噴嘴40係經由供給管41而與貯留鍍敷液之鍍敷液供給源42連通。而且，從鍍敷液供給源42對鍍敷液噴嘴40供給鍍敷液，並且從鍍敷液噴嘴40被吐出之鍍敷液，依序通過基體21之空間24、直接電極26之貫通孔28而被供給至晶圓W。
另外，作為鍍敷液，使用例如溶解硫酸銅和硫酸之混合液，在鍍敷液中含有銅離子。再者，在本實施型態中，雖然使用鍍敷液噴嘴40作為處理液供給部，但是可以使用其他各種之手段作為供給鍍敷液之機構。並且，鍍敷液噴嘴40之數量或配置不限定於本實施型態，即使設置複數鍍敷液噴嘴40亦可。但是，從均勻地對晶圓W供給鍍敷液之觀點來看，以鍍敷液噴嘴40至少被設置在基體21之中央部為佳。
在基體21之背面21b側，設置使該基體21在垂直方向移動之移動機構50。在移動機構50設置氣缸等之升降驅動部(未圖示)。另外，移動機構50之構成若為使基體21升降者時，可以採取各種構成。
在晶圓保持部10和電解處理部20之間，設置作為其他處理液供給部的洗淨液噴嘴60，其係在晶圓W上供給作為前處理液或後處理液的洗淨液。洗淨液噴嘴60係藉由移動機構61，被構成為在水平方向及垂直方向移動自如，相對於晶圓保持部10進退自如。再者，洗淨液噴嘴60成為與貯留洗淨液之洗淨液供給源(未圖示)連通，洗淨液從該洗淨液供給源被供給至洗淨液噴嘴60。
另外，作為洗淨液，使用例如IPA或純水(DIW)。在本實施型態中，用例如作為IPA的洗淨液來洗淨晶圓W之表面之後，洗淨液被置換成DIW。再者，在本實施型態中，雖然使用洗淨液噴嘴60作為其他處理液供給部，但是可以使用其他各種之手段作為供給洗淨液之機構。
另外，在晶圓保持部10之周圍設置用以接取且回收從晶圓W飛散或落下之液體的罩杯(未圖示)。
在以上之製造裝置1設置控制部(未圖示)。控制部係例如電腦，具有程式儲存部(未圖示)。在程式儲存部儲存控制製造裝置1中之晶圓W之處理的程式。另外，上述程式即使為被記錄於例如電腦可讀取之硬碟(HD)、軟碟(FD)、光碟(CD)、光磁碟(MO)、記憶卡等之電腦可讀取之記憶媒體者，即使為自該記憶媒體被安裝至控制部者亦可。
接著，針對使用如上述般構成之製造裝置1的製造方法中之鍍敷處理進行說明。圖4為表示如此之鍍敷處理之主要工程之例的流程圖。
首先，將晶圓保持部10和電解處理部20進行對向配置，以晶圓保持部10吸附保持晶圓W。晶圓保持部10之表面10a和電解處理部20之基體21之表面21a之間的距離約100mm。
接著，鍍敷處理之前處理，在本實施型態中係進行洗淨處理。如圖5所示般，藉由移動機構61使洗淨液噴嘴60移動至被保持在晶圓保持部10之晶圓W之中心部的上方。之後，一面藉由驅動機構11使晶圓W旋轉，一面從洗淨液噴嘴60對晶圓W之中心部，供給作為IPA的洗淨液P1。被供給之洗淨液P1藉由離心力在晶圓W全面被擴散，晶圓W之表面被洗淨(圖4之步驟S1）。
之後，將從洗淨液噴嘴60被供給之液從洗淨液P1切換成純水D1，對晶圓W之中心部供給純水D1，將晶圓W上之洗淨液P1置換成純水D1。之後，如圖6所示般，停止從洗淨液噴嘴60供給純水D1，並且使晶圓W旋轉，而甩掉除去純水D1(圖4之步驟S2)。但是，純水D1並非完全被除去，以薄膜之狀態殘留在晶圓W上。
之後，如圖7所示般，藉由移動機構50使電解處理部20下降。而且，使端子25接觸於晶圓W，經由該端子25對晶圓W施加電壓而進行通電(圖4之步驟S3)。此時，晶圓保持部10之表面10a和電解處理部20之基體21之表面21a之間的距離約1mm～數十mm。因端子25具有彈性，故可以調整該端子25之高度，而調整表面10a、21a間之距離。
另外，在步驟S3中，在晶圓W上形成純水D1之薄膜。在此，若在步驟S2中純水D1完全被除去，晶圓W之表面被曝露於大氣，則有在該晶圓W之種子層形成氧化膜之情況。此點，因在本實施型態中，在晶圓W上殘存純水D1之薄膜，故可以抑制在種子層形成氧化膜之情況。
之後，如圖8所示般，對鍍敷液噴嘴40供給鍍敷液M。鍍敷液M依序通過基體21之空間24、直接電極26之貫通孔28，而被供給至晶圓W(圖4之步驟S4)。而且，如圖9所示般，在電解處理部20和晶圓W之間被填充鍍敷液M，使直接電極26接觸於鍍敷液M(圖4之步驟S5)。
該步驟S4～S5係在經由端子25對晶圓W通電之狀態下被進行，即是從使晶圓W接觸於鍍敷液M之瞬間對晶圓W通電。如此一來，比起如以往(專利文獻1)般，供給鍍敷液之後，使端子接觸於晶圓之情況，在本實施型態中，可以縮短晶圓W接觸於鍍敷液M之時間。如此一來，可以抑制晶圓W之種子層溶解於鍍敷液之情況。
另外，經由端子25對晶圓W通電之電流量在步驟S4～S5被抑制成小到鍍銅不析出的程度。
再者，在步驟S4中在晶圓W上供給鍍敷液M之時，有在電解處理部20和晶圓W之間殘存空氣之情況。即使在如此之情況下，可以經由直接電極26之貫通孔28而將空氣釋放至基體21之空間24。
並且，有在從鍍敷液噴嘴40被供給之鍍敷液M，因各種因素在從鍍敷液供給源42被送液之途中混入氣泡的情況。該鍍敷液M中之氣泡係鍍敷液M通過直接電極26之時，被捕集於貫通孔28而被收集至空間24。再者，即使鍍敷液M中之氣泡在電解處理部20和晶圓W之間流動，亦可以經由貫通孔28將氣泡釋放至空間24。
如此一來，在被填充於電解處理部20和晶圓W之間的鍍敷液M，可以抑制氣泡。而且，因可以防止偶發性的氣泡附著於直接電極26之表面和晶圓W之表面，故能夠進行穩定的鍍敷。
再者，即使將空氣釋放至空間24，因基體21之外側面開口，故空間24之空氣從基體21之外側面之開口部被排出至外部。並且，因基體21之本體部22具有大於晶圓W之直徑，故可以將空間24之空氣確實地排出至外部。如此一來，可以將空間24之內部壓力維持成一定，可以抑制對晶圓W施加不必要的壓力。如此一來，可以適當地進行鍍敷處理。
之後，將間接電極27作為陽極，將晶圓W作為陰極施加直流電壓，而形成電場(靜電場)。如此一來，如圖10所示般，在電解處理部20之表面(間接電極27及直接電極26)側聚集作為負的帶電粒子的硫酸離子S，作為正的帶電粒子的銅離子C移動至晶圓W之表面側(圖4之步驟S6)。
在該步驟S6中，為了迴避直接電極26成為陰極，不將直接電極26連接成接地，而設為電性浮動狀態。在如此之情況下，因即使在電解處理部20和晶圓W中之任一表面，電荷交換皆被抑制，故成為藉由靜電場被吸引之帶電粒子被配列在直接電極26表面。而且，即使在晶圓W之表面，銅離子C也均勻地被配列。再者，因在晶圓W之表面，不進行銅離子C之電荷交換，故可以提高在間接電極27和晶圓W之間施加電壓之時的電場。而且，可以藉由該高電場加速銅離子C之移動，可以提升鍍敷處理之鍍敷率。並且，藉由任意地控制該電場，被配列在晶圓W之表面的銅離子C也任意地被控制。如上述般，因防止在晶圓W之表面產生氣泡，故被配列在晶圓W之表面的銅離子C穩定。
之後，若足夠的銅離子C移動至晶圓W側而進行積體，則將直接電極26作為陽極，將晶圓W作為陰極而施加電壓，在直接電極26和晶圓W之間流通電流。此時，即使持續或停止間接電極27所產生的電壓施加亦可。而且，若在直接電極26和晶圓W之間流通電流，則如圖11所示般，進行均勻地被配列在晶圓W之表面的銅離子C之電荷交換，銅離子C被還原，在晶圓W之表面析出鍍銅70(圖4之步驟S7)。此時，即使在鍍敷液M中，有氫離子，銅離子C比起氫離子，離子化傾向低。因此，僅銅離子C被還原，不產生氫。另外，隨著銅離子C之還原，硫酸離子S藉由直接電極26被氧化。
在步驟S7中，因於在晶圓W之表面積體足夠的銅離子C，且均勻地被配列之狀態下被還原，故可以在晶圓W之表面均勻地析出鍍銅70。其結果，在鍍銅70中之結晶的密度變高，可以形成品質佳的鍍銅70。再者，因於在晶圓W之表面均勻地配列有銅離子C之狀態下進行還原，故可以均勻並且高品質地生成鍍銅70。
之後，如圖12所示般，藉由移動機構50使電解處理部20上升。此時，存在於空間24之空氣也排出。而且，藉由驅動機構11使晶圓W旋轉，甩掉除去鍍敷液M(圖4之步驟S8)。
在該步驟S8中，使電解處理部20上升之時，空氣從基體21之外側面之開口部流入，流入至電解處理部20和鍍敷液M之界面。可以藉由該空氣，縮小作用於電解處理部20之鍍敷液M之表面張力。因此，可以縮小從鍍敷液M拉離電解處理部20之時所需之力量，可以容易進行拉離。
接著，鍍敷處理之後處理，在本實施型態中係進行洗淨處理。如圖13所示般，藉由移動機構61使洗淨液噴嘴60移動至被保持在晶圓保持部10之晶圓W之中心部的上方。之後，一面藉由驅動機構11使晶圓W旋轉，一面從洗淨液噴嘴60對晶圓W之中心部，供給作為IPA的洗淨液P2。被供給之洗淨液P2藉由離心力在晶圓W全面被擴散，晶圓W之表面被洗淨(圖4之步驟S9）。
之後，將從洗淨液噴嘴60被供給之液從洗淨液P2切換成純水D2，對晶圓W之中心部供給純水D2，將晶圓W上之洗淨液P2置換成純水D2。之後，如圖14所示般，停止從洗淨液噴嘴60供給純水D2，並且使晶圓W旋轉，而甩掉除去純水D2(圖4之步驟S10)。
如此一來，在製造裝置1之一連串的鍍敷處理結束。另外，按鍍銅70之目標膜厚，重複進行步驟S4～S5之鍍敷液M之供給及填充、步驟S6之間接電極27所致的銅離子C之移動、步驟S7之直接電極26及晶圓W所致的銅離子C之還原。此時，即使重複進行步驟S4～S8亦可，或即使重複進行或步驟S4～S9亦可。
若根據上述實施型態，則在步驟S3中，使端子25接觸於晶圓W，經由該端子25對基板施加電壓而進行通電之後，在步驟S4中從鍍敷液噴嘴40對晶圓W供給鍍敷液M。因此，如上述般可以縮短晶圓W接觸於鍍敷液M之時間，可以抑制晶圓W之種子層溶解於鍍敷液之情況。
再者，因在基體21之表面21a形成空間24，直接電極26具有形成有複數貫通孔28之網目構造，故在步驟S4中，在晶圓W上供給鍍敷液M之時，即使在電解處理部20和晶圓W之間殘留空氣，亦可以將空氣釋放至空間24。再者，即使在從鍍敷液噴嘴40被供給之鍍敷液M本身存在氣泡之情況，亦可以將氣泡釋放至空間24。因此，可以抑制鍍敷液M中之氣泡。
並且，因個別地進行在步驟S6中的間接電極27所致的銅離子C之移動，和在步驟S7中的直接電極26及晶圓W所致的銅離子C之還原，故可以於在晶圓W之表面均勻地積體足夠之銅離子C之狀態下，進行銅離子C之還原。
如上述般，抑制晶圓W之種子層溶解於鍍敷液M，並且抑制鍍敷液M中之氣泡，而且可以在晶圓W之表面均勻地積體足夠之銅離子C之還原，故可以均勻地進行鍍敷處理。
接著，針對製造裝置1之其它實施型態進行說明。圖15為表示其他實施形態所涉及之製造裝置1之構成之概略的說明圖。如圖15所示之製造裝置1具有直接電極100，以取代圖1所示之製造裝置1之直接電極26。另外，圖15所示之製造裝置1之其它構成與圖1所示之製造裝置1之其它構成相同。
如圖15及圖16所示般，直接電極100被分割成複數例如7個。以下，將被分割之7個直接電極100稱為分割電極101～107。在各分割電極101～107形成複數貫通孔110。另外，分割直接電極100之數量或分割方法並不限定於本實施型態，可以任意地設定。
分割電極101～107被連接於共同之直流電源30，在各個分割電極101～107個別地設置切換與直流電源30連接的開啟關閉之開關(未圖示)。如此一來藉由開關切換開啟關閉，分割電極101～107可以個別地控制電壓之施加。另外，電壓之控制方法不限定於本實施型態。例如，即使分割電極101～107被連接於各個直流電源(未圖示)亦可。或是，即使對分割電極101～107脈衝狀地施加直流電壓，以該脈衝之施加時間和脈衝之寬度來進行控制亦可。
若根據本實施型態，藉由個別地控制分割電極101～107所致的電壓之施加，可以個別地控制與該分割電極101～107對向之部分之晶圓W的鍍敷處理。即是，例如若停止分割電極101所致的電壓之施加，則在晶圓W中於與分割電極101對向之部分，可以抑制鍍銅70之析出。另一方面，若進行分割電極101所致的電壓之施加，則在晶圓W中於與分割電極101對向之部分，可以使鍍銅70積極性地析出。
在此，例如在晶圓W中於接近端子25接觸之處的部分，鍍銅70容易厚地生長，另一方面遠離的部分，鍍銅70變薄。尤其隨著近年來的半導體裝置之微細化，若晶圓W上之種子層薄膜化，則明顯地出現如此的鍍銅70之析出傾向。因此，藉由因應鍍銅70之生長容易度，個別地控制分割電極101～107所致的電壓之施加，能夠將鍍銅70之膜厚設為均勻。
另外，在上述實施型態中，在步驟S3使端子25接觸於晶圓W並使通電之後，雖然在步驟S4，從鍍敷液噴嘴40供給鍍敷液M，但是即使步驟S3和步驟S4之順序相反，亦可以適用本發明。即是，即使從鍍敷液噴嘴40對晶圓W供給鍍敷液M，在晶圓W上形成鍍敷液M的覆液之後，使電解處理部20下降，使端子25接觸於晶圓W，同時使直接電極26接觸於晶圓W上之鍍敷液M亦可。其他之步驟S1～S2、S5～S10與上述實施型態相同。
另外，在本實施型態中，對晶圓W供給鍍敷液M之鍍敷液供給部(處理液供給部)不限定於鍍敷液噴嘴40。例如，即使使用與電解處理部20(基體21)分開外設置的噴嘴(未圖示)，對晶圓W供給鍍敷液M亦可。
如此之情況下，可以縮短晶圓W接觸於鍍敷液M之時間，可以抑制晶圓W之種子層溶解於鍍敷液的效果變小，但是若根據本發明，則可以如上述般抑制鍍敷M中之氣泡。因此，可以均勻地進行鍍敷處理。
再者，在上述實施型態之製造裝置1中，雖然與鍍敷液噴嘴40分開設置洗淨噴嘴60，但是即使作為前處理液或後處理液的洗淨液P和純水D之供給使用鍍敷液噴嘴40亦可。但是，在例如步驟S2～S3中進行晶圓W之洗淨處理(前處理)之情況，若從鍍敷液噴嘴40供給洗淨液P1和純水D1，則即使洗淨處理結束而停止洗淨液P1和純水D1之供給之情況，亦有液滴掉落在晶圓W上之虞。再者，在步驟S9～S10中進行晶圓W之洗淨處理(後處理)之情況亦相同，有液滴掉落之虞。因此，洗淨液P和純水D之供給以使用洗淨液噴嘴60而進行為佳。
再者，在上述實施型態中，雖然藉由移動機構50使電解處理部20下降，使端子25接觸於晶圓W，但是即使在製造裝置1中，藉由驅動機構11，使晶圓保持部10上升亦可。或是，即使使電解處理部20和晶圓保持部10之雙方移動亦可。再者，即使使電解處理部20和晶圓保持部10之配置相反，將電解處理部20配置在晶圓保持部10之下方亦可。
再者，在上述實施型態中，雖然針對形成鍍銅作為鍍敷處理之情況進行說明，但是本發明亦可以適用於進行其他金屬鍍敷之情況。例如鍍敷對象之金屬離子之離子化傾向較氫離子之離子化傾向低之情況，在步驟S7中，可以僅還原該金屬離子，不會產生氫。另一方面，例如鍍敷對象之金屬離子之離子化傾向較氫離子之離子化傾向高之情況，亦能夠藉由調節在步驟S7中之直接電極26、100之電位和鍍敷液M之PH，僅還原該金屬離子。例如，若將鍍敷液M設為鹼性，則即使金屬離子之離子化傾向高，亦不會產生氫。無論如何，都可以抑制氫之產生，進行鍍敷處理。
再者，在上述實施型態中，雖然針對進行鍍敷處理作為電解處理進行說明，但是本發明可以適用於例如蝕刻處理等之各種電解處理。
再者，在上述實施型態中，雖然針對在晶圓W之表面側還原銅離子C之情況進行說明，但是本發明亦可以適用於在晶圓W之表面側氧化被處理離子之情況。如此之情況下，若被處理離子為陰離子，在上述實施型態中使陽極和陰極相反進行相同的電解處理即可。即使在本實施型態中，被處理離子之氧化和還原有不同，亦可以享受與上述實施型態相同的效果。
以上，雖然針對本發明之實施型態進行說明，但是本發明並不限定於此例。若為本業者，在記載於申請專利範圍之技術性思想之範疇內能夠思及各種變更例或是修正例係不言自明，針對該些變更例或修正例也當然被理解為屬於本發明之技術範圍。
1‧‧‧製造裝置
10‧‧‧晶圓保持部
11‧‧‧驅動機構
20‧‧‧電解處理部
21‧‧‧基體
22‧‧‧本體部
23‧‧‧突起部
24‧‧‧空間
25‧‧‧端子
26‧‧‧直接電極
27‧‧‧間接電極
28‧‧‧貫通孔
40‧‧‧鍍敷液噴嘴
50‧‧‧移動機構
60‧‧‧洗淨液噴嘴
70‧‧‧鍍銅
100‧‧‧直接電極
101～107‧‧‧分割電極
110‧‧‧貫通孔
C‧‧‧銅離子
D(D1、D2)‧‧‧純水
M‧‧‧鍍敷液
P(P1、P2)‧‧‧洗淨液
S‧‧‧硫酸離子
W‧‧‧晶圓(半導體晶圓)
圖1為表示本實施形態所涉及之半導體裝置之製造裝置之構成之概略的說明圖。
圖2為表示與本實施形態有關之基體之構成之概略的俯視圖。
圖3為表示與本實施形態有關之直接電極之構成之概略的俯視圖。
圖4為表示鍍敷處理之主要工程的流程圖。
圖5為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S1之樣子的說明圖。
圖6為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S2之樣子的說明圖。
圖7為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S3之樣子的說明圖。
圖8為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S4之樣子的說明圖。
圖9為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S5之樣子的說明圖。
圖10為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S6之樣子的說明圖。
圖11為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S7之樣子的說明圖。
圖12為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S8之樣子的說明圖。
圖13為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S9之樣子的說明圖。
圖14為表示在鍍敷處理中之製造裝置之動作的說明圖，表示進行圖4之步驟S10之樣子的說明圖。
圖15為表示其他實施形態所涉及之半導體裝置之製造裝置之構成之概略的說明圖。
圖16為表示與其他本實施形態有關之直接電極之構成之概略的俯視圖。

Claims (7)

  1. 一種半導體裝置之製造裝置，其特徵在於，具有： 基板保持部，其係保持基板； 處理液供給部，其係對被保持在上述基板保持部的基板供給處理液； 電解處理部，其係對被保持在上述基板保持部的基板進行電解處理；及 端子，其係用以對被保持在上述基板保持部之基板施加電壓； 上述電解處理部具有： 基體，其係與上述基板保持部對向而被配置； 直接電極，其係被設置在上述基體之表面，且接觸於被供給至基板之上述處理液，在該直接電極和基板之間施加電壓；及 間接電極，其係被設置在上述基體之內部，在被供給至基板之上述處理液形成電場， 在上述直接電極形成複數貫通孔， 在上述基體之表面，形成與上述貫通孔連通的空間。
  2. 如請求項1記載之半導體裝置之製造裝置，其中 上述直接電極被分割成複數，對被分割的每個直接電極控制電壓的施加。
  3. 如請求項1或2記載之半導體裝置之製造裝置，其中 上述基體之外側面開口。
  4. 一種半導體裝置之製造方法，其特徵在於，具有： 將保持基板之基板保持部，和對被保持在該基板保持部之基板進行電解處理之電解處理部進行對向配置的第1工程； 使用以對基板施加電壓之端子接觸於基板，經由該端子對基板施加電壓而進行通電的第2工程； 藉由處理液供給部，從上述電解處理部之基體之表面對基板供給處理液，使上述該處理液接觸於被設置在上述基體之表面的直接電極的第3工程； 藉由對被設置在上述基體之內部的間接電極施加電壓，在上述處理液形成電場，使該處理液中之被處理離子移動至基板側的第4工程；及 藉由在上述直接電極和基板之間施加電壓，將移動至基板側之上述被處理離子氧化或還原的第5工程， 在上述直接電極形成複數貫通孔， 在上述基體和上述直接電極之間，形成與上述貫通孔連通之空間， 在上述第3工程至第5工程中，殘留在上述電解處理部和基板之間的氣體被收集至上述空間。
  5. 一種半導體裝置之製造方法，其特徵在於，具有： 將保持基板之基板保持部，和對被保持在該基板保持部之基板進行電解處理之電解處理部進行對向配置的第1工程； 藉由處理液供給部對基板供給處理液的第2工程； 使用以對基板施加電壓之端子接觸於基板，並且使被設置在上述電解處理部之基體之表面的直接電極接觸於上述處理液的第3工程； 藉由對被設置在上述基體之內部的間接電極施加電壓，在上述處理液形成電場，使該處理液中之被處理離子移動至基板側的第4工程；及 藉由在上述直接電極和基板之間施加電壓，將移動至基板側之上述被處理離子氧化或還原的第5工程， 在上述直接電極形成複數貫通孔， 在上述基體和上述直接電極之間，形成與上述貫通孔連通之空間， 在上述第3工程至第5工程中，殘留在上述電解處理部和基板之間的氣體被收集至上述空間。
  6. 一種程式，其係在控制製造裝置的控制部之電腦上動作，以使請求項4或5記載的半導體裝置之製造方法藉由該製造裝置實行。
  7. 一種可讀取的電腦記憶媒體，其儲存有如請求項6記載之程式。
TW107138743A 2017-11-22 2018-11-01 半導體裝置之製造裝置、半導體裝置之製造方法、程式及電腦記憶媒體 TW201933447A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017224718A JP2021014600A (ja) 2017-11-22 2017-11-22 半導体装置の製造装置、半導体装置の製造方法、プログラム及びコンピュータ記憶媒体
JP2017-224718 2017-11-22

Publications (1)

Publication Number Publication Date
TW201933447A true TW201933447A (zh) 2019-08-16

Family

ID=66630917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138743A TW201933447A (zh) 2017-11-22 2018-11-01 半導體裝置之製造裝置、半導體裝置之製造方法、程式及電腦記憶媒體

Country Status (3)

Country Link
JP (1) JP2021014600A (zh)
TW (1) TW201933447A (zh)
WO (1) WO2019102867A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232078A (ja) * 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
JP3667224B2 (ja) * 2000-10-20 2005-07-06 株式会社荏原製作所 めっき装置
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
JP6594445B2 (ja) * 2015-12-03 2019-10-23 東京エレクトロン株式会社 半導体装置の製造装置及び製造方法

Also Published As

Publication number Publication date
WO2019102867A1 (ja) 2019-05-31
JP2021014600A (ja) 2021-02-12

Similar Documents

Publication Publication Date Title
US11111592B2 (en) Manufacturing apparatus and manufacturing method for semiconductor device
JP6411741B2 (ja) 電解処理方法及び電解処理装置
TW201333276A (zh) 動態電流分布控制設備及晶圓電鍍用方法
JP6337016B2 (ja) 電解処理方法及び電解処理装置
WO2019102866A1 (ja) 半導体装置の製造装置、半導体装置の製造方法及びコンピュータ記憶媒体
CN110249079B (zh) 电解处理装置和电解处理方法
JP2009238862A (ja) 基板処理方法および基板処理装置
TW201933447A (zh) 半導體裝置之製造裝置、半導體裝置之製造方法、程式及電腦記憶媒體
JPWO2018066315A1 (ja) 電解処理治具及び電解処理方法
KR102499511B1 (ko) 전해 처리 지그 및 전해 처리 방법
WO2018070188A1 (ja) 電解処理治具、電解処理治具の製造方法及び電解処理装置
JP2015129330A (ja) 電解処理方法及び電解処理装置
US20230096305A1 (en) Plating apparatus
JP3703355B2 (ja) 基板メッキ装置
KR100660343B1 (ko) 전기화학 도금 방법
RU2327249C1 (ru) Устройство для односторонней гальванической обработки полупроводниковых пластин
JP2017028187A (ja) 半導体装置の製造方法及び製造装置
JP2002060996A (ja) めっき装置
JP2001316883A (ja) 半導体装置の製造方法および製造装置
KR20010004742A (ko) 반도체 소자의 화학기계적 연마 포스트-클리닝 방법