TW201929291A - 製造金屬氧化膜之方法、用於製造金屬氧化膜之設備及具有金屬氧化膜之顯示裝置 - Google Patents

製造金屬氧化膜之方法、用於製造金屬氧化膜之設備及具有金屬氧化膜之顯示裝置 Download PDF

Info

Publication number
TW201929291A
TW201929291A TW107136098A TW107136098A TW201929291A TW 201929291 A TW201929291 A TW 201929291A TW 107136098 A TW107136098 A TW 107136098A TW 107136098 A TW107136098 A TW 107136098A TW 201929291 A TW201929291 A TW 201929291A
Authority
TW
Taiwan
Prior art keywords
metal oxide
oxide film
plasma
film
item
Prior art date
Application number
TW107136098A
Other languages
English (en)
Other versions
TWI800540B (zh
Inventor
許明洙
高東均
金聖哲
金友鎭
盧喆來
朴瑾禧
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201929291A publication Critical patent/TW201929291A/zh
Application granted granted Critical
Publication of TWI800540B publication Critical patent/TWI800540B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

製造金屬氧化膜之方法包含注入反應氣體及金屬先驅物至腔體內，在電漿關閉狀態下在基板上形成第一金屬先驅膜，在電漿開啟狀態下藉由氧化第一金屬先驅膜以形成第一子金屬氧化膜，且在電漿關閉狀態下在第一子金屬氧化膜上形成第二金屬先驅膜，其金屬氧化膜具有非晶相、約20奈米至約130奈米之厚度並且其介電常數係約10至約50。

Description

製造金屬氧化膜之方法、用於製造金屬氧化膜之設備及具有金屬氧化膜之顯示裝置
本案申請書主張於2017年10月13日向韓國智慧財產局提交之韓國專利申請號No. 10-2017-0133462之優先權及效益，其全部內容在此如同描述於本文中被引入以作為參考。
本發明之例示性實施例涉及金屬氧化膜之製造方法及包含金屬氧化膜之顯示裝置。
隨著多媒體的開發，顯示裝置變得越來越重要。因此，各式各樣類型之顯示裝置被使用，像是液晶顯示器及有機發光顯示器。
在以上這些顯示裝置中，液晶顯示器係為平板顯示器中最被廣泛使用之一。液晶顯示器通常包含一對基板，其分別地具有場產生電極，像是像素電極及共用電極，以及放入在一對基板之間之液晶層。在液晶顯示器中，電壓分別地施加至場產生電極以在液晶層內產生電場。電場決定了液晶分子在液晶層內之方向並且控制入射光之偏振。因此，影像被顯示在液晶顯示器上。
此外，有機發光顯示器使用有機發光二極體以顯示影像，有機發光二極體藉由電子及電洞之重組來產生光。有機發光顯示器具有各式各樣優點，像是快速的反應速率、高亮度、寬視角及低功率消耗。
為了製造此顯示裝置，化學氣相沉積(CVD)法被廣泛使用。
本發明之例示性實施例提供一種製造預定厚度或更厚之高介電常數的金屬氧化膜之方法。
本發明之例示性實施例也提供一種製造非晶相金屬氧化膜之方法。
本發明之例示性實施例也提供一種顯示裝置，其顯示裝置包含了具有高介電常數之非晶相金屬氧化膜。
然而，本發明之例示性實施例不限於本文所闡述之實施例，藉由參考本發明以下給出之詳細描述，本發明之以上及其他例示性實施例將對於所屬技術領域中具有通常知識者來說變得更為明顯。
根據本發明之例示性實施例，係提供一種製造金屬氧化膜之方法。該方法包含注入反應氣體及金屬先驅物至腔體中，在電漿關閉狀態下形成第一金屬先驅薄膜在基板上，在電漿開啟狀態下藉由氧化第一金屬先驅薄膜形成第一子金屬氧化膜，以及在電漿關閉狀態下形成第二金屬先驅薄膜在第一子金屬氧化膜上，金屬氧化膜提供具有非晶相、約20奈米至約130奈米之厚度以及約10至約50之介電常數。
在例示性實施例中，金屬先驅物可包含鋯基、鉿基及鈦基材料中之至少一個。
在例示性實施例中，金屬先驅物可包含Zr(N(CH3 )2 (C2 H5 ))3 、Zr(N(CH3 )C2 H5 )4 、Zr(OC(CH3 )3 )4 、Ti(N(CH3 )2 (C2 H5 ))、Hf(N(CH3 )3 (C2 H5 ))3 、Hf(N(CH3 )C2 H5 ))4 及Hf(OC(CH3 )3 )4 中之至少一個。
在例示性實施例中，金屬氧化膜可包含氧化鋯、氧化鉿及氧化鈦中之至少一個。
在例示性實施例中，該方法可進一步包含在電漿開啟狀態下藉由氧化第二金屬先驅膜形成第二子金屬氧化膜。
在例示性實施例中，在電漿開啟狀態下藉由氧化第一金屬先驅膜以形成第一子金屬氧化膜及在電漿關閉狀態下形成第二金屬先驅膜在第一子金屬氧化膜上之步驟可被執行一或多次。
在例示性實施例中，腔體內之壓力可以是約0.1torr至約10torr。
在例示性實施例中，腔體內之溫度可以是約攝氏100度(℃)至約400度。
在例示性實施例中，注入反應氣體及金屬先驅物至腔體中之步驟可包含將載體氣體與金屬先驅物一起注入。
在例示性實施例中，電漿開啟狀態之時間間隔及電漿關閉狀態之時間間隔可相等。
在例示性實施例中，電漿開啟狀態之時間間隔及電漿關閉狀態之時間間隔之比例可為1:2、1:3、1:4及1:5中之一個。
根據本發明之另一例示性實施例，提供一種顯示裝置，該顯示裝置包含基板，以及設置在基板上之金屬氧化膜，金屬氧化膜具有非晶相、約20奈米至約130奈米之厚度以及約10至約50之介電常數。
在例示性實施例中，顯示裝置可進一步包含第一電極及第二電極，第一電極及第二電與放入在兩者之間之金屬氧化膜一起設置，第一電極、第二電極及金屬氧化膜可組成電容器。
在例示性實施例中，金屬氧化膜之厚度可以是約90nm至約130nm。
在例示性實施例中，顯示裝置可進一步包含絕緣膜，絕緣膜設置在第二電極及金屬氧化膜之間。
在例示性實施例中，絕緣膜可包含氧化矽、氮化矽及氮氧化矽中之至少一個。
在例示性實施例中，金屬氧化膜之厚度可以是約60nm至約80nm。
在例示性實施例中，絕緣膜之厚度可以是約30nm至約50nm。
在例示性實施例中，金屬氧化膜可包含氧化鋯、氧化鉿及氧化鈦中之至少一個。
顯示裝置可進一步包含透明電極，透明電極設置在金屬氧化膜上，透明電極上設置有機發光層，以及有機發光層上設置共用電極。
根據本發明之另一例示性實施例，係提供製造金屬氧化膜之設備，其設備包含腔體、設置在腔體內部之基座且基座係配置以支撐基板、面對基座之噴淋頭及供應射頻電源至噴淋頭之電源供應單元，其中定義了提供電源至噴淋頭之電漿開啟狀態及不提供電源至噴淋頭之電漿關閉狀態，且電漿開啟狀態以及電漿關閉狀態彼此交替，並且其中在電漿開啟狀態下在噴淋頭及基座兩者之間提供了電漿區域。
藉由參考其例示性實施例之詳細描述及參考圖式，本發明之優點及特徵與用於達成該優點及特徵之方法將變得顯而易見。然而，本發明不限於下文所揭露之例示性實施例，而是可以用多種形式來實現。本說明書內定義之內容，像是詳細結構及元件，僅僅是為了輔助所屬技術領域具有通常知識者全面理解本發明所提供之具體細節，且本發明只定義在其限定的申請專利範圍之內。
當元件被描述成與另一元件相關，像是在另一元件｢上｣或｢位於｣不同層或層上，包含元件直接位於另一元件或層上及元件藉由另一層或另一元件位於另一元件上。相對的，元件描述成與另一元件相關，像是｢直接在另一元件上｣或｢直接位於｣相異層或層上，表示元件位於另一元件或另一層上的情況而沒有中間元件或層。在本發明之通篇描述中，相同的元件符號用於各圖式之相同元件。
儘管｢第一｣、｢第二｣等術語用來描述不同的組成元件，但組成元件不限於其術語。其術語只用於區別一組成元件與另一組成元件。於是，在以下描述中，第一組成元件可以是第二組成元件。
本文使用之術語只用於描述特定實施例之目的，且不意味著是限制性的。如本文使用的，單數形式的｢一｣、｢一個｣及｢該｣意味著包含複數形式，並包含｢至少一｣，除非其內容另有明確的說明。｢至少一｣不解釋成｢一｣或｢一個｣。｢或｣則表示｢及/或｣。本文使用之術語｢及/或｣包含了所列出的相關項目之一個或多個之任何及所有組合。將進一步理解，本說明書所使用之術語｢包括｣及/或｢包含｣，或｢包括｣及/或｢包含｣具體指明了特徵、區域、整體、步驟、操作、元件及/或構件之存在，但不排除一個或多個其他特徵、區域、整體、步驟、操作、元件、構件及/或群組之存在或增加。
此外，本文使用的相對術語，像是｢下｣或｢底｣及｢上｣或｢頂｣，描述了如圖所示的一元件與另一元件之關係。將理解到，除了圖式中所描述之定向，相對術語旨在包含裝置之不同定向。例如，假設一個圖式中之裝置被翻轉，則被描述為位於其他元件之｢下｣側之元件將被定向在其他元件的｢上｣側。因此，根據其圖式之特定方向，例示性術語｢下｣能包括｢下｣及｢上｣兩個定向。同樣地，假設一個圖式中之裝置被翻轉，則被描述為位於另一元件｢下｣或｢下部｣之元件將被定向在另一元件之｢上｣。因此，例示性術語｢下｣或｢下部｣可包括上及下兩個定向。
如本文所使用的用語「約(About)」或「大約(approximately)」係包含了所述值，且表示了由所屬技術領域中具有通常知識者所決定的該特定值的可接受誤差範圍，其考量了所討論的測量以及與該特定值的測量相關的誤差(亦即，測量系統的極限)。例如，「約(about)」能表示在一或多個標準偏差之中或在所述值的± 30%、20%、10%或5%之中。
除非另外定義，本文使用之所有術語(包含技術及科學術語)具有與本發明所屬技術領域具有通常知識者通常理解之含義相同之含義。將進一步理解的是，那些定義於常用字典內之術語，應被解釋為具有與其在相關技術及發明的上下文中意義一致之意義，且除非明確地於此定義，否則將不應以理想化或過於正式的意義解釋。
本文中參閱橫截面圖所說明的例示性實施例是描述理想實施例的示意圖。因此，例如製造技術及/或誤差可預期會導致其說明之形狀的變化。因此，本文所述實施例不應該被解釋為限制於本文所示之特定區域的形狀，而是包含，例如製造，所導致形狀的誤差。舉例來說，繪示或描述區域為平坦時，一般而言，可具有粗糙及/或非線性之特徵。此外，所說明的尖角可以是圓的。因此，在圖式中所說明的區域實際上為示意性的，它們的形狀意不在說明區域之準確形狀，且意不在限制本文所闡述之申請專利範圍。
下文中，將參考圖式說明本發明之實施例。
第1圖係繪示根據一例示性實施例用於製造金屬氧化膜之設備之示意圖，該設備係設計以執行製造金屬氧化膜之方法。
參閱第1圖，該用於製造金屬氧化膜之設備可以包含腔體CH、基座300、噴淋頭SH、電源供應單元124、入口100及出口(未繪示)。
腔體CH可定義用於製程所需之內部空間。稍後描述之複數個元件可設置在腔體CH之內部空間。根據製程步驟，腔體CH可維持在大氣壓狀態或真空狀態。此外，根據製程步驟，腔體CH之內部空間可連接至外部空間或可密封。
基座300可設置在腔體CH內部空間之下部。基座300可支撐待處理之基板S。
在例示性實施例中，基板S可以是用於顯示裝置內之絕緣基板。
儘管沒有在圖式中說明，在例示性實施例中，基座300可連接至用於上下移動基板S之驅動單元。因此，放置在基座300上的基板S可依據需求在腔體CH的內部空間上或下移動。
儘管沒有在圖式中說明，基座300可連接至用於改變基板S之溫度的溫度控制單元。因此，基板S之溫度可根據製程條件調整。
噴淋頭SH可面對基座300放置。噴淋頭SH可包含複數個噴嘴以均勻分配通過入口100而供應之氣體。也就是說，通過入口100而供應之氣體可藉由噴淋頭SH均勻地分配至腔體CH內。
噴淋頭SH可連接至電源供應單元124。在例示性實施例中，舉例來說，電源供應單元124可供應射頻(RF)功率至噴淋頭SH。
基座300可面對噴淋頭SH放置。如稍後將詳細描述的那樣，在一例示性實施例中，噴淋頭SH可當作上電極，且基座300可當作下電極。因此，當電力提供至噴淋頭SH時，噴淋頭SH及基座300之間可提供電漿區域PL。在電漿區域PL中，稍後將描述之反應氣體可被激發至電漿態。這將在之後詳細描述。
根據例示性實施例，製造金屬氧化膜之方法將藉由參考第2圖至第5圖描述。
第2圖係繪示根據例示性實施例製造金屬氧化物薄膜之方法之流程圖。第3圖至第5圖係繪示根據例示性實施例用以說明製造金屬氧化物薄膜之方法之橫截面圖。
參閱第2圖並搭配第1圖及第3圖至第5圖，根據例示性實施例，製造金屬氧化膜之方法可包含將反應氣體及金屬先驅物注入至腔體CH(操作步驟S1)，在基板S上形成第一金屬先驅膜501(步驟S2)，藉由氧化第一金屬先驅膜501形成第一子金屬氧化膜502(步驟S3)，以及在第一子金屬氧化膜502上形成第二金屬先驅膜503 (步驟S4)。金屬氧化膜包含第一子金屬氧化膜502及第二金屬先驅膜503。
首先，可將反應氣體及金屬先驅物注入至腔體CH。在例示性實施例中，反應氣體及金屬先驅物可同時提供至腔體CH。在例示性實施例中，反應氣體及金屬先驅物可依序提供至腔體CH。
在例示性實施例中，反應氣體及金屬先驅物之注入在整體製程的從頭至尾可以是連續的。換句話說，反應氣體及金屬先驅物在製程期間可連續地供應。
在例示性實施例中，反應氣體及金屬先驅物之注入可以是不連續的。在此情形中，反應氣體及金屬先驅物可以週期地或非週期地供應至腔體CH中。
在例示性實施例中，反應氣體可以是一氧化二氮(N2 O)及/或氧氣(O2 )。在任一種情形中，反應氣體可以在以下將描述的電漿態中產生氧陰離子。
在例示性實施例中，舉例說明，金屬先驅物可包含鋯(Zr)基、鉿(Hf)基及鈦(Ti)基材料中的至少一個。
更具體地，例如，金屬先驅物可包含Zr(N(CH3 )2 (C2 H5 ))3 、Zr(N(CH3 )C2 H5 )4 、Zr(OC(CH3 )3 )4 、Ti(N(CH3 )2 (C2 H5 ))、Hf(N(CH3 )3 (C2 H5 ))3 、Hf(N(CH3 )C2 H5 ))4 及Hf(OC(CH3 )3 )4 之中之至少一。
在例示性實施例中，可進一步將載體氣體與反應氣體及金屬先驅物一起注入。
載體氣體可以是不介入反應之情形下移動金屬先驅物之氣體。
在例示性實施例中，載體氣體可以為惰性氣體。在例示性實施例中，舉例來說，載體氣體可以是氬(Ar)氣。
接下來，參閱第3圖，可在基板S上形成第一金屬先驅膜501。
為了便於描述，將定義某些術語。本文使用之術語｢電漿開啟狀態｣係指因為電力供應至噴淋頭SH而在噴淋頭SH及基座300兩者之間提供了電漿區域PL。本文使用之術語｢電漿關閉狀態｣係指因為沒有電力供應至噴淋頭SH而未在噴淋頭SH及基座300兩者之間提供電漿區域PL。
可在電漿關閉狀態下在基板S上形成第一金屬先驅膜501。也就是說，在此狀態中，反應氣體及金屬先驅物可以不彼此反應。
在電漿關閉狀態中，複數個金屬先驅物700可吸附在基板S上。金屬先驅物700可在基板S上形成第一金屬先驅膜501。在例示性實施例中，舉例來說，所提供之第一金屬先驅膜501可以為單層。
接下來，參閱第4圖，可藉由氧化第一金屬先驅膜501來形成第一子金屬氧化膜502 (步驟S3)。
在電漿開啟狀態中，藉由氧化第一金屬先驅膜501可執行第一子金屬氧化膜502之形成(步驟S3)。在電漿開啟狀態中，反應氣體可變成電漿狀態。因此，反應氣體可產生氧陰離子。
參閱第4圖，在電漿狀態下的反應氣體800可鍵合至形成第一子金屬氧化膜502之金屬先驅物700。換句話說，第一金屬先驅膜501可藉由反應氣體800來氧化。在例示性實施例中，由於金屬先驅物700係為鋯基、鉿基及鈦基材料中之至少一個，所得之第一子金屬氧化膜502，舉例來說，可包含氧化鋯(ZrO2 )、氧化鉿(HfO2 )及氧化鈦(TiO2 )中之至少一個。
接下來，參閱第5圖，可在第一子金屬氧化膜502上形成第二金屬先驅膜503(步驟S4)。在第一子金屬氧化膜502上形成第二金屬先驅膜503之步驟可以在電漿關閉狀態中執行。
在未氧化的第一金屬先驅膜501(參閱第3圖)與金屬先驅物700之間，均質的(homogeneous)顆粒間產生排斥力。因此，金屬先驅物700係並不吸附在第一金屬先驅膜501上。當第一金屬先驅膜501氧化成第一子金屬氧化膜502，第一子金屬氧化膜502及金屬先驅物700兩者之間之排斥力減弱。因此，金屬先驅物700可吸附在第一子金屬氧化膜502上。因此，包含有金屬先驅物700的第二金屬先驅膜503可設置在第一子金屬氧化膜502上。如上所述之第一金屬先驅膜501，第二金屬先驅膜503可以為單層。
根據例示性實施例，製造高介電常數(k)金屬氧化膜之方法可進一步包含藉由氧化第二金屬先驅膜503來形成第二子金屬氧化膜。
具體地，在第二金屬先驅膜503形成之後之電漿開啟狀態中，在電漿狀態下之載體氣體800可鍵合至第二金屬先驅膜503以形成第二子金屬氧化膜。第二子金屬氧化膜大致上可以與第一子金屬氧化膜502相同。
以上製程可重複(步驟S4至步驟S3)執行一次或多次直到獲得所需厚度之薄膜。
在薄膜成長至所需厚度之後，基板S可從腔體CH取出(步驟S5)。
根據例示性實施例，製造金屬氧化膜之方法可以在週期性地或非週期性地重複電漿開啟狀態及電漿關閉狀態之條件下執行。
第6圖係繪示根據例示性實施例之製造金屬氧化膜之方法。
在例示性實施例中，製造金屬氧化膜之方法可在電漿關閉狀態中開始。
參閱第6圖並搭配第1圖至第5圖，首先，第一週期1P係為電漿關閉狀態下進行之週期。可在第一週期1P中執行在基板S上形成第一金屬先驅膜501之步驟(步驟S2)。
然後，第二週期2P係為電漿開啟狀態下進行之週期。可在第二週期2P中執行藉由氧化第一金屬先驅膜501以形成第一子金屬氧化膜502之步驟。
然後，第三週期3P係為電漿關閉狀態下進行之週期。在第三週期3P中執行在第一子金屬氧化膜502上形成第二金屬先驅膜503之步驟(步驟S4)。
然後，第四週期4p係為電漿開啟狀態下進行之週期。在第四週期4p中，設置在第一子金屬氧化膜502上之第二金屬先驅膜503可氧化成第二子金屬氧化膜(未繪示)。
上述製程可歸納如下，根據例示性實施例，製造高介電常數k之金屬氧化膜之方法可包含第n週期之電漿開啟狀態及第n+1週期之電漿關閉狀態。
此外，第n週期及第n+1週期可彼此交替。
在例示性實施例中，第n週期之時間間隔可是約0.1秒至約10秒，使得金屬先驅物可被充分地吸附。
在第6圖中，第n週期及第n+1週期之時間間隔相同。然而，實施例不限於此情形中。換句話說，在例示性實施例中，第n週期及第n+1週期之時間間隔之比例，舉例來說，可以為1:2、1:3、1:4及1:5中的一個。
在例示性實施例中，第n週期之時間間隔及第n+1之時間間隔可以是不規則的。換句話說，第n週期之時間間隔及第n+1週期之時間間隔可根據製程之目的或條件來更改。
根據例示性實施例，製造金屬氧化膜之方法可終止在電漿開啟狀態之後。換句話說，最後沉積之薄膜可以是包含有氧化之金屬先驅物之金屬氧化膜。
傳統的原子層沉積(ALD)法包含吹掃時間。因此，需要很多時間以形成例如厚度等於或大於約20奈米之大面積薄膜。根據例示性實施例，製造高介電常數(k)之金屬氧化膜之方法藉由同時供應反應氣體及金屬先驅物來省略吹掃時間。因此，可以在短時間內提供具有厚度等於或大於約20nm之薄膜。
此外，藉由此製造方法之最終結構可以具有以下特徵。
在例示性實施例中，舉例來說，以上所提供之製造方法所得之金屬氧化膜之厚度係為約20nm至約130nm。
此製造方法之成果之金屬氧化膜可具有高介電係數。在例示性實施例中，舉例來說，金屬氧化膜可具有約10至約50之介電常數(k)。
由於藉由反應氣體產生之氧陰離子之斷鍵電荷(broken bond charge)係為不連續的，藉由以上製程成長之最終結構可具有非晶相。這將透過參考第7圖及第8圖來詳細描述。
第7圖係繪示根據例示性實施例之製造金屬氧化膜之方法之最終結構之穿透式電子顯微鏡(TEM)之照片以及傳統製造金屬氧化膜之方法之傳統結構。
第7圖之(a)部分繪示了根據例示性實施例之最終結構之繞射圖樣，且第7圖之(b)部分繪示了使用傳統ALD方法所提供之薄膜之繞射圖樣。
參閱第7圖之(a)部分，繞射圖樣具有環形。此現象發生在當薄膜之顆粒在所有方向上散射光的時候，也就是說，當其顆粒為非晶質時。這顯示了例示性實施例之最終結構具有非晶相。
參閱第7圖之(b)部分，繞射圖樣包含了複數個點。此現象發生於當薄膜之顆粒在特定方向上散射光的時候，也就是說，當其顆粒為晶質時 。藉由傳統ALD方法，則提供了晶質金屬氧化膜。
第8圖係繪示根據例示性實施例之製造高介電常數(k)之方法之最終結構以及傳統ALD方法之最終結構之比較。
第8圖係繪示根據例示性實施例之最終結構及使用ALD方法所產生之薄膜之X射線繞射(XRD)分析比較。
此處， (a)曲線表示例示性實施例之最終結果，(b)曲線表示使用傳統方法所提供之薄膜。
當具有晶質結構之薄膜進行XRD分析時，觀察到至少一個峰值。
參閱 (a)曲線的分析結果，未偵測到證明晶質結構之峰值。換句話說，可看出例示性實施例之最終結構具有非晶質結構。
(b)曲線包含了一或多個峰值11、12、13及14。換句話說，可以看出使用傳統ALD方法所得到之金屬氧化膜具有晶質結構。
根據例示性實施例之製造高介電常數(k)金屬氧化膜之方法可在以下製程條件下執行。
在例示性實施例中，舉例來說，腔體CH可維持在真空，且腔體之壓力可調整至約0.1torr及約10torr之間。
在例示性實施例中，舉例來說，腔體CH內部之溫度可調整至約攝氏100℃及約400℃之間。
根據例示性實施例，現在將描述包含有金屬氧化膜之顯示裝置。根據例示性實施例，可以利用根據以上描述之實施例之製造金屬氧化膜之方法來製造包含有金屬氧化膜之顯示裝置。
第9圖係繪示根據例示性實施例之顯示裝置之橫截面圖。
參閱第9圖，根據例示性實施例，顯示裝置包含了基板S以及設置在基板S上之金屬氧化膜220。
在例示性實施例中，金屬氧化膜220可以是利用根據例示性實施例之製造金屬氧化膜之方法所提供之薄膜。
在例示性實施例中，金屬氧化膜220可具有第一厚度t1。在例示性實施例中，舉例來說，第一厚度t1可以是約20nm至約130nm。
在例示性實施例中，金屬氧化膜220之整體區域可以具有非晶相。
在例示性實施例中，金屬氧化膜220可以是高介電常數(k)金屬氧化膜。因此，金屬氧化膜220之介電常數(k)可以是約10至約50。
第10圖及第11圖係繪示根據例示性實施例之顯示裝置之剖面圖。
參閱第10圖及第11圖，根據例示性實施例，顯示裝置可包含至少一儲存電容器Cst，該儲存電容器Cst包含第一電極E1、第二電極E2及設置在第一電極E1及第二電極E2之間之金屬氧化膜(未繪示)。在例示性實施例中，包含在顯示裝置中之儲存電容器Cst可以是儲存電容器。
在例示性實施例中，顯示裝置可以是有機發光顯示器。
在此情形中，緩衝層BU可設置在基板S上。緩衝層BU可防止水氣及氧氣從外部穿透基板S。此外，緩衝層BU可平坦化基板S之表面。在例示性實施例中，舉例來說，緩衝層BU可包含氮化矽(SiNx )、氧化矽(SiO2 )及氮氧化矽(SiOx Ny )中之至少一個。在另一例示性實施例中，可根據基板S或製程條件之種類省略緩衝層BU。
可在緩衝層BU上設置包含有半導體圖樣ACT之半導體層。半導體層將根據半導體圖樣ACT來描述。在例示性實施例中，半導體圖樣ACT可包含多晶矽、單晶矽、低溫多晶矽、非晶矽及氧化半導體中之至少一個之組合。在例示性實施例中，半導體圖樣ACT可包含未摻雜雜質之通道區域ACTa及摻雜雜質之源極區域ACTb及汲極區域ACTc。源極區域ACTb係位於通道區域ACTa之一側且電性連接至稍後將描述之源極電極SE。汲極區域ACTc係位於通道區域ACTa之另一側且電性連接至稍後將描述之汲極電極DE。
閘極絕緣膜GI可設置在包含有半導體圖樣ACT之半導體層上。閘極絕緣膜GI在例示性實施例中可以是閘極絕緣層。在例示性實施例中，舉例來說，閘極絕緣膜GI可包含任何無機絕緣材料，像是氧化矽(SiOx )及氮化矽(SiNx )，以及有機絕緣材料，像是苯並環丁烯(benzocyclobutene, BCB)、丙烯酸材料及聚酰亞胺中之至少一個。
包含有閘極電極GE之閘極導體可設置在閘極絕緣膜GI上。閘極電極GE可從掃描線(未繪示)延伸且與半導體圖樣ACT重疊。在例示性實施例中，舉例來說，其閘極導體可包含了包含有鋁合金之鋁(Al)基金屬、包含有銀合金之銀(Ag)基金屬、包含有銅合金之銅(Cu)基金屬、包含有鉬合金之鉬(Mo)基金屬、鉻(Cr)、鈦(Ti)及鉭(Ta)中之至少一個。
第一絕緣膜ILD1可設置在包含有閘極電極GE之閘極導體上。第一絕緣膜ILD1可以是高介電常數(k)金屬氧化膜。換句話說，例如第一絕緣膜ILD可具有非晶相，且其介電常數(k)可以是約10至約50。在例示性實施例中，舉例來說，其第一絕緣膜ILD1之厚度可是約20nm至約130nm。
在例示性實施例中，舉例來說，第一絕緣膜ILD1可包含氧化鋯(ZrO2 )、氧化鉿(HfO2 )及氧化鈦(TiO2 )中之至少一個。
包含有源極電極SE及汲極電極DE之資料導體可設置在第一絕緣膜ILD1上。資料導體可包含源極電極SE及汲極電極DE。源極電極SE及汲極電極DE係設置在第一絕緣膜ILD1上以彼此隔開。資料導體可包含金屬、合金、氮化金屬、導電金屬氧化物及透明導電材料中之至少一個。在例示性實施例中，其資料導體可具有包含有鎳(Ni)、鈷(Co)、鈦(Ti)、銀(Ag)、銅(Cu)、鉬(Mo)、鋁(Al)、鈹(Be)、鈮(Nb)、金(Au)、鐵(Fe)、硒(Se)及鉭(Ta)中之至少一個之單層結構或多層結構。在例示性實施例中，舉例來說，源極電極SE及汲極電極DE可包含以上金屬中之至少一個之合金以及鈦(Ti)、鋯(Zr)、鎢(W)、鉭(Ta)、鈮(Nb)，鉑(Pt)、鉿(Hf)、氧(O)及氮(N)中之至少一個。
以上描述之半導體圖樣ACT、閘極電極GE、源極電極SE及汲極電極DE組成第二開關元件TR2。在第10圖中，第二開關元件TR2表示成頂閘極型。然而，第二開關元件TR2不限於頂閘極型。換句話說，在另一例示性實施例中，第二開關元件TR2可以是底閘極型。
第二絕緣膜ILD2可設置在資料導體上。其第二絕緣膜ILD2可移除階梯，從而提高稍後將描述之像素電極250及有機發光層270之發光效率。在例示性實施例中，第二絕緣膜ILD2可包含有機材料。在例示性實施例中，舉例來說，第二絕緣膜ILD2可包含聚酰亞胺、聚丙烯酸及聚矽氧烷中之至少一個。在例示性實施例中，第二絕緣膜ILD2可包含無機材料或無機材料及有機材料之複合物。第一接觸孔CNT1可定義在第二絕緣膜ILD2中以曝露汲極電極DE之至少一部份。
像素電極250可設置在第二絕緣膜ILD2上。像素電極250可電性連接至藉由第一接觸孔CNT1曝露出之汲極電極DE。換句話說，像素電極250可以是作為電洞注入電極之陽極。當其作為陽極時，像素電極250可包含為了促進電洞注入而具有高功函數之材料。此外，像素電極250可以是反射電極、半透射電極或透射式電極。在例示性實施例中，像素電極250可包含反射材料。在例示性實施例中，舉例來說，反射材料可包含銀(Ag)、鎂(Mg)、鉻(Cr)、金(Au)、鉑(Pt)、鎳(Ni)、銅(Cu)、鎢(W)、鋁(Al)、鋁-鋰(Al-Li)、鎂-銦(Mg-In)及鎂-銀(Mg-Ag)中之至少一個。
像素電極250在例示性實施例中可以是單層。在其他例示性實施例中，像素電極250可以是由二種或更多種材料堆疊之多層。
在例示性實施例中，當像素電極250是多層的，其可包含反射膜以及設置在該反射膜上之透明或半透明電極。在例示性實施例中，像素電極250可包含反射膜以及設置在該反射膜下之透明或半透明電極。在例示性實施例中，舉例來說，像素電極250可具有氧化銦錫/銀/氧化銦錫之三層結構。
此處，舉例來說，透明或半透明電極可包含氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦(In2 O3 )、氧化銦家(IGO)及氧化鋁鋅(AZO)中之至少一個。
像素定義層PDL可設置在像素電極250上。至少部分曝露了像素電極250之開口則定義在像素定義層PDL中。像素定義層PDL可包含有機材料或無機材料。在例示性實施例中，舉例來說，像素定義層PDL可包含像是光阻、聚酰亞胺樹脂、丙烯酸樹脂、矽化合物或聚丙烯酸樹脂之材料。
有機發光層270可設置在像素電極250及像素定義層PDL上。更具體地，其有機發光層270可設置在透過像素定義層PDL之開口曝露出之像素電極250之區域上。在例示性實施例中，有機發光層270可至少部分覆蓋像素定義層PDL之側壁。
在例示性實施例中，舉例來說，有機發光層270可發射紅色、藍色及綠色光中的一個。在例示性實施例中，舉例來說，有機發光層270可發射白光或發射青色、洋紅色及黃色光中的一個。當有機發光層270發射白光時，可包含白光發射材料或可具有紅光發射層、綠光發射層及藍光發射層之堆疊層。
共用電極280可設置在有機發光層270及像素定義層PDL上。在例示性實施例中，共用電極280可設置在有機發光層270及像素定義層PDL之整體表面上。在例示性實施例中，共用電極280可以是陰極。在例示性實施例中，舉例來說，共用電極280可包含Li、Ca、LiF/Ca、LiF/Al、Al、Ag、及Mg之中之至少一個。此外，共用電極280可包含具有低功函數之材料。在例示性實施例中，舉例來說，共用電極280可以是包含有ITO、IZO、氧化鋅(ZnO)、氧化銦(In2 O3 )、IGO及AZO中之至少一個之透明或半透明電極。
以上描述之像素電極250、有機發光層270及共用電極280可組成有機發光二極體OLED。然而，有機發光二極體OLED不限於此配置，且可以進一步是包含有電洞注入層(HIL)、電洞傳輸層(HTL)、電子傳輸層(ETL)及電子注入層(EIL)之多層結構。
反向基板290可面對基板S放置。反向基板290可藉由密封構件黏合至其基板S。在例示性實施例中，反向基板290可以是透明絕緣基板，該透明絕緣基板，舉例來說，可以是玻璃基板、石英基板、透明樹脂基板或其他類似基板。
在例示性實施例中，封裝膜(未繪示)，而非反向基板290，可設置在共用電極280上。封裝膜可包含至少一無機膜及/或至少一有機膜。
參閱第11圖，第一電極E1及第二電極E2可以與插入在兩者之間之第一絕緣膜ILD1一起設置。
在例示性實施例中，第一電極E1、第二電極E2及第一絕緣膜ILD1可組成儲存電容器Cst。換句話說，第一絕緣膜ILD1可以是儲存電容器Cst之介電質。
在例示性實施例中，第一電極E1可以設置在與閘極電極GE相同層的中，且第二電極E2可以設置在與源極電極SE或汲極電極DE相同的層中。當元件被｢設置在相同層｣意指所述元件在相同的製程中同時形成且因此包含相同材料。
在例示性實施例中，舉例來說，第一絕緣膜ILD1之厚度可以是約100nm至約110nm。
根據實施例，金屬氧化膜具有非常小的漏電流。因此，金屬氧化膜可用於實現具有優異電特性之電容器。
第12圖係繪示根據例示性實施例之顯示裝置之橫截面圖。
第12圖不同於第11圖，第12圖之第一電極E1及第二電極E2與插入在兩者之間之第三絕緣膜ILD3共同設置。
在例示性實施例中，第一電極E1、第二電極E2及第三絕緣膜ILD3可組成編程電容器Cpr(program capacitor, Cpr)。換句話說，第三絕緣膜ILD3可以是編程電容器Cpr之介電質。
在此情形中，第三絕緣膜ILD3可以是高介電常數(k)的金屬氧化膜。換句話說，舉例來說，第三絕緣膜ILD3可具有非晶相且可具有約10至約50之介電常數(k)。在例示性實施例中，舉例來說，第三絕緣膜ILD3之厚度可以是約90nm至約130nm。
在例示性實施例中，舉例來說，第三絕緣膜ILD3可包含氧化鋯(ZrO2)、氧化鉿(HfO2)及氧化鈦(TiO2)中之至少一個。
第13圖係繪示根據例示性實施例之顯示裝置之部分橫截面圖。
參閱第13圖，第一絕緣層ILD1_1可以是第一子膜511及第二子膜512之疊層。
在例示性實施例中，第一子膜511可以是金屬氧化膜。在此情形中，第一子膜511可具有非晶相。在例示性實施例中，舉例來說，第一子膜511之介電常數(k)可以是約10至約50。
在例示性實施例中，舉例來說，第一子膜511可包含氧化鋯(ZrO2)、氧化鉿(HfO2)及氧化鈦(TiO2)中之至少一個。
在例示性實施例中，舉例來說，第一子膜511之厚度d1可以是約60nm至約80nm。
第二子膜512可設置在第一子膜511上。在例示性實施例中，舉例來說，第二子膜512可包含氮化矽(SiNx)膜、氧化矽(SiO2)膜及氮氧化矽(SiOxNy)膜中之至少一個。
在例示性實施例中，舉例來說，第二子膜512之厚度d2可以是約30nm至約50nm。
如以上所述第一絕緣膜ILD1_1可以是電容器之介電質。當電容器之介電質為金屬氧化膜及包含矽之絕緣膜之疊層，其電特性可維持穩定。
第13圖中，第一絕緣膜ILD1_1包含第一子膜511及第二子膜512。然而，實施例不限於此種情形。
在例示性實施例中，第12圖之第三絕緣膜ILD3可具有在第13圖中描述之結構。
根據實施例，顯示裝置之電阻可在製程期間即時地量測。
然而，例示性實施例之效果不限於本文所闡述之效果。藉由參考申請專利範圍，例示性實施例之以上及其他效果對於所屬技術領域具有通常知識者將變得更為明顯。
儘管已經參考本發明之示例性實施例具體說明及描述本發明，但是所屬技術領域具有通常知識者將理解，在不脫離本發明的精神和範圍的情況下，由以下申請專利範圍限定之本發明可以在形式和細節上進行各種改變。 示例性實施例應僅被認為是描述性意義而非出於限制的目的。
11、12、13、14‧‧‧峰值
100‧‧‧入口
124‧‧‧電源供應單元
220‧‧‧金屬氧化膜
250‧‧‧像素電極
270‧‧‧有機發光層
280‧‧‧共用電極
290‧‧‧反向基板
300‧‧‧基座
501、503‧‧‧金屬先驅膜
502‧‧‧金屬氧化膜
511、512‧‧‧子膜
700‧‧‧金屬先驅物
800‧‧‧反應氣體
1p、2p、3p、4p‧‧‧週期
ACT‧‧‧半導體圖樣
ACTa‧‧‧通道區域
ACTb‧‧‧源極區域
ACTc‧‧‧汲極區域
BU‧‧‧緩衝層
CH‧‧‧腔體
CNT1‧‧‧接觸孔
Cpr‧‧‧編程電容器
Cst‧‧‧儲存電容器
d1、d2、t1、t2‧‧‧厚度
DE‧‧‧汲極電極
E1、E2‧‧‧電極
GE‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
ILD1、ILD1_1、ILD2、ILD3‧‧‧絕緣膜
PDL‧‧‧像素定義層
PL‧‧‧電漿區域
S‧‧‧基板
S1、S2、S3、S4、S5‧‧‧步驟
SE‧‧‧源極電極
SH‧‧‧噴淋頭
TR2‧‧‧開關元件
藉由以下例示性實施例之描述並與其圖式結合，這些及/或其他例示性實施例將變得顯而易見且更容易理解，其中:
第1圖係繪示根據一例示性實施例用於製造金屬氧化膜之設備之示意圖，該設備係設計以執行製造金屬氧化膜之方法；
第2圖係繪示根據例示性實施例製造金屬氧化物薄膜之方法之流程圖；
第3圖係繪示說明製造金屬氧化膜之方法之例示性實施例之橫截面圖；
第4圖係繪示說明製造金屬氧化膜之方法之例示性實施例之橫截面圖；
第5圖係繪示說明製造金屬氧化膜之方法之例示性實施例之橫截面圖；
第6圖係繪示說明製造金屬氧化膜之方法之例示性實施例之圖式；
第7圖係繪示根據例示性實施例之製造金屬氧化膜之方法之最終結構之穿透式電子顯微鏡(TEM)之照片以及傳統製造金屬氧化膜之方法之傳統結構；
第8圖係繪示根據例示性實施例之最終結構及使用ALD方法所產生之薄膜之X射線繞射(XRD)分析比較；
第9圖係繪示根據例示性實施例之顯示裝置之橫截面圖；
第10圖係繪示顯示裝置之例示性實施例之橫截面圖；
第11圖係繪示根據第10圖之例示性實施例之顯示裝置之橫截面圖；
第12圖係繪示顯示裝置之例示性實施例之橫截面圖；以及
第13圖係繪示顯示裝置之例示性實施例之部分橫截面圖。

Claims (23)

  1. 一種金屬氧化膜之製造方法，其包含： 注入一反應氣體及一金屬先驅物至一腔體中； 在一電漿關閉狀態下形成一第一金屬先驅膜在一基板上； 在一電漿開啟狀態下藉由氧化該第一金屬先驅膜形成一第一子金屬氧化膜；以及 在該電漿關閉狀態下形成一第二金屬先驅膜在該第一子金屬氧化膜上， 其中該金屬氧化膜具有非晶相、約20奈米至約130奈米之厚度以及約10至約50之介電常數。
  2. 如申請專利範圍第1項所述之製造方法，其中該金屬先驅物包含一鋯基、一鉿基及一鈦基材料中之至少一個。
  3. 如申請專利範圍第2項所述之製造方法，其中該金屬先驅物包含Zr(N(CH3 )2 (C2 H5 ))3 、Zr(N(CH3 )C2 H5 )4 、Zr(OC(CH3 )3 )4 、Ti(N(CH3 )2 (C2 H5 ))、Hf(N(CH3 )3 (C2 H5 ))3 、Hf(N(CH3 )C2 H5 ))4 及Hf(OC(CH3 )3 )4 中之至少一個。
  4. 如申請專利範圍第2項所述之製造方法，其中該金屬氧化膜包含氧化鋯、氧化鉿及氧化鈦中之至少一個。
  5. 如申請專利範圍第1項所述之製造方法，進一步包含在該電漿開啟狀態下藉由氧化該第二金屬先驅膜形成一第二子金屬氧化膜薄。
  6. 如申請專利範圍第1項所述之製造方法，其中在該電漿開啟狀態下藉由氧化該第一金屬先驅膜以形成該第一子金屬氧化膜以及在該電漿關閉狀態下形成該第二金屬先驅膜在該第一子金屬氧化膜上之步驟係被執行了一或多次。
  7. 如申請專利範圍第1項所述之製造方法，其中該腔體內之一壓力係約0.1torr至約10torr。
  8. 如申請專利範圍第1項所述之製造方法，其中該腔體內之一溫度係約攝氏100度至約攝氏400度。
  9. 如申請專利範圍第1項所述之製造方法，其中注入該反應氣體及該金屬先驅物至該腔體中之步驟包含了將一載體氣體與該金屬先驅物一起注入。
  10. 如申請專利範圍第1項所述之製造方法，該電漿開啟狀態之一時間間隔及該電漿關閉狀態之一時間間隔係相等。
  11. 如申請專利範圍第1項所述之製造方法，其中該電漿開啟狀態之一時間間隔及該電漿關閉狀態之一時間間隔之比例係1:2、1:3、1:4及1:5中之一個。
  12. 一種顯示裝置，其包含： 一基板；以及 設置在該基板上之一金屬氧化膜， 其中該金屬氧化膜具有非晶相、約20奈米至約130奈米之厚度以及約10至約50之介電常數。
  13. 如申請專利範圍第12項所述之顯示裝置，其進一步包含一第一電極及一第二電極，該第一電極及該第二電極與放入在該第一電極及該第二電極兩者之間之該金屬氧化膜一起設置，其中該第一電極、該第二電極及該金屬氧化膜組成一電容器。
  14. 如申請專利範圍第13項所述之顯示裝置，其中該金屬氧化膜之厚度係約90奈米至約130奈米。
  15. 如申請專利範圍第13項所述之顯示裝置，其進一步包含了設置在該第二電極及該金屬氧化膜兩者之間之一絕緣膜。
  16. 如申請專利範圍第15項所述之顯示裝置，其中該絕緣膜包含氧化矽、氮化矽及氮氧化矽中之至少一個。
  17. 如申請專利範圍第16項所述之顯示裝置，其中該金屬氧化膜之厚度係約60奈米至約80奈米。
  18. 如申請專利範圍第17項所述之顯示裝置，其中該絕緣膜之厚度係約30奈米至約50奈米。
  19. 如申請專利範圍第12項所述之顯示裝置，其中該金屬氧化膜包含氧化鋯、氧化鉿及氧化鈦之至少一個。
  20. 如申請專利範圍第12項所述之顯示裝置，其進一步包含： 設置在該金屬氧化膜上之一透明電極； 設置在該透明電極上之一有機發光層；以及 設置在該有機發光層上之一共用電極。
  21. 一種用於製造一金屬氧化膜之設備，該設備包含： 一腔體； 一基座，該基座設置在該腔體內部且係配置以支撐一基板； 一噴淋頭，該噴淋頭面對該基座，以及 一電源供應單元，該電源供應單元提供射頻電源至該噴淋頭， 其中在一電漿開啟狀態下提供了電源至該噴淋頭以及在一電漿關閉狀態下不提供電源至該噴淋頭，且該電漿開啟狀態以及該電漿關閉狀態彼此交替，且其中在該電漿開啟狀態下，在該噴淋頭及該基座之間提供了一電漿區域。
  22. 如申請專利範圍第21項所述之設備，其中該電漿開啟狀態之一時間間隔及該電漿關閉狀態之一時間間隔係相等。
  23. 如申請專利範圍第21項所述之設備，其中該腔體內之一壓力係約0.1torr至約10torr，且該腔體內之一溫度係約攝氏100度至約攝氏400度。
TW107136098A 2017-10-13 2018-10-12 製造金屬氧化膜之方法、用於製造金屬氧化膜之設備及具有金屬氧化膜之顯示裝置 TWI800540B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0133462 2017-10-13
KR1020170133462A KR102470206B1 (ko) 2017-10-13 2017-10-13 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
??10-2017-0133462 2017-10-13

Publications (2)

Publication Number Publication Date
TW201929291A true TW201929291A (zh) 2019-07-16
TWI800540B TWI800540B (zh) 2023-05-01

Family

ID=66096635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136098A TWI800540B (zh) 2017-10-13 2018-10-12 製造金屬氧化膜之方法、用於製造金屬氧化膜之設備及具有金屬氧化膜之顯示裝置

Country Status (5)

Country Link
US (2) US11362162B2 (zh)
JP (1) JP7228359B2 (zh)
KR (1) KR102470206B1 (zh)
CN (1) CN109666920A (zh)
TW (1) TWI800540B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769792B (zh) * 2020-09-21 2022-07-01 南韓商三星電子股份有限公司 電容器以及包括其之動態隨機存取記憶體裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230047186A1 (en) * 2021-08-13 2023-02-16 Nano-Master, Inc. Apparatus and Methods for Roll-to-Roll (R2R) Plasma Enhanced/Activated Atomic Layer Deposition (PEALD/PAALD)

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033584A (en) * 1997-12-22 2000-03-07 Advanced Micro Devices, Inc. Process for reducing copper oxide during integrated circuit fabrication
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
KR100273473B1 (ko) 1999-04-06 2000-11-15 이경수 박막 형성 방법
US6689220B1 (en) * 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
KR101153978B1 (ko) 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
JP2003282722A (ja) 2002-03-26 2003-10-03 Sony Corp アモルファス金属酸化膜を有する容量素子および半導体装置の各製造方法
US7208389B1 (en) 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
KR100584996B1 (ko) 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
US7049247B2 (en) 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
KR100693890B1 (ko) * 2005-04-21 2007-03-12 삼성전자주식회사 반응 장벽막을 갖는 반도체 장치의 제조 방법
KR100634241B1 (ko) 2005-05-30 2006-10-13 삼성전자주식회사 반도체 커패시터 및 그 제조 방법
CN101208457B (zh) 2005-06-29 2010-12-29 欧瑞康太阳Ip股份公司（特吕巴赫） 制造平板基体的方法
KR100644410B1 (ko) 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
JP5020230B2 (ja) * 2006-02-24 2012-09-05 東京エレクトロン株式会社 Ｔｉ系膜の成膜方法および記憶媒体
US8025932B2 (en) 2007-02-21 2011-09-27 Colorado School Of Mines Self-limiting thin film synthesis achieved by pulsed plasma-enhanced chemical vapor deposition
KR100866305B1 (ko) 2007-04-11 2008-10-31 한국과학기술원 고유전율 금속산화막, 그의 제조방법 및 이를 포함하는소자
US8383525B2 (en) * 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
US10378106B2 (en) * 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
JP2010192294A (ja) 2009-02-19 2010-09-02 Tokyo Institute Of Technology 透明導電膜の製造方法、透明導電膜およびデバイス
CN102034686B (zh) 2009-09-27 2012-02-29 无锡华润上华半导体有限公司 电容器及其形成方法
US8592294B2 (en) * 2010-02-22 2013-11-26 Asm International N.V. High temperature atomic layer deposition of dielectric oxides
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9076646B2 (en) * 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
KR20120051820A (ko) 2010-11-15 2012-05-23 삼성전자주식회사 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
CN106960866B (zh) * 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
CN107342216B (zh) * 2011-09-23 2022-05-31 诺发系统公司 等离子体活化保形电介质膜沉积
TWI649794B (zh) 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
KR20150039015A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 커패시터, 이를 포함하는 화소 소자 및 커패시터 제조 방법
US20150247238A1 (en) * 2014-03-03 2015-09-03 Lam Research Corporation Rf cycle purging to reduce surface roughness in metal oxide and metal nitride films
US9478411B2 (en) * 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) * 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9627221B1 (en) * 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
KR102330098B1 (ko) * 2017-04-24 2021-11-23 주성엔지니어링(주) 기판 처리 장치
KR102417931B1 (ko) * 2017-05-30 2022-07-06 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치 및 이를 포함하는 기판 처리 장치
US11600530B2 (en) * 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10734219B2 (en) * 2018-09-26 2020-08-04 Asm Ip Holdings B.V. Plasma film forming method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769792B (zh) * 2020-09-21 2022-07-01 南韓商三星電子股份有限公司 電容器以及包括其之動態隨機存取記憶體裝置
US11678476B2 (en) 2020-09-21 2023-06-13 Samsung Electronics Co., Ltd. Capacitor and DRAM device including the same
US12029027B2 (en) 2020-09-21 2024-07-02 Samsung Electronics Co., Ltd. Capacitor and memory device

Also Published As

Publication number Publication date
KR102470206B1 (ko) 2022-11-23
TWI800540B (zh) 2023-05-01
CN109666920A (zh) 2019-04-23
US20190115409A1 (en) 2019-04-18
US11362162B2 (en) 2022-06-14
JP2019075561A (ja) 2019-05-16
US20220246708A1 (en) 2022-08-04
JP7228359B2 (ja) 2023-02-24
KR20190042128A (ko) 2019-04-24

Similar Documents

Publication Publication Date Title
TWI641127B (zh) 有機發光顯示設備及其製造方法
TWI355746B (en) Bottom gate type thin film transistor, method of m
US9583546B2 (en) Organic light emitting device and method of fabricating the same
TWI640114B (zh) 用於製造薄膜封裝之裝置及方法
US20220246708A1 (en) Method of manufacturing metal oxide film and display device including metal oxide film
US9871223B2 (en) Organic light emitting display device having multiple films
CN104934437B (zh) 薄膜晶体管元件基板及其制造方法、和有机el显示装置
US10804404B2 (en) Thin film transistor array panel and manufacturing method thereof
US10910583B2 (en) Organic light-emitting diode and organic light-emitting display device including the same
US10818865B2 (en) Multiple hole injection structure on oxidized aluminum and applications thereof in organic luminescent devices
TW201637257A (zh) 透明有機發光顯示設備
TWI535000B (zh) 有機發光顯示裝置及製造其之方法
KR100569607B1 (ko) 유기 발광 소자의 보호막 형성 방법
KR101814241B1 (ko) 유기 el 표시 장치 및 그 제조 방법
US9461270B2 (en) Method for manufacturing organic light emitting diode display device
US9803279B2 (en) Apparatus and method for manufacturing display apparatus
KR102082660B1 (ko) 산화물 박막 트랜지스터
KR20040094200A (ko) 유기 발광 소자의 애노드 배리어 층 형성 방법 및 애노드배리어 층이 포함된 유기 발광 소자
TW202343806A (zh) 製造電晶體的方法
KR101993383B1 (ko) 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법
US20090142475A1 (en) Apparatus and method for depositing film, and method of manufacturing luminescent device
JP2022077412A (ja) 薄膜トランジスタ回路
WO2021134923A1 (zh) 有机发光二极管器件及其制作方法