TW201916130A - 在鍋爐內加工半導體晶圓的方法 - Google Patents

在鍋爐內加工半導體晶圓的方法 Download PDF

Info

Publication number
TW201916130A
TW201916130A TW107134087A TW107134087A TW201916130A TW 201916130 A TW201916130 A TW 201916130A TW 107134087 A TW107134087 A TW 107134087A TW 107134087 A TW107134087 A TW 107134087A TW 201916130 A TW201916130 A TW 201916130A
Authority
TW
Taiwan
Prior art keywords
temperature control
control zone
temperature
thermal mode
end temperature
Prior art date
Application number
TW107134087A
Other languages
English (en)
Inventor
羅健倫
涂紀誠
陳豐裕
蘇元孝
黃奕齊
楊岳庭
趙書漢
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916130A publication Critical patent/TW201916130A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本揭露多個實施例提供一種在鍋爐內加工複數個半導體晶圓的方法。上述方法包括形成一薄膜在每一半導體晶圓上。上述方法更包括在形成薄膜的期間，控制鍋爐的溫度在一第一熱模式下。在第一熱模式下，鍋爐中順序排列的一第一端控溫區、一中間控溫區、及一第二端控溫區的溫度依序遞增。上述方法還包括在形成薄膜之後，控制鍋爐的溫度在一第二熱模式下。在第二熱模式下，第一端控溫區、中間控溫區、及第二端控溫區的溫度依序遞減。

Description

在鍋爐內加工半導體晶圓的方法
本發明實施例關於一種半導體加工方法，特別係有關於一種在一鍋爐內加工半導體晶圓的方法。
半導體裝置被用於多種電子應用，例如個人電腦、行動電話、數位相機以及其他電子設備。半導體裝置的製造通常是藉由在半導體基板上依序沉積絕緣或介電層材料、導電層材料以及半導體層材料，接著使用微影製程圖案化所形成的各種材料層，以形成電路組件和零件於此半導體基板之上。數十或數百個積體電路通常製造於單一個半導體晶圓上。各個晶粒透過沿分割道切割而個體化。各個晶粒接著再各自進行封裝而以例如多晶片模組或其他種類的封裝呈現。
用於製造半導體的一些加工步驟包括氧化，擴散，摻雜，退火和化學氣相沉積(CVD)。這些過程通常在加熱的溫控環境中升高溫度下進行。CVD是用於在晶片上產生或沉積薄膜材料的加工過程，包括但不限於金屬，二氧化矽，鎢，氮化矽，氮氧化矽和各種電介質。通過調節諸如晶片溫度、反應室壓力、反應氣體的流動路徑和速率以及處理時間或持續時間的加工參數來影響和控制通過CVD沉積在晶片上之薄膜的均 勻性。
儘管用於在晶片上產生或沉積薄膜材料的現有裝置和方法通常已經足以達到其預期目的，但它們並非在所有方面皆完全令人滿意。因此，希望提供用於形成用於晶片加工設備中形成薄膜的解決方案。
本揭露多個實施例提供一種在鍋爐內加工複數個半導體晶圓的方法。上述方法包括形成一薄膜在每一半導體晶圓上。上述方法更包括在形成薄膜的期間，控制鍋爐的溫度在一第一熱模式。在第一熱模式下，鍋爐中順序排列的一第一端控溫區、一中間控溫區、及一第二端控溫區的溫度依序遞增。上述方法還包括在形成薄膜之後，控制鍋爐的溫度在一第二熱模式下。在第二熱模式下，第一端控溫區、中間控溫區、及第二端控溫區的溫度依序遞減。
本揭露多個實施例提供一種在鍋爐內加工複數個半導體晶圓的方法。上述方法包括在鍋爐內順序排列的一第一端控溫區、一中間控溫區、及一第二端控溫區中，形成一薄膜在每一半導體晶圓上。上述方法更包括在形成薄膜的過程中，控制鍋爐在一第一熱模式下。在第一熱模式下，鍋爐的中央控溫區維持在一第一溫度，第一端控溫區中的溫度低於第一溫度，且第二端控溫區中的溫度高於第一溫度。上述方法還包括在形成薄膜之後，控制鍋爐在一第二熱模式下。在第二熱模式下，鍋爐的中央控溫區維持在一第二溫度，第一端控溫區中的溫度高於第二溫度，且第二端控溫區中的溫度低於第二溫度。
本揭露多個實施例提供一種在鍋爐內加工複數個半導體晶圓的方法。上述方法包括經由一入口埠供應一加工材料至鍋爐內。上述方法更包括經由一出口埠將加工材料自鍋爐排出。鍋爐包括一第一端控溫區及一第二端控溫區，並且第二端控溫區較第一端控溫區靠近出口埠。上述方法還包括停止供應加工材料以及自鍋爐移除半導體晶圓。在加工材料供應期間，半導體晶圓是在一第一熱模式下進行加熱，在第一熱模式下，第二端控溫區中的溫度是高於第一端控溫區的溫度。在加工材料停止供應之後，半導體晶圓是在一第二熱模式下進行加熱，在第二熱模式下，第二端控溫區中的溫度是低於第一端控溫區的溫度。
10、10a‧‧‧鍋爐
20‧‧‧絕緣殼
30‧‧‧反應腔
31‧‧‧管體
32‧‧‧密封蓋
33‧‧‧頂側
34‧‧‧側壁
35‧‧‧底側
351‧‧‧凸緣
40‧‧‧絕緣蓋
41‧‧‧石英基座
42‧‧‧支撐框架
43‧‧‧側框件
44‧‧‧頂框件
5‧‧‧半導體晶圓
50‧‧‧晶舟
51‧‧‧底板件
52‧‧‧頂板件
53‧‧‧欄架
60‧‧‧方法
61-64‧‧‧操作
7‧‧‧加工材料
70‧‧‧氣體供應單元
71、71a‧‧‧入口埠
72a‧‧‧氣管
73、73a‧‧‧出口埠
74a‧‧‧排氣孔
700‧‧‧薄膜
80‧‧‧方法
81-84‧‧‧操作
9‧‧‧清除氣體
90‧‧‧加熱組件
91、92、93、94、95‧‧‧側壁加熱器
T11、T12‧‧‧溫度
T31‧‧‧第一溫度
T32‧‧‧第二溫度
T51、T52‧‧‧溫度
Z1‧‧‧控溫區(第一端控溫區)(第二端控溫區)
Z2‧‧‧控溫區(第一過渡控溫區)(第二過渡控溫區)
Z3‧‧‧控溫區(中間控溫區)
Z4‧‧‧控溫區(第二過渡控溫區)(第一過渡控溫區)
Z5‧‧‧控溫區(第二端控溫區)(第一端控溫區)
Z‧‧‧長軸
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1圖顯示根據部分實施例加工半導體晶圓的鍋爐的示意圖。
第2圖顯示根據部分實施例用於加工鍋爐中的多個半導體晶圓的方法的流程圖。
第3A圖顯示根據部分實施例供應一加工材料進入反應腔的示意圖，其中來自側壁加熱器的熱量輸出從反應腔的底側至頂側依序增加。
第3B圖顯示根據部分實施例半導體晶圓覆蓋一薄膜的示 意圖。
第4圖顯示根據部分實施例在一加工半導體晶圓的程序中一鍋爐的不同控溫區中的溫度相對於時間的關係圖。
第5圖顯示根據部分實施例供應一清除氣體進入反應腔的示意圖，其中來自側壁加熱器的熱量輸出從反應腔的底側至頂側依序減少。
第6圖顯示根據部分實施例加工半導體晶圓的鍋爐的示意圖。
第7圖顯示根據部分實施例用於加工鍋爐中的多個半導體晶圓的方法的流程圖。
第8圖顯示根據部分實施例供應一加工材料進入反應腔的示意圖，其中來自側壁加熱器的熱量輸出從反應腔的頂側至底側依序增加。
第9圖顯示根據部分實施例在一加工半導體晶圓的程序中一鍋爐的不同控溫區中的溫度相對於時間的關係圖。
第10圖顯示根據部分實施例供應一清除氣體進入反應腔的示意圖，其中來自側壁加熱器的熱量輸出從反應腔的頂側至底側依序減少。
以下揭露內容提供許多不同的實施例或較佳範例以實施本案的不同特徵。當然，本揭露也可以許多不同形式實施，而不局限於以下所述之實施例。以下揭露內容配合圖式詳細敘述各個構件及其排列方式的特定範例，係為了簡化說明，使揭露得以更透徹且完整，以將本揭露之範圍完整地傳達予同 領域熟悉此技術者。
在下文中所使用的空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位之外，這些空間相關用詞也意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，而在此所使用的空間相關用詞也可依此相同解釋。
必須了解的是，未特別圖示或描述之元件可以本領域技術人士所熟知之各種形式存在。此外，若實施例中敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的情況，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使得上述第一特徵與第二特徵未直接接觸的情況。
以下不同實施例中可能重複使用相同的元件標號及/或文字，這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。在圖式中，結構的形狀或厚度可能擴大，以簡化或便於標示。
第1圖顯示根據部分實施例加工半導體晶圓5的鍋爐10的示意圖。在部分實施例中，鍋爐10包括一絕緣殼20(部分在第1圖中示出)、一反應腔30、一絕緣蓋40、一晶舟50、一氣體供應單元70和一加熱組件90。額外的特徵可以被添加到鍋爐10。對於鍋爐10的另外的實施例，下面描述的一些特徵可以被替換或消除。
根據部分實施例，絕緣殼20是配置並適用於提供圍繞反應腔30的熱環境(thermal enclosure)以對反應腔30建立一溫度受控環境。反應腔30包括一管體31和一密封蓋32。管體31在其長軸Z上延伸一高度並具有一頂側33、一側壁34和一底側35。
頂側33為封閉，並且底側35為開放以允許晶舟50進入至反應腔30中以及自反應腔30移除，以對半導體晶圓5執行批次處理。頂側33和底側35位於管體31的二側並沿著長軸Z排列。側壁34連結頂側33至底側35。在一個實施例中，底側35可以設置有如第3圖所示的凸緣351，以用於接收密封蓋32。
在一個實施例中，反應腔30可以具有圓柱形形狀，並且可以由石英或任何其他合適的材料(例如SiC)製成，但並不侷限於此。反應腔30可以包括諸如多晶矽之類的塗層或者其他塗層材料，塗層材料的選定取決於通常在腔室中進行的加工的類型。根據每批次中待加工的晶圓的數量，反應腔30可具有任何合適的高度或長度。在一些示例性實施例中，反應腔30可具有100cm至150cm的主要垂直高度或長度。
絕緣蓋40是配置使經由密封蓋32損失的熱量最小化。在部分實施例中，絕緣蓋40位於反應腔30靠近底側35的下側位置，並且包括一石英基座41和一支撐框架42。石英基座41可以固定在面對反應腔30內部的絕緣蓋40的內表面上。支撐框架42位於石英基座41上方用以支撐晶舟50。
在部分實施例中，支撐框架42包括一側框件43和一頂框件44。側框件43固定在石英基座41上，並沿遠離密封蓋 32且平行於管體31的長軸軸線方向延伸。頂框件44連接至側框件43的末端並且平行於密封蓋32延伸。支撐框架42可以由合適的材料製成，例如碳化矽或石英，但並不侷限於此。側框件43和頂框件44可以一體成形的製造，並且側框件43和頂框件44可以具有相同的厚度。
在部分實施例中，一旋轉台(圖未示)取代絕緣蓋40。旋轉台位於密封蓋32上。並且，一驅動構件(例如：馬達)連結至旋轉台。驅動構件配置使旋轉台在操作中可圍繞平行於反應腔30的長軸Z的一旋轉軸旋轉，並且旋轉位於旋轉台上的晶舟50。於是，提升沉積過程中加工材料7的薄膜的均勻性。
晶舟50是適用於支撐和夾持多個垂直堆疊的半導體晶圓5並允許反應氣體在多個半導體晶圓5的表面上水平地流動，以在半導體晶圓5上形成具有一期望厚度的氧化層。在部分實施例中，晶舟50位於絕緣蓋40上方，並包括一底板件51、一頂板件52和複數個欄架53。
底板件51和頂板件52彼此相對排列。欄架53連結底板件51至頂板件52。每一欄架53具有凹槽(圖未示)，用於直接夾持以多層放置的半導體晶圓5或者用於夾持以多層放置的環形支撐板(圖未示)，而半導體晶圓5放置在環形支撐板上。
在部分實施例中，晶舟50中的多個半導體晶圓5的一般垂直間距可以大約為6mm至約10mm。在部分實施例中，晶舟50的尺寸可以夾持50至125片半導體晶圓5或者更多。然 而，根據所供應的反應腔30的高度，晶舟可以夾持任何合適數量的晶圓。晶舟50可以由石英、碳化矽、矽或本領域中普遍使用的任何其他合適的材料製成。
晶舟50可以藉由任何合適的方法固定在絕緣蓋40上。舉例而言，晶舟50可以通過像是螺釘的緊固構件固定在絕緣蓋40上。緊固構件穿過底板件51和頂框件44，並將底板件51固定在頂框件44上；然而，任何合適的緊固方法皆可被使用。
氣體供應單元70是配置以控制加工氣體向反應腔30的供應。在部分實施例中，氣體供應單元70包括一入口埠71和一出口埠73。一入口埠71連接到側壁34上與底側35相鄰的下部。出口埠73連接到反應腔30的頂側32。一控制器(圖未示)可以連接到入口埠71，並且配置為控制加工材料供應到反應腔30開關和流速。控制器可以包括像是閥門、流量計、傳感器等的裝置。
加熱組件90沿著反應腔30的側壁34排列。在部分實施例中，加熱組件90包括沿著反應腔30的側壁34從底側35排列至頂側33的多個側壁加熱器。舉例而言，加熱組件90包括但不限於五個側壁加熱器91、92、93、94、95。值得注意的是，側壁加熱器的數量可以根據需要而變更。在其餘部分實施例中，加熱組件90包括四個側壁加熱器。在部分實施例中，側壁加熱器91、92、93、94、95可以沿反應室的垂直高度大致均勻分佈。
在部分實施例中，側壁加熱器91、92、93、94、95具有可控熱輸出的電阻式加熱器，此種電阻式加熱器可藉由 調節經由一電控制裝置輸入到每個加熱器的能量而進行調控。各個加熱器區域中的溫度可以透過微調來自側壁加熱器91、92、93、94、95的熱輸出而進行調節。在部分實施例中，側壁加熱器91、92、93、94、95完全圍繞反應腔30的圓周而延伸。電阻線圈通過導體電耦合到電源，且如同在產業中經常使用的方式，電源可以通過合適的可變電阻電子控制器來路由(routed)，以允許從每個側壁加熱器91、92、93、94、95調節熱量輸出(例如：Btu/h)。
在部分實施例中，如第1圖所示，反應腔30具有五個控溫區Z1、Z2、Z3、Z4、Z5。五個控溫區Z1、Z2、Z3、Z4、Z5沿長軸方向Z順序排列。具體而言，控溫區Z1排列在管體31的底側35的附近，且比其餘控溫區Z2~Z5更靠近入口埠71。控溫區Z5排列在管體31的頂側33附近，且比其餘控溫區Z1-Z4更靠近出口埠73。控溫區Z3遠離控溫區Z1和控溫區Z5，並排列在管體31的中間部分。控溫區Z2排列在控溫區Z1和控溫區Z3之間，控溫區Z4排列在控溫區Z3和控溫區Z5之間。
在部分實施例中，五個控溫區Z1、Z2、Z3、Z4、Z5對應側壁加熱器91、92、93、94、95設置。五個控溫區Z1、Z2、Z3、Z4、Z5可以沿反應室的垂直高度大致均勻分佈。兩個相鄰的控溫區Z1、Z2、Z3、Z4、Z5之間的邊界線(如第1圖中虛線所示)可以穿過兩個相鄰的側壁加熱器91、92、93、94、95的中心。於是，控溫區Z1、Z2、Z3、Z4、Z5中的溫度是由相應的側壁加熱器91、92、93、94、95所支配。
在此示例中，每一個控溫區Z1、Z2、Z3、Z4、Z5 中的溫度指的是在每一控溫區Z1、Z2、Z3、Z4、Z5中所測量的溫度的平均值。另外，由於熱損失和其他廠房產生的熱量影響，每一個控溫區Z1、Z2、Z3、Z4、Z5中的溫度可能略低於或高於對應的側壁加熱器91、92、93、94、95。舉例而言，控溫區Z1中的溫度可能低於側壁加熱器91的實際溫度，因為即使密封蓋32關閉，熱量也可能通過管體31的開口端損失。
在部分實施例中，部分控溫區具有多於一個的側壁加熱器，並且部分控溫區沒有設置側壁加熱器。舉例而言，控溫區Z1包括兩個側壁加熱器91和92，控溫區Z3包括一個側壁加熱器93，並且控溫區Z5包括兩個側壁加熱器94和95。在控溫區Z2和Z4中沒有其他側壁加熱器。控溫區Z2和Z4中的溫度由位於相鄰熱區的側壁加熱器調整。在控溫區Z2和Z4中沒有其他側壁加熱器。控溫區Z2和Z4中的溫度由位於相鄰控溫區的側壁加熱器進行調整。
在部分實施例中，在每一個控溫區Z1、Z2、Z3、Z4、Z5中晶舟50具有相同數量的槽。舉例而言，在每個控溫區Z1、Z2、Z3、Z4、Z5中，有20個用於接收相應數量的半導體晶圓5的槽。然而，每個控溫區Z1、Z2、Z3、Z4、Z5可以設置任何合適數量的槽。
應當理解的是，側壁加熱器配置的數量可以進行選擇，使每一個側壁加熱器控制小於或等於20片垂直堆疊的半導體晶圓5的溫度，藉此提供更好的溫度均勻性，以及在每個半導體晶圓5上(例如從晶片的中心到其邊緣)以及由晶舟50所支撐的垂直堆疊的半導體晶圓5之間的兩種類型中皆提供相 對應的晶圓級厚度的均勻性。在這些情況下，反應腔30中的控溫區的數量對應於設置在鍋爐10中的側壁加熱器的數量。
為了清楚說明，在以下方法60的說明中，控溫區Z1稱作為「第一端控溫區」；控溫區Z2稱作為「第一過渡控溫區」；控溫區Z3稱作為「中間控溫區」；控溫區Z4稱作為「第二過渡控溫區」；而控溫區Z5稱作為「第二端控溫區」。
應當注意的是，由於反應腔30中的控溫區的數量對應於側壁加熱器的數量。中間控溫區的定義可能會根據側壁加熱器的數量而改變。在設置有奇數個控溫區的情況下，位於兩個端部控溫區之間的中間位置的控溫區稱作為“中間控溫區”。在存在偶數個控溫區(例如四個)的情況下，在兩個端部控溫區之間的中間位置相鄰兩側的兩個控溫區合稱為“中間控溫區”。
第2圖顯示根據部分實施例用於加工鍋爐10中的多個半導體晶圓5的方法60的流程圖。為了說明，將配合參照第6、8-10圖一起描述流程圖。不同的操作可以在方法80之前、期間或之後提供，並且在一些不同的實施例中，後續方法之部分操作程序可以被更換或取消。
方法60開始於操作61，在操作61中將多個半導體晶圓5送入鍋爐10的反應腔30中。在部分實施例中，為了將多個半導體晶圓5裝載到晶舟50內，密封蓋32是借助升降機構(圖未示)自管體31和絕緣蓋40分離，並且晶舟50移動到由管體31限定的空腔的外部。半導體晶圓5可以通過具有夾片(blade)的機械手臂(圖未示)移入至晶舟50。
根據部分實施例，半導體晶圓5由矽、鍺或其他半導體材料所製成。根據部分實施例，半導體晶圓5由複合半導體所製成，如碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)或磷化銦(InP)。根據部分實施例，半導體晶圓5由合金半導體所製成，如矽鍺(SiGe)、矽鍺碳(SiGeC)、磷砷化鎵(GaAsP)或磷化銦鎵(GaInP)。根據部分實施例，半導體晶圓5包括一晶膜層。舉例而言，半導體晶圓5具有一晶膜層覆蓋於大型半導體(bulk semiconductor)上。根據部分實施例，半導體晶圓W可為矽絕緣體(silicon-on-insulator；SOI)或鍺絕緣體(germanium-on-insulator；GOI)基板。
半導體晶圓5上可包括有多個裝置元件。舉例而言，形成於半導體晶圓5上的裝置元件可包括一電晶體，例如：金氧半導體場效電晶體(metal oxide semiconductor field effect transistors(MOSFET))、互補式金氧半導體電晶體(complementary metal oxide semiconductor(CMOS)transistors)、雙載子接面電晶體(bipolar junction transistors (BJT))、高電壓電晶體、高頻電晶體、P型場效電晶體(p-channel and/or n-channel field-effect transistors(PFET))或者P型場效電晶體(n-channel field-effect transistors(NFET)等，以及或者其他元件。半導體晶圓5上的多個裝置元件已經經過多個加工製程，例如沈積、蝕刻、離子植入、光刻、退火、以及或者其他製程。
在半導體晶圓55裝載到晶舟50之後，移動晶舟50進入至反應腔30當中。晶舟50可以通過升降機構(圖未示)抬 升密封蓋32而裝入管體31中。當密封蓋32連接到管體31的底側35時，晶舟50位於氣密的反應腔30中。
方法60繼續至操作62，在操作62中，在半導體晶圓5上形成加工材料的薄膜。在部分實施例中，加工材料7供應至鍋爐10中以沈積加工材料7的一薄膜700在每個半導體晶圓5上，如第3A圖和第3B圖所示。
如第3A圖的箭頭所示，加工材料7從底側35流向反應腔30的頂側33。具體而言，加工材料7經由入口埠71進入反應腔30，並順序經過第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4、第二端控溫區Z5後經由出口埠73排出。加工材料7可以含有各種化學前軀物(例如：SiH2Cl2和NH3或者矽烷和NH3以形成氮化矽薄膜；Si(OC2H5)4以形成TEOS薄膜；以及水蒸氣或反式-LC(C2H2Cl2)以形成氧化物層薄膜)。化學前軀物在加熱的半導體晶圓表面上反應，以在半導體晶圓表面上形成具有期望厚度的半導體材料的薄膜。
在部分實施例中，操作62是在加熱的溫控環境下，並藉由來自側壁加熱器91、92、93、94、95的熱量輸出執行，以使第一端控溫區Z1，第一過渡控溫區Z2，中間控溫區Z3，第二過渡控溫區Z4和第二端控溫區Z5具有預定的溫度。
各個側壁加熱器91、92、93、94、95的熱量輸出可獨立於另一個側壁加熱器而進行調節。每個側壁加熱器的熱量輸出可以透過使用者手動調節，或者通過加熱器控制器或計算機自動調節。熱量輸出的控制是可以與設置在鍋爐10中的溫度傳感器產生的控制信號作連結，以及/或者根據加熱器預定 的熱量輸出而設定，此預定的熱量輸出可從經驗和經驗數據導出並與正在加工的晶圓的尺寸相關。一個合適的溫度控制器可以用來調節來自鍋爐加熱組件的熱量輸出，包括升高溫度和降低溫度的速率。
在部分實施例中，側壁加熱器91、92、93、94、95是控制在第一熱模式下，使側壁加熱器91、92、93、94、95的熱量輸出依序增加，於是第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5中的溫度依序增加。如此一來，放置於靠近頂側33的半導體晶圓5的加工溫度，比放置於靠近底側35的半導體晶圓5的加工溫度高。
舉例而言，如第3A圖所示，從側壁加熱器91、92、93、94、95輸出的熱量沿遠離底側35的方向依序增加(作為指示側壁加熱器91-95的長條格中較大的著色區域表示相應的側壁加熱器91-95具有較高的熱量輸出)。因此，第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5中的溫度沿著遠離底側35的方向依序增加。
在部分實施例中，由於晶圓薄膜厚度沉積速率直接與加工溫度成正比，所以在第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5中，用於薄膜沈積製程的預定溫度是根據加工材料7在相應熱區的濃度而進行控制。
因此，藉由在操作62期間以第一熱模式對多個半導體晶圓5進行加熱，原本因為加工材料7的濃度在流動方向上 逐漸減少的因素，而造成整個批次或一層疊的晶圓中晶圓與晶圓間薄膜厚度不一致的問題可以獲得避免或改善。
在部分實施例中，第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5是在供應加工材料7之前加熱到其預定溫度。舉例而言，如第4圖所示，在完成加載晶圓的操作61之前，第一端控溫區Z1和第二端控溫區Z5分別被加熱到升高的溫度T11和升高的溫度T51。
在部分實施例中，如第4圖所示，在操作63之前和操作61之後，進一步執行預先調整製程。在預先調整製程中，反應腔30的控溫區Z1-Z5被連續加熱，使熱量均勻地散佈在每個控溫區中。另外，在預先調整製程中，將反應腔30內的壓力調整為執行薄膜加工的加工壓力。
在部分實施例中，相鄰加熱器之間的熱量輸出的差異可能在攝氏5度以內。因此，如第3A圖所示的情況下，第一端控溫區Z1與第二端控溫區Z5之間的溫差在攝氏20度以內。然而，應當理解的是，可以對本揭露的實施例進行許多變化和修改。在部分其他實施例中，控溫區Z1和控溫區Z2中的溫度相同，並且控溫區Z3中的溫度高於控溫區Z1和控溫區Z2中的溫度。並且，控溫區Z4和控溫區Z5中的溫度相同並且高於控溫區Z3的溫度。第一端控溫區Z1與第二端控溫區Z5之間的溫差在攝氏20度以內。
方法60繼續至操作63，在操作63中將供應一個或多個清除氣體9至鍋爐10中。在部分實施例中，操作63在操作 62完成後執行，以去除殘留在反應腔30中的加工材料7。在部分實施例中，如第5圖所示，用於供應清除氣體9的操作63包括將第一清除氣體供應到反應腔30中。並且，操作63還包括將第二清除氣體供應到反應腔30中。第一清除氣體可以與留在反應腔30中的加工材料7發生反應，第二清除氣體可以去除所有的殘餘氣體包括在操作62中所產生的氣體產物。舉例而言，在半導體晶圓5上形成氮化矽薄膜的例子中，第一清除氣體可以包括NH3，第二清除氣體可以包括N2。
在部分實施例中，供應第一清除氣體的時間可小於供應第二清除氣體的時間。然而，應當理解的是，可以對本揭露的實施例進行許多變化和修改。供應第一清除氣體的時間可以等於或長於供應第二清除氣體的時間。
方法60繼續至操作64，在操作64中卸載半導體晶圓5。在部分實施例中，為了從晶舟50卸載半導體晶圓5，將密封蓋32與管體31分離，並且將絕緣蓋40和晶舟50移動到管體31所限定的腔體外部。半導體晶圓5可以通過具有夾片(blade)的機械手臂(圖未示)從晶舟50移除。
操作64可以在操作63完成之後執行。在部分實施例中，如第4圖所示，在操作64開始之前，方法60還包括後期調整製程。在後期調整製程中，反應腔30中的壓力可從真空提升至環境壓力。
在部分實施例中，在操作62完成後(或在操作63期間)，改變側壁加熱器91、92、93、94、95的熱量輸出，以使第一端控溫區Z1、第一過渡控溫區Z2，中間控溫區Z3，第二 過渡控溫區Z4和第二端控溫區Z5具有與操作62不同的溫度。
在部分實施例中，側壁加熱器91、92、93、94、95被控制在第二熱模式中。在第二熱模式下，側壁加熱器91、92、93、94、95的熱量輸出依序下降。因此，第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5中的溫度依序降低。如此一來，放置在靠近頂側33的半導體晶圓5的加工溫度比放置在靠近底側35的半導體晶圓5的加工溫度低。
舉例而言，如第5圖所示，從側壁加熱器91、92、93、94、95輸出的熱量沿遠離底側35的方向逐漸減小。因此，第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5中的溫度沿著遠離底側35的方向依序遞減。
在操作62之後以第二熱模式加熱半導體晶圓5可以減輕或避免因為操作62執行期間的溫度變化，使加工材料7的薄膜在後續加工步驟中顯示不同物理性質的問題(例如：在蝕刻加工中不同的蝕刻速率)。因此，晶圓與晶圓間在後續蝕刻加工中的臨界尺寸(CD)的變異量則最小化。根據實驗結果，半導體晶圓5在第一端控溫區Z1和第二端控溫區Z5的臨界尺寸提高了0.3%。
在部分實施例中，為了防止薄膜中產生熱應力，第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5中的溫度是緩慢進行調整。在部分實施例中，將第一端控溫區Z1、第一過渡控溫區Z2、中間控 溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5加熱到具有與第二熱模式相關的溫度共費時約4至5分鐘。
然而，應當理解的是，可以對本揭露的實施例進行許多變化和修改。在其他部分實施例中，第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5中溫度的調控是與供應清除氣體9至鍋爐10內的操作同時進行。在第一清除氣體的供給完成之前，第一端控溫區Z1、第一過渡控溫區Z2、中間控溫區Z3、第二過渡控溫區Z4和第二端控溫區Z5即加熱到具有與第二熱模式相關的溫度。
在部分實施例中，如第4圖所示，在從第一熱模式轉變為第二熱模式的過程中，第二端控溫區Z5中的溫度降低，直到第二端控溫區Z5中的溫度被調整到與第二熱模式相關的溫度。另外，第一端控溫區Z1中的溫度被增加，直到第一端控溫區Z1中的溫度被調節到與第二熱模式相關的溫度。
在部分實施例中，在從第一熱模式轉換到第二熱模式的期間，第一端控溫區Z1中的溫度增加量不同於第二端控溫區Z5中的溫度下降量。舉例而言，在第一熱模式下，第一端控溫區Z1中的溫度為T11，並且在第二熱模式下，第一端控溫區Z1中的溫度為T12。另一方面，在第一熱模式下，第二端控溫區Z5中的溫度是T51，並且在第二熱模式下，第二端控溫區Z5中的溫度是T52。溫度T11和溫度T12之間的溫差大於溫度T51和溫度T52之間的溫差。在一個示例性的實施例中，溫度T11和溫度T52約為570℃，溫度T51約為590℃，溫度T12約為600℃。
在部分實施例中，中間控溫區Z3中的溫度在第一熱模式和第二熱模式中被固定為相同的值。然而，應當理解的是，可以對本揭露的實施例進行許多變化和修改。在部分其他實施例中，在第一熱模式和第二熱模式中，中間控溫區Z3中的溫度不同。
在部分實施例中，在第一熱模式和第二熱模式下，中間控溫區Z3中的溫度在第一端控溫區Z1和第二端控溫區Z5中的溫度之間。舉例而言，如第4圖所示，在第一熱模式下，中間控溫區Z3保持在第一溫度T31。第一端控溫區Z1中的溫度T11低於第一溫度T31，並且第二端控溫區Z5中的溫度T51高於第一溫度T31。第一溫度T31可以是第一熱模式中第一端控溫區Z1中的溫度T11和第二端控溫區Z5中的溫度T51的平均值。
另外，在第二熱模式下，中間控溫區Z3保持在第二溫度T32，第一端控溫區Z1中的溫度T12高於第二溫度T32，並且第二端控溫區Z5中的溫度T52低於第二溫度T32。第二溫度T32可以是第二熱模式中的第一端控溫區Z1中的溫度T12和第二端控溫區Z5中的溫度T52的平均值。
在部分實施例中，中間控溫區Z3在第一熱模式與第二熱模式之間的溫差，小於第一端控溫區Z1在第一熱模式與第二熱模式之間的溫差。或者，中間控溫區Z3在第一熱模式與第二熱模式之間的溫差，小於第二端控溫區Z5在第一熱模式與第二熱模式之間的溫差。
第6圖顯示根據部分實施例加工半導體晶圓5的鍋爐10a的示意圖。在此實施例中，與第1圖鍋爐10相同或相似的 元件以相同的元件符號標示，並且其特徵將不再說明以簡化內容。鍋爐10a與鍋爐10差異之處包括氣體供應單元70以氣體供應單元70a取代。
在部分實施例中，氣體供應單元70a包括一氣管72a和一出口埠73a。出口埠73a連接到側壁34上與底側35相鄰的下部。氣管72a位於管體31內並與出口埠73a位於長軸Z的兩側。氣管72a沿著與長軸Z平行的方向從頂側33延伸到相鄰管體31的底側35的位置。
在部分實施例中，氣管72a包括多個排氣孔74a。排氣孔74a穿過氣管72a的外壁，以將氣管72a中的氣體排出到反應腔30當中。排氣孔74a的數量可以對應於形成在晶舟50的欄架53中的槽的數量。舉例而言，晶舟50的每個欄架53具有180個用於支撐半導體晶圓5的槽，氣管72a即包括180個排氣孔74a形成在其上。
在部分實施例中，兩個相鄰排氣孔74a之間的節距可以與晶舟50的兩個相鄰槽之間的節距相同。另外，在沿垂直於長軸Z的方向上，每個排氣孔74a的投影係位於晶舟50的一個槽上。於是，來自排氣孔的氣體排放到裝載在晶舟50上的兩個相鄰半導體晶圓5之間的間隙中。
管體31相鄰頂側33的上端上形成有一入口埠71a，氣管72a經由入口埠71a連接到一氣體供應源。控制器(圖未示)可以連接到入口埠71a並且被配置為控制加工材料供應到反應腔30的連接和輸送速率。控制器可以包括例如：閥門、流量計、傳感器等裝置。
第7圖顯示根據部分實施例用於加工鍋爐10a中的多個半導體晶圓5的方法80的流程圖。為了說明，將配合參照第6、8-10圖一起描述流程圖。不同的操作可以提供在方法80之前、期間或之後，並且在一些不同的實施例中，後續方法之部分操作程序可以被更換或取消。
方法80開始於操作81，在操作81中將多個半導體晶圓5送入鍋爐10a的反應腔30中。在部分實施例中，為了將多個半導體晶圓5裝載到晶舟50內，密封蓋32是借助升降機構(圖未示)自管體31和絕緣蓋40分離，並且晶舟50移動到由管體31限定的空腔的外部。半導體晶圓5可以通過具有夾片(blade)的機械手臂(圖未示)移入至晶舟50。
在半導體晶圓55裝載到晶舟50之後，移動晶舟50進入至反應腔30當中。晶舟50可以通過升降機構(圖未示)抬升密封蓋32而裝入管體31中。當密封蓋32連接到管體31的底側35時，晶舟50位於氣密的反應腔30中。
方法80繼續至操作82，在操作82中，在半導體晶圓5上形成加工材料的薄膜。在部分實施例中，加工材料7供應至鍋爐10a中以沈積加工材料7的一薄膜700(第3B圖)在每個半導體晶圓5上。
如第8圖的箭頭所示，加工材料7從頂側33流向反應腔30的底側35。具體而言，加工材料7經由入口埠71a進入氣管72a，並透過氣孔排氣孔74a填充進入第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5後，再經由出口埠73a排出。加工材料7可以含有各種化 學前軀物(例如：SiH2Cl2和NH3或者矽烷和NH3以形成氮化矽薄膜；Si(OC2H5)4以形成TEOS薄膜；以及水蒸氣或反式-LC(C2H2Cl2)以形成氧化物層薄膜)。化學前軀物在加熱的半導體晶圓表面上反應，以在半導體晶圓表面上形成具有期望厚度的半導體材料的薄膜。
為了清楚說明，在以下方法80的說明中，控溫區Z1稱作為「第二端控溫區」；控溫區Z2稱作為「第二過渡控溫區」；控溫區Z3稱作為「中間控溫區」；控溫區Z4稱作為「第一過渡控溫區」；而控溫區Z5稱作為「第一端控溫區」。
在部分實施例中，操作82是在加熱的溫控環境下，並藉由來自側壁加熱器91、92、93、94、95的熱量輸出執行，以使第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5具有預定的溫度。
在部分實施例中，側壁加熱器91、92、93、94、95是控制在第一熱模式下，使側壁加熱器91、92、93、94、95的熱量輸出依序減少，於是第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5中的溫度依序減少。如此一來，放置於靠近底側35的半導體晶圓5的加工溫度，比放至於靠近頂側33的半導體晶圓5的加工溫度高。
舉例而言，如第8圖所示，從側壁加熱器91、92、93、94、95輸出的熱量沿遠離底側35的方向依序減少(作為指示側壁加熱器91、92、93、94、95的長條格中較大的著色區域表示相應的側壁加熱器91、92、93、94、95具有較高的熱量輸 出)。因此，第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5中的溫度沿著遠離底側35的方向依序減少。
在部分實施例中，由於晶圓薄膜厚度沉積速率直接與加工溫度成正比，所以在第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5中，用於薄膜沈積製程的預定溫度是根據加工材料7在相應熱區的濃度而進行控制。
因此，藉由在操作82期間以第一熱模式對多個半導體晶圓5進行加熱，原本因為加工材料7的濃度在流動方向上(在第8圖的例子中是指自頂側33至底側35的方向)逐漸減少的因素，而造成整個批次或一層疊的晶圓中晶圓與晶圓間薄膜厚度不一致的問題可以獲得避免或改善。
在部分實施例中，第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5是在供應加工材料7之前加熱到其預定溫度。舉例而言，如第9圖所示，在完成加載晶圓的操作81之前，第二端控溫區Z1和第一端控溫區Z5分別被加熱到升高的溫度T11和升高的溫度T51。
在部分實施例中，如第9圖所示，在操作83之前和操作81之後，進一步執行預先調整製程。在預先調整製程中，反應腔30的控溫區Z1-Z5被連續加熱，使熱量均勻地散佈在每個控溫區中。另外，在預先調整製程中，將反應腔30內的壓力調整為執行薄膜加工的加工壓力。
在部分實施例中，相鄰加熱器之間的熱量輸出的差異可能在攝氏5度以內。因此，如第8圖所示的情況下，第二端控溫區Z1與第一端控溫區Z5之間的溫差在攝氏20度以內。然而，應當理解的是，可以對本揭露的實施例進行許多變化和修改。在部分其他實施例中，控溫區Z1和控溫區Z2中的溫度相同，並且控溫區Z3中的溫度低於控溫區Z1和控溫區Z2中的溫度。並且，控溫區Z4和控溫區Z5中的溫度相同並且低於控溫區Z3的溫度。第二端控溫區Z1與第一端控溫區Z5之間的溫差在攝氏20度以內。
方法80繼續至操作83，在操作83中將供應一個或多個清除氣體9至鍋爐10a中。在部分實施例中，操作83在操作82完成後執行，以去除殘留在反應腔30中的加工材料。在部分實施例中，如第9圖所示，用於供應清除氣體9的操作83包括將第一清除氣體供應到反應腔30中。並且，操作83還包括將第二清除氣體供應到反應腔30中。第一清除氣體可以與留在反應腔30中的加工材料發生反應，第二清除氣體可以去除所有的殘餘氣體包括在操作82中所產生的氣體產物。舉例而言，在半導體晶圓5上形成氮化矽薄膜的例子中，第一清除氣體可以包括NH3，第二清除氣體可以包括N2。
在部分實施例中，供應第一清除氣體的時間可小於供應第二清除氣體的時間。然而，應當理解的是，可以對本揭露的實施例進行許多變化和修改。供應第一清除氣體的時間可以等於或長於供應第二清除氣體的時間。
方法80繼續至操作84，在操作84中卸載半導體晶 圓5。在部分實施例中，為了從晶舟50卸載半導體晶圓5，將密封蓋32與管體31分離，並且將絕緣蓋40和晶舟50移動到管體31所限定的腔體外部。半導體晶圓5可以通過具有夾片(blade)的機械手臂(圖未示)從晶舟50移除。
操作84可以在操作83完成之後執行。在部分實施例中，如第9圖所示，在操作84開始之前，方法80還包括後期調整製程。在後期調整製程中，反應腔30中的壓力可從真空提升至環境壓力
在部分實施例中，在操作82完成後(或在操作83期間)，改變側壁加熱器91、92、93、94、95的熱量輸出，以使第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5具有與操作82不同的溫度。
在部分實施例中，側壁加熱器91、92、93、94、95被控制在第二熱模式中。在第二熱模式下，側壁加熱器91、92、93、94、95的熱量輸出依序增加。因此，第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5中的溫度依序增加。如此一來，放置在靠近頂側33的半導體晶圓5的加工溫度比放置在靠近底側35的半導體晶圓5的加工溫度高。
舉例而言，如第10圖所示，從側壁加熱器91、92、93、94、95輸出的熱量沿遠離底側35的方向逐漸增加。因此，第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5中的溫度沿著遠離底側35的方向依序遞增。
在操作82之後以第二熱模式加熱半導體晶圓5可以減輕或避免因為操作82執行期間的溫度變化，使加工材料的薄膜在後續加工步驟中顯示不同物理性質的問題(例如：在蝕刻加工中不同的蝕刻速率)。因此，晶圓與晶圓間在後續蝕刻加工中的臨界尺寸(CD)的變異量則最小化。根據實驗結果，半導體晶圓5在第一端控溫區Z1和第二端控溫區Z5的臨界尺寸提高了0.3%。
在部分實施例中，為了防止薄膜中產生熱應力，第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5中的溫度是緩慢進行調整。在部分實施例中，將第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5加熱到具有與第二熱模式相關的溫度共費時約4至5分鐘。
然而，應當理解的是，可以對本揭露的實施例進行許多變化和修改。在其他部分實施例中，第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5中溫度的調控是與供應清除氣體9至鍋爐10a內的操作同時進行。在第一清除氣體的供給完成之前，第二端控溫區Z1，第二過渡控溫區Z2，中間控溫區Z3，第一過渡控溫區Z4和第一端控溫區Z5即加熱到具有與第二熱模式相關的溫度。
在部分實施例中，如第9圖所示，在從第一熱模式轉變為第二熱模式的過程中，第一端控溫區Z5中的溫度增加，直到第一端控溫區Z5中的溫度被調整到與第二熱模式相關的溫度。另外，第二端控溫區Z1中的溫度被降低，直到第二端控 溫區Z1中的溫度被調節到與第二熱模式相關的溫度。
在部分實施例中，在從第一熱模式轉換到第二熱模式的期間，第二端控溫區Z1中的下降量不同於第一端控溫區Z5中的溫度增加量。舉例而言，在第一熱模式下，第二端控溫區Z1中的溫度為T11，並且在第二熱模式下，第二端控溫區Z1中的溫度為T12。另一方面，在第一熱模式下，第一端控溫區Z5中的溫度是T51，並且在第二熱模式下，第一端控溫區Z5中的溫度是T52。溫度T51和溫度T52之間的溫差大於溫度T11和溫度T12之間的溫差。在一個示例性的實施例中，溫度T12和溫度T51約為570℃，溫度T11約為590℃，溫度T52約為600℃。
在部分實施例中，中間控溫區Z3中的溫度在第一熱模式和第二熱模式中被固定為相同的值。然而，應當理解的是，可以對本揭露的實施例進行許多變化和修改。在部分其他實施例中，在第一熱模式和第二熱模式中，中間控溫區Z3中的溫度不同。
在部分實施例中，在第一熱模式和第二熱模式下，中間控溫區Z3中的溫度在第二端控溫區Z1和第一端控溫區Z5中的溫度之間。舉例而言，如第9圖所示，在第一熱模式下，中間控溫區Z3保持在第一溫度T31。第二端控溫區Z1中的溫度T11高於第一溫度T31，並且第一端控溫區Z5中的溫度T51低於第一溫度T31。第一溫度T31可以是第一熱模式中第二端控溫區Z1中的溫度T11和第一端控溫區Z5中的溫度T51的平均值。
另外，在第二熱模式下，中間控溫區Z3保持在第二溫度T32，第二端控溫區Z1中的溫度T12低於第二溫度T32， 並且第一端控溫區Z5中的溫度T52高於第二溫度T32。第二溫度T32可以是第二熱模式中的第二端控溫區Z1中的溫度T12和第一端控溫區Z5中的溫度T52的平均值。
在部分實施例中，中間控溫區Z3在第一熱模式與第二熱模式之間的溫差，小於第二端控溫區Z1在第一熱模式與第二熱模式之間的溫差。或者，中間控溫區Z3在第一熱模式與第二熱模式之間的溫差，小於第一端控溫區Z5在第一熱模式與第二熱模式之間的溫差。
用於處理鍋爐中的半導體晶圓的方法的多個實施例以兩個階段獨立地控制鍋爐中的控溫區中的溫度。在形成薄膜期間，根據用於形成薄膜的加工材料的濃度來控制在相應的控溫區中的溫度。因此，半導體晶圓堆疊中晶片與晶片間的沉積薄膜的薄膜厚度的均勻性獲得改善。在形成薄膜之後，調節控溫區中的溫度，使得在所有半導體晶圓上形成的薄膜具有基本相同的物理性質。因此，半導體晶圓的臨界尺寸在後續加工過程中可以獲得良好控制(根據一個實驗結果，在兩個端部控溫區之間的臨界尺寸至少提高了0.3%)。此外，後續的晶圓級失效率下降，並且根據實驗結果，已知的良好晶粒測試IDU RtR(IDsat uniformity of run to run)在NMOS提高了0.6%且在PMOS提高了0.7%。
本揭露多個實施例提供一種在鍋爐內加工複數個半導體晶圓的方法。上述方法包括形成一薄膜在每一半導體晶圓上。上述方法更包括在形成薄膜的期間，控制鍋爐的溫度在一第一熱模式下。在第一熱模式下，鍋爐中順序排列的一第一 端控溫區、一中間控溫區、及一第二端控溫區的溫度依序遞增。上述方法還包括在形成薄膜之後，控制鍋爐的溫度在一第二熱模式下。在第二熱模式下，第一端控溫區、中間控溫區、及第二端控溫區的溫度依序遞減。
在上述實施例中，形成薄膜的方法包括供應用於形成薄膜的一加工材料進入至鍋爐，使加工材料依序流過第一端控溫區、中間控溫區、及第二端控溫區。並且，形成薄膜的方法包括停止供應加工材料。
在上述實施例中，在薄膜完成當下，升高第一端控溫區中的溫度，並且降低第二端控溫區中的溫度，直到第一端控溫區中的溫度和第二端控溫區中的溫度調節至第二熱模式。
在上述實施例中，第一端控溫區中的溫度上升量不同於第二端控溫區中的溫度下降量。
在上述實施例中，上述方法更包括在薄膜形成之後，供應一清除氣體進入至鍋爐內。在將清除氣體供應到鍋爐的同時調節第一端控溫區和第二端控溫區的溫度。
在上述實施例中，中間控溫區在第一熱模式下的溫度，和在第二熱模式下的溫度不同。並且，中間控溫區在第一熱模式下與在第二熱模式下的溫度差，小於第一端控溫區在第一熱模式下與在第二熱模式下的溫度差。
本揭露多個實施例提供一種在鍋爐內加工複數個半導體晶圓的方法。上述方法包括在鍋爐內順序排列的一第一端控溫區、一中間控溫區、及一第二端控溫區中，形成一薄膜 在每一半導體晶圓上。上述方法更包括在形成薄膜的過程中，控制鍋爐在一第一熱模式下。在第一熱模式下，鍋爐的中央控溫區維持在一第一溫度，第一端控溫區中的溫度低於第一溫度，且第二端控溫區中的溫度高於第一溫度。上述方法還包括在形成薄膜之後，控制鍋爐在一第二熱模式下。在第二熱模式下，鍋爐的中央控溫區維持在一第二溫度，第一端控溫區中的溫度高於第二溫度，且第二端控溫區中的溫度低於第二溫度。
在上述實施例中，形成薄膜的方法包括供應用於形成薄膜的一加工材料進入至鍋爐，使加工材料依序流過第一端控溫區、中間控溫區、及第二端控溫區。並且，形成薄膜的方法包括停止供應加工材料。
在上述實施例中，形成薄膜的方法包括供應用於形成薄膜的一加工材料進入至鍋爐，使加工材料依序流過第一端控溫區、中間控溫區、及第二端控溫區。並且，形成薄膜的方法包括停止供應加工材料。
在上述實施例中，第二端控溫區中的溫度下降量不同於第一端控溫區中的溫度上升量。
在上述實施例中，上述方法更包括在薄膜形成之後，供應一清除氣體進入至鍋爐內。在將清除氣體供應到鍋爐的同時調節第一端控溫區和第二端控溫區的溫度。
在上述實施例中，中間控溫區中第一溫度與第二溫度的溫度差，小於第一端控溫區在第一熱模式下與在第二熱模式下的溫度差。
本揭露多個實施例提供一種在鍋爐內加工複數個 半導體晶圓的方法。上述方法包括經由一入口埠供應一加工材料至鍋爐內。上述方法更包括經由一出口埠將加工材料自鍋爐排出。鍋爐包括一第一端控溫區及一第二端控溫區，並且第二端控溫區較第一端控溫區靠近出口埠。上述方法還包括停止供應加工材料以及自鍋爐移除半導體晶圓。在加工材料供應期間，半導體晶圓是在一第一熱模式下進行加熱，在第一熱模式下，第二端控溫區中的溫度是高於第一端控溫區的溫度。在加工材料停止供應之後，半導體晶圓是在一第二熱模式下進行加熱，在第二熱模式下，第二端控溫區中的溫度是低於第一端控溫區的溫度。
在上述實施例中，在加工材料停止供應的當下，升高第一端控溫區中的溫度，並且降低第二端控溫區中的溫度，直到第一端控溫區中的溫度和第二端控溫區中的溫度調節至第二熱模式
在上述實施例中，更包括加熱半導體晶圓在鍋爐的一中間控溫區中，中間控溫區位於第一端控溫區與第二端控溫區之間。中間控溫區在第一熱模式下的溫度，和在第二熱模式下的溫度不同。中間控溫區在第一熱模式下與在第二熱模式下的溫度差，小於第一端控溫區在第一熱模式下與在第二熱模式下的溫度差。
在上述實施例中，在鍋爐中的加工材料依序流過入口埠、第一端控溫區、第二端控溫區、及出口埠。
以上雖然詳細描述了實施例及它們的優勢，但應該理解，在不背離所附申請專利範圍限定的本揭露的精神和範 圍的情況下，對本揭露可作出各種變化、替代和修改。此外，本申請的範圍不旨在限制於說明書中所述的製程、機器、製造、物質組成、工具、方法和步驟的特定實施例。作為本領域的普通技術人員將容易地從本揭露中理解，根據本揭露，可以利用現有的或今後將被開發的、執行與在本揭露所述的對應實施例基本相同的功能或實現基本相同的結果的製程、機器、製造、物質組成、工具、方法或步驟。因此，所附申請專利範圍旨在將這些製程、機器、製造、物質組成、工具、方法或步驟包括它們的範圍內。此外，每一個申請專利範圍構成一個單獨的實施例，且不同申請專利範圍和實施例的組合都在本揭露的範圍內。

Claims (1)

  1. 一種在一鍋爐內加工複數個半導體晶圓的方法，包括：形成一薄膜在每一該等半導體晶圓上；在形成該薄膜的期間，控制該鍋爐的溫度在一第一熱模式下，其中在該第一熱模式下，該鍋爐中順序排列的一第一端控溫區、一中間控溫區、及一第二端控溫區的溫度依序遞增；以及在形成該薄膜之後，控制該鍋爐的溫度在一第二熱模式下，其中在該第二熱模式下，該第一端控溫區、該中間控溫區、及該第二端控溫區的溫度依序遞減。
TW107134087A 2017-09-27 2018-09-27 在鍋爐內加工半導體晶圓的方法 TW201916130A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762563800P 2017-09-27 2017-09-27
US62/563,800 2017-09-27
US15/906,152 2018-02-27
US15/906,152 US10741426B2 (en) 2017-09-27 2018-02-27 Method for controlling temperature of furnace in semiconductor fabrication process

Publications (1)

Publication Number Publication Date
TW201916130A true TW201916130A (zh) 2019-04-16

Family

ID=65807783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134087A TW201916130A (zh) 2017-09-27 2018-09-27 在鍋爐內加工半導體晶圓的方法

Country Status (3)

Country Link
US (2) US10741426B2 (zh)
CN (1) CN109560013A (zh)
TW (1) TW201916130A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114281132B (zh) * 2021-12-25 2022-11-08 长春奥普光电技术股份有限公司 基于温度均匀性的光学系统的热控方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387557A (en) * 1991-10-23 1995-02-07 F. T. L. Co., Ltd. Method for manufacturing semiconductor devices using heat-treatment vertical reactor with temperature zones
US5616264A (en) * 1993-06-15 1997-04-01 Tokyo Electron Limited Method and apparatus for controlling temperature in rapid heat treatment system
US5900177A (en) * 1997-06-11 1999-05-04 Eaton Corporation Furnace sidewall temperature control system
JP4232307B2 (ja) * 1999-03-23 2009-03-04 東京エレクトロン株式会社 バッチ式熱処理装置の運用方法
EP1187188A4 (en) * 2000-02-18 2004-05-26 Tokyo Electron Ltd PROCESS FOR TREATING A WAFER
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
JP3497450B2 (ja) * 2000-07-06 2004-02-16 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP4493192B2 (ja) * 2000-09-13 2010-06-30 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
DE60108078T2 (de) * 2001-04-12 2005-12-01 Infineon Technologies Sc300 Gmbh & Co. Ohg Heizungsanlage und Verfahren zur Heizung für einen Reaktor
JP3853302B2 (ja) * 2002-08-09 2006-12-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US7619184B2 (en) * 2003-03-04 2009-11-17 Micron Technology, Inc. Multi-parameter process and control method
US7302363B2 (en) * 2006-03-31 2007-11-27 Tokyo Electron Limited Monitoring a system during low-pressure processes
JP5101243B2 (ja) * 2007-10-29 2012-12-19 東京エレクトロン株式会社 基板処理装置，基板処理装置の制御方法，およびプログラム
JP2010140947A (ja) * 2008-12-09 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20100240224A1 (en) * 2009-03-20 2010-09-23 Taiwan Semiconductor Manufactruing Co., Ltd. Multi-zone semiconductor furnace
JP6596316B2 (ja) * 2015-11-26 2019-10-23 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6584352B2 (ja) * 2016-03-24 2019-10-02 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム

Also Published As

Publication number Publication date
US10741426B2 (en) 2020-08-11
US10930527B2 (en) 2021-02-23
US20190096714A1 (en) 2019-03-28
US20200312685A1 (en) 2020-10-01
CN109560013A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
US9698030B2 (en) Temperature controlled loadlock chamber
US9646850B2 (en) High-pressure anneal
KR101161468B1 (ko) 반도체 디바이스의 게이트 스택 처리 방법 및 반도체 디바이스의 게이트 스택 처리 시스템
JP6000665B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
WO2015115002A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
US8247331B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
US20100136773A1 (en) Semiconductor Device Manufacturing Method and Substrate Processing Apparatus
US20140087567A1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
TWI588631B (zh) 控制半導體製造中的加工溫度的方法、加工半導體晶圓的方法、及加工半導體晶圓的加工裝置
US10930527B2 (en) Method for controlling temperature of furnace in semiconductor fabrication process
WO2007132884A1 (ja) 半導体装置の製造方法および基板処理装置
US10453713B2 (en) Method for controlling temperature of furnace in semiconductor fabrication process
JP4264084B2 (ja) 基板処理装置および半導体装置の製造方法
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
US11885015B2 (en) Deposition method and deposition apparatus
US20240258118A1 (en) Large-area wafer-scale cmos-compatible 2d-material intercalation doping tools, processes, and methods, including doping of synthesized graphene
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JP5193481B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2009044088A (ja) 半導体装置の製造方法
WO2010070981A1 (ja) 半導体製造方法と装置
JP2009049217A (ja) 半導体デバイスの製造方法。
KR100866935B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
JP2005268576A (ja) 容量絶縁膜の成膜方法
JP2008182194A (ja) 半導体装置の製造方法