TW201913271A - 穩壓輸出裝置 - Google Patents
穩壓輸出裝置 Download PDFInfo
- Publication number
- TW201913271A TW201913271A TW106127897A TW106127897A TW201913271A TW 201913271 A TW201913271 A TW 201913271A TW 106127897 A TW106127897 A TW 106127897A TW 106127897 A TW106127897 A TW 106127897A TW 201913271 A TW201913271 A TW 201913271A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- terminal
- coupled
- voltage
- control terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
穩壓輸出裝置包含第一電晶體、第一偏壓電流源、偏壓電阻、第二電晶體、第二偏壓電流源及感測調整電路。第一電晶體之第一端耦接於第一偏壓電流源並輸出參考電壓。偏壓電阻耦接於第一電晶體之第二端耦接於並接收穩壓電流。第二電晶體的第一端接收系統電壓,其第二端輸出輸出電壓,而其控制端接收參考電壓。第二偏壓電流源耦接於第二電晶體之第二端。感測調整電路包含補償電流源及差動對。補償電流源耦接於第二電晶體之控制端。差動對耦接於第一電晶體及第二電晶體。當輸出電壓過低時,差動對啟動補償電流源以提高第二電晶體之控制端的電壓。
Description
本發明是有關於一種穩壓輸出裝置,特別是一種能夠在負載電流突然變大時,即時穩定輸出電壓的穩壓輸出裝置。
第1圖為先前技術之穩壓輸出裝置100的示意圖。在第1圖中,穩壓輸出裝置100包含電晶體M0及偏壓電流源CS。電晶體M0的控制端會接收到系統預設的參考電壓VC
,而電晶體M0的第二端則會耦接至偏壓電流源CS。透過適當地選擇參考電壓VC
及偏壓電流源CS,就能夠將電晶體M0之第二端的電壓VOUT
固定在適當的電壓值。
在第1圖中,穩壓輸出裝置100所產生的電壓VOUT
會輸出至負載電路LD以作為電源供應。第2圖為穩壓輸出裝置100的電壓電流波形圖。在第2圖中,當負載電路LD抽取的電流ILD
變大時,電晶體M0即須導通較大的電流,此時由於參考電壓VC
為固定值,因此電晶體M0之第二端的電壓,亦即穩壓輸出裝置100的輸出電壓VOUT
就會被拉低。倘若負載電路LD抽取的電流較大使得輸出電壓VOUT
降低的程度過大,則會導致負載電路LD無法正常執行所需的操作,造成負載電路特性的不穩定性。
本發明之一實施例提供一種穩壓輸出裝置,穩壓輸出裝置包含第一偏壓電流源、第一電晶體、偏壓電阻、第二電晶體、第二偏壓電流源及感測調整電路。
第一偏壓電流源產生第一偏壓電流。第一電晶體具有第一端、第二端及控制端,第一電晶體的第一端接收第一偏壓電流,而第一電晶體的控制端耦接於第一電晶體之第一端。偏壓電阻具有第一端及第二端,偏壓電阻的第一端耦接於第一電晶體之第二端並可接收穩壓電流,而偏壓電阻的第二端可接收第一電壓。
第二電晶體具有第一端、第二端及控制端,第二電晶體的第一端接收第二電壓,第二電晶體的第二端輸出輸出電壓,而第二電晶體的控制端耦接於第一電晶體之第一端。第二偏壓電流源耦接於第二電晶體之第二端,並產生第二偏壓電流。
感測調整電路包含補償電流源、第三電晶體、第四電晶體及第三偏壓電流源。補償電流源耦接於第二電晶體之控制端。第三電晶體具有第一端、第二端及控制端,第三電晶體的第一端耦接於補償電流源,而第三電晶體的控制端耦接於第一電晶體之第二端。第四電晶體具有第一端、第二端及控制端,第四電晶體的第一端接收第二電壓,第四電晶體的第二端耦接於第三電晶體之第二端,而第四電晶體的控制端耦接於第二電晶體之第二端。第三偏壓電流源耦接於第四電晶體之第二端,並產生第三偏壓電流。
第3圖為本發明一實施例之穩壓輸出裝置200的示意圖,穩壓輸出裝置200包含第一偏壓電流源CS1、第一電晶體M1、偏壓電阻R1、第二電晶體M2、第二偏壓電流源CS2及感測調整電路210。
第一偏壓電流源CS1可產生第一偏壓電流IB1
。第一電晶體M1具有第一端、第二端及控制端,第一電晶體M1的第一端可接收第一偏壓電流IB1
,而第一電晶體M1的控制端耦接於第一電晶體M1之第一端。偏壓電阻R1具有第一端及第二端,偏壓電阻R1的第一端耦接於第一電晶體M1之第二端並可接收穩壓電流Iref
,而偏壓電阻R1的第二端可接收第一電壓V1。
在本發明的部分實施例中,穩壓電流Iref遠大於第一偏壓電流IB1
,因此偏壓電阻R1之第一端的電壓,亦即第一參考電壓VA
,主要可由穩壓電流Iref
主導,並維持在固定值。此外,透過提供適當的第一偏壓電流IB1
,則能夠將第一電晶體M1之第一端的電壓,亦即第二參考電壓VB
調整至系統所需的預定值,作為控制第二電晶體M2的參考電壓。
第二電晶體M2具有第一端、第二端及控制端。第二電晶體M2的第一端可接收第二電壓V2,第二電晶體M2的第二端可輸出輸出電壓VOUT
,而第二電晶體M2的控制端耦接於第一電晶體M1之第一端。第二偏壓電流源CS2耦接於第二電晶體M2之第二端,並可產生第二偏壓電流IB2
。
由於第二電晶體M2之控制端會接收到固定的第二參考電壓VB
,因此透過調整適當的第二偏壓電流IB2
,就能夠將第二電晶體M2之第二端的輸出電壓VOUT
維持在所需的固定值。在本發明的部分實施例中,第一電晶體M1與第二電晶體M2可為相同類型且相同大小的電晶體,因此第二電晶體M2之第二端的輸出電壓VOUT
實質上可與第一參考電壓VA
相同。此外,第二電壓V2可大於第一電壓V1,舉例來說,第二電壓V2可例如為穩壓輸出裝置200所接收的供應電壓,而第一電壓V1可例如為穩壓輸出裝置200的參考地電壓。
當穩壓輸出裝置200提供輸出電壓VOUT
給負載電路LD時,倘若負載電路LD抽取的負載電流ILD
較大時,則可能會導致輸出電壓VOUT
降低,為了避免輸出電壓VOUT
降低的幅度過大或時間過長,而導致負載電路LD無法正常運作,感測調整電路210會在偵測到輸出電壓VOUT
下降時,即時提升第二電晶體M2之控制端的電壓,以減少輸出電壓VOUT
降低的幅度,甚至能夠將輸出電壓VOUT
回穩至原先預定的電壓值。
感測調整電路210包含補償電流源212、第三電晶體M3、第四電晶體M4及第三偏壓電流源CS3。
第三電晶體M3具有第一端、第二端及控制端,第三電晶體M3之第一端耦接於補償電流源212,而第三電晶體M3之控制端耦接於第一電晶體M1之第二端。第四電晶體M4具有第一端、第二端及控制端,第四電晶體M4的第一端可接收第二電壓V2,第四電晶體M4的第二端耦接於第三電晶體M3之第二端,而第四電晶體M4的控制端耦接於第二電晶體M2之第二端。第三偏壓電流源CS3耦接於第四電晶體M4之第二端及第三電晶體M3之第二端,第三偏壓電流源CS3可產生第三偏壓電流IB3
。
補償電流源212耦接於第二電晶體M2之控制端。補償電流源212包含第十三電晶體M13及第十四電晶體M14。第十三電晶體M13具有第一端、第二端及控制端,第十三電晶體M13的第一端可接收第二電壓V2,第十三電晶體M13的第二端耦接於第三電晶體M3之第一端,而第十三電晶體M13的控制端耦接於第十三電晶體M13之第二端。第十四電晶體M14具有第一端、第二端及控制端,第十四電晶體M14的第一端可接收第二電壓V2,第十四電晶體M14的第二端耦接於第二電晶體M2之控制端,而第十四電晶體M14的控制端耦接於第十三電晶體M13之控制端。
第三電晶體M3及第四電晶體M4可形成差動對,當輸出電壓VOUT
小於第一參考電壓VA
時,第四電晶體M4會被截止,而第三偏壓電流源CS3所產生的第三偏壓電流IB3
主要會從第三電晶體M3抽取。反之,當輸出電壓VOUT
大於第一參考電壓VA
時,第三電晶體M3會被截止,而第三偏壓電流源CS3所產生的第三偏壓電流IB3
主要會從第四電晶體M4抽取。
第4圖為本發明一實施例之穩壓輸出裝置200的電壓電流波形圖。在第4圖中,在時段T1時,負載電路LD所抽取負載電流ILD
為0,因此輸出電壓VOUT
可維持在系統預定的固定值。然而在時段T2時,負載電路LD抽取的負載電流ILD
突然提升時,導致輸出電壓VOUT
瞬間降低,因此輸出電壓VOUT
會小於第一參考電壓VA
。第5圖為穩壓輸出裝置200在時段T2時的電流示意圖。
在第5圖中,第四電晶體M4會被截止而第三電晶體M3會被導通,而第三偏壓電流源CS3所產生的第三偏壓電流IB3
主要會經由第三電晶體M3及第十三電晶體M13抽取。透過補償電流源212的電流鏡架構,第十四電晶體M14也將導通與第三偏壓電流IB3
相對應的補償電流ICMP
。如此一來,補償電流ICMP
將會流入第二電晶體M2的控制端,並對第二電晶體M2的閘極寄生電容充電,使得第二電晶體M2的控制端電壓提高,亦即提升第二參考電壓VB
。
由於第二電晶體M2所導通的電流會與第二電晶體M2的閘極-源極電壓成正相關,因此在導通電流不變的情況下,當第二電晶體M2的控制端電壓提高時,第二電晶體M2的第二端電壓,亦即穩壓輸出裝置200的輸出電壓VOUT
也會隨著提高。當輸出電壓VOUT
逐漸提高之後,第四電晶體M4也可能會隨之導通,此時第三偏壓電流源CS3所產生的第三偏壓電流IB3
會同時經由第三電晶體M3及第四電晶體M4抽取,使得補償電流ICMP
變小,而讓輸出電壓VOUT
趨於穩定。
如此一來,穩壓輸出裝置200就可以在負載電路LD突然抽取大負載電流ILD
並造成輸出電壓VOUT
下降時,即時將輸出電壓VOUT
拉回至接近系統預定的固定值,確保負載電路LD在抽取大負載電流ILD
的情況下,仍然能夠正常運作。
在第4圖的時段T3中,負載電路LD抽取的負載電流ILD
變回0,因此輸出電壓VOUT
可能會瞬間抬升,使得輸出電壓VOUT
會大於第一參考電壓VA
。
此時第四電晶體M4會被導通而第三電晶體M3會被截止,而第三偏壓電流源CS3所產生的第三偏壓電流IB3
主要會從第四電晶體M4抽取,因此補償電流源212將停止對第二電晶體M2的控制端輸出補償電流ICMP
,使得第二電晶體M2的控制端電壓,亦即第二參考電壓VB
,逐漸下降,並回復到原先預設的狀態,使得輸出電壓VOUT
也將回復到系統預定的固定值。
雖然在時段T3中,輸出電壓VOUT
可能會短暫的提升,然而此時負載電路LD並未抽取負載電流ILD
(負載電流ILD
為0),因此輸出電壓VOUT
的提升對於負載電路LD的影響幾可忽略。
在本發明的部分實施例中,為了避免不必要地導通過大的電流而造成電力損耗,可選擇將第三偏壓電流IB3
設定為小於穩壓電流Iref
,例如可將第三偏壓電流IB3
設定為小於穩壓電流Iref
的十分之一。此外,也可選擇將第四電晶體M4之通道寬長設計成大於第三電晶體M3之通道寬長比,以避免補償電流源212在穩壓輸出裝置200之輸出電壓VOUT
穩定狀態下,不必要地輸出過大的補償電流ICMP
至第二電晶體M2的控制端。
在第3圖的實施例中,第一偏壓電流源CS1可包含第五電晶體M5、第六電晶體M6、第七電晶體M7及第八電晶體M8。第五電晶體M5具有第一端、第二端及控制端。第五電晶體M5的第一端可接收第一參考電流Iref1
,第五電晶體M5的第二端可接收第一電壓V1,而第五電晶體M5的控制端耦接於第五電晶體M5之第一端。第六電晶體M6具有第一端、第二端及控制端。第六電晶體M6的第二端可接收第一電壓V1,而第六電晶體M6的控制端耦接於第五電晶體M5之控制端。第七電晶體M7具有第一端、第二端及控制端。第七電晶體M7的第一端可接收第二電壓V2,第七電晶體M7的第二端及控制端耦接於第六電晶體M6之第一端。第八電晶體M8具有第一端、第二端及控制端。第八電晶體M8的第一端可接收第二電壓V2,第八電晶體M8的第二端耦接於第一電晶體M1之第一端,並可輸出第一偏壓電流IB1
,而第八電晶體M8的控制端耦接於第七電晶體M7之控制端。
換言之,第五電晶體M5及第六電晶體M6可形成電流鏡的架構,因此可將第五電晶體M5接收的第一參考電流Iref1
複製到第六電晶體M6,而第七電晶體M7則與第八電晶體M8也會形成電流鏡的架構,因此可根據第一參考電流Iref1
產生對應的第一偏壓電流IB1
。在本發明的部分實施例中,第五電晶體M5及第六電晶體M6可具有相同的通道寬長比,且第七電晶體M7及第八電晶體M8亦可具有相同的通道寬長比。然而本發明並不以此為限,使用者亦可根據實際使用的需求,選擇通道寬長比相異的第五電晶體M5及第六電晶體M6及/或通道寬長比相異的第七電晶體M7及第八電晶體M8以產生所需的偏壓電流。
第二偏壓電流源CS2包含第九電晶體M9及第十電晶體M10。第九電晶體M9具有第一端、第二端及控制端。第九電晶體M9的第一端可接收第二參考電流Iref2
,第九電晶體M9的第二端可接收第一電壓V1,而第九電晶體M9的控制端耦接於第九電晶體M9之第一端。第十電晶體M10具有第一端、第二端及控制端。第十電晶體M10的第一端耦接於第二電晶體M2之第二端,第十電晶體M10的第二端可接收第一電壓V1,而第十電晶體M10控制端耦接於第九電晶體M9之控制端。
換言之,第九電晶體M9及第十電晶體M10可形成電流鏡的架構,因此可根據第九電晶體M9接收的第二參考電流Iref2
產生對應的第二偏壓電流IB2
。在本發明的部分實施例中,第九電晶體M9及第十電晶體M10可具有相同的通道寬長比,然而本發明並不以此為限,使用者亦可根據實際使用的需求,選擇通道寬長比相異的第九電晶體M9及第十電晶體M10以產生所需的偏壓電流。
第三偏壓電流源CS3包含第十一電晶體M11及第十二電晶體M12。第十一電晶體M11具有第一端、第二端及控制端。第十一電晶體M11的第一端可接收第三參考電流Iref3
,第十一電晶體M11的第二端可接收第一電壓V1,而第十一電晶體M11的控制端耦接於第十一電晶體M11之第一端。第十二電晶體M12具有第一端、第二端及控制端。第十二電晶體M12的第一端耦接於第四電晶體M4之第二端,第十二電晶體M12的第二端可接收第一電壓V1,而第十二電晶體M12的控制端耦接於第十一電晶體M11之控制端。
換言之,第十一電晶體M11及第十二電晶體M12可形成電流鏡的架構,因此可根據第十一電晶體M11接收的第三參考電流Iref3
產生對應的第三偏壓電流IB3
。在本發明的部分實施例中,第十一電晶體M11及第十二電晶體M12可具有相同的通道寬長比,然而本發明並不以此為限,使用者亦可根據實際使用的需求,選擇通道寬長比相異的第十一電晶體M11及第十二電晶體M12以產生所需的偏壓電流。
此外,在第3圖的實施例中,第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4、第五電晶體M5及第六電晶體M6、第九電晶體M9、第十電晶體M10、第十一電晶體M11及第十二電晶體M12可為N型電晶體,而第七電晶體M7、第八電晶體M8、第十三電晶體M13及第十四電晶體M14可為P型電晶體。然而在本發明的其他實施例中,使用者亦可根據系統需求,選擇不同類型的電晶體來實作穩壓輸出裝置中的元件。
綜上所述,本發明之實施例所提供的穩壓輸出裝置可以在負載電路抽載較大導致輸出電壓下降時,透過感測調整電路即時將輸出電壓抬升至接近原先預定的電壓值,因此能夠避免負載電路因為輸出電壓下降而無法正常運作,並且能夠增加系統的穩定性。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、200‧‧‧穩壓輸出裝置
M0、M1、M2、M3、M4、M5、M6‧‧‧電晶體
M7、M8、M9、M10、M11、M12、M13、M14 VA、VB、VC‧‧‧參考電壓
CS、CS1、CS2、CS3‧‧‧電流源
VOUT‧‧‧輸出電壓
LD‧‧‧負載電路
ILD‧‧‧負載電流
R1‧‧‧偏壓電阻
210‧‧‧感測調整電路
212‧‧‧補償電流源
Iref‧‧‧穩壓電流
Iref1、Iref2、Iref3‧‧‧參考電流
IB1、IB2、IB3‧‧‧偏壓電流
ICMP‧‧‧補償電流
V1、V2‧‧‧電壓
第1圖為先前技術之穩壓輸出裝置的示意圖。 第2圖為第1圖之穩壓輸出裝置的電壓電流波形圖。 第3圖為本發明一實施例之穩壓輸出裝置的示意圖。 第4圖為第3圖之穩壓輸出裝置的電壓電流波形圖。 第5圖為第3圖之穩壓輸出裝置的電流示意圖。
Claims (10)
- 一種穩壓輸出裝置,包含: 一第一偏壓電流源,用以產生一第一偏壓電流; 一第一電晶體,具有一第一端用以接收該第一偏壓電流,一第二端,及一控制端耦接於該第一電晶體之該第一端; 一偏壓電阻,具有一第一端耦接於該第一電晶體之該第二端並用以接收一穩壓電流,及一第二端用以接收一第一電壓; 一第二電晶體,具有一第一端用以接收一第二電壓,一第二端用以輸出一輸出電壓,及一控制端耦接於該第一電晶體之該第一端; 一第二偏壓電流源,耦接於該第二電晶體之該第二端,並用以產生一第二偏壓電流;及 一感測調整電路,包含: 一補償電流源,耦接於該第二電晶體之該控制端; 一第三電晶體,具有一第一端耦接於該補償電流源,一第二端,及一控制端耦接於該第一電晶體之該第二端; 一第四電晶體,具有一第一端用以接收該第二電壓,一第二端耦接於該第三電晶體之該第二端,及一控制端耦接於該第二電晶體之該第二端;及 一第三偏壓電流源,耦接於該第四電晶體之該第二端,並用以產生一第三偏壓電流。
- 如請求項1所述之穩壓輸出裝置,其中該第四電晶體之一通道寬長比大於該第三電晶體之一通道寬長比。
- 如請求項1所述之穩壓輸出裝置,其中該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體為N型電晶體。
- 如請求項1所述之穩壓輸出裝置,其中該穩壓電流大於該第一偏壓電流。
- 如請求項1所述之穩壓輸出裝置,其中該第三偏壓電流小於該穩壓電流。
- 如請求項1所述之穩壓輸出裝置,其中該第一偏壓電流源包含: 一第五電晶體,具有一第一端用以接收一第一參考電流,一第二端用以接收該第一電壓,及一控制端耦接於該第五電晶體之該第一端; 一第六電晶體,具有一第一端,一第二端用以接收該第一電壓,及一控制端耦接於該第五電晶體之該控制端; 一第七電晶體,具有一第一端用以接收該第二電壓,一第二端耦接於該第六電晶體之該第一端,及一控制端耦接於該第六電晶體之該第一端;及 一第八電晶體,具有一第一端用以接收該第二電壓,一第二端耦接於該第一電晶體之該第一端,並用以輸出一第一偏壓電流,及一控制端耦接於該第七電晶體之該控制端; 其中該第五電晶體及該第六電晶體為N型電晶體,且該第七電晶體及該第八電晶體為P型電晶體。
- 如請求項1所述之穩壓輸出裝置,其中該第二偏壓電流源包含: 一第九電晶體,具有一第一端用以接收一第二參考電流,一第二端用以接收該第一電壓,及一控制端耦接於該第九電晶體之該第一端;及 一第十電晶體,具有一第一端耦接於該第二電晶體之該第二端,一第二端用以接收該第一電壓,及一控制端耦接於該第九電晶體之該控制端; 其中該第九電晶體及該第十電晶體為N型電晶體。
- 如請求項1所述之穩壓輸出裝置,其中該第三偏壓電流源包含: 一第十一電晶體,具有一第一端用以接收一第三參考電流,一第二端用以接收該第一電壓,及一控制端耦接於該第十一電晶體之該第一端;及 一第十二電晶體,具有一第一端耦接於該第四電晶體之該第二端,一第二端用以接收該第一電壓,及一控制端耦接於該第十一電晶體之該控制端; 其中該第十一電晶體及該第十二電晶體為N型電晶體。
- 如請求項1所述之穩壓輸出裝置,其中該補償電流源包含: 一第十三電晶體,具有一第一端用以接收該第二電壓,一第二端耦接於該第三電晶體之該第一端,及一控制端耦接於該第十三電晶體之該第二端;及 一第十四電晶體,具有一第一端用以接收該第二電壓,一第二端耦接於該第二電晶體之該控制端,及一控制端耦接於該第十三電晶體之該控制端; 其中該第十三電晶體及該第十四電晶體為P型電晶體。
- 如請求項1所述之穩壓輸出裝置,其中: 該輸出電壓係用以提供至一負載電路;及 當該負載電路抽取一負載電流使得該第二電晶體之該第二端的電壓下降時: 該第四電晶體被截止;及 該第三電晶體被導通以使該補償電流源輸出一補償電流至該第二電晶體之該控制端。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106127897A TWI633408B (zh) | 2017-08-17 | 2017-08-17 | 穩壓輸出裝置 |
CN201710785057.0A CN109407745B (zh) | 2017-08-17 | 2017-09-04 | 稳压输出装置 |
US15/835,432 US10048717B1 (en) | 2017-08-17 | 2017-12-07 | Voltage regulation device capable of stabilizing output voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106127897A TWI633408B (zh) | 2017-08-17 | 2017-08-17 | 穩壓輸出裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI633408B TWI633408B (zh) | 2018-08-21 |
TW201913271A true TW201913271A (zh) | 2019-04-01 |
Family
ID=63078723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106127897A TWI633408B (zh) | 2017-08-17 | 2017-08-17 | 穩壓輸出裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10048717B1 (zh) |
CN (1) | CN109407745B (zh) |
TW (1) | TWI633408B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11119155B2 (en) | 2019-04-25 | 2021-09-14 | Teradyne, Inc. | Voltage driver circuit |
US10942220B2 (en) | 2019-04-25 | 2021-03-09 | Teradyne, Inc. | Voltage driver with supply current stabilization |
US11283436B2 (en) | 2019-04-25 | 2022-03-22 | Teradyne, Inc. | Parallel path delay line |
CN114077277B (zh) * | 2020-08-19 | 2023-09-05 | 圣邦微电子(北京)股份有限公司 | 稳压电路 |
TWI795870B (zh) * | 2020-11-06 | 2023-03-11 | 大陸商廣州印芯半導體技術有限公司 | 影像感測器以及影像感測方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6153804A (ja) * | 1984-08-23 | 1986-03-17 | Nec Corp | 基準電圧発生回路 |
US6605993B2 (en) * | 2000-05-16 | 2003-08-12 | Fujitsu Limited | Operational amplifier circuit |
JP2002312043A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | ボルテージレギュレータ |
US6573694B2 (en) | 2001-06-27 | 2003-06-03 | Texas Instruments Incorporated | Stable low dropout, low impedance driver for linear regulators |
US6507246B1 (en) * | 2002-02-20 | 2003-01-14 | Analog Devices, Inc. | FET circuit with resistor-programmable transconductance |
CN1208702C (zh) * | 2003-03-06 | 2005-06-29 | 威盛电子股份有限公司 | 电流镜补偿电流防止初始电流过大的稳压电路及控制方法 |
US7259614B1 (en) * | 2005-03-30 | 2007-08-21 | Integrated Device Technology, Inc. | Voltage sensing circuit |
US7486572B2 (en) * | 2005-06-14 | 2009-02-03 | Brilliance Semiconductor Intl. Inc. | Voltage regulator for memory device |
WO2007020539A1 (en) * | 2005-08-17 | 2007-02-22 | Nxp B.V. | Current limiter circuit |
GB0622616D0 (en) * | 2006-11-13 | 2006-12-20 | Cambridge Silicon Radio Ltd | Adaptive feedback cascode |
US7498780B2 (en) * | 2007-04-24 | 2009-03-03 | Mediatek Inc. | Linear voltage regulating circuit with undershoot minimization and method thereof |
JP6038516B2 (ja) * | 2011-09-15 | 2016-12-07 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
JPWO2013042285A1 (ja) | 2011-09-22 | 2015-03-26 | パナソニックIpマネジメント株式会社 | 電圧検出回路及びそれを備えた電圧レギュレータ装置 |
TWI450067B (zh) * | 2011-12-27 | 2014-08-21 | Sitronix Technology Corp | Regulator device |
US8896975B2 (en) * | 2012-01-18 | 2014-11-25 | Microchip Technology Incorporated | Voltage regulator over-voltage detection system, method and apparatus |
JP6130112B2 (ja) * | 2012-09-07 | 2017-05-17 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
CN102880218B (zh) * | 2012-10-12 | 2014-12-17 | 西安三馀半导体有限公司 | 宽输入范围的线性稳压器 |
CN107741754B (zh) * | 2014-01-02 | 2020-06-09 | 意法半导体研发(深圳)有限公司 | 用于内部电源的具有改善的负载瞬态性能的ldo调节器 |
US9893689B2 (en) * | 2016-06-24 | 2018-02-13 | Stmicroelectronics S.R.L. | System and method for a multistage operational amplifier |
-
2017
- 2017-08-17 TW TW106127897A patent/TWI633408B/zh active
- 2017-09-04 CN CN201710785057.0A patent/CN109407745B/zh active Active
- 2017-12-07 US US15/835,432 patent/US10048717B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN109407745A (zh) | 2019-03-01 |
TWI633408B (zh) | 2018-08-21 |
US10048717B1 (en) | 2018-08-14 |
CN109407745B (zh) | 2020-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI633408B (zh) | 穩壓輸出裝置 | |
US9081404B2 (en) | Voltage regulator having input stage and current mirror | |
TWI476557B (zh) | 低壓降電壓調節器及其方法 | |
KR20160038665A (ko) | 밴드갭 회로 및 관련 방법 | |
TW201413415A (zh) | 參考電壓產生器 | |
US9800154B2 (en) | Voltage supply unit and method for operating the same | |
US20230229186A1 (en) | Bandgap reference circuit | |
JP2007323799A (ja) | 温度依存性を有する内部電源発生装置 | |
US10591941B2 (en) | Low dropout regulator with wide input supply voltage | |
TWI680366B (zh) | 單一電晶體控制的穩壓器及應用此穩壓器的積體電路 | |
CN109845110A (zh) | 用于补偿模拟和/或数字电路的pvt变化的补偿装置 | |
TWI514104B (zh) | 用於穩壓器之電流源及其穩壓器 | |
US11625057B2 (en) | Voltage regulator providing quick response to load change | |
TWI787656B (zh) | 電壓調節器電路以及提供供電電壓的方法 | |
KR102207264B1 (ko) | 기준 전압 발생기 | |
CN108829169B (zh) | 一种高电源抑制比的带隙基准源 | |
TWI720305B (zh) | 電壓產生電路 | |
JP2005038482A (ja) | 半導体装置 | |
TWI773137B (zh) | 供應電壓偵測電路與使用其的電路系統 | |
KR20140145814A (ko) | 기준전압 생성기 및 그를 포함하는 저전압용 내부전원 생성장치 | |
CN113885639A (zh) | 基准电路、集成电路及电子设备 | |
KR20170129584A (ko) | 전압 생성 회로 및 이를 포함하는 집적 회로 | |
CN115185329B (zh) | 一种带隙基准结构 | |
US6639451B2 (en) | Current reference circuit for low supply voltages | |
CN117032378B (zh) | 一种基于耗尽型mos管的低功耗ldo电路 |