CN1208702C - 电流镜补偿电流防止初始电流过大的稳压电路及控制方法 - Google Patents

Abstract

本发明提供一种稳压电路及相关的控制方法，用来产生一稳压电压。该稳压电路包含有：一双极结型晶体管，一包含有电容的电容模块，以及一作为反馈控制的运算放大器。该运算放大器中设有一放大电路、一驱动级及一电流镜。该晶体管能向该电容模块充电以建立该稳压电压；而该运算放大器则根据该稳压电压的大小反馈控制该驱动级对该晶体管基极的驱动电流。当稳压电压大小在一预设电压范围中时，该电流镜可提供一辅助电流注入该驱动级，以减少该晶体管基极的驱动电流，以防止晶体管的电流过大而超过其额定电流。而当稳压电压大小已超过该预设电压范围时，该电流镜就会停止运行，不再提供该辅助电流，而不影响稳压电路正常操作。

Description

电流镜补偿电流防止初始电流过大的 稳压电路及控制方法

技术领域

本发明提供一种稳压电路及相关控制方法，特别指一种在运行之初能以另一电流镜提供的辅助电流减少对双极结型晶体管驱动电流的稳压电路及相关控制方法。

背景技术

在现代化的信息社会中，各式各样电子信息设备(小如手机、大至计算机、网络服务器)都是基于各种微控制器；如何使微控制器能正常运行，也就成了现代信息产业最重要的研发重点之一。

为了提高微控制器芯片中半导体电路的集成度，减少功率消耗，增加运算速度，芯片中用来执行数据运算、数据处理的核心电路(core circuit)都会用较低的电压来偏置，电子信号的电压电平也较低。但要将核心电路中的数据输出至芯片外的电路板，或是由电路板将数据输入至芯片进行处理时，通常要用电压电平较高、功率较大的信号才有足够的信号驱动能力，所以芯片中会另外设置一输出入电路(i/o buffer)，作为输出入缓冲之用。图1显示一公知芯片10配合一电路板12运行的功能方块图。举例来说，电路板12可以是一主机板，芯片10则可以是设于主机板上的芯片(如南北桥芯片组)；或者电路板12也可以是一附插卡(add-on card，如网络卡)上的印刷电路板，芯片10就是用来控制该附插卡的功能。如前所述，芯片10中即设有一核心电路14及一输出入电路16。核心电路14主要用来执行数据运算及数据处理。核心电路14处理完后要输出至电路板12的数据，或是经由电路板12要传入至核心电路14的待处理数据，则都要经由输出入电路16，进行数据的缓冲及信号的转换。就像前面提到的，核心电路14会偏置于较低的电压，所处理的电子数据、信号也具有较低的电压电平；要将这些数据、信号传输至电路板12时，就要通过输出入电路16将这些数据、信号的电压电平、功率提高，以便于传输至电路板12上。同理，要由电路板12传输至核心电路14的待处理数据、信号也会由输出入电路16将其信号电平降低，以符合核心电路14较低的偏压，方便核心电路14进行数据运算及数据处理。

由于输出入电路16和电路板12在电路设计上能直接交换数据，输出入电路16和电路板12通常偏置于相同的电压；图1中的直流电压Vcc、Vss(直流电压Vss可看做是地端的电压)即用来偏置电路板12以及芯片10中的输出入电路16。不过，如前所述，核心电路14会偏置于较低的直流电压，因此，芯片10就要配合电路板12配合出一个稳压电路18，以产生出一稳压电压Vp25来偏置核心电路14。以典型的例子来说，电路板12能向芯片10提供3.3伏(volt)的直流偏压(也就是直流电压Vcc为3.3伏)，而核心电路14则会被偏置于较低的2.5伏；在这种配置下，稳压电路18就要利用3.3伏的直流电压Vcc，产生出2.5伏的稳压电压Vp25，供应核心电路14运行时的电力需求。为了检测稳压电压建立的情形，芯片10中也设有一检测电路26，电连接到节点Np0，用来检测稳压电压是否已经建立，并根据检测结果发出一检测信号Vpg0。

如图1所示，在公知稳压电路18中，会利用到电路板12上一个做为一充电电路的pnp型双极结型晶体管Qp1，以及由高电容值电容Cp1形成的电容模块24。配合电路板12上的晶体管Qp1、电容模块24，芯片10中则设有一运算放大器20、一参考电压发生器(bandgap circuit)22以及用来分压的两个电阻Rp0、Rp1。稳压电路18偏置于直流电压Vcc、Vss之间；其中参考电压发生器22用来产生一参考电压Vbg0；运算放大器20则具有两个差动输入端Inn0、Inp0，分别电连接到节点Np1以及参考电压发生器22；其输出端Op0则电连接到晶体管Qp1的基极(base)，并以一驱动电压Vd0、一对应的驱动电流Ib0做为一驱动信号，控制晶体管Qp1的基极偏压。芯片10上可设有一引脚(pin)，以使输出端Op0可连出至电路板12上的晶体管Qp1。晶体管Qp1的射极(emitter)偏置于直流电压Vcc，集电极(collector)则于节点Np0电连接到电容模块24。电容模块24中设有高电容值的电容Cp1用来稳压，也能旁路(bypass)交流波动的干扰；当此电容被充电至稳态后，就能在节点Np0建立起稳态的稳压电压Vp25。而电容模块24在节点Np0的稳压电压Vp25即可经由芯片10的另一对应引脚回传至芯片10中。此稳压电压Vp25一方面会提供至核心电路14作为偏置的电压，一方面也会经由电阻Rp0、Rp1的分压而在节点Np1建立一电压Vs0。运算放大器20比较参考电压Vbg0、电压Vs0后，就能反馈控制对晶体管Qp1的驱动电压Vd0及驱动电流Id0。在芯片10开始运行前，电路板12不会提供直流电压Vcc，使芯片10得不到偏压而不会运行，而稳压电路18也不会运行，使节点Np0的电压实质上等于低电平的直流电压Vss的电压。

稳压电路1 8运行的情形可描述如下。当电路板12要使芯片10开始运行时，会开始提供高电平的直流电压Vcc至稳压电路18，使稳压电路18开始运行。此时参考电压发生器22及运算放大器20开始运行，由运算放大器20开始比较节点Np1的电压Vs0与参考电压发生器20产生的参考电压Vbg0。由于稳压电路18开始运行前，节点Np0维持为低电平，连带地电压Vs0也维持于低电平；因此当运算放大器20刚开始运行时，运算放大器20会因为电压Vs0远小于参考电压Vbg0而使其输出端Op0的驱动电压Vd0也会是低电平的电压。此时，晶体管Qp1射极、基极间的电压也就几乎相当于直流电压Vcc、Vss间的电压差。而运算放大器20也会做为一电流吸收源(current sink)，由晶体管Qp1的基极吸收相当的驱动电流Ib0，以驱动晶体管Qp1，在其射极、基极间导通大量的电流Ic0作为充电电流，向电容模块24中的高电容值电容Cp1充电。如本领域技术人员所知，由于双载子晶体管本身电流驱动的特性，配合运算放大器20由晶体管Qp1的基极吸收的驱动电流Ib0，运算放大器20就能经由双极结型晶体管射极电流、基极电流间相互的关系(也就是Ic0＝β*Ib0；β为双极结型晶体管的电流放大率)驱动、控制晶体管Qp1在其射极、集电极间导通的电流Ic0。

随着充电过程的进行，节点Np0的电压会逐渐上升，节点Np1的电压Vs0也会逐渐上升；而运算放大器20也就会随之升高其输出端Op0的驱动电压Vd0，并减少驱动电流Ib0。驱动电压Vd0的上升、驱动电流Ib0的减少会降低晶体管Qp1射极、基极间的电压，减少其导通程度，使电流Ic0的电流大小也渐渐减少。经由对电压Vs0的检测反馈，运算放大器20会控制驱动电压Vd0的大小，使得节点Np0的稳压电压Vp25逐渐趋于稳态的定值。到了稳态时，运算放大器20会维持电压Vs0与参考电压Vbg0相等；换句话说，电压Vp25也就等于电压(1+Rp0/Rp1)Vbg0。此稳态的电压Vp25就能作为核心电路14的直流偏压；而核心电路14运行时所需的电流Ic1，也就由晶体管Qp1导通供应。当电压Vp25的电压大小偶有改变时，运算放大器20就会对应地控制驱动电压Vd0、驱动电流Ib0来进行动态的补偿。举例来说，若核心电路14因运算量增加而加大电流需求，此时电容Cp2会防止节点Np0的电压Vp25突然间快速地下降，而略降的电压Vp25会使电压Vs0连带地下降，也使驱动电压Vd0下降，并使晶体管Qp1射极、基极间的电压微升，增加晶体管Qp1导通的电流Ic0，以因应核心电路14增大的电力需求。另外，如前所述，芯片10中设有一检测电路26来检测稳压电压Vp25是否已经正常建立；在上述建立稳态稳压电压的过程中，当稳压电路18的稳压电压Vp25由低电平逐渐升高时，检测电路26产生的电压Vpg0也会维持为低电平，以数字“0”代表稳态的稳压电压Vp25尚未建立；等到稳压电压Vp25上升至接近稳态稳压电压的某一预设电压值时(举例来说，上升到稳态稳压电压的90％)，检测电路18就会判断稳压电压Vp25已经能稳定地供应核心电路14的偏置需求。此时检测电路18就会将电压Vpg0拉升至高电平，以数字“1”代表稳态的稳压电压Vp25已经备妥(power-good)。由于输出入电路16与核心电路14要协同运行才能发挥芯片10的整体功能，但输出入电路16会先得到直流电压Vcc的偏置，核心电路14偏置用的稳压电压Vp25要稍晚才能建立；为了使两者能同步运行，输出入电路16与核心电路14会等到检测电路26发出数字“1”的电压Vpg0后，才同时重设(reset)而开始运行。

为进一步说明运算放大器20在稳压电压Vp25建立期间运行的情形，请继续参考图2。图2为图1中运算放大器20电路的示意图。运算放大器20偏置于直流电压Vcc及Vss间，并设有n型MOS晶体管M1至M8、p型MOS晶体管M9至14，以形成一放大电路29以及一作为AB类(class AB)输出级的驱动级28。其中晶体管M8、M14形成驱动级28，其余各晶体管则形成放大电路29；各n型MOS晶体管M1至M8的体积(body)偏置于直流电压Vss，各p型MOS晶体管M9至M14的本体(body)则偏置于直流电压Vcc。晶体管M1、M2组成一差动对(differential pair)，两晶体管的栅极就分别形成差动放大器20的输入端Inp0、Inn0。晶体管M3到M6的栅极互相电连接，形成一电流镜；支援电路27则能提供一电流Ir0作为一参考电流，通过此一电流镜提供对放大电路29的电流偏压。举例来说，电连接到节点Np3的晶体管M4即做为一电流源，以偏置晶体管M1、M2形成的差动对。总括来说，晶体管M1、M2、M9、M10做为一差动输入级，其输出信号经由晶体管M7、M3、M12、M13作驱动级的缓冲。放大电路29于节点Np5、Np6的输出电压会分别控制驱动级28中晶体管M8、M14的栅极偏置，而驱动级28的节点Np4就可作为运算放大器20的输出端Op0(请同时参考图1)。

如前所述，当公知的稳压电路18开始运行之初，会向晶体管Qp1的基极吸取相当的驱动电流Ib0，以驱动晶体管Qp1导通大电流的充电电流Ic0(如图1)。而由图2中运算放大器20的电路图，可进一步了解公知的运算放大器20在此情形下运行的状态。当稳压电路18开始运行之初，节点Np0(如图1)的稳压电压Vp25接近低电平的直流电压Vss，使节点Np1分压出来的电压Vs0也为低电平电压，连带地于运算放大器20输入端Inp0的电压也为低电平。相较于输入端Inn0较高的参考电压Vbg0(典型值在1到2伏之间)，输入端Inp0低电平的电压会使得晶体管M1几乎完全关断(如图2)，晶体管M4提供的偏置电流大部分由晶体管M2导通，使得晶体管M7栅极电压拉升至高电平的直流电压Vcc，连带地于将节点Np5、Np6的电压拉升至高电平。这也使得晶体管M14关断，并使晶体管M8呈现高导通的状态，导通相当的电流Id0；此导通的电流Id0也就是运算放大器20由输入端Op对晶体管Qp1的基极抽取的驱动电流Ib0。而此驱动电流Ib0就会驱动晶体管Qp1导通高电流的充电电流Ic0。换句话说，晶体管Qp1的基极可视为一控制端，节点Np4可视为一控制节点；晶体管Qp1被驱动的情形由流入节点Np4的驱动电流Ib0决定，而晶体管M8本身于漏极、源极间的导通情形又控制了由节点Np4流出的电流大小，进而控制了晶体管Qp1导通的充电电流Ic0的大小。

图1中公知的稳压电路18虽能产生出稳态的稳压电压Vp25来偏置核心电路14，但公知技术的缺点之一，就是稳压电路18会在一开始运行的初期过度驱动晶体管Qp1，使晶体管Qp1导通极大的电流，容易导致晶体管Qp1被烧毁。如前所述，当稳压电路18刚开始运行时，由于节点Np0的电压为低电平，连带地运算放大器20于输出端Op0的驱动电压Vd0也接近低电平；这样一来晶体管Qp1射极、基极间的电压就几乎等于直流电压Vcc、Vss间的电压差；而运算放大器20于驱动级28中的n型MOS晶体管M8也会导通相当的驱动电流Ib0，驱动晶体管Qp1导通高电流Ic0。以前述的典型例子来说，直流电压Vcc、Vss间的电压差会有3.3伏；而在一般的情形下，晶体管Qp1射极、基极间的电压只要有0.7至0.8伏，就能导通相当的电流。相较之下，可知稳态电路18在运行的初导通的电流实已大幅超越晶体管Qp1在正常工作情形下所需导通的电流。而这么大的电流，极易在公知稳压电路18运行的初就将晶体管Qp1烧毁。一旦晶体管Qp1烧毁，稳压电路18当然就无法正常运行以产生稳压电压Vp25，而芯片10也就无法得到偏置，导致整个微控制器瘫痪。

发明内容

因此，本发明的主要目的，在于提供一种于运行初期以一电流镜提供辅助电流减少运算放大器对双极结型晶体管基极的驱动电流的稳压电路及相关控制方法，以避免公知技术的缺点。

在公知技术中，公知的稳压电路在刚开始运行时会根据电压值尚低的稳压电压导通运算放大器驱动级中的晶体管，使公知运算放大器会由双极结型晶体管中吸取较大的驱动直流，如此一来，将使双极结型晶体管被过度驱动，因导通过大的充电电流而被烧毁，无法正常提供稳压电压来偏置芯片中的核心电路。

在本发明中，本发明的稳压电路在刚开始运行时会以一额外的电流镜提供一额外的辅助电流，即使本发明中的运算放大器会根据电压值尚低的稳压电压导通驱动级中的晶体管，但辅助电流会注入此导通的晶体管中，使得本发明中运算放大器实际于双极结型晶体管中吸取的驱动电流能有效减少，如此一来就不会过度驱动双极结型晶体管，而能对芯片提供正确、稳定的偏压。

本发明一方面提供一种稳压电路，用来提供一稳压电压，该稳压电路包含有：一充电电路，其具有一控制端，其导通一驱动电流；该充电电路可根据该驱动电流产生一充电电流；一电容模块，电连接到该充电电路，藉由该充电电流提供的电荷，以对应地建立该稳压电压；一电流镜，电连接到该控制端，用来产生一流入控制节点的辅助电流，其中当该充电电路开始产生该充电电流后，在该稳压电压的电压大小符合一预设电压范围时，该电流镜会产生该辅助电流，以避免该充电电路瞬间汲取过大电流；若该稳压电压的电压大小已经超出该预设电压范围，该电流镜会停止产生该辅助电流；一驱动电路，电连接到所述充电电路，用于根据所述辅助电流来控制由该控制节点流出的电流的电流大小；以及一检测电路，用来检测该稳压电压的电压大小是否符合该预设范围；当该稳压电压超出该预设范围，该稳压电路会发出一对应的检测信号，而该电流镜会在接收该检测信号后停止提供该辅助电流。

本发明的另一方面提供一种用于一具有一控制端的稳压电路的方法，用来控制该稳压电路以提供一稳压电压，该方法包含有：由具有一控制端的充电电路导通一驱动电流，并根据该驱动电流产生一充电电流；该充电电流向电连接到该充电电路的电容模块提供电荷，以对应地建立该稳压电压；由电连接到该控制端的电流镜产生一流入控制节点的辅助电流，其中当该充电电路开始产生该充电电流后，在该稳压电压的电压大小符合一预设电压范围时，该电流镜会产生该辅助电流，以避免该充电电路瞬间汲取过大电流；若该稳压电压的电压大小已经超出该预设电压范围，该电流镜会停止产生该辅助电流；电连接到该充电电路的驱动电路根据该辅助电流来控制由该控制节点流出的电流的电流大小；以及利用检测电路来检测该稳压电压的电压大小是否符合该预设范围；当该稳压电压超出该预设范围，该稳压电路会发出一对应的检测信号，而该电流镜会在接收该检测信号后停止提供该辅助电流。

附图说明

图1为一公知稳压电路结构于一芯片与一电路板上的功能方块示意图。

图2为图1中运算放大器的电路示意图。

图3为本发明稳压电路结构于一芯片与一电路板上的功能方块示意图。

图4为图3中运算放大器的电路示意图。

图5为图3中稳压电路运行时各相关信号波形时序的示意图。

附图符号说明

10、30芯片                        12、32电路板

14、34核心电路                    16、36输出入电路

18、38稳压电路                    20、40运算放大器

22、42参考电压发生器              24、46电容模块

26、45检测电路                    27、47支援电路

28、48驱动电路                    29、49放大电路

50电流镜                          54或非门

56反相器                            Vcc、Vss直流电压

Ic0、Ic充电电流                     Vbg0、Vbg参考电压

Vop2虚线波形                        t0、t1、tp时间点

Vp25、V25稳压电压                   V25pg、V25s电压电平

Op0、Op输出端                       Vs0、Vpg0、Vs、Vpg电压

Rp0-Rp2、R1-R2电阻                  Cp1、C1电容

Np0-Np6、N0-N7节点                  vd0、Vd驱动电压

Inn0、Inp0、Inn、Inp输入端

Qp1-Qp2、Q1-Q2、M1-M1 4、T1-T17、S1-S3晶体管

Ic1、Ir0、Ib0、Ib、Id0、Ir、Im、Im0、Id电流

具体实施方式

请参考图3。图3为本发明的稳压电路38构成于一芯片30及一电路板32间的功能方块示意图。基于现代微控制器的配置，芯片30中还设有核心电路34及输出入电路36；核心电路34偏置于较低的稳压电压V25，用来进行信号处理及数据运算；输出入电路36和电路板32一样使用较高的直流电压Vcc来偏置，用来传输核心电路34、电路板32间交换的数据、信号；直流偏压Vss则可视为地端的零电压基准。为了要产生核心电路34所使用的稳压电压V25，本发明还在芯片30与电路板32之间设置有一稳压电路38，以根据电路板32提供的直流偏压Vcc建立稳压电压V25。本发明的稳压电路38偏置于直流电压Vcc、Vss之间(举例来说，直流电压Vcc可以是3.3伏的电压，对应的直流电压Vss则是0伏的电压基准)，其包括了设置于芯片30中的参考电压发生器42、运算放大器40、用来分压的电阻R0、R1；配合上述电路，电路板32上还设有做为一充电电路的pnp型双极结型晶体管Q1及一电容模块46。参考电压发生器42用来产生一参考电压Vbg。运算放大器40则设有两差动的正负输入端Inp、Inn及一输出端Op；其中输入端Inn即用来接受参考电压Vbg，输入端Inp则电连接到节点N1。当运算放大器40运行时，即可根据两输入端Inp、Inn的电压差于输出端Op输出一对应驱动电压Vd及一驱动电流Ib，以做为对晶体管Q1的驱动信号。晶体管Q1作为一充电电路，其基极受运算放大器40输出的驱动电压Vd、驱动电流Ib的偏置控制(芯片30上可设置一引脚以使输出端Op能向外电连接到晶体管Q1的基极)，射极偏置于直流电压Vcc，集电极则电连接到节点N0；根据驱动电流Ib的控制，晶体管Q1可依据双极结型晶体管的驱动特性而提供一充电电流Ic注入节点N0。电容模块46中设有高电容值的电容C1及一电阻R2；电容C1主要用来稳压，并可旁路不必要的交流干扰，使节点N0的电压容易维持于一稳定值；利用电容模块46当作负载，稳压电路38即可在节点N0建立稳压电压V25。节点N0可通过芯片38上的另一引脚电连接到芯片30中的节点N2，将节点N0的稳压电压V25回传至核心电路34，以偏置核心电路34；同时电阻R0、R1也会根据稳压电压V25在节点N1分压出一个电压Vs，使电压Vs等于(R1/(R1+R2))V25，并将电压Vs传输至运算放大器40的输入端Inp。N型MOS晶体管Q2则电连接到节点N0与直流电压Vss之间，其栅极受电压Vreg的控制。另外，芯片30中还设有一检测电路45，用来检测稳态的稳压电压V25是否已经建立，并对应地根据检测结果发出电压Vpg作为一检测信号。当稳压电压V25还未升高前，检测电路45发出的电压Vpg会维持于低电平；等稳压电压V25升高至某一预设值(如稳态稳压电压的90％)后，电压Vpg就会转成高电平，代表稳压电压V25已经能够开始提供稳态偏置给核心电路34了。

于本发明的一实施例中，本发明中的运算放大器40另可依据检测电路45发出的电压Vpg来切换于不同的操作模式。图4为本发明运算放大器40电路的示意图。运算放大器40中设有放大电路49、驱动级48以及一额外的电流镜50。放大电路49中设有n型MOS晶体管T1至T7、p型MOS晶体管T9至T13；驱动级48中设有n型MOS晶体管T8及p型MOS晶体管T14；电流镜50中则设有n型MOS晶体管T15、p型MOS晶体管T16、T17；n型MOS晶体管S1、S2以及p型MOS晶体管S3则作为开关晶体管，栅极分别受或非门54、反相器56输出电压Vd1b、Vd1的偏置控制，以依据检测电路45的电压Vpg(及另一控制电压Vop)来控制电流镜50的运行。其中各p型MOS晶体管的体极偏置于直流电压Vcc，各n型MOS晶体管的体极偏置于直流电压Vss，或非门54、反相器56也偏置于直流电压Vcc、Vss之间。

放大电路49中，晶体管T1、T2形成一差动对，两晶体管的栅极分别作为运算放大器40的输入端Inp、Inn。晶体管T9、T10可视为晶体管T1、T2的主动负载。晶体管T3至T6的栅极亦互相电连接，形成另一电流镜；晶体管T6可根据支援电路47提供的电流Ir做为参考电流，控制此电流镜中各晶体管导通的电流；电连接到节点N3的晶体管T4即做为一电流源来提供差动对的偏置电流。总括来说，晶体管T1、T2、T9、T10形成一差动输入级，其信号再经过晶体管T7、T3、T12至T13做驱动级的缓冲，于节点N5、N6输出至驱动级48。驱动级48中的晶体管T8、T14形成一AB类(classAB)输出级，分别于两晶体管的栅极接收节点N5、N6的信号，并以节点N4做为运算放大器40的输出端Op，输出最终放大后的信号。

在本发明提供电流镜50中，其中晶体管T15的栅极通过晶体管S2与驱动级48中晶体管T8的栅极共同电连接到节点N5；晶体管T16、T17的栅极还共同电连接到节点N7。由图4中可看出，当或非门54的电压Vd1b为高电平(直流电压Vcc的电压电平)而电压Vd1为低电平(直流电压Vss的电压电平)时，做为开关的晶体管S3、S1皆关断不导通，而晶体管S2则会导通晶体管T8、T15栅极间的电连接，使晶体管T8、T15、T16及T17形成一电流镜，而晶体管T15会依据晶体管T8导通的电流Id而导通一电流Im0；通过晶体管T16、T17栅极互耦的配置，晶体管T17还会依据晶体管T16导通的情况导通一电流Im，注入节点N4；而当运算放大器40由晶体管Q1的基极(请一并参考图3)吸取驱动电流Ib时，驱动电流Ib还会与电流Im一起流入节点N4。当或非门54的电压Vd1b转为低电平而使电压Vd1转为高电平时，晶体管S3、S1会导通，而晶体管S2会关断。关断的晶体管S2使晶体管T15的栅极不再受节点N5的电压控制，而是被导通的晶体管S1电连接到低电平的直流电压Vss，使晶体管T15关断不导通。同理，晶体管T16、T17于节点N7的栅极偏压还会被导通的晶体管S3拉高至直流电压Vcc的高电平，使晶体管T16、T17皆关断不导通，而晶体管T17也就不会导通电流Im注入节点N4了。由以上描述可知，通过电压Vpg、Vop经由或非门54输出的电压Vd1b(及Vd1)，就能控制电流镜50是否要根据晶体管T8导通的情形而提供电流Im注入至节点N4。

请参考图5(并一并参考图3、图4)。图5为图3中本发明稳压电路38运行时各相关信号波形时序的示意图。图5中的由上至下的实线波形分别代表稳压电压V25、电压Vop、检测电路45的电压Vpg、电压Vd1及Vd1b(见图4)，各波形的横轴为时间，纵轴为电压大小。以下就将以图5配合图3、图4来说明本发明的原理及实施的情形。假设电路板32要在时间点t0使芯片30开始运行，电路板32就会在时间点t0开始供应直流电压Vcc。在时间点t0时，充电模块46中的各电容C1还未储存电荷，使节点N2的电压接近低电平(直流电压Vss的电压电平)，连带地节点N1的电压Vs也是低电平电压。在此同时，参考电压发生器42在得到直流电压Vcc的偏置后，随即产生出参考电压Vbg(典型值为1至2伏之间)。因此，在运算放大器40中，晶体管T2(见图4)会因为其栅极的偏压(也就是参考电压Vbg)大于晶体管T1的栅极偏压(电压Vs)，使得晶体管T4导通的偏置电流几乎全由晶体管T2导通，并连带地使驱动级48中的晶体管T14近乎关断，晶体管T8则完全导通，由节点N4吸收相当的电流Id。

在本发明于图5的实施例中，电压Vop会一直维持于低电平，而在时间点t0时，由于稳压电压V25尚未升高，故检测电路45用来反映检测结果的电压Vpg也会维持低电平。经由或非门54(见图4)的运算，会使电压Vd1b为高电平，连带地电压Vd1则是低电平，使电流镜50得以开始运行，并根据晶体管T8导通的电流Id导通电流Im注入至节点N4。请注意，此时流入节点N4的电流Id就会等于驱动电流Ib及Im的和。换句话说，由于电流镜50导通了电流Im作为辅助电流，与晶体管Q1基极的驱动电流Ib一起注入节点N4，驱动电流Ib的大小就会实质小于电流Id的大小。因为运算放大器40由晶体管Q1(见图3)基极吸取的驱动电流Ib变小，就不会过度驱动晶体管Q1导通过大的充电电流Ic。先前于讨论公知技术时会提到，由于稳压电路开始运行之初，驱动级中的n型MOS晶体管M8(图2)会有相当大的导通程度，而公知的运算放大器20并没有电流镜来提供辅助电流，故公知运算放大器20于晶体管M8导通的电流Id0实际上就是驱动电流Ib0；此大电流的驱动电流Ib0会过度驱动双极结型晶体管Qp1，导致晶体管Qp1被烧毁。相较之下，由于本发明运算放大器40提供电流镜50以产生辅助电流Im，即使驱动级48中的晶体管T8有较高的导通程度，驱动电流Ib也不会完全等于电流Id的大小，而是会小于电流Id的大小。若将晶体管Q1的基极视为一控制端，节点N4视为一控制节点，即使晶体管T8的导通程度会控制节点N4流出电流的大小，但由于驱动电流Ib及电流Im皆同样流入节点N4，运算放大器40向晶体管Q1吸收的驱动电流Ib就会减少。如此一来，本发明稳压电路38中的双极结型晶体管Q1就不会被过度驱动，也就能在稳压电压建立、维持的后续过程中正常运行了。

如图5所示，在驱动电流Id的驱动下，晶体管Q1会提供充电电流Ic来对电容模块46中的电容C1充电，使节点N0的稳压电压V25逐渐上升。在稳压电压V25上升期间，运算放大器40输出端Op的驱动电压Vd也会随之上升。如前所述，等到稳压电压V25在时间点t1上升到一预设的电压电平V25pg(如稳态稳压电压的90％)后，检测电路45(图3)就会将电压Vpg由低电平提高至高电平，以通知输出入电路36及核心电路34开始重设并协调运行。同时，由于电压Vpg的改变，连带地电压Vd1b、Vd1也跟着改变，使电流镜50(图4)停止提供电流Im至节点N4；此后运算放大器40中就会以放大电路49、驱动级48的联合运行来根据电压Vs的反馈动态地调整对晶体管Q1(图3)的驱动状态，最终使电压Vs锁定于参考电压Vbg的电压大小，使稳压电压V25达到稳态的定值，并维持于稳态的电压电平V25s，如图5中所标示。此稳态电压电平V25s也就等于电压(1+R0/R1)Vbg。

另外，由图4中的电路可知，除了以检测电路45的电压Vpg控制电流镜50是否提供辅助电流Im外，也可以用电压Vop来控制电流镜50的运行。举例来说，若电压Vop的波形是如图5中的虚线波形Vop2所示，是在时间点tp由高电平转变为低电平，则电流镜50会在时间点tp、t1间才会提供辅助电流Im；在时间点t0、tp之间或是时间点t1之后，电流镜50皆不会运行，也不会提供辅助电流Im。另外，在图3中的检测电路45，可用另一电容充电的时间来判断其电压Vpg由低电平升高为高电平的时机(即图5中的时间点t1)。举例来说，检测电路45中可设置一标准电流源及一标准电容(或电容-电阻的RC电路)，当稳压电路38由时间点t0开始运行后，检测电路45中的标准电流源也开始向标准电容(RC电路)充电，等到标准电容(RC电路)的电压升高至一预设值，检测电路45就可将电压Vpg由低电平升高至高电平。换句话说，适当地设计标准电流源的电流大小及标准电容的电容值(或是RC电路中的电阻值、电容值)，检测电路45就可以“模拟”、估计稳压电压V25电压升高的情形，使得当稳压电压V25由时间点t0(请见图5)的低电平升高至高压电平V25pg时，检测电路45中标准电容的电压也上升至预设值，恰好在时间点t1触发检测电路45将电压Vpg由低电平升高至高电平。

总结来说，公知的稳压电路会在开始运行之初大量导通运算放大器中驱动级的n型MOS晶体管，使公知运算放大器也会由其输出端向双极结型晶体管吸收相当的驱动电流，导致双极结型晶体管烧毁，而公知稳压电路也就无法正常偏置芯片中的核心电路。相较之下，本发明的稳压电路会在开始运行之初以运算放大器中的额外电流镜提供辅助电流，即使驱动级中的n型MOS晶体管有相当的导通程度，运算放大器也不会向双极结型晶体管吸收过大的驱动电流，防止双极结型晶体管在稳压电压建立之初就被烧毁。等到稳态的稳压电压建立之后，本发明的运算放大器就可停止提供辅助电流，仅以放大电路、驱动级来维持对双极结型晶体管的正常驱动，提供稳定的稳压电压V25来偏置芯片中的核心电路，维持芯片的正常运行。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的等效变化与修改，皆应属本发明的涵盖范围。

Claims (9)

1.一种稳压电路，用来提供一稳压电压，该稳压电路包含有：

一充电电路，其具有一控制端，其导通一驱动电流；该充电电路可根据该驱动电流产生一充电电流；

一电容模块，电连接到该充电电路，藉由该充电电流提供的电荷，以对应地建立该稳压电压；

一电流镜，电连接到该控制端，用来产生一流入控制节点的辅助电流，其中当该充电电路开始产生该充电电流后，在该稳压电压的电压大小符合一预设电压范围时，该电流镜会产生该辅助电流，以避免该充电电路瞬间汲取过大电流；若该稳压电压的电压大小已经超出该预设电压范围，该电流镜会停止产生该辅助电流；

一驱动电路，电连接到所述充电电路，用于根据所述辅助电流来控制由该控制节点流出的电流的电流大小；以及

一检测电路，用来检测该稳压电压的电压大小是否符合该预设范围；当该稳压电压超出该预设范围，该稳压电路会发出一对应的检测信号，而该电流镜会在接收该检测信号后停止提供该辅助电流。

2.如权利要求1所述的稳压电路，其中当该驱动电流增加，该充电电路会对应地增加该充电电流；而当该驱动电路控制由该控制节点流出的电流为一定值时，若该辅助电流增加，则该驱动电流会减少。

3.如权利要求1所述的稳压电路，其另包含有一放大电路，用来产生一输出电压；而该驱动电路是根据该输出电压的大小控制由该控制节点流出的电流。

4.如权利要求3所述的稳压电路，其中该放大电路是根据该稳压电压的大小来产生对应的输出电压。

5.如权利要求3所述的稳压电路，其中该放大电路是根据该稳压电压与一参考电压间的电压差来产生对应的输出电压。

6.如权利要求3所述的稳压电路，其中该电流镜会根据该输出电压的大小调整该辅助电流的大小。

7.如权利要求1所述的稳压电路，其是用来向一芯片提供该稳压电压；该芯片是设置于一电路板上；其中该驱动电路及该电流镜是设于该芯片中，而该充电电路及该电容模块是设置于该电路板上。

8.一种用于一具有一控制端的稳压电路的方法，用来控制该稳压电路以提供一稳压电压，该方法包含有：

由具有一控制端的充电电路导通一驱动电流，并根据该驱动电流产生一充电电流；

该充电电流向电连接到该充电电路的电容模块提供电荷，以对应地建立该稳压电压；

由电连接到该控制端的电流镜产生一流入控制节点的辅助电流，其中当该充电电路开始产生该充电电流后，在该稳压电压的电压大小符合一预设电压范围时，该电流镜会产生该辅助电流，以避免该充电电路瞬间汲取过大电流；若该稳压电压的电压大小已经超出该预设电压范围，该电流镜会停止产生该辅助电流；

电连接到该充电电路的驱动电路根据该辅助电流来控制由该控制节点流出的电流的电流大小；以及

利用检测电路来检测该稳压电压的电压大小是否符合该预设范围；当该稳压电压超出该预设范围，该稳压电路会发出一对应的检测信号，而该电流镜会在接收该检测信号后停止提供该辅助电流。

9.如权利要求9所述的方法，其中该稳压电路另包含有一放大电路，用来产生一输出电压；而该方法另包含有：根据该输出电压的大小控制该控制端的电流。

Images