TW201907566A - 電源開關裝置與其製造方法 - Google Patents

電源開關裝置與其製造方法 Download PDF

Info

Publication number
TW201907566A
TW201907566A TW107113739A TW107113739A TW201907566A TW 201907566 A TW201907566 A TW 201907566A TW 107113739 A TW107113739 A TW 107113739A TW 107113739 A TW107113739 A TW 107113739A TW 201907566 A TW201907566 A TW 201907566A
Authority
TW
Taiwan
Prior art keywords
field stop
stop layer
base layer
switching device
layer
Prior art date
Application number
TW107113739A
Other languages
English (en)
Inventor
沈明德
張環
李棟良
周繼峰
Original Assignee
大陸商力特半導體（無錫）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商力特半導體（無錫）有限公司 filed Critical 大陸商力特半導體（無錫）有限公司
Publication of TW201907566A publication Critical patent/TW201907566A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

一種電源開關裝置可包括：半導體基板及包含n型摻雜劑的本體區，本體區設置於半導體基板的內部部分中；第一基礎層，鄰近半導體基板的第一表面設置，第一p基礎層包含p型摻雜劑；第二基礎層，鄰近半導體基板的第二表面設置，第二基礎層包含p型摻雜劑；第一射極區，鄰近半導體基板的第一表面設置，第一射極區包含n型摻雜劑；第二射極區，鄰近半導體基板的第二表面設置，第二射極區包含n型摻雜劑；第一場光闌層，排列於第一基礎層與本體區之間，第一場光闌層包含n型摻雜劑；以及第二場光闌層，排列於第二基礎層與本體區之間，第二場光闌層包含n型摻雜劑。

Description

先進場光闌閘流管結構與製造方法
本發明實施例是有關於電源開關裝置領域，且更具體而言是有關於用於電源開關及控制應用的半導體裝置。
半導體裝置廣泛用於對電力進行控制，包括自調光器的電動馬達速度控制至高壓直流電力傳輸的範圍。閘流管是基於電性串聯排列且一般形成於單晶基板（例如矽）內的四個不同半導體層的裝置。具體而言，閘流管包括排列於陽極與陰極之間的交替的N型材料與P型材料的四個層。對於可能需要成千上萬伏特阻斷電壓（blocking voltage）的高壓應用，閘流管製作於相對較厚的基板中以適應所述基板中的電場。在閘流管裝置中，晶圓越厚亦使得通態電壓（on state voltage）越高且電力消耗越大以及接通時間越長。
針對該些及其他問題，提供了本發明。
在一個實施例中，一種電源開關裝置可包括半導體基板以及包含n型摻雜劑的本體區，所述本體區設置於所述半導體基板的內部部分中。所述電源開關裝置可更包括：第一基礎層，鄰近所述半導體基板的第一表面設置，所述第一基礎層包含p型摻雜劑；以及第二基礎層，鄰近所述半導體基板的第二表面設置，所述第二基礎層包含p型摻雜劑。所述電源開關裝置亦可包括：第一射極區，鄰近所述半導體基板的所述第一表面設置，所述第一射極區包含n型摻雜劑；以及第二射極區，鄰近所述半導體基板的所述第二表面設置，所述第二射極區包含n型摻雜劑。所述電源開關裝置可另外包括：第一場光闌層，排列於所述第一基礎層與所述本體區之間，所述第一場光闌層包含n型摻雜劑；以及第二場光闌層，排列於所述第二基礎層與所述本體區之間，所述第二場光闌層包含n型摻雜劑。
在其他實施例中，一種形成電源開關裝置的方法可包括：提供半導體基板，所述半導體基板包含具有第一濃度的n摻雜劑。所述方法可更包括：形成自所述半導體基板的第一表面延伸的第一場光闌層以及自所述半導體基板的與所述第一表面相對的第二表面延伸的第二場光闌層，其中所述第一場光闌層及所述第二場光闌層包含具有第二濃度的n摻雜劑，其中所述第二濃度大於所述第一濃度。所述方法可包括：在所述第一場光闌層的一部分內形成第一基礎層以及在所述第二場光闌層的一部分中形成第二基礎層，其中所述第一基礎層及所述第二基礎層包含p摻雜劑。所述方法亦可包括：在所述第一基礎層的一部分內形成第一射極區以及在所述第二基礎層的一部分內形成第二射極區，其中所述第一射極區及所述第二射極區包含具有第三濃度的n摻雜劑，所述第三濃度大於所述第二濃度。
現在將參照其中示出各種實施例的附圖在下文中更充分地闡述本發明實施例。本發明實施例可實施為諸多不同形式而不應被視為僅限於本文所說明的實施例。提供該些實施例是為了使此發明內容將透徹及完整，且將向熟習此項技術者充分傳達本發明實施例的範圍。在圖式中，相同的編號自始至終指代相同的元件。
在以下說明及/或申請專利範圍中，用語「位於...上」、「上覆」、「設置於...上」及「位於...之上」可用於以下說明及申請專利範圍中。可使用「位於...上」、「上覆」、「設置於...上」及「位於...之上」來指示二或更多個元件彼此直接實體接觸的情況。用語「位於...上」、「上覆」、「設置於...上」及「位於...之上」亦可意味著二或更多個元件不直接彼此接觸的情況。舉例而言，「位於...之上」可意味著一個元件位於另一元件上方而不接觸另一元件，且可在所述兩個元件之間具有另一元件或另一些元件。此外，用語「及/或」可意指「及」，其可意指「或」，其可意指「互斥或」，可意指「一個」，可意指「一些，但並非全部」，可意指「兩者均不」，及/或其可意指「二者」。所主張的主體的範圍在此方面不受限制。
本發明實施例大體而言是有關於用於電源開關的電源開關裝置，且具體而言是有關於閘流管型裝置。閘流管型裝置的實例包括矽控整流器（SCR）、三端雙向可控矽開關（TRIAC）。對於高壓應用，相較於傳統閘流管而言，本發明實施例提供其中較高的電壓可適應於相對較薄的基板的改善的配置。
圖1A呈現根據本發明各種實施例的用於電源開關的電源開關裝置100的側面剖視圖。電源開關裝置100形成於半導體基板102（例如，矽基板）中。電源開關裝置100可包括包含n型摻雜劑的本體區104，其中本體區104設置於半導體基板102的內部部分中。可藉由根據任何方便的已知方法對單晶基板進行摻雜來形成本體區104。不受限制，在各種實施例中，本體區104的摻雜劑濃度小於2.0 × 1014 cm-3 。
如圖1A所示，電源開關裝置100亦可包括：第一基礎層106，鄰近半導體基板102的第一表面130設置；以及第二基礎層108，鄰近半導體基板102的第二表面132設置。第一基礎層106及第二基礎層108可包含p型摻雜劑。不受限制，第一基礎層106及第二基礎層108的摻雜劑濃度可為1.0 × 1016 cm-3 至1.0 × 1018 cm-3 。
電源開關裝置100亦可包括：第一射極區110，鄰近半導體基板102的第一表面130設置；以及第二射極區112，鄰近半導體基板102的第二表面132設置。第一射極區110及第二射極區112可包含n型摻雜劑。不受限制，第一射極區110及第二射極區112的摻雜劑濃度可處於1.0 × 1018 cm-3 至1.0 × 1020 cm-3 之間。
電源開關裝置100可更包括：閘極接觸件120，設置於第一基礎區106上；第一端子接觸件122（被示出為MT1），設置於第一射極區110上且與閘極接觸件120電性隔離。電源開關裝置100亦可包括設置於第二射極區112上的第二端子接觸件124（被示出為MT2）。
因此，電源開關裝置100根據已知的原理可起閘流管的作用。為了支援高電壓操作，基板102的厚度可被設計成適應伴有高阻斷電壓的高電場。有利的是，電源開關裝置100更包括：第一場光闌層114，排列於第一基礎層106與本體區104之間；以及第二場光闌層116，排列於第二基礎層108與本體區104之間。第一場光闌層114及第二場光闌層116可包含n型摻雜劑；其中第一場光闌層114及第二場光闌層116的摻雜劑濃度為1.0 × 1013 cm-3 至1.0 × 1017 cm-3 。所述實施例在此上下文中不受限制。
藉由提供第一場光闌層114及第二場光闌層116，相較於已知的高電壓閘流管而言，電源開關裝置100可在被構造有相對較小的厚度的同時支援相對較高的阻斷電壓。可參照圖1B來更佳地理解電源開關裝置100所提供的優點，圖1B呈現根據圖1A的實施例的粗略電場圖。如圖1B所示，當在電源開關裝置100兩端施加電壓時，曲線140所示電場可在第一表面130與介面136之間產生，所述介面表示形成於第二基礎層108與第二場光闌層116之間的P/N接面。所述電場的量值在第一場光闌層114與第一基礎層106之間所界定的P/N接面處達到峰值。由於第一場光闌層114的摻雜劑濃度可高於本體區104，因此電場的量值可在第一場光闌層114的整個厚度上隨著深度（沿與第一表面130垂直的Y方向）而相對快地減小。電場然後在本體區104中逐漸變化，再次在第二場光闌層116中更快地變化。相較於缺少第一場光闌層114及第二場光闌層116的已知閘流管，基板102中的電場分佈因此得到更佳地優化以支援更高的電壓。為了進行比較，曲線142表示在沒有場光闌層存在的情況下的參考閘流管的電場分佈。具體而言，裝置的阻斷電壓可被界定為基板中的電場分佈之下的由曲線140或曲線142所界定的區域示意性表示的區域。藉由利用場光闌層，本體區104中的電場可更逐漸地變化，從而產生曲線140的電場分佈的與曲線142相比更大且由額外區域144示出的面積。因此，為了達成相同的基板厚度，藉由利用本發明實施例的場光闌設計，位於曲線140之下的總面積較位於曲線142之下的面積大得多，此意味著阻斷電壓大得多。換言之，為了在在不具有本發明實施例的場光闌層的同時在電場分佈曲線之下產生相同的面積且因此達成相似的阻斷電壓，將需要使基板的厚度大很多。
圖2A呈現根據本發明實施例的電源開關裝置200的摻雜劑分佈曲線及電場分佈曲線，同時圖2B呈現與圖2A的電場分佈曲線對應的電壓分佈曲線。具體而言，在圖2A中，示出曲線202，曲線202表示在240微米厚的基板中隨著深度而變化的淨摻雜劑濃度。曲線202是基於鄰近基板的相對表面形成基礎區來進行模擬，其具有與上述第一場光闌層114及第二場光闌層116對應的掩埋場光闌區。如圖所示，相對摻雜劑濃度在本體區104中最低。如由表示與在電源開關裝置200兩端施加的電壓相關聯的電場的曲線204進一步所示，電場的量值在鄰近於第一場光闌層114的P/N接面處達到為2 × 105 伏特/公分的峰值。電場的量值在第一場光闌層114中快速降至1.4 × 105 伏特/公分，然後在本體區104中更逐漸降至8 × 104 伏特/公分。電場接著在第二場光闌層116中降至零。
現在轉向圖2B，示出由曲線204表示的對應的電壓變化。在此實例中，在電源開關裝置200的左側處維持-1900伏特的電壓。電壓的量值在包括第一場光闌層114、本體區104及第二場光闌層116的基板的n摻雜區中減小，從而在被界定成位於第二場光闌層116的右側的P/N接面附近達到零。
應注意，亦實施了電場模擬及電壓模擬，其中除了不提供場光闌層以外，在基板中應用與曲線202相似的摻雜劑分佈曲線。此類模擬的特徵是已知的閘流管不具有場光闌層。結果顯示出，對於基板兩端的相似地1900伏特的電壓降（voltage drop），需要近似280微米至290微米的基板厚度來恰當地適應電場及電壓變化。
3A至圖3E呈現根據本發明另一些實施例的電源開關裝置的各個形成階段的側面剖視圖。在圖3A中，提供半導體基板102。在各種實施例中，半導體基板102可為摻雜有摻雜劑濃度低於2.0 × 1014 cm-3 的n摻雜劑的單晶矽。端視欲製作的裝置的所設計阻斷電壓而定，可對半導體基板102的厚度進行調整。
在圖3B處，在半導體基板102的相對側上形成第一場光闌層114及第二場光闌層116。如圖所示，第一場光闌層114自第一表面130延伸，而第二場光闌層116自第二表面132延伸。在各種實施例中，第一場光闌層114及第二場光闌層116可包含摻雜劑濃度大於基板102的摻雜劑濃度的n摻雜劑。在一些實施例中，摻雜劑濃度可處於1.0 × 1013 cm-3 至1.0 × 1017 cm-3 之間。可根據不同的方法來形成場光闌層。在一個實例中，可藉由在相對側上對半導體基板102的表面區進行植入來執行摻雜以形成第一場光闌層114及第二場光闌層116。舉例而言，在一種方法中，可執行植入以將n摻雜劑植入第一表面130或第二表面132的大約幾微米內。在此表面區植入之後可進行高溫驅入退火以將摻雜劑驅進至相應表面下方達目標深度（例如40微米）。在另一種方法中，可執行高能量植入製程（例如高達或大於1百萬電子伏特的能量），以植入n摻雜層且直接形成第一場光闌層114及第二場光闌層116，而無需隨後的驅入退火。
返回參照圖3A，在替代實施例中，可使磊晶N摻雜層在第一表面130及第二表面132上生長至所設計厚度，以形成第一場光闌層114及第二場光闌層116。第一場光闌層114的第一厚度及第二場光闌層116的第二厚度可處於10微米至20微米範圍內。
現在轉向圖3C，示出在第一場光闌層114的一部分內形成第一基礎層106以及在第二場光闌層116的一部分中形成第二基礎層108的進一步的操作。在此操作中，利用p摻雜劑對第一基礎層106及第二基礎層108進行摻雜，其中第一基礎層106及第二基礎層108包含p摻雜劑。在一些實施例中，第一基礎層106及第二基礎層108的摻雜劑濃度為1.0 × 1016 cm-3 至1.0 × 1018 cm-3 。如圖3C所示，第一基礎層106及第二基礎層108分別自第一表面130及第二表面132延伸，以形成於第一場光闌層114及第二場光闌層116的外部部分內。p摻雜劑的摻雜程度使得外部部分具有淨p摻雜劑濃度，從而形成第一基礎層106及第二基礎層108。因此，在一些實施例中，第一場光闌層114可被設置成距第一表面130為10微米與40微米之間，且第二場光闌層可被設置成距第二表面132為10微米與40微米之間。
現在轉向圖3D，其示出在第一基礎層106的一部分內形成第一射極區110以及在第二基礎層108的一部分內形成第二射極區112的隨後的操作，其中第一射極區110及第二射極區112包含n摻雜劑。在各種實施例中，第一射極區110及第二射極區112的摻雜劑濃度可處於1.0 × 1018 cm-3 至1.0 × 1020 cm-3 之間。同樣地，摻雜劑的淨濃度使得其中形成有第一射極區110及第二射極區112的區具有多餘的n摻雜劑，即使在基礎層中仍如此。
在圖3E中，形成金屬接觸件，以形成充當閘極電極、第一端子電極（陽極）及第二端子電極（陰極）的接觸件以完成電源開關裝置的形成。相較於已知的閘流管裝置而言，如此形成的電源開關裝置可具有更薄的基板、更低的通態（ON state）電壓降、更高的通態電流額定值（current rating）。此外，基礎層可實質上更短且使得載子能夠更快地漂移過基礎層以更快地接通。對於具有隔離結構的閘流管，使用更薄的基板亦會降低製作各個層所需要的熱預算（thermal budget）。
現在轉向圖4A，其示出根據本發明其他實施例的電源開關裝置400的側面剖視圖。圖4B呈現根據圖4A的實施例的電場圖。在圖4A中，除了包括僅一個場光闌層（即第二場光闌層116）以外，電源開關裝置400可相似於電源開關裝置100。如圖4B所示，電場440顯示出略微不同的分佈。儘管量值在與P/N接面對應的介面404處達到峰值，然而通過第二場光闌層116發生電場量值的快速減小的，如圖所示。
圖5A呈現根據本發明實施例的電源開關裝置400的摻雜劑分佈曲線及電場分佈曲線，且圖5B呈現與圖5A的電場分佈曲線對應的電壓分佈曲線。在此實例中，模擬大體相同於以上參照圖2A及圖2B所述，但僅存在一個場光闌層。曲線410表示摻雜劑分佈曲線，同時曲線412表示電場，且曲線414表示基板兩端的電壓。在所述圖中，分佈曲線僅被示出為向下至表面下方為180微米，而第二基礎區並未示出。同樣地，電場下降的大部分是在第二場光闌層116中發生的。
儘管已參照某些實施例發明了本發明實施例，然而在不背離由隨附申請專利範圍所界定的本發明的領域及範圍條件下，可對所闡述的實施例作出諸多修改、變更及變化。因此，本發明實施例可並非僅限於所闡述的實施例，而是具有由以下申請專利範圍、及其等效範圍的語言所界定的全部範圍。
100、200、400‧‧‧電源開關裝置
102‧‧‧半導體基板
104‧‧‧本體區
106‧‧‧第一基礎層
108‧‧‧第二基礎層
110‧‧‧第一射極區
112‧‧‧第二射極區
114‧‧‧第一場光闌層
116‧‧‧第二場光闌層
120‧‧‧閘極接觸件
122、MT1‧‧‧第一端子接觸件
124、MT2‧‧‧第二端子接觸件
130‧‧‧第一表面
132‧‧‧第二表面
136‧‧‧介面
140、142、202、204、410、412、414‧‧‧曲線
144‧‧‧額外區域
404‧‧‧介面
440‧‧‧電場
Y‧‧‧方向
圖1A呈現根據本發明各種實施例的用於電源開關的電源開關裝置的側面剖視圖。
圖1B呈現根據圖1A的實施例的電場圖。
圖2A呈現根據本發明實施例的用於電源開關的電源開關裝置的摻雜劑分佈曲線及電場分佈曲線。
圖2B呈現與圖2A的電場分佈曲線對應的電壓分佈曲線。
圖 3A至圖3E呈現根據本發明另一些實施例的用於電源開關的電源開關裝置的各個形成階段的側面剖視圖。
圖4A呈現根據本發明其他實施例的用於電源開關的電源開關裝置的側面剖視圖。
圖4B呈現根據圖4A的實施例的電場圖。
圖5A呈現根據本發明實施例的用於電源開關的電源開關裝置的摻雜劑分佈曲線及電場分佈曲線。
圖5B呈現與圖5A的電場分佈曲線對應的電壓分佈曲線。

Claims (17)

  1. 一種電源開關裝置，包括： 半導體基板； 本體區，包含n型摻雜劑，所述本體區設置於所述半導體基板的內部部分中； 第一基礎層，鄰近所述半導體基板的第一表面設置，所述第一基礎層包含p型摻雜劑； 第二基礎層，鄰近所述半導體基板的第二表面設置，所述第二基礎層包含p型摻雜劑； 第一射極區，鄰近所述半導體基板的所述第一表面設置，所述第一射極區包含n型摻雜劑； 第二射極區，鄰近所述半導體基板的所述第二表面設置，所述第二射極區包含n型摻雜劑； 第一場光闌層，排列於所述第一基礎層與所述本體區之間，所述第一場光闌層包含n型摻雜劑；以及 第二場光闌層，排列於所述第二基礎層與所述本體區之間，所述第二場光闌層包含n型摻雜劑。
  2. 如申請專利範圍第1項所述的電源開關裝置，其中所述第一基礎層的至少一部分設置於所述第一射極區與所述第一場光闌層之間，且其中所述第二基礎層的至少一部分設置於所述第二射極區與所述第二場光闌層之間。
  3. 如申請專利範圍第1項所述的電源開關裝置，更包括： 閘極接觸件，設置於所述第一基礎層上； 第一端子接觸件，設置於所述第一射極區上，且所述第一端子接觸件與所述閘極接觸件電性隔離；以及 第二端子接觸件，設置於所述第二射極區上。
  4. 如申請專利範圍第1項所述的電源開關裝置，其中所述第一場光闌層包括第一厚度，其中所述第二場光闌層包括第二厚度，其中所述第一厚度及所述第二厚度介於10微米至20微米範圍內。
  5. 如申請專利範圍第1項所述的電源開關裝置，其中所述第一場光闌層被設置成距所述第一表面為10微米與40微米之間，且其中所述第二場光闌層被設置成距所述第二表面為10微米與40微米之間。
  6. 如申請專利範圍第1項所述的電源開關裝置，其中所述本體區包含小於2.0 × 1014 cm-3 的摻雜劑濃度。
  7. 如申請專利範圍第1項所述的電源開關裝置，其中所述第一基礎層及所述第二基礎層包含1.0 × 1016 cm-3 至1.0 × 1018 cm-3 的摻雜劑濃度。
  8. 如申請專利範圍第1項所述的電源開關裝置，其中所述第一場光闌層及所述第二場光闌層包含1.0 × 1013 cm-3 至1.0 × 1017 cm‑3 的摻雜劑濃度。
  9. 如申請專利範圍第1項所述的電源開關裝置，其中所述第一射極區及所述第二射極區包含1.0 × 1018 cm-3 至1.0 × 1020 cm-3 之間的摻雜劑濃度。
  10. 一種形成電源開關裝置的方法，包括： 提供半導體基板，所述半導體基板包含具有第一濃度的n摻雜劑； 形成自所述半導體基板的第一表面延伸的第一場光闌層及自所述半導體基板的與所述第一表面相對的第二表面延伸的第二場光闌層，其中所述第一場光闌層及所述第二場光闌層包含具有第二濃度的n摻雜劑，所述第二濃度大於所述第一濃度； 在所述第一場光闌層的一部分內形成第一基礎層以及在所述第二場光闌層的一部分中形成第二基礎層，其中所述第一基礎層及所述第二基礎層包含p摻雜劑；以及 在所述第一基礎層的一部分內形成第一射極區以及在所述第二基礎層的一部分內形成第二射極區，其中所述第一射極區及所述第二射極區包含具有第三濃度的n摻雜劑，所述第三濃度大於所述第二濃度。
  11. 如申請專利範圍第10項所述的形成電源開關裝置的方法，其中所述第一場光闌層與所述第二場光闌層是被本體區分離，所述本體區包含具有所述第一濃度的所述n摻雜劑。
  12. 如申請專利範圍第10項所述的形成電源開關裝置的方法，其中所述第一濃度小於2.0 ×1014 cm-3 。
  13. 如申請專利範圍第10項所述的形成電源開關裝置的方法，其中所述第一基礎層及所述第二基礎層包含1.0 × 1016 cm-3 至1.0 × 1018 cm-3 的摻雜劑濃度。
  14. 如申請專利範圍第10項所述的形成電源開關裝置的方法，其中所述第一場光闌層及所述第二場光闌層包含1.0 × 1013 cm-3 至1.0 × 1017 cm-3 的摻雜劑濃度。
  15. 如申請專利範圍第10項所述的形成電源開關裝置的方法，其中所述第一及所述第二包含1.0 × 1018 cm-3 至1.0 × 1020 cm-3 之間的摻雜劑濃度。
  16. 如申請專利範圍第10項所述的形成電源開關裝置的方法，其中所述形成所述第一場光闌層及所述第二場光闌層包括以下步驟中的一者： 在所述基板的表面區中植入n摻雜劑且對所述基板進行退火以執行所述n摻雜劑的驅入； 在所述半導體基板的第一側上生長第一N摻雜層以及在所述半導體基板的第二側上生長第二N摻雜層；以及 執行n摻雜劑的高能量植入，其中植入能量大於1百萬電子伏特。
  17. 如申請專利範圍第10項所述的形成電源開關裝置的方法，其中所述第一場光闌層被設置成距所述第一表面為10微米與40微米之間，且其中所述第二場光闌層被設置成距所述第二表面為10微米與40微米之間。
TW107113739A 2017-04-24 2018-04-23 電源開關裝置與其製造方法 TW201907566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2017/081643 WO2018195698A1 (en) 2017-04-24 2017-04-24 Advanced field stop thyristor structure and manufacture methods
WOPCT/CN2017/081643 2017-04-24

Publications (1)

Publication Number Publication Date
TW201907566A true TW201907566A (zh) 2019-02-16

Family

ID=63920095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113739A TW201907566A (zh) 2017-04-24 2018-04-23 電源開關裝置與其製造方法

Country Status (5)

Country Link
US (1) US20200119173A1 (zh)
EP (1) EP3616242A4 (zh)
CN (1) CN110521000A (zh)
TW (1) TW201907566A (zh)
WO (1) WO2018195698A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697059B (zh) * 2020-06-30 2022-03-04 电子科技大学 抗位移辐射加固的mos栅控晶闸管
CN112599587B (zh) * 2020-12-08 2022-04-29 清华大学 一种具有缓冲层结构的半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE323452B (zh) 1964-05-15 1970-05-04 Asea Ab
US3549961A (en) * 1968-06-19 1970-12-22 Int Rectifier Corp Triac structure and method of manufacture
FR2956923A1 (fr) * 2010-03-01 2011-09-02 St Microelectronics Tours Sas Composant de puissance vertical haute tension
US9337268B2 (en) * 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US10181513B2 (en) * 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US9343557B2 (en) 2013-02-07 2016-05-17 Stmicroelectronics (Tours) Sas Vertical power component
CN103258847B (zh) * 2013-05-09 2015-06-17 电子科技大学 一种双面场截止带埋层的rb-igbt器件
FR3012256A1 (fr) * 2013-10-17 2015-04-24 St Microelectronics Tours Sas Composant de puissance vertical haute tension
WO2015190579A1 (ja) * 2014-06-12 2015-12-17 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN110521000A (zh) 2019-11-29
US20200119173A1 (en) 2020-04-16
EP3616242A1 (en) 2020-03-04
EP3616242A4 (en) 2020-11-25
WO2018195698A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US10707321B2 (en) Power device with multiple field stop layers
TWI553857B (zh) 半導體基板結構、半導體功率元件及改善半導體功率元件中之注入控制方法
JP6025823B2 (ja) 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス
TWI690081B (zh) 引入外延層場闌區的反向傳導igbt及其製備方法
JP2018523301A (ja) 炭化ケイ素超接合パワーデバイスの活性領域設計および対応する方法
US7534666B2 (en) High voltage non punch through IGBT for switch mode power supplies
JP5473397B2 (ja) 半導体装置およびその製造方法
US20160300938A1 (en) Insulated Gate Bipolar Transistor and Production Method Thereof
US9166027B2 (en) IGBT with reduced feedback capacitance
JP2018082007A (ja) 半導体装置の製造方法
JP2016162807A (ja) 半導体装置とその製造方法
TWI673798B (zh) 引入外延層場闌區的半導體元件
KR20140031893A (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
TW201907566A (zh) 電源開關裝置與其製造方法
JP5473398B2 (ja) 半導体装置およびその製造方法
WO2018000223A1 (zh) 一种绝缘栅双极型晶体管结构及其制造方法
US9252212B2 (en) Power semiconductor device
KR20130119873A (ko) 파워 소자 및 그 제조방법
KR102198982B1 (ko) 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법
KR102163665B1 (ko) 전력 반도체 소자 및 그 제조방법
JP2017188569A (ja) 半導体装置およびその製造方法
US20070114565A1 (en) Integrated field-effect transistor-thyristor device
KR101748141B1 (ko) 절연 게이트 양극성 트랜지스터
JP2022103589A (ja) 半導体装置及びその製造方法
US9048210B2 (en) Transistors and methods of manufacturing the same