TW201906159A - 高壓半導體裝置及其製造方法 - Google Patents

Abstract

本揭露提供一種高壓半導體裝置。此裝置包括一磊晶層形成於一半導體基底上。半導體基底內包括具有第一導電型的一第一摻雜區，且磊晶層內包括具有第二導電型的一基體區以及具有第一導電型的一第二摻雜區及一第三摻雜區。第二及第三摻雜區分別位於基體區兩相對側。一源極區及一汲極區分別位於基體區及第二摻雜區內，且一閘極結構位於磊晶層上。源極區下方且鄰近於基體區底部處包括具有第二導電型的一第四摻雜區。第四摻雜區的摻雜濃度大於基體區的摻雜濃度。本揭露亦提供上述高壓半導體裝置之製造方法。

Description

高壓半導體裝置及其製造方法

本揭露係關於一種半導體技術，且特別是關於一種可降低基體效應(body effect)及改善崩潰電壓之高壓半導體裝置。

高壓半導體裝置技術適用於高電壓與高功率的積體電路領域。傳統高壓半導體裝置(例如，水平式擴散金氧半場效電晶體(Lateral diffused MOSFET,LDMOSFET))的優點在於符合成本效益，且易相容於其他製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域中。

在傳統的水平式擴散金氧半場效電晶體中，源極區通常經由一基體區(body region)與下方的半導體基底電性連接。因此，當源極區耦接至一內部電路或電阻時，會引發基體效應而改變電晶體的臨限電壓(threshold voltage)。如此一來，電晶體的驅動電流會隨著施加於源極區的電壓的增加而下降，因而降低電晶體的效能。

因此，有必要尋求一種高壓半導體裝置及其製造方法，其能夠解決或改善上述的問題。

本揭露一實施例提供一種高壓半導體裝置，包括：一磊晶層，形成於一半導體基底上；具有一第一導電型的一第一摻雜區，位於半導體基底內；具有一第二導電型的一基體區，位於磊晶層內且與第一摻雜區接觸；具有第一導電型的一第二摻雜區及一第三摻雜區，分別位於基體區兩相對側的磊晶層內且與基體區接觸；一源極區及一汲極區，分別位於基體區及第二摻雜區內；一閘極結構，位於磊晶層上；以及具有第二導電型的一第四摻雜區，位於源極區下方且鄰近於基體區底部，其中第四摻雜區的摻雜濃度大於基體區的摻雜濃度。

本揭露另一實施例提供一種高壓半導體裝置之製造方法，包括：於一半導體基底內形成具有一第一導電型的一第一摻雜區；於半導體基底上形成一磊晶層；於磊晶層內形成具有一第二導電型的一基體區以及具有第一導電型的一第二摻雜區及一第三摻雜區，其中基體區與第一摻雜區接觸，且第二摻雜區及第三摻雜區分別位於基體區兩相對側並與基體區接觸；於鄰近基體區底部處形成具有第二導電型的一第四摻雜區，其中第四摻雜區的摻雜濃度大於基體區的摻雜濃度；於磊晶層上形成一閘極結構；以及於基體區內形成一源極區，且於第二摻雜區內形成一汲極區，其中源極區位於第四摻雜區上方。

10、20、30、40、50‧‧‧高壓半導體裝置

100‧‧‧半導體基底

102‧‧‧第一摻雜區

104‧‧‧埋入層

110‧‧‧磊晶層

112‧‧‧井區

112a‧‧‧第二摻雜區

112b‧‧‧第三摻雜區

116‧‧‧場降區

120‧‧‧場絕緣層

122‧‧‧基體區

123‧‧‧第四摻雜區

124、126‧‧‧重摻雜區

127‧‧‧源極區

128‧‧‧汲極區

130‧‧‧閘極介電層

132‧‧‧閘極層

133‧‧‧閘極結構

140、142、144‧‧‧內連結構

150‧‧‧內層介電層

W1、W2‧‧‧寬度

第1A至1G圖係繪示出根據本揭露一些實施例之高壓半導體裝置之製造方法的剖面示意圖。

第2A至2D圖係分別繪示出根據本揭露一些實施例之高壓半導體裝置的剖面示意圖。

以下說明本揭露實施例之高壓半導體裝置及其製造方法。然而，可輕易了解本揭露所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。

本揭露之實施例提供一種高壓半導體裝置，例如橫向擴散金氧半場效電晶體，其利用不同於基體區的導電型的隔離摻雜區來隔離高壓半導體裝置中具有相同導電型的基體區與基底，進而降低或消除基體效應。再者，上述高壓半導體裝置利用相同於基體區的導電型的摻雜區來抑制基體區下方的表面電場，以緩和或避免裝置的崩潰電壓的下降。

請參照第1G圖，其繪示出根據本揭露一實施例之高壓半導體裝置10的剖面示意圖。在一些實施例中，高壓半導體裝置10可為一水平式擴散金氧半場效電晶體。在一些實施例中，高壓半導體裝置包括一半導體基底100，例如為矽基底、鍺化矽(SiGe)基底、塊體半導體(bulk semiconductor)基底、化合物半導體(compound semiconductor)基底、絕緣層上覆矽(silicon on insulator,SOI)基底或其他習用之半導體基底。

在一些實施例中，半導體基底100內具有一第一摻雜區102，例如一井區，其鄰近於半導體基底100的上表面。第一摻雜區102具有一第一導電型，其不同於半導體基底100的一第二導電型。舉例來說，第一導電型為N型，而第二導電型為P型。在其他實施例中，第一導電型可為P型，而第二導電型為N 型。

在一些實施例中，高壓半導體裝置10更包括一磊晶層110，其形成於半導體基底100上，且具有相同於半導體基底100的第二導電型。磊晶層110內具有複數個作為隔離結構的場絕緣層120。在一些實施例中，場絕緣層120可為場氧化物(field oxide)。舉例來說，場絕緣層120為局部矽氧化層(local oxidation of silicon,LOCOS)或淺溝槽隔離(shallow trench isolation,STI)結構。

在一些實施例中，高壓半導體裝置10更包括具有第二導電型的一基體區122及具有第一導電型及相同摻雜濃度的一第二摻雜區112a及一第三摻雜區112b。基體區122位於第一摻雜區102上的磊晶層110內，且基體區122由磊晶層110的上表面延伸至其下表面，使基體區122的底部可與第一摻雜區102接觸。再者，第二摻雜區112a及第三摻雜區112b分別位於基體區122兩相對側的磊晶層110內且與基體區122接觸。

在一些實施例中，第二摻雜區112a及第三摻雜區112b位於第一摻雜區102上方，且由磊晶層110的上表面延伸至其下表面，使第二摻雜區112a及第三摻雜區112b的底部可與第一摻雜區102接觸。

在一些實施例中，第一摻雜區102與第二摻雜區112a及第三摻雜區112b具有相同的摻雜濃度。在此情形中，第一摻雜區102與第二摻雜區112a及第三摻雜區112b為井區。在一些實施例中，第二摻雜區112a及第三摻雜區112b可為利用基體區122隔開一井區112所形成的二個區域。在一些實施例中， 第二摻雜區112a及第三摻雜區112b可為各自形成於磊晶層110內的獨立井區。在一些實施例中，這些井區的摻雜濃度約在1.0×10¹⁴至1.0×10¹⁵ions/cm³的範圍。

在其他實施例中，第一摻雜區102的摻雜濃度不同於第二摻雜區112a及第三摻雜區112b。舉例來說，第一摻雜區102的摻雜濃度低於第二摻雜區112a及第三摻雜區112b。在一些範例中，第一摻雜區102的摻雜濃度約在1.0×10¹⁴至5.0×10¹⁵ions/cm³的範圍，而第二摻雜區112a及第三摻雜區112b的摻雜濃度約在5.0×10¹⁵至1.0×10¹⁶ions/cm³的範圍。在一些實施例中，第一摻雜區102、第二摻雜區112a及第三摻雜區112b係作為水平式擴散金氧半場效電晶體的一漂移區。

在一些實施例中，高壓半導體裝置10更包括具有第二導電型的一第四摻雜區123，鄰近於基體區122的底部。舉例來說，第四摻雜區123完全位於第一摻雜區102內且與基體區122的底部接觸。在一些實施例中，第四摻雜區123的摻雜濃度大於基體區122的摻雜濃度。亦即，第四摻雜區123中雜質的最小摻雜濃度大於基體區122中雜質的最大摻雜濃度。在一些範例中，第四摻雜區123的摻雜濃度約在1.1×10¹⁶至5×10¹⁶ions/cm³的範圍，而基體區122的摻雜濃度約在5.0×10¹⁵至1.0×10¹⁶ions/cm³的範圍。

在一些實施例中，第四摻雜區123為一埋入層(buried layer)。在一些實施例中，第四摻雜區123具有一寬度W1(標示於第1D圖)小於或等於基體區122的寬度W2(標示於第1D圖)。再者，第四摻雜區123的寬度W1至少為基體區122的寬 度W2的0.5至0.9倍。

在一些實施例中，高壓半導體裝置10更包括一源極區127、一汲極區128及一閘極結構133。源極區127及汲極區128分別位於基體區122及第二摻雜區112a內。源極區127位於第四摻雜區123上方且由具有第一導電型的重摻雜區126及具有第二導電型的重摻雜區124(其作為一基體接觸區)所構成。再者，汲極區128僅由具有第一導電型的重摻雜區所構成。再者，閘極結構133位於磊晶層110上，且覆蓋一部分的場絕緣層120，其中此場絕緣層120形成於源極區127及汲極區128之間的第二摻雜區112a內。閘極結構133通常包括一閘極介電層130及位於閘極介電層130上方的閘極層132。

在一些實施例中，高壓半導體裝置10可包括具有第一導電型的一場降區(field reduction region)116，其位於第二摻雜區112a內且對應於閘極結構133下方的場絕緣層120下方，用以降低表面電場。在一些實施例中，場降區116的摻雜濃度約為1.0×10¹⁵至1.0×10¹⁶ions/cm³。

在一些實施例中，高壓半導體裝置10更包括一內層介電(interlayer dielectric,ILD)層150及位於其中的複數個內連結構140、142及144。在一些實施例中，內連結構140電性連接於源極區127，以作為一源極電極；內連結構142電性連接於汲極區216，以作為一汲極電極；以及內連結構144電性連接於閘極結構133，以作為一閘極電極。

請參照第2A及2B圖，其分別繪示出根據本發明其他實施例之高壓半導體裝置20及30剖面示意圖，其中相同於第 1G圖的部件係使用相同的標號並省略其說明。在第2A圖中，高壓半導體裝置20具有相似於高壓半導體裝置10(如第1G圖所示)的結構。不同之處在於高壓半導體裝置20中鄰近於基體區122的底部的第四摻雜區123完全位於基體區122內且與第一摻雜區102接觸，使第四摻雜區123局部隔開基體區122與第一摻雜區102。

在第2B圖中，高壓半導體裝置30具有相似於高壓半導體裝置10(如第1G圖所示)的結構。不同之處在於高壓半導體裝置30中鄰近於基體區122的底部的第四摻雜區123位於第一摻雜區102及基體區122內。

請參照第2C圖，其繪示出根據本發明其他實施例之高壓半導體裝置40剖面示意圖，其中相同於第2A圖的部件係使用相同的標號並省略其說明。在一些實施例中，高壓半導體裝置40具有相似於高壓半導體裝置20(如第2A圖所示)的結構。不同之處在於高壓半導體裝置40中更包括具有第一導電型的一埋入層104，位於基體區122與第一摻雜區102之間，使基體區122的底部及第四摻雜區123的底部與埋入層104的上表面接觸。在一些實施例中，埋入層104的摻雜濃度大於第一摻雜區102的摻雜濃度。舉例來說，埋入層104的摻雜濃度約在5×10¹⁶至9×10¹⁶ions/cm³。

請參照第2D圖，其繪示出根據本發明其他實施例之高壓半導體裝置50剖面示意圖，其中相同於第1G圖的部件係使用相同的標號並省略其說明。在一些實施例中，高壓半導體裝置50具有相似於高壓半導體裝置20(如第1G圖所示)的結構。 不同之處在於高壓半導體裝置50中使用具有第一導電型的一埋入層104取代高壓半導體裝置20中的第一摻雜區102設置於基體區122下方。換句話說，高壓半導體裝置50中設置於基體區122下方的第一摻雜區為埋入層104。在此情形中，第二摻雜區112a及第三摻雜區112b可為井區，且埋入層104的摻雜濃度大於井區的摻雜濃度。

接著，請參照第1A至1G圖，其繪示出根據本揭露一實施例之高壓半導體裝置10製造方法的剖面示意圖。請參照第1A圖，提供一半導體基底100。在一些實施例中，半導體基底100可為矽基底、鍺化矽基底、塊體半導體基底、化合物半導體基底、絕緣層上覆矽基底或其他習用之半導體基底。

接著，可藉由離子佈植製程及熱製程，於半導體基底100內形成一第一摻雜區102，例如一井區，其鄰近於半導體基底100的上表面。第一摻雜區102具有第一導電型，其不同於半導體基底100的一第二導電型，以作為隔離半導體基底100與後續形成的基體區的一隔離摻雜區。舉例來說，第一導電型為N型，而第二導電型為P型。在其他實施例中，第一導電型可為P型，而第二導電型為N型。

接著，請參照第1B圖，可藉由磊晶生長製程於半導體基底100上形成具有第二導電型的一磊晶層110。接著，可藉由離子佈植製程及熱製程，於磊晶層110內形成具有第一導電型的一摻雜區，例如井區112。在一些實施例中，井區112的摻雜濃度可相同於第一摻雜區102。在其他實施例中，井區112的摻雜濃度可不同於第一摻雜區102。

接著，請參照第1C圖，於磊晶層110內形成複數個作為隔離結構的場絕緣層120，其中至少一場絕緣層形成於井區112內。在一些實施例中，場絕緣層120可為場氧化物。在一範例中，場絕緣層120為局部矽氧化層(LOCOS)。在其他實施例中，場絕緣層120可為淺溝槽隔離(STI)結構。需注意的是在其他實施例中，可於形成場絕緣層120後，於磊晶層110內形成井區112。

接著，請參照第1D圖，可藉由離子佈植製程及熱製程，於磊晶層110的井區112內形成具有第二導電型的一基體區122，以將井區112分隔成具有第一導電型及相同摻雜濃度的一第二摻雜區112a及一第三摻雜區112b。

如第1D圖所示，基體區122位於第一摻雜區102上的磊晶層110內，且基體區122由磊晶層110的上表面延伸至其下表面，使基體區122的底部可與第一摻雜區102接觸。再者，第二摻雜區112a及第三摻雜區112b分別位於基體區122兩相對側的磊晶層110內且與基體區122接觸。在一些實施例中，第二摻雜區112a及第三摻雜區112b位於第一摻雜區102上方，且由磊晶層110的上表面延伸至其下表面，使第二摻雜區112a及第三摻雜區112b的底部可與第一摻雜區102接觸。

在其他實施例中，可在形成基體區122之前或之後，藉由各自的離子佈植製程形成第二摻雜區112a及第三摻雜區112b。

接著，請再參照第1D圖，可藉由離子佈植製程，於鄰近基體區122的底部處形成具有第二導電型的一第四摻雜 區123。舉例來說，於基體區122下方的第一摻雜區102內形成第四摻雜區123。在此情形中，第四摻雜區123完全位於第一摻雜區102內且與基體區122的底部接觸。在一些實施例中，第四摻雜區123的摻雜濃度大於基體區122的摻雜濃度。亦即，第四摻雜區123中雜質的最小摻雜濃度大於基體區122中雜質的最大摻雜濃度。

在一些實施例中，第四摻雜區123為一埋入層。在一些實施例中，第四摻雜區123具有一寬度W1小於或等於基體區122的寬度W2。再者，第四摻雜區123的寬度W1至少為基體區122的寬度W2的0.5至0.9倍。

接著，請再參照第1D圖，可選擇性地於場絕緣層120下方的第二摻雜區112a內形成具有第二導電型的一場降區116，其用以降低表面電場。場降區116上方的場絕緣層120會位於後續形成的源極區與汲極區之間。

接著，請參照第1E圖，可利用習知MOS製程於磊晶層110上形成一閘極結構133，其中閘極結構133局部覆蓋場降區116上方的場絕緣層120。閘極結構133通常包括一閘極介電層130及位於閘極介電層130上方的閘極層132。

接著，請參照第1F圖，可藉由離子佈植製程，於基體區122內形成一源極區127，且於第二摻雜區112a內形成一汲極區128。源極區127由具有第一導電型的重摻雜區126及具有第二導電型的重摻雜區124(其作為一基體接觸區)所構成。再者，汲極區128僅由具有第一導電型的重摻雜區所構成。

接著，請參照第1G圖，可利用習知金屬化製程， 於磊晶層110上形成一金屬化層，並覆蓋閘極結構133。如此一來，便形成高壓半導體裝置10。在一些實施例中，金屬化層可包括一內層介電(ILD)層150及位於其中的複數個內連結構140、142及144。在一些實施例中，內連結構140電性連接於源極區127，以作為一源極電極；內連結構142電性連接於汲極區216，以作為一汲極電極；以及內連結構144電性連接於閘極結構133，以作為一閘極電極。

可以理解的是可採用相同或相似於第1A至1G圖所示的方法來製作第2A至2D圖分別所示的高壓半導體裝置20、30、40及50。

根據上述實施例，基體區的底部形成了具有不同於基體區的導電型的摻雜區，此摻雜區與位於基體區的兩相對側的摻雜區構成連續的隔離結構，以隔離高壓半導體裝置中具有相同導電型的基體區與基底。如此一來，可降低或消除基體效應而避免驅動電流隨著施加於源極區的電壓的增加而下降，進而提升或維持高壓半導體裝置的效能。

當基體區下方存在不同導電型的隔離摻雜區以及當場降區的摻雜濃度降低時，基體區下方的表面電場會增加而導致崩潰電壓下降。然而，根據上述實施例，位於基體區底部下方的隔離摻雜區與基體區之間具有相同於基體區的導電型的摻雜區，且此摻雜區的摻雜區的摻雜濃度大於基體區的摻雜濃度。因此，此摻雜區可協助場降區來降低基體區下方的表面電場，以緩和或避免高壓半導體裝置的崩潰電壓的下降。

雖然本發明已以較佳實施例揭露如上，然其並非 用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

1. 一種高壓半導體裝置，包括：一磊晶層，形成於一半導體基底上；具有一第一導電型的一第一摻雜區，位於該半導體基底內；具有一第二導電型的一基體區，位於該磊晶層內且與該第一摻雜區接觸；具有該第一導電型的一第二摻雜區及一第三摻雜區，分別位於該基體區兩相對側的該磊晶層內且與該基體區接觸；一源極區及一汲極區，分別位於該基體區及該第二摻雜區內；一閘極結構，位於該磊晶層上；以及具有該第二導電型的一第四摻雜區，位於該源極區下方且鄰近於該基體區底部，其中該第四摻雜區的摻雜濃度大於該基體區的摻雜濃度。
2. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第四摻雜區的寬度小於或等於該基體區的寬度。
3. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第四摻雜區為一埋入層。
4. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第四摻雜區完全位於該第一摻雜區內。
5. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第四摻雜區完全位於該基體區內。
6. 如申請專利範圍第5項所述之高壓半導體裝置，更包括具有該第一導電型的一埋入層，位於該基體區與該第一摻雜區之 間，其中該埋入層的摻雜濃度大於該第一摻雜區的摻雜濃度。
7. 如申請專利範圍第5項所述之高壓半導體裝置，其中該第一摻雜區為一埋入層，而該第二摻雜區及該第三摻雜區為井區，其中該埋入層的摻雜濃度大於該井區的摻雜濃度。
8. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第四摻雜區位於該第一摻雜區及該基體區內。
9. 如申請專利範圍第1項所述之高壓半導體裝置，更包括：一場絕緣層，位於該源極區及該汲極區之間的該第二摻雜區內，其中該閘極結構覆蓋一部分的該場絕緣層；以及具有該第二導電型的一場降區，位於該場絕緣層下方的該第二摻雜區內。
10. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第一摻雜區、該第二摻雜區及該第三摻雜區具有相同的摻雜濃度。
11. 一種高壓半導體裝置之製造方法，包括：於一半導體基底內形成具有一第一導電型的一第一摻雜區；於該半導體基底上形成一磊晶層；於該磊晶層內形成具有一第二導電型的一基體區以及具有該第一導電型的一第二摻雜區及一第三摻雜區，其中該基體區與該第一摻雜區接觸，且該第二摻雜區及該第三摻雜區分別位於該基體區兩相對側並與該基體區接觸；於鄰近該基體區底部處形成具有該第二導電型的一第四摻 雜區，其中該第四摻雜區的摻雜濃度大於該基體區的摻雜濃度；於該磊晶層上形成一閘極結構；以及於該基體區內形成一源極區，且於該第二摻雜區內形成一汲極區，其中該源極區位於該第四摻雜區上方。
12. 如申請專利範圍第11項所述之高壓半導體裝置之製造方法，其中該第四摻雜區的寬度小於或等於該基體區的寬度。
13. 如申請專利範圍第11項所述之高壓半導體裝置之製造方法，其中該第四摻雜區為一埋入層。
14. 如申請專利範圍第11項所述之高壓半導體裝置之製造方法，其中該第四摻雜區完全位於該第一摻雜區內。
15. 如申請專利範圍第11項所述之高壓半導體裝置之製造方法，其中該第四摻雜區完全位於該基體區內。
16. 如申請專利範圍第15項所述之高壓半導體裝置之製造方法，更包括於該基體區與該第一摻雜區之間形成具有該第一導電型的一埋入層，其中該埋入層的摻雜濃度大於該第一摻雜區的摻雜濃度。
17. 如申請專利範圍第15項所述之高壓半導體裝置之製造方法，其中該第一摻雜區為一埋入層，而該第二摻雜區及該第三摻雜區為井區，其中該埋入層的摻雜濃度大於該井區的摻雜濃度。
18. 如申請專利範圍第11項所述之高壓半導體裝置之製造方法，其中該第四摻雜區位於該第一摻雜區及該基體區內。
19. 如申請專利範圍第11項所述之高壓半導體裝置之製造方法， 更包括：於該第二摻雜區內形成一場絕緣層，其中該場絕緣層位於該源極區及該汲極區之間，且該閘極結構覆蓋一部分的該場絕緣層；以及於該場絕緣層下方的該第二摻雜區內形成具有該第二導電型的一場降區。
20. 如申請專利範圍第11項所述之高壓半導體裝置之製造方法，其中該第一摻雜區、該第二摻雜區及該第三摻雜區具有相同的摻雜濃度。