TW201842736A

TW201842736A - 用於訊號處理電路之解碼方法及其訊號處理電路

Info

Publication number: TW201842736A
Application number: TW107130369A
Authority: TW
Inventors: 蔡明球; 詹其哲
Original assignee: 富達通科技股份有限公司
Priority date: 2018-08-30
Filing date: 2018-08-30
Publication date: 2018-12-01
Also published as: CN109586734A; CN109586734B; TWI680649B

Abstract

一種解碼方法，用於一訊號處理電路，其接收由一線圈訊號所攜帶之一調制資料，該解碼方法包含有判斷該線圈訊號之一抖動特徵；當抖動特徵出現時，取得一觸發缺口；當該觸發缺口的長度位於一預設範圍時，輸出一缺口指示訊號；判斷一第一期間內是否出現複數個缺口指示訊號且該複數個缺口指示訊號分散在該第一期間內；根據上述判斷結果，將一旗標標記為一抖動訊號；在一第二期間內，判斷該旗標是否被標記為抖動訊號，並據以在對應於該第二期間之一時間格內填入一數值；以及根據複數個時間格內填入之數值，取得該調制資料之一資料碼。

Description

用於訊號處理電路之解碼方法及其訊號處理電路

本發明係指一種解碼方法，尤指一種可用於感應式電源供應器中的訊號處理電路之解碼方法。

在感應式電源供應器中，為了安全運作，需要在供應端確認其供電線圈上感應區域為正確之受電裝置，且在可以接收電力的狀況下才進行電力發送，為了使供電端能夠辨識受電端是否為正確的受電裝置，需要透過資料碼傳送來進行識別。資料碼的傳送係藉由供電端驅動供電線圈產生諧振，發送電磁能量傳送到受電端，以進行電力傳送，而在受電端接收電力時，可透過訊號調制技術改變接收線圈上的阻抗狀態，再透過反饋影響供電線圈上的諧振載波訊號變化，以傳送資料碼。

在上述感應式電源供應器中，由於資料碼係在供電線圈及受電線圈之間進行傳送，因而資料碼之傳送往往伴隨著強度不一的電力發送，使得供電端接收到的資料碼易受到電源雜訊的干擾。因此，如何在不同強度的雜訊干擾之下有效判讀資料碼已成為業界亟欲努力的目標之一。

因此，本發明之主要目的即在於提供一種可用於感應式電源供應器中的訊號處理電路之解碼方法，以有效取得線圈訊號所對應之資料碼，並排除電源雜訊或其它雜訊的干擾。

本發明揭露一種解碼方法，用於一訊號處理電路，該訊號處理電路接收由一線圈訊號所攜帶之一調制資料，該解碼方法包含有：接收該線圈訊號，並判斷該線圈訊號之一抖動特徵；當該抖動特徵出現於該線圈訊號上複數個波峰之一波峰位置時，取得一觸發缺口；判斷該觸發缺口的長度，當該觸發缺口的長度位於一預設範圍時，輸出一缺口指示訊號；判斷一第一期間內是否出現複數個缺口指示訊號，並判斷該複數個缺口指示訊號是否分散在該第一期間內；根據判斷該第一期間內是否出現該複數個缺口指示訊號及判斷該複數個缺口指示訊號是否分散在該第一期間內之一判斷結果，將一旗標標記為一抖動訊號；在一第二期間內，判斷該旗標是否被標記為該抖動訊號，並據以在用於判斷該調制資料之複數個時間格中對應於該第二期間之一時間格內填入一數值；以及根據該複數個時間格內填入之複數個數值，取得該調制資料之一資料碼。

本發明另揭露一種訊號處理電路，用來接收由一線圈訊號所攜帶之一調制資料，並對該調制資料進行解碼，該訊號處理電路包含有至少一比較器模組及一處理器。該至少一比較器模組可用來接收該線圈訊號，並判斷該線圈訊號之一抖動特徵。該處理器耦接於該比較器模組，可用來執行以下步驟：當該抖動特徵出現於該線圈訊號上複數個波峰之一波峰位置時，取得一觸發缺口；判斷該觸發缺口的長度，當該觸發缺口的長度位於一預設範圍時，輸出一缺口指示訊號；判斷一第一期間內是否出現複數個缺口指示訊號，並判斷該複數個缺口指示訊號是否分散在該第一期間內；根據判斷該第一期間內是否出現該複數個缺口指示訊號及判斷該複數個缺口指示訊號是否分散在該第一期間內之一判斷結果，將一旗標標記為一抖動訊號；在一第二期間內，判斷該旗標是否被標記為該抖動訊號，並據以在用於判斷該調制資料之複數個時間格中對應於該第二期間之一時間格內填入一數值；以及根據該複數個時間格內填入之複數個數值，取得該調制資料之一資料碼。

請參考第1圖，第1圖為本發明實施例一供電模組1之示意圖。供電模組1可用於一感應式電源供應器，用來發送電力給感應式電源供應器之受電模組，並從受電模組接收調制資料，調制資料可用於通知供電狀態、調整功率等功能。供電模組1包含有一供電線圈16及諧振電容141、142。其中，供電線圈16可用來發送電磁能量至受電模組以進行供電，諧振電容141、142耦接於供電線圈16，可用來搭配供電線圈16進行諧振。此外，在供電模組1中，可選擇性地採用磁性材料所構成之一磁導體161，用來提升供電線圈16之電磁感應能力，同時避免電磁能量影響線圈非感應面方向之物體。

為控制供電線圈16及諧振電容141、142的運作，供電模組1另包含有一時脈產生器120、供電驅動單元121及122、一訊號處理電路110及一分壓電路130。其中，時脈產生器120及供電驅動單元121及122用來驅動供電線圈16發送電力，其詳細運作方式應為本領域具通常知識者所熟知，在此不贅述。分壓電路130包含有分壓電阻131及132，其可對供電線圈16上的線圈訊號C1進行衰減之後，將其輸出至訊號處理電路110。在部分實施例中，若訊號處理電路110具有足夠的耐壓，亦可不採用分壓電路130，直接由訊號處理電路110接收供電線圈16上的線圈訊號C1。

訊號處理電路110可在線圈訊號C1上偵測調制訊號，並透過解碼方式取出調制資料。一般來說，供電模組1及其對應的受電模組係透過額定的通訊方式來傳送資料，在一實施例中，可透過傳送調制訊號的間隔時間間隔長度來進行編碼，於後詳述。如第1圖所示，訊號處理電路110包含有一處理器111及比較器模組112、113。需注意的是，在部分實施例中，處理器111除了可用來進行資料判讀之外，同時具備了啟動供電驅動單元121及122輸出驅動訊號的功能。因此，處理器111的設置亦可獨立於訊號處理電路110之外，而不限於此。

請參考第2圖，第2圖為本發明實施例一解碼流程20之示意圖。解碼流程20可用於感應式電源供應器之供電模組中的訊號處理電路，如第1圖所示的訊號處理電路110，用來對來自於受電端的調制資料進行解碼，調制資料係由線圈訊號C1所攜帶而傳送至訊號處理電路110。如第2圖所示，解碼流程20包含以下步驟：

步驟200：開始。

步驟202：接收線圈訊號C1，並判斷線圈訊號C1之一抖動（jitter）特徵。

步驟204：當抖動特徵出現於線圈訊號C1上複數個波峰之一波峰位置時，取得一觸發缺口。

步驟206：判斷觸發缺口的長度，當觸發缺口的長度位於一預設範圍時，輸出一缺口指示訊號。

步驟208：判斷一第一期間內是否出現複數個缺口指示訊號，並判斷該複數個缺口指示訊號是否分散在第一期間內。

步驟210：根據判斷第一期間內是否出現複數個缺口指示訊號及判斷該複數個缺口指示訊號是否分散在第一期間內之一判斷結果，將一旗標標記為一抖動訊號。

步驟212：在一第二期間內，判斷旗標是否被標記為抖動訊號，並據以在用於判斷調制資料之複數個時間格中對應於第二期間之一時間格內填入一數值。

步驟214：根據複數個時間格內填入之複數個數值，取得調制資料之一資料碼。

步驟216：結束。

根據解碼流程20，訊號處理電路110可先判斷線圈訊號C1之一抖動特徵（步驟202），進而取得觸發缺口（步驟204）。詳細來說，請參考第3圖，第3圖為本發明實施例判斷抖動特徵以取得觸發缺口之示意圖。第3圖繪示線圈訊號C1、比較器模組112之一比較結果CP1、以及比較器模組113之一比較結果CP2。詳細來說，比較器模組112或113皆由比較器加上電壓產生單元所構成，比較器模組112包含有一電壓產生單元151及一比較器152，比較器模組113包含有一電壓產生單元153及一比較器154。其中，比較器模組112可用來追蹤線圈訊號C1之波峰電壓，詳細來說，處理器111可輸出一設定資料至比較器模組112，以控制電壓產生單元151產生一波峰電壓準位V_P，使得比較器152可比較波峰電壓準位V_P與線圈訊號C1。在一線圈振盪週期中，當線圈訊號C1之波峰高度超出波峰電壓準位V_P時，比較器152輸出之比較結果CP1出現一脈衝訊號（即發生觸發），在此情形下，處理器111改變提供給電壓產生單元151之設定資料以提高波峰電壓準位V_P；在一線圈振盪週期中，當線圈訊號C1之波峰高度低於波峰電壓準位V_P時，比較器152之比較結果持續輸出低準位（即未發生觸發），在此情形下，處理器111改變提供給電壓產生單元151之設定資料以降低波峰電壓準位V_P。通過上述方式，使得波峰電壓準位V_P持續追蹤線圈訊號C1之峰值電壓，比較結果CP1則呈現時而觸發時而無觸發的狀態，如第3圖所示。

接著，處理器111可將波峰電壓準位V_P降低一預定數值，以取得一判別電壓準位V_D，並輸出相關設定資料至比較器模組113之電壓產生單元153，以控制電壓產生單元153產生判別電壓準位V_D，使得比較器154可比較判別電壓準位V_D與線圈訊號C1。在一般正常振盪的情況下，由於波峰電壓準位V_P持續追蹤線圈訊號C1之峰值電壓，因此判別電壓準位V_D持續低於線圈訊號C1之峰值電壓。在此情形下，比較結果CP2在每一線圈振盪週期皆發生觸發。然而，當接收到調制訊號或資料使得線圈訊號C1發生抖動時，峰值電壓會出現較大幅的下降，若峰值電壓下降至小於判別電壓準位V_D時，比較結果CP2會出現短暫的觸發缺口（即至少一線圈振盪週期未出現觸發訊號，如第3圖所示）。

處理器111可進一步判斷觸發缺口的長度，即連續振盪週期未出現觸發訊號的數量。一般來說，調制訊號／資料的接收只會在線圈訊號C1的峰值產生短暫的上下波動，使得觸發缺口的長度落在一定的範圍內。過長的觸發缺口可能來自於線圈輸出功率或負載的變化，過短的觸發缺口可能來自於雜訊干擾。在此情形下，處理器111可設定一預設範圍，並在每一線圈振盪週期上，判斷觸發缺口的長度是否落在預設範圍內。舉例來說，處理器111可設定3～5的範圍，並於觸發缺口的長度大於或等於三個線圈振盪週期的長度並且小於或等於五個線圈振盪週期的長度時（即連續3～5個線圈振盪週期上比較結果CP2發生未觸發的情況），輸出一缺口指示訊號（步驟206）。

在一實施例中，處理器111可透過暫存器之佇列來記錄抖動及觸發缺口的狀態，佇列暫存器會在每一線圈振盪週期更新數值，例如，最新的數值會進入佇列之最小位元，佇列上原先儲存的每一數值依序向較大的位元位移，最大位元的數值則移出佇列。請參考第4A及4B圖，第4A及4B圖為本發明實施例透過佇列暫存器來記錄抖動及觸發缺口之示意圖。其中，比較器觸發狀態佇列暫存器用來記錄比較器模組112及113所輸出之比較結果CP1及CP2，其中，有觸發則記為1，無觸發則記為0。如第4A圖所示，當不存在觸發缺口的情形下，比較結果CP2所對應的暫存器持續為1，使得缺口狀態佇列暫存器持續記為0。第4B圖則繪示存在觸發缺口的情況，其中，比較結果CP2所對應的暫存器之最小位元出現連續3個0，代表長度為3的觸發缺口，此時可將上述缺口資訊傳送至缺口狀態佇列暫存器，並記錄1作為缺口指示訊號。換言之，針對每一線圈振盪週期，處理器111可從比較器觸發狀態佇列暫存器之最小位元開始，判斷連續出現0的數量，若該數量符合預設範圍時，可將其轉換為缺口指示訊號並輸出至缺口狀態佇列暫存器。以第4B圖為例，若下一線圈振盪週期中比較結果CP2仍為無觸發，代表相對應的暫存器資料為0，此時最小位元出現長度為4的觸發缺口，處理器111判斷上述觸發缺口長度位於預設範圍內，進而在缺口狀態佇列暫存器記錄1。在此例中，缺口狀態佇列暫存器所記錄1代表存在觸發缺口，0代表不存在觸發缺口或者觸發缺口長度過長或過短。在每一線圈振盪週期中，比較器觸發狀態佇列暫存器以及缺口狀態佇列暫存器皆持續更新數值，其佇列可標示一段期間內的觸發缺口狀態。

透過上述方式，處理器111可在缺口狀態佇列暫存器中記錄過去一段特定時間內的觸發缺口狀態，以判斷該特定期間內是否出現複數個缺口指示訊號。同時，處理器111亦判斷複數個缺口指示訊號是否分散在該特定期間內（步驟208）。詳細來說，本發明之感應式電源供應器為一高速系統，因此線圈振盪週期為非常短的時間，也就是說，佇列暫存器更新的速度非常快。因此，調制訊號所造成的線圈訊號上下抖動應橫跨數個或數十個線圈振盪週期，對應地，線圈訊號上應包含多個因峰值電壓下降而產生的觸發缺口，且觸發缺口應分布在較長的期間內（例如數十個線圈振盪週期之內），而非集中在一個時間點。在此情形下，處理器111需判斷缺口指示訊號是否為分散的狀態。

舉例來說，處理器111可設定一第一期間，該第一期間大致等於16個線圈振盪週期的長度，其對應於連續16個缺口狀態佇列暫存器的資料。接著，第一期間可區分為一第一子期間及一第二子期間，例如，可將第一期間對分為二，使得第一子期間對應於缺口狀態佇列暫存器的前段8個資料，第二子期間對應於缺口狀態佇列暫存器的後段8個資料。接著，處理器111可判斷第一子期間是否出現缺口指示訊號，即缺口狀態佇列暫存器的前段8個資料是否出現1；並判斷第二子期間是否出現缺口指示訊號，即缺口狀態佇列暫存器的後段8個資料是否出現1。當第一子期間及第二子期間內皆出現缺口指示訊號時，處理器111即可判斷缺口指示訊號分散在第一期間內。相反地，若只有其中一子期間內出現缺口指示訊號時，處理器111則認定缺口指示訊號未分散在第一期間。

在另一實施例中，處理器111亦可透過其它方式來進行缺口指示訊號分散的判斷，例如可修改第一期間的長度。詳細來說，可設定第一期間長度等於32個線圈振盪週期的長度並對應於連續32個缺口狀態佇列暫存器的資料。在此情形下，處理器111可依據缺口狀態佇列暫存器中前16個資料和後16個資料來判斷缺口指示訊號的分布。

進一步地，當處理器111判斷第一期間內出現缺口指示訊號且缺口指示訊號分散在第一期間內時，處理器111可將一旗標標記為抖動訊號（步驟210），此旗標用來指示線圈訊號C1在一段期間內是否存在抖動特徵。詳細來說，前述抖動訊號及觸發缺口的記錄都是以線圈振盪週期作為判斷週期，即每一線圈振盪週期輸入新的資料。然而，旗標的標記作為後續解碼依據，其輸出訊號的週期係依據編碼週期來設定。在訊號高速振盪的供電系統中，旗標輸出訊號的週期長度往往大於上述線圈振盪週期的長度。在一實施例中，處理器111可設定一抖動訊號佇列暫存器，用來記錄旗標的標記結果。根據編解碼方式，抖動訊號佇列暫存器固定每0.25毫秒（millisecond，ms）輸入一筆新的資料，用來指示這段0.25毫秒期間內線圈訊號是否發生抖動特徵。也就是說，抖動訊號佇列暫存器的每一位元可對應至0.25毫秒的一時間格，若旗標在相對應的0.25毫秒期間被標記為抖動訊號時，則該時間格內可填入數值1；若旗標在相對應的0.25毫秒期間沒有被標記，則該時間格內可填入數值0（步驟212）。

請參考第5圖，第5圖為本發明實施例標記一旗標TMR3並對應將數值寫入抖動訊號佇列暫存器之示意圖。第5圖繪示了4段抖動訊號判別期間P1～P4，其中每一段期間P1～P4長度皆等於0.25毫秒。在此例中，旗標TMR3可由一位元訊號來表示，當訊號為低電位時代表旗標TMR3未被標記，被標記的旗標TMR3則以高電位表示。在P1期間，由於缺口狀態佇列暫存器發生了前段資料和後段資料皆出現1的情況，因此旗標TMR3被標記為抖動訊號（即上升至高電位）。當P1期間結束時，旗標TMR3的標記結果被寫入抖動訊號佇列暫存器，即相對應的時間格內填入數值1，同時，旗標TMR3的標記被清除並重置為低電位，以用於後續抖動訊號的判讀。同樣地，在P2期間結束時，由於旗標TMR3被標記為抖動訊號（即上升至高電位），因而在抖動訊號佇列暫存器之對應時間格內填入數值1。接著，在P3和P4期間結束時，由於上述期間內旗標TMR3未被標記為抖動訊號（即維持在低電位），因而在抖動訊號佇列暫存器之對應時間格內填入數值0。在此例中，在每一段期間結束時，旗標TMR3的標記結果被寫入抖動訊號佇列暫存器之最大位元，每當新的資料進入抖動訊號佇列暫存器時，佇列上原先儲存的每一數值依序向較小的位元位移，最小位元的數值則移出佇列。此數值寫入方式與前述用於比較器觸發狀態佇列暫存器以及缺口狀態佇列暫存器的寫入方向相反，實際上，本領域具通常知識者可依系統需求，以較佳的方式將數值寫入暫存器，上述寫入方式皆可替換使用且不應以此為限。

值得注意的是，在每一段期間P1～P4內，只要任一時間點發生缺口狀態佇列暫存器之前段資料和後段資料皆出現1的情況，旗標TMR3皆標記為抖動訊號，直到該段期間結束旗標TMR3標記被清除為止。在旗標TMR3被標記之後到被清除之前的期間內，無論是否發生缺口狀態佇列暫存器之前段資料和後段資料皆出現1的情況，旗標TMR3皆維持在被標記為抖動訊號的狀態。

另外需注意的是，在本發明之感應式電源供應系統中，用於解碼之抖動訊號佇列暫存器之資料週期為0.25毫秒，其係預先決定且固定的時間，與受電端進行編碼的資料週期相對應。相較之下，前述比較器觸發狀態佇列暫存器及缺口狀態佇列暫存器內部資料位移的週期對應於線圈振盪週期。一般來說，線圈振盪週期係對應於負載大小和線圈功率而偏移，其操作頻率大約落在100仟赫茲（kHz）左右，即週期約為0.01毫秒。在此情形下，每一次輸出資料至抖動訊號佇列暫存器時經歷了大約25次抖動訊號的的判斷，但此判斷次數會依線圈振盪週期／操作頻率的改變而變化。

在一實施例中，處理器111可依據系統設定得知調制訊號／資料可能發生的期間，並在該期間內進行判讀，其它期間則暫停調制資料的判讀，以節省其運算資源。在一實施例中，依據感應式電源供應系統之通訊規範，受電端在每50毫秒期間內傳送一位元組的資料，搭配一起始位元及一同位檢查碼。在此情形下，在一50毫秒期間內，若處理器111判斷一位元組資料、起始位元以及同位檢查碼均接收完畢時，可暫停資料判讀運作，直到下一個50毫秒期間再開始進行判讀。在此例中，位元資料可依表一的方式傳送：表一

由上述可知，抖動訊號佇列暫存器之資料週期為0.25毫秒，即每一時間格為0.25毫秒，因此上述不同資料碼的時間長度可依照表一的方式互相對應。在此情形下，一個完整的資料串（包含一位元組資料、一起始位元及一同位檢查碼）之最短時間長度為21.25毫秒（包含8個位元0以及同位檢查碼0），最長時間長度為29.25毫秒（包含8個位元1以及同位檢查碼0，以偶同位為例）。處理器111即可根據每一時間格內填入的數值，取得調制資料之資料碼（步驟214）。詳細來說，處理器111可取出填入1之一第一時間格以及下一個填入1之一第二時間格，並計算第一時間格及第二時間格之間隔，以判斷該間隔是否符合資料碼之位元長度，進而根據間隔大小來取得資料碼。例如，當時間格之間隔大小為8時，可判斷資料碼為0；當時間格之間隔大小為12時，可判斷資料碼為1。

請參考第6圖，第6圖為本發明實施例根據時間格之間隔來判斷起始位元及資料碼之示意圖。如第6圖所示，每一時間格可根據前述旗標TMR3依序將數值填入抖動訊號佇列暫存器，其編號為0～31。首先，處理器111先判斷是否出現起始位元，即編號0和編號10的時間格是否填入數值1。舉例來說，處理器111可在一時間格填入數值1之後，判斷間隔10個時間格的位置是否為數值1，若是，則判斷為接收到起始位元。起始位元除了可用來判斷資料碼是否已開始傳送，亦可用來定義資料碼的時間對應關係，亦即，處理器111可根據接收到起始位元的時間格位置來判斷抖動訊號佇列暫存器中後續可能被填入數值1的位置。以第6圖為例，編號0和編號10的時間格已定義了起始位元的位置，因此，編號18、22、26、30的時間格為可能被填入數值1的位置，若第一個資料碼為0，則編號18的時間格為數值1；若第一個資料碼為1，則編號22的時間格為數值1。在一實施例中，處理器111可取出每一時間格的數值以進行後續判讀。或者，處理器111亦可只取出可能被填入數值1的時間格及／或其相鄰的時間格以進行後續判讀，以節省運算資源，其餘時間格內填入的數值1不符合編碼機制，其必然是由雜訊所造成的抖動，可忽略不計。最後，處理器111可根據時間格之間隔來判斷同位檢查碼，以完成一組調制資料的判斷。

值得注意的是，從比較器模組找出觸發缺口，以判斷線圈上的抖動訊號，進而將抖動訊號之相關資訊寫入抖動訊號佇列暫存器之運作並非完全理想。舉例來說，受電端進行調制會在供電線圈上產生一段時間的抖動，其對應的抖動訊號可能存在時間偏移，因而提前或延遲至相鄰時間格上出現。或者，當訊號品質較良好的情況下，抖動訊號維持的時間較長，在抖動訊號未和時間格之偵測週期同步的情形下，亦可能發生連續兩相鄰時間格內皆填入數值1的情況。因此，處理器111除了判斷可能被填入數值1的時間格，亦同時判斷相鄰的時間格，以因應上述抖動訊號偏移或延長的情況。

在一實施例中，處理器111可在可能被填入數值1的時間格及其相鄰時間格中，取出被填入數值1的時間格編號，並將其填入一抖動時間格序列PIN，如表二所示：表二

在表二中，抖動時間格序列PIN_01～PIN_18代表一序列的時間格中偵測到抖動訊號而被填入數值1的時間格編號，上述編號與第6圖之編號方式相同且包含了該圖的後續延伸。抖動時間格間隔GAP_01～GAP_18則分別記載了抖動時間格序列PIN_01～PIN_18中每兩相鄰時間格之間的間隔，例如，GAP_01記錄了PIN_01與起始位元結束的時間（時間格編號10）的間隔，GAP_02記錄了PIN_02與PIN_01的間隔，GAP_03記錄了PIN_03與PIN_02的間隔，並依此類推。

接著，處理器111可根據抖動時間格間隔GAP_01～GAP_18記載的數值來進行解碼。如上所述（參見表一），位元0和位元1分別對應至時間格間隔8和12，可據此進行解碼。首先，GAP_01等於8，代表第一位元為0。GAP_02等於1，表示第一位元跨越到相鄰時間格，接著判斷GAP_03等於7，加上第一位元跨越的部分可知，GAP_02+GAP_03=8，代表第二位元為0。GAP_04等於1，表示第二位元也跨越到相鄰時間格，接著判斷GAP_05等於11，加上第二位元跨越的部分可知，GAP_04+GAP_05=12，代表第三位元為1。依此類推，可取得一位元組之調制資料為「00110101」。接著，處理器111可判斷同位檢查碼，由於GAP_16等於1且GAP_17等於10，GAP_16+GAP_17=11，代表同位檢查碼為0。依據偶同位檢查的編碼可知，此位元組之資料正確，處理器111進而接收此調制資料以進行後續處理。完成調制資料的接收之後，處理器111可清除上述抖動時間格序列PIN_01～PIN_18以及抖動時間格間隔GAP_01～GAP_18所記載的內容，以用於後續資料碼的處理。

由上述可知，依照編碼的規範可定義位元0和位元1分別對應至時間格間隔8和12，而時間格間隔7和11為容許的誤差，可依上述補值方式處理而得到正確的編碼。在另一實施例中，亦可能發生時間格間隔為9或13的情況，亦可依據類似的方式調整為時間格間隔8或12，進而判斷資料碼。

因此，每一完整的資料串（包含一位元組資料、一起始位元及一同位檢查碼）傳送包含有11個抖動特徵，如第7圖所示。第7圖繪示攜帶完整資料串的線圈訊號C1波形，每一抖動特徵經過分析和標記之後，分別記錄至少11個不同位置的時間格（及其相鄰時間格），進而產生10組時間格間隔的數據，處理器111可據此判斷資料碼的數值並透過同位檢查碼來判斷資料碼是否正確。

值得注意的是，本發明之目的在於提供一種可用於感應式電源供應器之資料解碼方式，可對夾帶於線圈訊號上的調制資料進行解碼。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，前述編碼方式僅為一種範例實施例，本發明之解碼方法亦可用於不同資料碼架構，例如採用不同的時間長度來定義編碼，或者可在一個完整的資料串中傳送多位元組的資料碼，而不限於此。此外，本發明之解碼方法可用於透過時間進行編碼的各種資料傳輸系統，不限於前述感應式電源供應器之調制資料傳送。另外，本領域具通常知識者應了解，前述各種數值、位元值、編號等設定僅為本發明眾多實施方式當中的一種，其定義的數字皆可依據系統需求而進行調整。

綜上所述，本發明提供了一種可用於感應式電源供應器中的訊號處理電路之解碼方法，用來對供電模組所接收的調制資料進行解碼。供電模組所接收的調制資料／訊號會在供電線圈上產生抖動，以在比較器模組之偵測過程中產生觸發缺口。根據連續發生的觸發缺口數量，可產生缺口指示訊號，處理器並判斷缺口指示訊號是否分散在一段期間內，以確保缺口是由調制訊號的抖動所產生，進而透過旗標標記來輸入抖動訊號，以在抖動訊號佇列暫存器之相對應時間格中填入數值1。接著，處理器可取出填入數值1的時間格位置或編號，並透過其間距來判斷資料碼的位元值。透過本發明多層次的解碼方法，即使在電源雜訊的干擾之下，亦可有效取出正確的調制資料。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧供電模組

110‧‧‧訊號處理電路

111‧‧‧處理器

112、113‧‧‧比較器模組

120‧‧‧時脈產生器

121、122‧‧‧供電驅動單元

130‧‧‧分壓電路

131、132‧‧‧分壓電阻

141、142‧‧‧諧振電容

151、153‧‧‧電壓產生單元

152、154‧‧‧比較器

16‧‧‧供電線圈

161‧‧‧磁導體

C1‧‧‧線圈訊號

20‧‧‧解碼流程

200～216‧‧‧步驟

CP1、CP2‧‧‧比較結果

V_P‧‧‧波峰電壓準位

V_D‧‧‧判別電壓準位

TMR3‧‧‧旗標

P1～P4‧‧‧期間

第1圖為本發明實施例一供電模組之示意圖。第2圖為本發明實施例一解碼流程之示意圖。第3圖為本發明實施例判斷抖動特徵以取得觸發缺口之示意圖。第4A及4B圖為本發明實施例透過佇列暫存器來記錄抖動及觸發缺口之示意圖。第5圖為本發明實施例標記一旗標並對應將數值寫入抖動訊號佇列暫存器之示意圖。第6圖為本發明實施例根據時間格之間隔來判斷起始位元及資料碼之示意圖。第7圖為本發明實施例攜帶完整資料串的線圈訊號之波形圖。

Claims

一種解碼方法，用於一訊號處理電路，該訊號處理電路接收由一線圈訊號所攜帶之一調制資料，該解碼方法包含有：接收該線圈訊號，並判斷該線圈訊號之一抖動特徵；當該抖動特徵出現於該線圈訊號上複數個波峰之一波峰位置時，取得一觸發缺口；判斷該觸發缺口的長度，當該觸發缺口的長度位於一預設範圍時，輸出一缺口指示訊號；判斷一第一期間內是否出現複數個缺口指示訊號，並判斷該複數個缺口指示訊號是否分散在該第一期間內；根據判斷該第一期間內是否出現該複數個缺口指示訊號及判斷該複數個缺口指示訊號是否分散在該第一期間內之一判斷結果，將一旗標標記為一抖動訊號；在一第二期間內，判斷該旗標是否被標記為該抖動訊號，並據以在用於判斷該調制資料之複數個時間格中對應於該第二期間之一時間格內填入一數值；以及根據該複數個時間格內填入之複數個數值，取得該調制資料之一資料碼。
如請求項1所述之解碼方法，其中接收該線圈訊號，並判斷該線圈訊號之該抖動特徵，以及當該抖動特徵出現於該線圈訊號上該複數個波峰之該波峰位置時，取得該觸發缺口之步驟包含有：設定一波峰電壓準位，用來追蹤該複數個波峰之峰值電壓；將該波峰電壓準位降低一預定數值，以取得一判別電壓準位；比較該判別電壓準位與該線圈訊號；以及當偵測到該複數個波峰中一波峰之峰值電壓小於該判別電壓準位時，判斷出現一觸發缺口。
如請求項1所述之解碼方法，其中該第一期間被分割為一第一子期間和一第二子期間，且判斷該缺口指示訊號是否分散在該第一期間內之步驟包含有：判斷該第一子期間內是否出現該缺口指示訊號；判斷該第二子期間內是否出現該缺口指示訊號；以及當該第一子期間及該第二子期間內皆出現該缺口指示訊號時，判斷該缺口指示訊號分散在該第一期間內。
如請求項1所述之解碼方法，其中根據判斷該第一期間內是否出現該複數個缺口指示訊號及判斷該複數個缺口指示訊號是否分散在該第一期間內之該判斷結果，將該旗標標記為該抖動訊號之步驟包含有：當該第一期間內出現該缺口指示訊號且該缺口指示訊號分散在該第一期間內時，將該旗標標記為該抖動訊號。
如請求項1所述之解碼方法，其中在該第二期間內，判斷該旗標是否被標記為該抖動訊號，並據以在用於判斷該調制資料之該複數個時間格中對應於該第二期間之該時間格內填入該數值之步驟包含有：當該旗標被標記為該抖動訊號時，在對應於該第二期間之該時間格內填入一第一數值；以及當該旗標未被標記為該抖動訊號時，在對應於該第二期間之該時間格內填入一第二數值。
如請求項5所述之解碼方法，其中根據該複數個時間格內填入之該複數個數值，取得該調制資料之該資料碼之步驟包含有：在該複數個時間格中，取出填入該第一數值之一第一時間格以及下一個填入該第一數值之一第二時間格；計算該第一時間格及該第二時間格之一間隔，以判斷該間隔是否符合該資料碼之一位元長度；以及根據該間隔之大小，取得該資料碼。
如請求項6所述之解碼方法，另包含有：根據該間隔，判斷該調制資料之一起始位元及一同位檢查碼當中至少一者。
如請求項7所述之解碼方法，另包含有：在一第三期間內，取得該調制資料之該起始位元、一位元組之資料碼、及該同位檢查碼。
如請求項8所述之解碼方法，其中該第三期間等於50毫秒，該第二期間等於0.25毫秒。
如請求項1所述之解碼方法，另包含有：在該第二期間結束時，若該旗標被標記為該抖動訊號，清除該旗標之標記。
一種訊號處理電路，用來接收由一線圈訊號所攜帶之一調制資料，並對該調制資料進行解碼，該訊號處理電路包含有：至少一比較器模組，用來接收該線圈訊號，並判斷該線圈訊號之一抖動特徵；以及一處理器，耦接於該比較器模組，該處理器用來執行以下步驟：當該抖動特徵出現於該線圈訊號上複數個波峰之一波峰位置時，取得一觸發缺口；判斷該觸發缺口的長度，當該觸發缺口的長度位於一預設範圍時，輸出一缺口指示訊號；判斷一第一期間內是否出現複數個缺口指示訊號，並判斷該複數個缺口指示訊號是否分散在該第一期間內；根據判斷該第一期間內是否出現該複數個缺口指示訊號及判斷該複數個缺口指示訊號是否分散在該第一期間內之一判斷結果，將一旗標標記為一抖動訊號；在一第二期間內，判斷該旗標是否被標記為該抖動訊號，並據以在用於判斷該調制資料之複數個時間格中對應於該第二期間之一時間格內填入一數值；以及根據該複數個時間格內填入之複數個數值，取得該調制資料之一資料碼。
如請求項11所述之訊號處理電路，其中該比較器模組包含有一第一比較器模組及一第二比較器模組，其中，該第一比較器模組、該第二比較器模組及該處理器執行以下步驟，以接收該線圈訊號並判斷該線圈訊號之該抖動特徵，進而在該抖動特徵出現於該線圈訊號上該複數個波峰之該波峰位置時，取得該觸發缺口：該處理器設定一波峰電壓準位，使得該第一比較器模組用來追蹤該複數個波峰之峰值電壓；該處理器將該波峰電壓準位降低一預定數值，以取得一判別電壓準位；該第二比較器模組比較該判別電壓準位與該線圈訊號；以及當該第二比較器模組偵測到該複數個波峰中一波峰之峰值電壓小於該判別電壓準位時，該處理器判斷出現一觸發缺口。
如請求項11所述之訊號處理電路，其中該第一期間被分割為一第一子期間和一第二子期間，且該處理器執行以下步驟，以判斷該缺口指示訊號是否分散在該第一期間內：判斷該第一子期間內是否出現該缺口指示訊號；判斷該第二子期間內是否出現該缺口指示訊號；以及當該第一子期間及該第二子期間內皆出現該缺口指示訊號時，判斷該缺口指示訊號分散在該第一期間內。
如請求項11所述之訊號處理電路，其中該處理器執行以下步驟，以根據判斷該第一期間內是否出現該複數個缺口指示訊號及判斷該複數個缺口指示訊號是否分散在該第一期間內之該判斷結果，將該旗標標記為該抖動訊號：當該第一期間內出現該缺口指示訊號且該缺口指示訊號分散在該第一期間內時，將該旗標標記為該抖動訊號。
如請求項11所述之訊號處理電路，其中該處理器執行以下步驟，以在該第二期間內，判斷該旗標是否被標記為該抖動訊號，並據以在用於判斷該調制資料之該複數個時間格中對應於該第二期間之該時間格內填入該數值：當該旗標被標記為該抖動訊號時，在對應於該第二期間之該時間格內填入一第一數值；以及當該旗標未被標記為該抖動訊號時，在對應於該第二期間之該時間格內填入一第二數值。
如請求項15所述之訊號處理電路，其中該處理器執行以下步驟，以根據該複數個時間格內填入之該複數個數值，取得該調制資料之該資料碼：在該複數個時間格中，取出填入該第一數值之一第一時間格以及下一個填入該第一數值之一第二時間格；計算該第一時間格及該第二時間格之一間隔，以判斷該間隔是否符合該資料碼之一位元長度；以及根據該間隔之大小，取得該資料碼。
如請求項16所述之訊號處理電路，其中該處理器另執行以下步驟：根據該間隔，判斷該調制資料之一起始位元及一同位檢查碼當中至少一者。
如請求項17所述之訊號處理電路，其中該處理器另執行以下步驟：在一第三期間內，取得該調制資料之該起始位元、一位元組之資料碼、及該同位檢查碼。
如請求項18所述之訊號處理電路，其中該第三期間等於50毫秒，該第二期間等於0.25毫秒。
如請求項11所述之訊號處理電路，其中該處理器另執行以下步驟：在該第二期間結束時，若該旗標被標記為該抖動訊號，清除該旗標之標記。