TW201841199A - 電容耦合電漿處理裝置與電漿處理方法 - Google Patents

Abstract

本發明有關於一種電容耦合電漿處理裝置與對應的電漿處理方法，用於改善基片刻蝕的均勻性。其中，處理裝置包括：相對設置的上電極與下電極，上、下電極之間為處理區域P；射頻功率源；偏置功率源，施加於下電極；環形件，環繞下電極設置，環形件通過一阻抗調節裝置接地。

Description

電容耦合電漿處理裝置與電漿處理方法

本發明有關於用於加工半導體元件的電容耦合電漿（Capacitively Coupled Plasma）處理裝置，如電容耦合電漿刻蝕裝置，更有關於利用上述裝置加工半導體元件的方法。

在半導體元件的製造過程中，為了在作為待處理基片的半導體晶片上形成的規定層上形成規定圖案，大多採用以抗蝕劑作為遮罩、利用電漿進行刻蝕的電漿刻蝕處理。作為用於進行這樣的電漿刻蝕的電漿刻蝕裝置，使用各種裝置，其中，主流為電容耦合型電漿處理裝置。

在電容耦合型電漿刻蝕裝置中，在腔室內配置一對平行平板電極(上電極和下電極)，將處理氣體導入腔室內，並且向一個電極施加高頻，在電極間形成高頻電場，利用該高頻電場形成處理氣體的電漿，對半導體晶片的規定層進行電漿刻蝕。

具體地說，已知有向上電極施加電漿形成用的高頻以形成電漿、向下電極施加離子引入用的高頻，由此形成適當的電漿狀態的電漿刻蝕裝置，由此，能夠以高選擇比進行再現性高的刻蝕處理（例如，美國專利US6423242號）。

但是，習知的電容耦合電漿處理裝置仍有改善空間，特別是在處理均勻性方面。以電漿刻蝕裝置為例，習知刻蝕裝置中由於元件（如位於反應腔側壁的基片傳輸門、位於反應腔底部的排氣口等）幾何結構不對稱、元件（如靜電夾盤、聚焦環）溫度分佈不均勻性以及元件電學性能不均勻性等均會影響均可導致刻蝕不均勻，進而對產品性能和良率產生很大的影響，亟需得到解決。另外，不同刻蝕裝置的反應腔結構存在差異性，導致刻蝕製程不均勻程度也各不相同。因此，亟需一種可在線（即不脫產，在加工過程中實現調節）主動連續調節的裝置或手段，以最大程度減弱加工製程的不均勻性。

本發明的目的在於提供一種電容耦合電漿處理裝置與對應的電漿處理方法，可在線主動連續調節，以最大程度減弱加工製程的不均勻性。

為了達到上述目的，本發明通過以下技術手段實現：

根據本發明的一個方面，提供一種電容耦合電漿處理裝置，包括：反應腔，設置有頂壁、側壁與底壁；上電極，位於反應腔內，設置在頂壁；下電極，位於反應腔內，並與上電極相對設置；射頻功率源，施加於下電極；偏置功率源，施加於下電極；環形件，環繞下電極設置，並可上下移動，環形件電連接至上電極。

較佳的，環形件與上電極通過一阻抗調節裝置電連接。

較佳的，阻抗調節裝置包括一可變電感器或一可變電阻或一可變電容。

較佳的，阻抗調節裝置包括可變電感器、可變電阻與可變電容中的任意兩種，或同時包括可變電感器、可變電阻與可變電容。

較佳的，環形件的材質包括半導體或導體。

較佳的，環形件的材質包括矽或碳化矽或金屬。

較佳的，上電極接地。

較佳的，環形件包括豎直排列的多個環，相鄰的環之間留有空隙。

較佳的，上電極與下電極之間的區域為處理區域；移動至合適的位置時，環形件能夠從側面完全包圍或局部包圍處理區域。

根據本發明的另一個方面，提供一種電容耦合電漿處理裝置，包括：相對設置的上電極與下電極，上、下電極之間為處理區域；射頻功率源；偏置功率源，施加於下電極；環形件，環繞下電極設置，環形件通過一阻抗調節裝置接地。

較佳的，阻抗調節裝置包括一可變電感器或一可變電阻或一可變電容。

較佳的，阻抗調節裝置包括可變電感器、可變電阻與可變電容中的任意兩種，或同時包括可變電感器、可變電阻與可變電容。

較佳的，環形件的材質包括半導體或導體。

較佳的，環形件的材質包括矽或碳化矽或金屬。

根據本發明的另一個方面，提供一種電漿處理方法，包括：將待處理基片放入如前的電容耦合電漿處理裝置內，並調節阻抗調節裝置；通入處理氣體至電容耦合電漿處理裝置，對待處理基片進行加工。

本發明與習知技術相比具有以下優點：可在線主動連續調節，以最大程度減弱加工製程的不均勻性。

以下結合實施例及圖式，對本發明電容耦合電漿處理裝置及方法進行說明。需強調的是，這裡僅是示例型的闡述，不排除有其它利用本發明的實施方式。

發明人研究發現，使用完全接地的環形件（其設置在基片的外周，鄰近基片的邊緣區域）、尤其是可移動環形件可有效提升基片邊緣的處理速率（比如，刻蝕速率），利用此可顯著改善製程均勻性。進一步的，如果對環形件的接地程度進行調節（具體可通過電阻或電容或電感或它們之間的任意組合對環形件的接地程度進行調控），則可對基片邊緣處理速率進行連續調節和控制，進而實現對製程均勻性的在線調節。這種調節系統對不同反應腔和不同電漿處理製程具有普遍適用性。

依據本發明的電容耦合電漿處理裝置可包括由多個壁（如側壁、頂壁與底壁）圍合而成的反應腔，該反應腔通常可呈圓柱形，反應腔的側壁可垂直於頂壁與底壁。反應腔的內部設置有空間，用於容納基片。反應腔可被抽真空。除進氣口、排氣口以及基片進出通道外，反應腔的其它部分在處理過程中保持密閉、與外界隔離。進氣口與外部的氣源相連，用於在處理過程中持續向反應腔供應處理氣體。排氣口與外部的泵相連，用於將處理過程中產生的廢氣排出反應腔，也用於對反應腔內的氣壓進行控制。

所述處理裝置更包括平行設置的上、下電極以及與它們相連的高頻功率源（如，射頻功率源與偏置功率源），用於激發電漿並對電漿的能量進行控制。通常，在上電極與下電極之間的區域為處理區域，該處理區域將形成高頻能量以點燃和維持電漿。待處理的基片可設置於處理區域的下方，該基片可以是待刻蝕或加工的半導體基片或者待加工成平板顯示器的玻璃平板等。上電極通常可設置為氣體噴淋頭的一部分，可用於將氣體引導至反應腔（尤其是處理區域）內。下電極通常可設置於靜電夾盤內，該靜電夾盤可用於放置並固定/夾持待加工的基片。

一個或多個高頻功率源（包括射頻功率源與偏置功率源）可以被單獨地施加在下電極上或同時被施加在上電極與下電極上，用以將射頻功率輸送到下電極上或上電極與下電極上，從而在反應腔內部產生強的電場。大多數電場線被限制在上電極和下電極之間的處理區域內，此電場對少量存在於反應腔內部的電子進行加速，使之與由氣體噴淋頭輸入的反應氣體的氣體分子碰撞。這些碰撞導致反應氣體的離子化和電漿的激發，從而在處理腔體內產生電漿。反應氣體的中性氣體分子在經受這些強電場時失去了電子，留下帶正電的離子。帶正電的離子向著下電極方向加速，與被處理的基片中的中性物質結合，激發基片加工，即刻蝕、澱積等。

第1圖是本發明一個實施例的電容耦合電漿處理裝置（具體為電容耦合電漿刻蝕裝置）的結構示意圖，主要用來顯示高頻功率（或者說射頻功率）在反應腔內的傳遞路徑，因而，它並未顯示不太相關的結構（如頂壁、底壁、進氣口、排氣口、基片進出通道等）。

如第1圖，平行的上電極（第一電極）2與下電極（第二電極）4相對設置，上電極2、下電極4之間為處理區域P（激發產生的電漿主要會集中在該空間內）。上電極2通常可設置在反應腔的頂壁（未圖示）上，或者也可將上電極2看作頂壁的一部分。另外，上電極2本身也可看作是氣體噴淋頭的一部分，作為反應氣體進入反應腔的通道。下電極4通常設置在靜電夾盤（electrostatic chuck）上（可看作是靜電夾盤的一部分），而待處理的基片（圖中未顯示）可被固定在靜電夾盤的上表面。

下電極4的外側設置有環形件3。環形件3的材質可以是矽或碳化矽等半導體材料也可以是金屬等導體材料，用於改善基片邊緣區域與基片中央區域上方的電漿分佈的均勻性。作為較佳實施方式的環形件3可沿豎直方向（即，垂直上電極2或下電極4的方向）上下移動。所述環形件3可從側面局部地包圍所述處理區域P。

射頻功率源（通常為一高頻功率發生器）6可施加於下電極4，用來將上電極2、下電極4間的反應氣體激發為電漿。為提高饋入的效率，可在射頻功率源6與下電極4之間設置一阻抗匹配網絡（impedance matching network）（圖中未顯示）。射頻功率源6的頻率通常大於10M，比如可為60M或13.56M等。

電漿處理裝置更可設置偏置功率源（未圖示）。偏置功率源通常為一高頻功率發生器，其頻率比射頻功率源的頻率低，因而可稱為較低頻的高頻功率發生器。偏置功率源通常施加於所述下電極4，用來控制電漿能量的分佈。為提高其饋入的效率，可在偏置功率源與下電極4之間設置一阻抗匹配網絡（impedance matching network）（圖中未顯示）。偏置功率源的頻率通常小於5M，比如較佳擇為2M或500K等。

未被施加高頻功率源（如，射頻功率源與偏置功率源）的上電極2通常可接地。反應腔的側壁通常也接地。

在加工過程中，沿著基片（下電極4）-電漿-上電極2路徑存在交變電場分佈，交變電場的分佈反映了電漿在反應腔內的分佈。由於某些元件（如位於反應腔側壁的基片傳輸門、位於反應腔底部的排氣口等）幾何結構不對稱、某些元件（如靜電夾盤、聚焦環）溫度分佈不均勻性以及元件電學性能不均勻性等因素的影響，交變電場並不是均勻分佈的。通常，基片中央區域上方的電漿較強（分佈較密集），基片邊緣區域上方的電漿較弱（分佈較稀疏），這使得基片中央區域刻蝕速率較快、邊緣區域刻蝕速率較慢，出現刻蝕不均勻問題。

通過將環形件3接地，比如可將環形件3電性連接至已接地的上電極2，可明顯提高基片邊緣區域的刻蝕速率，改善基片中央區域與邊緣區域的刻蝕均勻性。環形件3的接地，相當於在環形件3處增加了一條電場通道（電流通道），即增強了基片邊緣區域的電漿濃度和強度，可以加快基片邊緣區域的刻蝕速率。為達到更佳的效果，環形件3在高度上可與基片（或下電極4）平齊或高於基片（或下電極4）。

更加的，可在環形件3的接地通道中串聯入一阻抗調節裝置8。通過阻抗調節（比如，調節電阻或調節電感或調節電容或同時調節它們中的任兩個或同時調節三者），可對基片邊緣區域刻蝕速率的增強程度根據實際需要而進行不同程度的調節。

通常，阻抗越小，基片邊緣區域刻蝕速率增強的程度越大；阻抗越大，基片邊緣區域刻蝕速率提高的程度越小。對應的，阻抗調節裝置8可以是或者可以包括一可變電阻或一可變電感器或一可變電容或它們中任兩個的組合或三者的組合。實際實驗的結果也驗證了該效果。

第2圖是環形件3的另一種實施方式。除環形件3外的其它結構均可與前面實施例相同，這裡不再詳述。第2圖中，環形件3包括豎直排列的多個環31、32、33、34，相鄰的環之間留有空隙。該空隙可容氣體通過，但基本不允許電漿通過，因而該環形件3可被視為電漿約束環，作用為將電漿約束、限制在上電極2、下電極4之間的處理區域。該環形件3更可包括連接桿38，以將各個環31、32、33、34串成一個整體。該連接桿38較佳為導電性材料（包括導體與半導體），以將各環31、32、33、34電性連接。

在圖中的位置，該環形件3能夠從側面完全包圍處理區域P；待其向上或向下移動後，則其可能只能夠局部包圍處理區域P。但這並不妨礙其產生改善的效果。

儘管本發明的內容已經通過上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域具通常知識者閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。

2‧‧‧上電極

3‧‧‧環形件

31、32、33、34‧‧‧環

38‧‧‧連接桿

4‧‧‧下電極

6‧‧‧射頻功率源

8‧‧‧阻抗調節裝置

P‧‧‧處理區域

第1圖是本發明一個實施例的電容耦合電漿處理裝置的結構示意圖。 第2圖是第1圖中環形件的變化實施例。

Claims (15)

1. 一種電容耦合電漿處理裝置，其包括： 反應腔，設置有頂壁、側壁與底壁； 上電極，位於該反應腔內，設置在該頂壁； 下電極，位於該反應腔內，並與該上電極相對設置； 射頻功率源，施加於該下電極； 偏置功率源，施加於該下電極；以及 環形件，環繞該下電極設置，並可上下移動，該環形件電連接至該上電極。
2. 如申請專利範圍第1項所述之電容耦合電漿處理裝置，其中該環形件與該上電極通過一阻抗調節裝置電連接。
3. 如申請專利範圍第2項所述之電容耦合電漿處理裝置，其中該阻抗調節裝置包括一可變電感器或一可變電阻或一可變電容。
4. 如申請專利範圍第2項所述之電容耦合電漿處理裝置，其中該阻抗調節裝置包括可變電感器、可變電阻與可變電容中的任意兩種，或同時包括可變電感器、可變電阻與可變電容。
5. 如申請專利範圍第1項所述之電容耦合電漿處理裝置，其中該環形件的材質包括半導體或導體。
6. 如申請專利範圍第5項所述之電容耦合電漿處理裝置，其中該環形件的材質包括矽或碳化矽或金屬。
7. 如申請專利範圍第1項所述之電容耦合電漿處理裝置，其中該上電極接地。
8. 如申請專利範圍第1項所述之電容耦合電漿處理裝置，其中該環形件包括豎直排列的多個環，相鄰的環之間留有空隙。
9. 如申請專利範圍第1項所述之電容耦合電漿處理裝置，其中該上電極與該下電極之間的區域為處理區域；移動至合適的位置時，該環形件能夠從側面完全包圍或局部包圍該處理區域。
10. 一種電容耦合電漿處理裝置，其包括： 相對設置的上電極與下電極，該上電極及該下電極之間為處理區域； 射頻功率源； 偏置功率源，施加於該下電極；以及 環形件，環繞該下電極設置，該環形件通過一阻抗調節裝置接地。
11. 如申請專利範圍第10項所述之電容耦合電漿處理裝置，其中該阻抗調節裝置包括一可變電感器或一可變電阻或一可變電容。
12. 如申請專利範圍第10項所述之電容耦合電漿處理裝置，其中該阻抗調節裝置包括可變電感器、可變電阻與可變電容中的任意兩種，或同時包括可變電感器、可變電阻與可變電容。
13. 如申請專利範圍第10項所述之電容耦合電漿處理裝置，其中該環形件的材質包括半導體或導體。
14. 如申請專利範圍第13項所述之電容耦合電漿處理裝置，其中該環形件的材質包括矽或碳化矽或金屬。
15. 一種電漿處理方法，其包括： 將待處理基片放入如申請專利範圍第2至4項與第10至14項中之任一項所述之電容耦合電漿處理裝置內，並調節該阻抗調節裝置，用以調節基片邊緣區域的刻蝕速率；以及 通入處理氣體至該電容耦合電漿處理裝置，對待處理基片進行加工。