TW201841161A - 用於自斷電狀態中之裝置泄放供應電壓之電路 - Google Patents

Abstract

本發明之實施例包含一種設備。該設備包含一電壓供應線、耦合至該電壓供應線之一感測電路及一泄放電路。該感測電路經組態以感測該電壓供應線之一電壓位準。該泄放電路經組態以當該電壓位準到達一裝置臨限電壓時泄放一電容器上可用之一剩餘電荷。該裝置臨限電壓起因於連接至該設備之一裝置。

Description

用於自斷電狀態中之裝置泄放供應電壓之電路

本發明係關於(例如)用於記憶體之電源管理電路，且更特定言之係關於用於自一電子裝置泄放供應電壓以在一斷電狀態中定義狀態以確保起動時之一預定有效狀態之電路。

當電源自一電子裝置(諸如一快閃記憶體模組)之其他形式之保持模組移除時，裝置中之一或多個點處之電壓可保持於一不期望的位準處，其可導致一不可預測的行為或狀態。例如，在一快閃記憶體模組之情況中，在不再自裝置之外部主動地供應電源之後，一電壓可保持於供應線(例如，VDD輸入線)上。當電源下降到接近或低於用於操作模組(例如，對於在3.3V邏輯閘極中使用之一些CMOS電晶體之約700至900mV)中之電晶體之閘極之臨限電壓(Vth)時可導致電壓隨著洩漏或主動電流下降至一不期望的電壓，其中不能良好地保證電晶體操作行為。此可能無法維持一電子裝置中之一定義狀態。由於裝置具有接近電晶體之Vth之非常低洩漏，且因此未定義狀態可在任何電子裝置上保留一非常長時間，故問題可變得更嚴重。在一週期性環境監測系統應用中，可能發生裝置在電源完全放電之前再次喚醒，且可發現本身在未定義狀態之一者中。 一種潛在解決方案係在電源斷開連接之後使用一晶片外控制器將供應線接地。然而，此需要一晶片外控制器每當電源斷開連接時正確地將供應線接地。當使用晶片時，此不僅需要一額外步驟，而且若晶片外控制器突然斷電，則此可能失效。

本發明之實施例包含用於自處於一斷電狀態中之一裝置泄放供應電壓之電路，該裝置當電源自供應線移除時自動地操作。 根據所揭示標的之一些實施例，提供用於自處於一斷電狀態中之一裝置泄放供應電壓之電路。 根據所揭示標的之一些實施例，提供一種電荷泄放電路，該電路包括：一電阻器，其具有耦合至一快閃記憶體模組之一電壓供應線之一第一側；一第一電晶體，其具有耦合至該電阻器之該第二側之一第一終端；一第二電晶體，其具有經由一耦合電容器耦合至該第一電晶體之一第二終端之一第一終端，耦合至接地之一第二終端及耦合至一控制電路之一輸出之一閘極，其中該第二電晶體具有實質上小於快閃記憶體模組中之電晶體之臨限電壓之一臨限電壓；且該控制電路具有耦合至該電壓供應線之一輸入，其中該控制電路經組態以：偵測該電壓供應線上之一電壓約小於或等於該快閃記憶體模組中之電晶體之該臨限電壓；回應於偵測到該電壓供應線上之該電壓約小於或等於該臨限電壓，輸出導致一通道在該第二電晶體中敞開之一電壓，從而允許電流在該電壓供應線與接地之間流動；偵測該電壓供應線上之一電壓約大於該快閃記憶體模組中之電晶體之該臨限電壓；且回應於偵測到該電壓供應線上之該電壓大於該臨限電壓，輸出導致該第二電晶體中之該通道閉合之一電壓，從而抑制電流在該電壓供應線與接地之間流動。 本發明之實施例可包含：一設備，其具有一電壓供應線；一感測電路，其經耦合至並經組態以感測該電壓供應線之一電壓位準；及一泄放電路，其經組態以當該電壓位準到達一裝置臨限電壓時泄放一電容器上可用之一剩餘電荷。該裝置臨限電壓可起因於連接至該設備之一裝置。組合上文實施例之任一者，該設備可進一步包含耦合至該感測電路及該泄放電路之一控制電路。組合上文實施例之任一者，控制電路可經組態以偵測該電壓供應線之一值小於或等於該裝置臨限電壓，且作為回應，輸出一控制信號，該控制信號，其經組態以允許電流在該電壓供應線與接地之間流動。該控制信號可為一第二電阻器。組合上文實施例之任一者，控制電路可經組態以偵測該電壓供應線上之一電壓大於該裝置中之電晶體之該裝置臨限電壓，且作為回應，輸出一控制信號，該控制信號，其經組態以抑制電流在該電壓供應線與接地之間流動。組合上文實施例之任一者，該感測電路及該控制電路可經實施於一相同電路內。組合上文實施例之任一者，該控制電路包含一史密特(Schmitt)觸發器。組合上文實施例之任一者，泄放電路可包含：一電阻器，其包含耦合至該電壓供應線之一第一側；一第一電晶體，其具有耦合至該電阻器之一第二側之一第一終端；及一第二電晶體，其具有耦合至該第一電晶體之一第二終端之一第一終端，及耦合至接地之一第二終端。組合上文實施例之任一者，該第二電晶體可包含小於該裝置臨限電壓之一電晶體臨限電壓。組合上文實施例之任一者，該第二電晶體可包含通訊地耦合至該控制電路之一輸出之一閘極。組合上文實施例之任一者，該第二電晶體之該閘極可通過一耦合電容器經通訊地耦合至該感測電路之該輸出。組合上文實施例之任一者，該第一電晶體可為具有一非常低臨限電壓之一中電壓原生電晶體。組合上文實施例之任一者，該第二電晶體可為一低電壓電晶體。 組合上文實施例之任一者，本發明之實施例可包含用於實施裝置之一快閃記憶體。該快閃記憶體可包含用於一接通/關斷狀態之一裝置臨限電壓。該設備可包含一解耦合電容器。該電壓供應線可經連接至該快閃記憶體及該解耦合電容器。該泄放電路可經組態以泄放該解耦合電容器上可用之一剩餘電荷。組合上文實施例之任一者，該感測電路可經組態以基於該電壓供應線之該電壓位準來判定該快閃記憶體之一狀態。組合上文實施例之任一者，該泄放電路可經組態以當該快閃記憶體處於一關斷狀態中時泄放該解耦合電容器上可用之該剩餘電荷。組合上文實施例之任一者，該泄放電路可經組態以當該快閃記憶體處於一接通狀態中時保留該解耦合電容器上可用之該剩餘電荷。組合上文實施例之任一者，該泄放電路可經組態以取決於通過該電壓供應線偵測之該快閃記憶體之該接通/關斷狀態來保留該快閃記憶體之一讀取/寫入狀態。 本發明之實施例可包含由上文描述之實施例之任何設備執行之方法。

優先權 本申請案主張2017年1月18日申請之美國臨時專利案第62/447,799號之優先權，該案之內容係以引用方式併入本文中。 可基於一或多個有限狀態機器之當前狀態來控制一快閃記憶體模組之一可操作狀態(例如，讀取、寫入、擦除等)。當首先向模組施加電源時，可施加一電力開啟重設信號，其可導致(若干)有限狀態機器進入一預定狀態。圖1展示根據本發明之實施例之具有可用於通過延遲元件或一緩衝器106之設定值以操作一有限狀態機器104之一電力開啟重設(「POR」)電路102之電路100。通過一長繞線之任何適合數目及類型之緩衝器106以及其等配置可用於在有限狀態機器104內產生一期望功能性或映射。當在通電時首先施加電源時，POR電路102可輸出導致有限狀態機器104進入一重設狀態之一信號。連續狀態可儲存重設或設定信號。然而，若供應線上之電壓保持接近Vth，則電力開啟重設操作可能失效，且有限狀態機器104之狀態可保持於除重設(例如，寫入、擦除等)之外之一狀態中。 一相同晶粒上之任何兩個電晶體之間可存在一固有失配。此等失配導致一電晶體之臨限電壓中之失配。電晶體愈小，失配可能愈大。數位緩衝器可使用可用的最小通道長度電晶體來構建。因此，此等可通常遭受與臨限電壓相關之大失配。當一電源供應接近於一電晶體之一典型臨限電壓時，接著，自POR輸出之一邏輯「L」可被解釋為邏輯「1」，由於基於失配，沿著路徑之一些緩衝器可為接通的，且一些可為完全關斷的。因此，在此實施例中定義為「L」之一重設狀態可被解釋為主動，因為「L」被讀為「H」。在一狀態機器中之任何轉變器或反相器可發生相同情況，其中一組合邏輯可將一些「L」解釋為「H」或將一些「H」解釋為「L」。 圖2展示另一解決方案之一供應線上之電壓之一時序圖200之一實例。在實例200中，一快閃記憶體模組在時間t1具有自供應線移除之電源。如圖2中所示，供應線上之電壓隨著供電時之電壓(例如，VDD)減小。然而，當洩漏開始減少時，供應線上之電壓不是繼續下降，而是安定在約Vth(展示為Vt)處之一穩定狀態中。 圖3展示用於在時間t2向供應線施加電源之一快閃記憶體模組(例如，在時間t1移除電源之後)之又另一解決方案之一供應線上之電壓之一時序圖之一實例300。如圖3中所示，供應線上之電壓在供電時已經處於Vth，且在時間t2開始增加。裝置在大於Vt之一電壓處開始消耗電流時，可發生此情況。因此，電源供應之電流係在電源開始過驅動負載電流且電壓開始構建之前由裝置消耗之總電流。 圖4展示根據本發明之實施例之當電源自供應線移除時自動操作之用於自處於一斷電狀態中之一裝置泄放供應電壓之一電路400之一實例。 電路400可包含，或可被激活或經連接至一解耦合電容器402。經由一供應線404解耦合電容器。在一項實施例中，可藉由電路400連接至之一印刷電路板(PCB)之設計來提供解耦合電容器402，使得PCB作為一解耦合電容器。在另一實施例中，一電容器可經連接於供應線404與接地之間，以提供解耦合電容。 在一項實施例中，電路400可包含一電阻器406。電阻器406可經連接於供應線404與一第一電晶體408之間。可選擇電阻器406之值，使得流過電阻器406之電流基於在供應線404與接地之間提供一連接之電晶體408或一第二電晶體410之規範而限制。例如，電阻器408可具有一電阻值，使得流過電阻器406之電流受限於5毫安(mA)與50mA之間之一值。作為另一實例，電阻器406可具有產生適合於電晶體408及電晶體410之一電流之任何適合電阻值。 在一項實施例中，電晶體408之一第一終端(例如，源極終端)可經電連接至電阻器406。電晶體408之一第二終端(例如，汲極終端)可經電連接至電晶體410之一第一終端。另外地，電晶體408之一第三終端(例如，閘極終端)可經電連接至一控制電路416，以接收用於操作電晶體408之一控制信號。可使用任何適合技術或技術之組合實施電晶體408。例如，電晶體408可經實施為一中電壓原生電晶體(例如，具有一非常低臨限電壓)。 一空乏或原生模式裝置可為(預設)接通的。因此，使用裝置可需要額外操作來關閉。相反地，一增強模式裝置可為(預設)關斷的。因此，裝置之使用者可需要額外操作來開啟。半導體裝置中之調節器電晶體可經實施於近似600mV之一Vth之增強模式中。因此，可使用一永遠開啟電晶體408來泄放電荷。電路400可經組態以防止電荷在正規操作期間繼續泄放。因此，電路400可包含具有(例如)一250mV臨限值之一低電壓(諸如1.2V)核心電晶體410。電晶體410之汲極可不能承受超過1.2V之電壓。然而，電源供應可高達3.63V。因此，在一項實施例中，電晶體408經實施為一原始電晶體，以用作用於電晶體410之一保護裝置。在另一實施例中，電晶體408可經實施為一零臨限值電壓裝置，其需要電晶體410之一正臨限值電壓實施，使得一泄放路徑可在不需要時中斷。 在一項實施例中，電晶體410(例如，源極終端)之一第一終端可經電連接至電晶體408之第二終端，且電晶體410(例如，汲極終端)之一第二終端可經電連接至接地。另外地，電晶體410之一第三終端(例如，閘極終端)可經電連接至控制電路416，以接收用於操作電晶體410之一控制信號。可使用任何適合技術或技術之組合實施電晶體。例如，電晶體410可經實施為一低電壓電晶體(例如，具有顯著低於Vth之一臨限電壓)。 在一項實施例中，一耦合電容器412可經連接於控制電路416與電晶體410之間。在另一實施例中，一箝位電路414可經連接於將電晶體410之閘極連接至控制電路416之信號線與接地之間。箝位電路414可經連接於耦合電容器412與接地之間。可藉由類比或數位電路之任何適合組合來實施箝位電路414。可使用一二次ESD箝位來保護一低電壓電晶體410之閘極電壓。在此一情況中，二次ESD箝位可限制於核心電晶體閘極擊穿電壓之下方。箝位電路414可經組態以將一波形之上極限或下極限箝位或限制至一固定的DC電壓位準。箝位電路414可被構造成一正極性或負極性。箝位電路414可經偏壓或無偏壓。當無偏壓時，箝位電路414可將一電壓下限或上限固定至(例如)0伏特。箝位電路414可經組態以將一波形之一峰值箝位於與圍繞其平均DC位準擺動之一電容性耦合信號相比之一特定DC位準。此信號可為經路由至電晶體410之閘極之信號。一正箝位電路(負峰值箝位器)可自一輸入信號輸出一純正波形；其會使輸入信號偏移，使得所有波形大於0V。一負箝位可自一輸入信號輸出一純負波形。二極體與接地之間之一偏壓可使輸出電壓偏移一定量。 控制電路416可經組態以提供一控制信號以當供應線404上之電壓下降到接近Vth(諸如接近Vth之近似200mV)時操作電晶體410。控制電路416可經組態以接收來自供應線404之電壓作為一輸入。此外，控制電路416可經組態以使用供應線404上之電壓作為一電源。當供應線404上之電壓顯著高於Vth(例如，在電源被施加至供應線404)時，控制電路416可經組態以輸出低於電晶體410之電壓臨限值之一信號，導致電晶體410作為一敞開開關。高於Vth之此一顯著量可為(例如)Vth之兩倍。然而，當供應線404上之電壓下降到接近Vth時，控制電路416可經組態以輸出具有至少為電晶體410之臨限電壓之一電壓之一控制信號。此可導致電晶體410用作一閉合開關。因此，電流可流過供應線404與接地之間之電阻器406、電晶體408及之電晶體410。此可減少供應線404上之電壓以顯著低於Vth。此可低為(例如)低於NMOS電晶體之Vth之近似200mV。 可使用任何適合技術或技術之組合來實施控制電路416，以實施本發明之功能性。可藉由類比電路、數位電路、由一處理器執行之指令或其等任何適合組合來實施控制電路416。例如，可使用一專用史密特觸發器來實施控制電路416，該史密特觸發器之輸入連接至電源，該電源經組態以當供應線404上之電壓顯著高於Vth時輸出一低值(例如，低於電晶體410之臨限電壓)，且當供應線404上之電壓下降到接近Vth時輸出一高值(例如高於電晶體410之臨限電壓)。可使用連接至電源之連接至具有NMOS閘極之NMOS電晶體之汲極之一固定小電流源。當電源接近零時，因此，電流源將輸出拉至正軌。當電源高於Vth時，NMOS可克服電流源之電流並將輸出拉至接地。因為控制電路416可經組態以當電源不再供應至供應線404時操作，所以用於控制電路416內之主動組件之任何供應電壓或參考電壓低於供應線404上供應之正常操作電壓。 在一項實施例中，電路400可經整合於一快閃記憶體模組中，使得電路400係快閃記憶體模組之一整體部分。在另一實施例中，電路400可經耦合至饋電給一快閃記憶體模組之一供應線(例如，電路400可經安裝於其上亦安裝有快閃記憶體模組之一印刷電路板上)。可結合一特定電子裝置使用電路400之任何適合數目之例項。例如，電路400之一例項可經連接至一快閃記憶體模組中之各供應線。 儘管電晶體408及410經展示於圖4中，但電路400可經組態有任何適合電晶體或電晶體之組合，該等電晶體或電晶體之組合可使用小於快閃記憶體模組中使用之電晶體之臨限電壓之一電壓來控制，且當正常供應電壓(例如，3.3伏特)存在於供應線上時不會失效。 圖5展示根據本發明之實施例之一時序圖500之一實例。圖500可繪示(例如)電路400之操作。圖500可展示根據所揭示標的之一些實施例之一電壓供應線上之電壓及用於自處於一斷電狀態中之一裝置泄放不期望的電壓之一電路(諸如電路400)之狀態。當電壓在時間週期T1期間約處於或低於裝置中之電晶體之臨限電壓時，電路處於一接通狀態中，在該接通狀態中完成(例如，通過電晶體410之控制)供應線(例如，供應線404)與接地之間之一路徑。在接通狀態中，可經由流過一泄放電路(例如，電阻器406、電晶體408及電晶體410)之一電流而減小供應線上之電壓。然而，當供應線上之電壓在時間週期T2期間高於裝置中之電晶體之臨限電壓時，電路處於一關斷狀態且線上之電壓可通過泄放電路維持相對小損失(例如，數百奈安之數量級)。最終，在時間週期T3期間，電路再次處於接通狀態，該接通狀態中自供應線主動泄放電壓。如圖5中所示，通過電荷泄放電路之峰值電流約為5mA，但此僅為一實例，且電路可(例如，藉由選擇電阻器406之值)經實施以具有任何適合峰值電流。 圖6係展示根據所揭示標的之實施例之上文結合圖5描述之時間週期期間通過泄放電路之經量測電流之一圖600。如圖6中所示，當泄放電路處於一接通狀態(即，時間週期T1及T3)時之時間期間之電流峰值在隨著供應線上之電壓減少降低至零及/或隨著供應線上之電壓在至時間週期T2轉變時上升超過Vth之前減少。亦如圖6中所示，在泄放電路係關斷時之時間週期T2期間之電流消耗接近於零，其展示洩漏可忽略不計。 圖7係根據本發明之實施例之一圖700。圖700繪示上文結合圖5描述之時間週期期間用作泄放電路中之一或多個電晶體之閘極之一輸入之控制線上之經量測電壓。如圖7中所示，控制電壓在當供應線上之電壓低於Vth導致泄放電路處於一接通狀態(即，時間週期T1及T3)中時之時間期間上升。亦如圖7中所示，在泄放電路係關斷之時間週期T2期間泄放電路之控制線上之電壓處於或接近零。 已經就一或多個實施例描述了本發明，且應當明白，除了明確陳述的之外，許多等效物、替代、變動及修改係可能的且在本發明之範疇內。雖然本發明易於以多種修改及替代形式呈現，其等特定例示性實施例已在該等圖式中展示且在本文中詳細描述。然而，應瞭解，本文中之特定例示性實施例之描述不意欲將本發明限於本文中揭示之特定形式。

100‧‧‧電路

102‧‧‧電力開啟重設(「POR」)電路

104‧‧‧有限狀態機器

106‧‧‧緩衝器

200‧‧‧時序圖/實例

300‧‧‧實例

400‧‧‧電路

402‧‧‧解耦合電容器

404‧‧‧供應線

406‧‧‧電阻器

408‧‧‧第一電晶體

410‧‧‧第二電晶體/核心電晶體

412‧‧‧耦合電容器

414‧‧‧箝位電路

416‧‧‧控制電路

500‧‧‧時序圖

600‧‧‧圖

700‧‧‧圖

T1‧‧‧時間週期

T2‧‧‧時間週期

T3‧‧‧時間週期

t1‧‧‧時間

t2‧‧‧時間

Vt‧‧‧臨限電壓

V1‧‧‧臨限電壓

Vth‧‧‧臨限電壓

Vth1‧‧‧臨限電壓

Vth2‧‧‧臨限電壓

Vth3‧‧‧臨限電壓

圖1展示根據本發明之實施例之可用於將一有限狀態機器設定成一重設狀態之一電力開啟重設電路之一實例。 圖2展示其中電源自供應線移除之一電子裝置之一供應線上之電壓之一時序圖之一實例。 圖3展示根據本發明之實施例之其中電源經恢復至供應線之一電子裝置模組之一供應線上之電壓之一時序圖之一實例。 圖4展示根據本發明之實施例之當電源自供應線移除時自動操作之用於自處於一斷電狀態中之一裝置泄放供應電壓之一電路之一實例。 圖5展示根據本發明之實施例之展示一電壓供應線上之電壓及用於自處於一斷電狀態中之一裝置之一供應線泄放電壓之一電路之狀態之一時序圖之一實例。 圖6展示根據本發明之實施例之上文結合圖5描述之時間週期期間通過泄放電路之經量測電流之實例。 圖7展示根據本發明之實施例之上文結合圖5描述之時間週期期間用作泄放電路中之一或多個電晶體之閘極之一輸入之控制線上之經量測電壓之實例。

Claims (19)

1. 一種設備，其包括： 一電壓供應線； 一感測電路，其耦合至該電壓供應線，該感測電路經組態以感測該電壓供應線之一電壓位準； 一泄放電路，其經組態以當該電壓位準到達一裝置臨限電壓時泄放一電容器上可用之一剩餘電荷，該裝置臨限電壓起因於連接至該設備之一裝置。
2. 如請求項1之設備，進一步包括經耦合至該感測電路及該泄放電路之一控制電路，該控制電路經組態以： 偵測該電壓供應線之一值小於或等於該裝置臨限電壓；及 回應於偵測到該電壓供應線之該值小於或等於該裝置臨限電壓，輸出一控制信號，其經組態以允許電流在該電壓供應線與接地之間流動。
3. 如請求項2之設備，進一步包括經耦合至該感測電路及該泄放電路之一控制電路，該控制電路經組態以： 偵測該電壓供應線上之一電壓大於該裝置中之電晶體之該裝置臨限電壓；及 回應於偵測到該電壓供應線上之該電壓大於該裝置中之電晶體之該裝置臨限電壓，輸出一控制信號，其經組態以抑制電流在該電壓供應線與接地之間流動。
4. 如請求項2之設備，其中該感測電路及該控制電路經實施於一相同電路內。
5. 如請求項2之設備，其中該控制電路包括一史密特觸發器。
6. 如請求項1之設備，其中該泄放電路包含： 一電阻器，其包含耦合至該電壓供應線之一第一側； 一第一電晶體，其具有耦合至該電阻器之一第二側之一第一終端；及 一第二電晶體，其具有耦合至該第一電晶體之一第二終端之一第一終端，耦合至接地之一第二終端。
7. 如請求項6之設備，其中該第二電晶體包含小於該裝置臨限電壓之一電晶體臨限電壓。
8. 如請求項6之設備，其中該第二電晶體包含通訊地耦合至該控制電路之一輸出之一閘極。
9. 如請求項6之設備，其中該第二電晶體之該閘極通過一耦合電容器經通訊地耦合至該感測電路之該輸出。
10. 如請求項6之設備，其中該第一電晶體係具有一非常低臨限電壓之一中電壓原生電晶體。
11. 如請求項6之設備，其中該第二電晶體係一低電壓電晶體。
12. 一種設備，其包括： 一快閃記憶體，其包含用於一接通/關斷狀態之一裝置臨限電壓； 一解耦合電容器； 一電壓供應線，其經連接至該快閃記憶體及該解耦合電容器； 一感測電路，其耦合至該電壓供應線，該感測電路經組態以感測該電壓供應線之一電壓位準；及 一泄放電路，其經組態以泄放該解耦合電容器上可用之一剩餘電荷； 其中： 該感測電路經組態以基於該電壓供應線之該電壓位準來判定該快閃記憶體之一狀態； 該泄放電路經組態以當該快閃記憶體處於一關斷狀態中時泄放該解耦合電容器上可用之該剩餘電荷；及 該泄放電路經組態以當該快閃記憶體處於一接通狀態中時保留該解耦合電容器上可用之該剩餘電荷。
13. 如請求項12之設備，其中該泄放電路經組態以取決於通過該電壓供應線偵測之該快閃記憶體之該接通/關斷狀態來保留該快閃記憶體之一讀取/寫入狀態。
14. 如請求項12之設備，進一步包括經耦合至該感測電路及該泄放電路之一控制電路，該控制電路經組態以： 偵測該電壓供應線之一值小於或等於該裝置臨限電壓；及 回應於偵測到該電壓供應線之該值小於或等於該裝置臨限電壓，輸出一控制信號，其經組態以允許電流在該電壓供應線與接地之間流動。
15. 如請求項12之設備，進一步包括經耦合至該感測電路及該泄放電路之一控制電路，該控制電路經組態以： 偵測該電壓供應線上之一電壓大於該裝置中之電晶體之該裝置臨限電壓；及 回應於偵測到該電壓供應線上之該電壓大於該裝置中之電晶體之該裝置臨限電壓，輸出一控制信號，其經組態以抑制電流在該電壓供應線與接地之間流動。
16. 一種方法，其包括： 感測一設備上之一電壓供應線之一電壓位準；及 當該電壓位準到達一裝置臨限電壓時泄放一電容器上可用之一剩餘電荷，該裝置臨限電壓起因於連接至該設備之一裝置。
17. 如請求項16之方法，進一步包括： 偵測該電壓供應線之一值小於或等於該裝置臨限電壓；及 回應於偵測到該電壓供應線之該值小於或等於該裝置臨限電壓，輸出一控制信號，其經組態以允許電流在該電壓供應線與接地之間流動。
18. 如請求項16之方法，進一步包括： 偵測該電壓供應線上之一電壓大於該裝置中之電晶體之該裝置臨限電壓；及 回應於偵測到該電壓供應線上之該電壓大於該裝置中之電晶體之該裝置臨限電壓，輸出一控制信號，其經組態以抑制電流在該電壓供應線與接地之間流動。
19. 如請求項16之方法，其中該裝置係一快閃記憶體，且進一步包括取決於通過該電壓供應線偵測之該快閃記憶體之一接通/關斷狀態來保留該快閃記憶體之一讀取/寫入狀態。