TW201306479A - 電源控制電路及其電源關閉的控制方法 - Google Patents
電源控制電路及其電源關閉的控制方法 Download PDFInfo
- Publication number
- TW201306479A TW201306479A TW100126473A TW100126473A TW201306479A TW 201306479 A TW201306479 A TW 201306479A TW 100126473 A TW100126473 A TW 100126473A TW 100126473 A TW100126473 A TW 100126473A TW 201306479 A TW201306479 A TW 201306479A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- core
- power
- output
- regulator
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
一種電源控制電路，包括：第一電壓穩壓器，接收供應電壓，此第一電壓穩壓器具有第一致能腳位與第一輸出端，於第一致能腳位接收第一準位時，於第一輸出端產生第一電壓；第二電壓穩壓器，接收供應電壓，第二電壓穩壓器具有第二致能腳位與第二輸出端，於第二致能腳位接收第一準位時，於第二輸出端產生第二電壓，其中第二電壓大於第一電壓；分壓電路，接收第二電壓並產生分壓電壓；以及第一開關單元，具有控制端，當控制端、第一致能端與第二致能端接收第二準位時，開關單元控制分壓電壓連接至第一輸出端。
Description
本發明係為一種電源控制電路，特別是一種電源控制電路及其電源關閉的控制方法可在電源關閉時有效地防止過高的電壓應力(voltage stress)施加於電子元件。
由於半導體製程的進步，積體電路(IC)中的電子元件(電晶體)越來越小，密度越來越高。而為了達成省電以及高速運算的目的，電路板上IC內部係以核心電壓(core voltage)進行運算，而在IC之間係以輸出入電壓(IO voltage)來傳遞信號，而輸出入電壓通常都高於核心電壓。舉例來說，核心電壓為3.3V，而輸出入電壓為5V；或者，核心電壓為1.8V，而輸出入電壓為3.3V。因此，電路板上需要提供多個不同的電壓。
請參照第1圖，其所繪示為二個IC之間的動作示意圖。IC1 110中包括一核心電路112與一IO電路114，核心電路112與IO電路114之間的溝通信號Ocore1係操作在核心電壓(Vcore)與接地電壓(GND)之間。同理，IC2 120中包括一核心電路122與一IO電路124，核心電路122與IO電路124之間的溝通信號Ocore2係操作在核心電壓(Vcore)與接地電壓(GND)之間。再者，IC1 110與IC2 120之間的輸出入信號S係操作在輸出入電壓(VIO)與接地電壓(GND)之間。
由於核心電壓(Vcore)比較低，因此核心電路112、122中的電子元件(電晶體)承受電壓應力(voltage stress)的能力會較低。一般來說，核心電路112、122中的電子元件(電晶體)所能承受的電壓應力約略高於核心電壓(Vcore)。
由以上的說明可知，如果在電源開啟(power-on)時，先提供輸出入電壓(VIO)至IC1 110、120，則輸出入電壓(VIO)很有可能傳遞至核心電路112、122，使得核心電路112、122中的電子元件(電晶體)承受到過高的電壓應力而導致損毀。
因此，電路板上的電源控制電路在電源開啟時必須適當地控制，以避免核心電路112、122中的電子元件(電晶體)承受到過高的電壓應力。基本上，在電源開啟時，電源控制電路需要依序由小到大來供應不同電壓。
請參照第2圖，其所繪示為習知電路板上的電源控制電路。電源控制電路200包括一Vcore穩壓器(voltage regulator)204與一VIO穩壓器202。其中，Vcore穩壓器204連接至外部電源供應器(未繪示)所產生的一供應電壓(Vcc)，並且具有一致能腳位(EN)，Vcore穩壓器204係根據致能腳位上的信號來將供應電壓(Vcc)轉換為核心電壓(Vcore)。而當Vcore穩壓器204產生穩定的核心電壓(Vcore)時，會產生核心電壓正常信號(Vcore power good signal，Vcore_PG)。同理，VIO穩壓器202連接至外部電源供應器(未繪示)所產生的供應電壓(Vcc)，並且具有一致能腳位(EN)，VIO穩壓器202係根據致能腳位上的信號來將供應電壓(Vcc)轉換為輸出入電壓(VIO)。當VIO穩壓器202產生穩定的輸出入電壓(VIO)時，會產生輸出入電壓正常信號(VIO_PG)。
為了提供穩定的核心電壓(Vcore)以及輸出入電壓(VIO)，核心電壓(Vcore)以及輸出入電壓(VIO)的輸出端與接地電壓(GND)之間會個別連接一穩壓電容器(Ccore以及CIO)。
由第2圖可知，為了讓電源控制電路依序由小到大來供應不同電壓，外部電源供應器(未繪示)產生的外部電壓正常信號(Vcc_PG)會傳遞至Vcore穩壓器204的致能腳位(EN)；而Vcore穩壓器204輸出的核心電壓正常信號(Vcore_PG)會傳遞至VIO穩壓器202的致能腳位(EN)。如此即可達成依序由小到大來供應不同電壓至IC的目的。
在電源關閉(power off)時，Vcore穩壓器204與VIO穩壓器202停止動作，而Vcore穩壓器204與VIO穩壓器202的核心電壓(Vcore)輸出端與輸出入電壓(VIO)輸出端上的電壓會逐漸降至接地電壓(GND)。然而，由於電源控制電路200中穩壓電容器(Ccore以及CIO)以及負載(load)大小不同。在電源關閉時，可能發生核心電壓(Vcore)已經降至接地電壓(GND)，而輸出入電壓(VIO)還維持在很高的狀況。也就是說，在核心電壓(Vcore)與輸出入電壓(VIO)逐漸降至接地電壓(GND)的暫態過程(transient period)，可能造成核心電路中的電子元件(電晶體)承受到過高的電壓應力而導致損毀。
有鑑於此，本發明提供一種防電壓應力的電源關閉控制電路及其電源關閉的控制方法，其可於電源關閉的過程防止核心電壓(Vcore)與輸出入電壓(VIO)之間的電壓差異過大，以防止電子元件承受過大的電壓應力。
本發明揭露一種電源控制電路，包括：第一電壓穩壓器，接收供應電壓，此第一電壓穩壓器具有第一致能腳位與第一輸出端，於第一致能腳位接收第一準位時，於第一輸出端產生第一電壓；第二電壓穩壓器，接收供應電壓，第二電壓穩壓器具有第二致能腳位與第二輸出端，於第二致能腳位接收第一準位時，於第二輸出端產生第二電壓，其中第二電壓大於第一電壓；分壓電路，接收第二電壓並產生分壓電壓；以及第一開關單元，具有控制端，當控制端、第一致能端與第二致能端接收第二準位時，開關單元控制分壓電壓連接至第一輸出端。
本發明亦揭露一種電源控制電路的電源關閉控制方法，該電源控制電路包括一第一電壓穩壓器與一第二電壓穩壓器，且於正常操作時各別的輸出端係產生一第一電壓與一第二電壓，該方法包括下列步驟：於電源關閉時，控制該第一電壓穩壓器與該第二電壓穩壓器停止動作，並停止產生該第一電壓與該第二電壓；利用一分壓電路接收該第二電壓並產生一分壓電壓，其中該第二電壓大於該第一電壓；以及，將該分壓電壓連接至該第一電壓穩壓器的該輸出端。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參照第3圖，其所繪示為本發明電路板上的電源控制電路之第一實施例。第一實施例的電源控制電路包括一Vcore穩壓器304、一VIO穩壓器302、一第一開關單元330、一第二開關單元340、一分壓電路(voltage divider)350、一下拉電阻(pull-down resistor)Rdn。
其中，Vcore穩壓器304連接至外部電源供應器(未繪示)所產生的一供應電壓(Vcc)，並且具有一致能腳位(EN)，Vcore穩壓器304係根據致能腳位上的信號來將供應電壓(Vcc)轉換為核心電壓(Vcore)。而當Vcore穩壓器304產生穩定的核心電壓(Vcore)時，會產生核心電壓正常信號(Vcore power good signal，Vcore_PG)。
同理，VIO穩壓器302連接至外部電源供應器(未繪示)所產生的供應電壓(Vcc)，並且具有一致能腳位(EN)，VIO穩壓器302係根據致能腳位上的信號來將供應電壓(Vcc)轉換為輸出入電壓(VIO)。當VIO穩壓器302產生穩定的輸出入電壓(VIO)時，會產生輸出入電壓正常信號(VIO_PG)。
再者，核心電壓(Vcore)以及輸出入電壓(VIO)的輸出端與接地電壓(GND)之間會個別連接一穩壓電容器(Ccore以及CIO)，以提供穩定的核心電壓(Vcore)以及輸出入電壓(VIO)。
根據本發明的第一實施例，第二開關單元340的第一端接收核心電壓正常信號(Vcore_PG)，第二端連接至VIO穩壓器302的致能腳位(EN)；下拉電阻Rdn連接於VIO穩壓器302的致能腳位(EN)與接地電壓(GND)之間；分壓電路350接收輸出入電壓(VIO)，並產生一分壓電壓(divided voltage)Vd；第一開關單元330的第一端接收分壓電壓Vd，第二端連接至核心電壓Vcore輸出端；Vcore穩壓器304的致能腳位(EN)以及第二開關單元340的控制端接收外部電壓正常信號(Vcc_PG)；第一開關單元330的控制端接收反相的(inverted)外部電壓正常信號(Vcc_PG)。
於電源開啟時，於外部電源供應器(未繪示)產生穩定的供應電壓(Vcc)後，外部電源供應器(未繪示)會產生高準位(第一準位)的外部電壓正常信號(Vcc_PG)。此時，第二開關單元340為關閉狀態(close state)，第一開關元件330為開路狀態(open state)，並且Vcore穩壓器304開始動作，產生核心電壓Vcore。
當Vcore穩壓器304產生穩定的核心電壓(Vcore)後，Vcore穩壓器304會產生高準位(第一準位)的核心電壓正常信號(Vcore_PG)。並且，VIO穩壓器302開始動作，產生輸出入電壓VIO。
當VIO穩壓器302產生穩定的輸出入電壓(VIO)後，VIO穩壓器302會產生高準位(第一準位)的輸出入電壓正常信號(VIO_PG)。此時代表電源控制電路的電源開啟程序完成。
由上述的說明可知，在電源開啟程序時，會先產生較低的核心電壓Vcore，接著再產生較高的輸出入電壓VIO。因此，在電源開啟程序時，電路板上接收核心電壓Vcore以及輸出入電壓VIO的IC，其內部的電子元件(電晶體)並不會承受過高的電壓應力。
在電源關閉時，外部電源供應器(未繪示)停止產生供應電壓(Vcc)並且外部電壓正常信號(Vcc_PG)會變化為低準位(第二準位)。此時，第二開關單元340為開路狀態(open state)，第一開關元件330為關閉狀態(close state)。再者，Vcore穩壓器304致能腳位(EN)接收到低準位(第二準位)，Vcore穩壓器304停止產生核心電壓Vcore，而核心電壓Vcore輸出端上的電壓開始下降。同理，由於下拉電阻Rdn的作用，VIO穩壓器302致能腳位(EN)接收到低準位(第二準位)，VIO穩壓器302停止產生輸出入電壓VIO，而輸出入電壓VIO輸出端上的電壓開始下降。
根據本發明的實施例，於電源關閉時，由於無法確定核心電壓Vcore輸出端以及輸出入電壓VIO輸出端上的電壓下降速率，所以本發明利用分壓電路350產生分壓電壓Vd，並且利用第一開關元件330將分壓電壓Vd直接連接至核心電壓Vcore輸出端。
因此，輸出入電壓VIO輸出端以及核心電壓Vcore輸出端之間會有一電壓比率。而利用第一電阻R1與第二電阻R2即可適當地調整此電壓比率，並使得輸出入電壓VIO輸出端以及核心電壓Vcore輸出端之間的電壓差小於電晶體可以承受的電壓應力。
根據本發明的實施例，當核心電壓Vcore為3.3V，輸出入電壓VIO為5V時，第一電阻R1與第二電阻R2電阻值比例為2比1。因此，於電源關閉的瞬間，輸出入電壓VIO輸出端的電壓為5V，核心電壓Vcore輸出端的電壓為1.7V，而電壓差為3.3V小於電晶體可以承受的電壓應力。並且，隨著時間增加，電壓差會越來越小，並且VIO輸出端的電壓以及核心電壓Vcore輸出端的電壓將會同時到達接地電壓(GND)。因此，可以確保於電源關閉的過程，電路板上IC中的電子件(電晶體)並不會因為電壓應力過大而損壞。
同理，當核心電壓Vcore為1.8V，輸出入電壓VIO為3.3V時，第一電阻R1與第二電阻R2電阻值比例為1比1。因此，於電源關閉的瞬間，輸出入電壓VIO輸出端的電壓為3.3V，核心電壓Vcore輸出端的電壓為1.65V，而電壓差為1.65V小於電晶體可以承受的電壓應力。並且，隨著時間增加，電壓差會越來越小，並且VIO輸出端的電壓以及核心電壓Vcore輸出端的電壓將會同時到達接地電壓(GND)。因此，可以確保於電源關閉的過程，電路板上IC中的電子件(電晶體)並不會因為電壓應力過大而損壞。
請參照第4A與4B圖，其所繪示為第一開關單元的各種實施例。如第4A圖所示，第一開關單元330可以利用運算放大器(OP)連接成一單位增益緩衝器來達成，其中第一開關單元330的第一端即為b1端，第一開關單元330的第二端即為b2端，第一開關單元330的控制端即為c端，而當c端接收到低準位時運算放大器開始動作。再者，如第4B圖所示，第一開關單元330也可以利用PMOS電晶體來達成，其中第一開關單元330的第一端即為源極端s，第一開關單元330的第二端即為汲極端d，第一開關單元330的控制端即為閘極端端g。
請參照第5A與5B圖，其所繪示為第二開關單元的各種實施例。如第5A圖所示，第二開關單元340可以利用運算放大器(OP)連接成一單位增益緩衝器(unit gain buffer)來達成，其中第二開關單元340的第一端即為a1端，第二開關單元340的第二端即為a2端，第二開關單元340的控制端即為c端，而當c端接收到高準位時運算放大器開始動作。再者，如第5B圖所示，第二開關單元340也可以利用NMOS電晶體來達成，其中第二開關單元340的第一端即為汲極端d，第二開關單元340的第二端即為源極端s，第二開關單元340的控制端即為閘極端端g。
當然，本發明的重點並非在第4A、4B、5A、5B圖所繪示的開關單元，在此領域的技術員也可以利用其他電路元件，例如繼電器(relay)來作為開關元件並且完成本發明。
關於第3圖的電源控制電路第一實施例，經過以下的修改，也可以達成本發明的目的。
請參照第6圖，其所繪示為本發明電路板上的電源控制電路之第二實施例。相較於第一實施例，更包括一第三開關單元360連接於分壓電路350與接地電壓(GND)之間，其控制端連接至第一開關單元330的控制端。其主要的目的係防止電源控制電路在正常操作時輸出入電壓VIO輸出端的漏電電流。
請參照第7圖，其所繪示為本發明電路板上的電源控制電路之第三實施例。當外部電源供應器無法產生外部電壓正常信號(Vcc_PG)時，可以直接將Vcore穩壓器304的致能腳位(EN)連接至供應電壓Vcc或者5V。而第一開關單元330的控制端接收核心電壓正常信號(Vcore_PG)，第二開關單元340接收反相的(inverted)核心電壓正常信號(Vcore_PG)。
當然，如果Vcore穩壓器304的致能腳位(EN)與第三實施例相同接收外部電壓正常信號(Vcc_PG)時，也可將第一開關單元330的控制端接收核心電壓正常信號(Vcore_PG)，第二開關單元340接收反相的(inverted)核心電壓正常信號(Vcore_PG)。
再者，如果第三實施例中也另外包括一第三開關單元，連接於分壓電路350與接地電壓(GND)之間時，其控制端也可以連接至第一開關單元330的控制端。
請參照第8圖，其所繪示為本發明電路板上的電源控制電路之第四實施例。為了降低電源控制電路的成本可將第三實施例中的第二開關單元340以及下拉電阻Rdn予以省略，一樣也可達成本發明之效果。
同理，不論Vcore穩壓器304的致能腳位(EN)係接收外部電壓正常信號(Vcc_PG)或者供應電壓Vcc(5V)時，第一開關單元330的控制端也可以接收反相的(inverted)核心電壓正常信號(Vcore_PG)。
再者，如果第四實施例中也另外包括一第三開關單元，連接於分壓電路350與接地電壓(GND)之間時，其控制端也可以連接至第一開關單元330的控制端。
再者，本發明係著重於控制電路中關於電源關閉時的控制元件。也就是說，不論Vcore穩壓器304、VIO穩壓器302在電源開啟時如何動作。當Vcore穩壓器304、VIO穩壓器302的致能端接收到低準位而停止動作時，利用分壓電路350產生分壓電壓Vd，並且利用第一開關元件330將分壓電壓Vd直接連接至核心電壓Vcore輸出端。
再者，請參照第9圖，其所繪示為本發明的電源控制電路的關閉控制流程。於開始電源關閉程序(步驟S702)時，提供低準位至Vcore穩壓器304與VIO穩壓器302，使得Vcore穩壓器304與VIO穩壓器302停止動作(步驟S704)。接著，利用分壓電路連接至VIO穩壓器302的輸出端，並據以產生一分壓電壓(步驟S706)。接著，將分壓電壓連接至Vcore穩壓器304的輸出端。
根據本發明的實施例，經由適當地控制分壓電路350的電阻值比例。於電源關閉程序時，將使得VIO穩壓器302的輸出端以及Vcore穩壓器304的輸出端之間的電壓差小於電晶體可以承受的電壓應力，並且防止電子元件(電晶體)的損壞。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110．．．IC1
112、124．．．核心電路
114、124．．．IO電路
120．．．IC2
200．．．電源控制電路
202．．．VIO穩壓器
204．．．Vcore穩壓器
302．．．VIO穩壓器
304．．．Vcore穩壓器
330．．．第一開關單元
340．．．第二開關單元
350．．．分壓電路
360．．．第三開關單元
第1圖所繪示為二個IC之間的動作示意圖。
第2圖所繪示為習知電路板上的電源控制電路。
第3圖所繪示為本發明電路板上的電源控制電路之第一實施例。
第4A與4B圖所繪示為第一開關單元的各種實施例。
第5A與5B圖所繪示為第二開關單元的各種實施例。
第6圖所繪示為本發明電路板上的電源控制電路之第二實施例。
第7圖所繪示為本發明電路板上的電源控制電路之第三實施例。
第8圖所繪示為本發明電路板上的電源控制電路之第四實施例。
第9圖所繪示為本發明的電源控制電路的關閉控制流程。
302．．．VIO穩壓器
304．．．Vcore穩壓器
330．．．第一開關單元
340．．．第二開關單元
350．．．分壓電路
Claims (9)
- 一種電源控制電路，包括：一第一電壓穩壓器，接收一供應電壓，該第一電壓穩壓器具有一第一致能腳位與一第一輸出端，於該第一致能腳位接收一第一準位時，於該第一輸出端產生一第一電壓；一第二電壓穩壓器，接收一供應電壓，該第二電壓穩壓器具有一第二致能腳位與一第二輸出端，於該第二致能腳位接收該第一準位時，於該第二輸出端產生一第二電壓，其中該第二電壓大於該第一電壓；一分壓電路，接收該第二電壓並產生一分壓電壓；以及一第一開關單元，具有一控制端，當該控制端、該第一致能腳位與該第二致能腳位接收一第二準位時，該開關單元控制該分壓電壓連接至該第一輸出端。
- 如申請專利範圍第1項所述之電源控制電路，其中，該供應電壓係由一外部電源供應器所產生，該外部電源供應器於正常操作時更提供該第一準位的一外部電壓正常信號或者該供應電壓至該第一致能腳位；以及，該外部電源供應器於電源關閉時更提供該第二準位的該外部電壓正常信號至該第一致能腳位。
- 如申請專利範圍第2項所述之電源控制電路，其中該第一電壓穩壓器於產生穩定的該第一電壓後會產生該第一準位的一第一電壓正常信號至該第二電壓穩壓器的該第二致能腳位。
- 如申請專利範圍第3項所述之電源控制電路，更包括：一第二開關單元，具有一控制端接收該外部電壓正常信號或者接收該第一電壓正常信號，具有一第一端接收該第一電壓正常信號，具有一第二端連接至該第二致能腳位；以及一下拉電阻，具有一第一端連接至該第二致能腳位，具有一第二端連接至一接地電壓；其中，於該第二開關單元的該控制端接收該第一準位時，該第二開關單元將該第一電壓正常信號傳遞至該第二致能腳位。
- 如申請專利範圍第1項所述之電源控制電路，其中，該分壓電路包括：一第一電阻，具有一第一端連接於該第二輸出端；以及一第二電阻，具有一第一端連接至該第一電阻的一第二端，具有一第二端接收該接地電壓；其中，該第一電阻的該第二端係產生該分壓電壓。
- 如申請專利範圍第1項所述之電源控制電路，更包括：該分壓電路包括，一第一電阻，具有一第一端連接於該第二輸出端；以及一第二電阻，具有一第一端連接至該第一電阻的一第二端；以及一第三開關單元，具有一控制端連接至該第一開關單元的該控制端，具有一第一端連接至該第二電阻的一第二端，具有一第二端接收該接地電壓；其中，該第三開關單元的該控制端接收該第二準位時，該第一電阻的該第二端係產生該分壓電壓。
- 如申請專利範圍第1項所述之電源控制電路，其中該第一開關單元具有一第一端接收該分壓電壓，具有一第二端連接至該第一輸出端。
- 一種電源控制電路的電源關閉控制方法，該電源控制電路包括一第一電壓穩壓器與一第二電壓穩壓器，且於正常操作時各別的輸出端係產生一第一電壓與一第二電壓，該方法包括下列步驟：於電源關閉時，控制該第一電壓穩壓器與該第二電壓穩壓器停止動作，並停止產生該第一電壓與該第二電壓；利用一分壓電路接收該第二電壓並產生一分壓電壓，其中該第二電壓大於該第一電壓；以及將該分壓電壓連接至該第一電壓穩壓器的該輸出端。
- 如申請專利範圍第8項所述之電源控制電路的電源關閉控制方法，其中，於電源關閉時，係利用一開關單元將該分壓電壓連接至該第一電壓穩壓器的該輸出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100126473A TWI473427B (zh) | 2011-07-26 | 2011-07-26 | 電源控制電路及其電源關閉的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100126473A TWI473427B (zh) | 2011-07-26 | 2011-07-26 | 電源控制電路及其電源關閉的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201306479A true TW201306479A (zh) | 2013-02-01 |
| TWI473427B TWI473427B (zh) | 2015-02-11 |
Family
ID=48169366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100126473A TWI473427B (zh) | 2011-07-26 | 2011-07-26 | 電源控制電路及其電源關閉的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI473427B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9971369B1 (en) | 2017-03-03 | 2018-05-15 | Faraday Technology Corp. | Voltage regulator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW304239B (en) * | 1996-08-20 | 1997-05-01 | Giga Byte Tech Co Ltd | Auto configuration method of CPU power voltage in PC main board |
| US6700359B2 (en) * | 2001-09-12 | 2004-03-02 | Texas Instruments Incorporated | Method for simultaneous output ramp up of multiple regulators |
| TWI318344B (en) * | 2006-05-10 | 2009-12-11 | Realtek Semiconductor Corp | Substrate biasing apparatus |
-
2011
- 2011-07-26 TW TW100126473A patent/TWI473427B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9971369B1 (en) | 2017-03-03 | 2018-05-15 | Faraday Technology Corp. | Voltage regulator |
| TWI630469B (zh) * | 2017-03-03 | 2018-07-21 | Faraday Technology Corporation | 電壓調整器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI473427B (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397227B2 (en) | Fast-disabled voltage regulator circuit with low-noise feedback loop and operating method thereof | |
| TWI486739B (zh) | 訊號產生電路 | |
| TWI535166B (zh) | 具軟啟動電路的電壓調整器 | |
| KR100991383B1 (ko) | 반도체 장치의 출력 드라이버 | |
| US7417476B1 (en) | Power-on-reset circuit with output reset to ground voltage during power off | |
| US8872554B2 (en) | Externally configurable power-on-reset systems and methods for integrated circuits | |
| TWI774467B (zh) | 放大器電路及在放大器電路中降低輸出電壓過衝的方法 | |
| US9454165B2 (en) | Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor | |
| US10839921B2 (en) | Circuits for bleeding supply voltage from a device in a power down state | |
| JP2010010920A (ja) | 半導体集積回路 | |
| JP2013505600A (ja) | 選択的にａｃ結合又はｄｃ結合されるように適合される集積回路 | |
| US20110115533A1 (en) | Power-on-reset circuit with brown-out reset for multiple power supplies | |
| US9819332B2 (en) | Circuit for reducing negative glitches in voltage regulator | |
| US20090243669A1 (en) | Power-on reset circuit | |
| KR101432494B1 (ko) | 로우드랍아웃 전압레귤레이터 | |
| US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
| CN109995331B (zh) | 一种有软启动保护的稳压电路 | |
| US10958267B2 (en) | Power-on clear circuit and semiconductor device | |
| TWI473427B (zh) | 電源控制電路及其電源關閉的控制方法 | |
| US20150006926A1 (en) | Semiconductor device | |
| JP2003303894A (ja) | 半導体集積回路 | |
| TW202040303A (zh) | 電壓調整電路 | |
| US11075626B2 (en) | Power-on clear circuit and semiconductor device | |
| JP5620718B2 (ja) | 電圧レギュレータを有する集積回路装置 | |
| TWI446354B (zh) | 記憶體之電壓調整器 |