CN109964276A - 用于从处于断电状态的器件中泄放电源电压的电路 - Google Patents

Abstract

本公开的实施方案包括一种装置。所述装置包括供压线路、耦合到所述供压线路的感测电路以及泄放电路。所述感测电路被配置为感测所述供压线路的电压电平。所述泄放电路被配置为当所述电压电平达到器件阈值电压时泄放电容器上可用的剩余电荷。所述器件阈值电压由连接至所述装置的器件产生。

Description

用于从处于断电状态的器件中泄放电源电压的电路

优先权

本申请要求于2017年1月18日提交的美国临时专利62/447,799的优先权，该申请的内容据此以引用方式并入。

技术领域

本公开涉及电源管理电路(例如，用于存储器)，并且更具体地涉及用于从电子器件中泄放电源电压以定义处于断电状态时的状态从而确保启动时的预定义有效状态的电路。

背景技术

当电子器件(诸如闪存存储器模块或其他形式的保持模块)断电时，该器件中的一个或多个点上的电压可保持在非理想的水平，这可导致不可预测的行为或状态。例如，就闪存存储器模块而言，在不再从该器件外部主动供应电力之后，电压可保持在电源线(例如，VDD输入线)上。在电压下降至接近或低于用于操作模块中的晶体管的栅极的阈值电压(Vth)(例如，对于在3.3V逻辑门中使用的一些CMOS晶体管，为约700至900mV)时，可能导致电压因泄漏或有功电流下降至非理想电压，这种情况下晶体管的操作行为得不到很好的保证。这可能无法在电子器件中保持定义的状态。该问题可能因为器件具有接近晶体管的Vth的超低泄漏而变的更严重，并且因此未定义的状态可在任何电子器件上保持很长时间。在周期性环境监测系统应用中，它可能发生在器件在电源完全放电之前再次唤醒时，并且它可发现自身处于那些未定义的状态中的一个状态。

一种可能的解决方案是在电力断开后使用芯片外控制器将电源线接地。然而，这要求芯片外控制器在每次电力断开时将电源线正确地接地。在使用该芯片时，这不仅需要额外的步骤，而且如果该芯片外控制器突然断开电力，这也可能会失败。

发明内容

本公开的实施方案包括用于从处于断电状态的器件中泄放电源电压的电路并且当从电源线去除电力时自动工作。

根据本发明所公开的主题的一些实施方案，提供了用于从处于断电状态的器件中泄放电源电压的电路。

根据本发明所公开的主题的一些实施方案，提供了一种电荷泄放电路，该电路包括：具有耦合到闪存存储器模块的供压线路的第一侧的电阻器；具有耦合到该电阻器的第二侧的第一端子的第一晶体管；第二晶体管，具有耦合到第一晶体管的第二端子的第一端子、接地的第二端子以及经由耦合电容器耦合到控制电路的输出的栅极，其中该第二晶体管具有显著小于闪存存储器模块中的晶体管的阈值电压的阈值电压；以及具有耦合到供压线路的输入的控制电路，其中该控制电路被配置为：检测供压线路上的电压是否约小于或约等于闪存存储器模块中的晶体管的阈值电压；响应于检测到供压线路上的电压约小于或约等于该阈值电压，输出使得第二晶体管中的沟道开启的电压，从而允许电流在供压线路和地之间流动；检测供压线路上的电压是否约大于闪存存储器模块中的晶体管的阈值电压；并且响应于检测到供压线路上的电压大于该阈值电压，输出使得第二晶体管中的沟道闭合的电压，从而抑制电流在供压线路和地之间流动。

本公开的实施方案可包括具有供压线路、感测电路以及泄放电路的装置，其中该感测电路耦合到该供压线路并且被配置为感测该供压线路的电压电平，并且该泄放电路被配置为当电压电平达到器件阈值电压时泄放电容器上可用的剩余电荷。该器件阈值电压可由连接至该装置的器件产生。结合上述实施方案中的任一个，该装置还可包括耦合到感测电路和泄放电路的控制电路。结合上述实施方案中的任一个，控制电路可被配置为检测供压线路上的值是否小于或等于器件阈值电压，并且作为响应，输出被配置为允许电流在供压线路和地之间流动的控制信号。该控制信号可发送到第二电阻器。结合上述实施方案中的任一个，控制电路可被配置为检测供压线路上的电压是否大于器件中的晶体管的器件阈值电压，并且作为响应，输出被配置为抑制电流在供压线路和地之间流动的控制信号。结合上述实施方案中的任一个，感测电路和控制电路可在同一电路内实现。结合上述实施方案中的任一个，控制电路包括施密特触发器。结合上述实施方案中的任一个，泄放电路可包括包括耦合到供压线路的第一侧的电阻器、具有耦合到该电阻器的第二侧的第一端子的第一晶体管、具有耦合到该第一晶体管的第二端子的第一端子的第二晶体管，以及接地的第二端子。结合上述实施方案中的任一个，第二晶体管可包括小于器件阈值电压的晶体管阈值电压。结合上述实施方案中的任一个，第二晶体管可包括通信地耦合到控制电路的输出的栅极。结合上述实施方案中的任一个，第二晶体管的栅极可通过耦合电容器通信地耦合到感测电路的输出。结合上述实施方案中的任一个，第一晶体管可以是具有超低阈值电压的中压原生晶体管。结合上述实施方案中的任一个，第二晶体管可以是低压晶体管。

结合上述实施方案中的任一个，本公开的实施方案可包括用于实现所述器件的闪存存储器。该闪存存储器可包括用于导通/断路状态的器件阈值电压。该装置可包括去耦电容器。供压线路可连接至闪存存储器和去耦电容器。泄放电路可被配置为泄放去耦电容器上可用的剩余电荷。结合上述实施方案中的任一个，感测电路可被配置为基于供压线路的电压电平确定闪存存储器的状态。结合上述实施方案中的任一个，泄放电路可被配置为当闪存存储器处于断路状态时泄放去耦电容器上可用的剩余电荷。结合上述实施方案中的任一个，泄放电路可被配置为当闪存存储器处于导通状态时保持去耦电容器上可用的剩余电荷。结合上述实施方案中的任一个，泄放电路可被配置为根据通过供压线路检测到的闪存存储器的导通/断路状态保持闪存存储器的读/写状态。

本公开的实施方案可包括由上述实施方案中的任何装置执行的方法。

附图说明

图1示出了根据本公开的实施方案的可用于将有限状态机设定为复位状态的上电复位电路的示例。

图2示出了电子器件的电源线上的电压的时序图的示例，其中该电子器件中的电力从该电源线去除。

图3示出了根据本公开的实施方案的电子器件模块的电源线上的电压的时序图的示例，其中该电子器件模块中的电力恢复到该电源线。

图4示出了根据本公开的实施方案的用于从处于断电状态的器件中泄放电源电压并且当从电源线去除电力时自动工作的电路的示例。

图5示出了根据本公开的实施方案的时序图的示例，该时序图示出了供压线路上的电压以及用于在断电状态下从器件的电源线泄放电压的电路的状态。

图6示出了根据本公开的实施方案，在如上结合图5描述的时间段期间，通过泄放电路的测量的电流的示例。

图7示出了根据本公开的实施方案，在如上结合图5描述的时间段期间，用作泄放电路中的一个或多个晶体管的栅极输入的控制线路上测量电压的示例。

具体实施方式

闪存存储器模块的操作状态(例如，读取、写入、擦除等)可基于一个或多个有限状态机的电流状态来控制。当首次向该模块施加电力时，可施加上电复位信号，这可以使有限状态机进入预定状态。图1示出了根据本公开的实施方案的具有上电复位(“POR”)电路102的电路100，该上电复位电路可用于通过延迟元件或缓冲器106来设置值以操作有限状态机104。长路由上的任何合适数量和种类的缓冲器106及其布置可用于在有限状态机104内产生期望的功能或映射。当首次在上电时施加电力时，POR电路102可输出使有限状态机104进入复位状态的信号。连续状态可存储复位或设置信号。然而，如果电源线上的电压保持接近Vth，则上电复位操作可能失败，并且有限状态机104的状态可以保持在复位状态之外的状态(例如，写入、擦除等)。

在同一管芯上的任何两个晶体管之间可能存在固有失配。这些失配导致晶体管的阈值电压失配。晶体管越小，失配可能越大。数字缓冲器可使用可用的最小沟道长度晶体管来构建。因此，这些可能经常遭受相关阈值电压的大失配。当电源接近晶体管的典型阈值电压时，来自POR的逻辑‘L’可被解释为逻辑‘1’，因为基于失配，沿着路径的一些缓冲器可能是导通的，而一些可能是完全断路的。因此，在本实施方案中定义为‘L’的复位状态可以被解释为有效，因为它被读取为‘H’。在组合逻辑可将一些‘L’解释为‘H’，或者将‘H’解释为‘L’的情况下，同一情况可能发生在状态机中的任何触发器或反向器中。

图2示出了另一解决方案的电源线上的电压的时序图200的示例。在示例200中，闪存存储器模块具有在时间t1处从电源线去除的电力。如图2所示，当供应电力时，电源线上的电压自电压(例如，VDD)降低。然而，随着泄漏开始减小，电源线上的电压不再持续下降，而是稳定到约处于Vth(示出为Vt)的稳态。

图3示出了用于闪存存储器模块(例如在t1处去除电力之后)的又一解决方案的电源线上的电压的时序图的示例300，其中在该闪存存储器模块中电力在时间t2处被供应至电源线。如图3所示，电源线上的电压当供应电力时已处于Vth处，并且在时间t2处开始増大。当器件开始在大于Vt的电压下消耗电流时，这种情况可能会发生。因此，由电源供应的电流为在该电源开始过驱动负载电流并且电压开始建立之前器件消耗的总电流。

图4示出了根据本公开的实施方案的用于从处于断电状态的器件中泄放电源电压并且当从电源线去除电力时自动工作的电路400的示例。

电路400可包括去耦电容器402，或者被该去耦电容器激活或者连接至该去耦电容器。经由电源线404去耦电容器。在一个实施方案中，去耦电容器402可通过电路400连接至的印刷电路板(PCB)的设计来提供，使得PCB充当去耦电容器。在另一个实施方案中，电容器可连接在电源线404和地之间以提供去耦电容。

在一个实施方案中，电路400可包括电阻器406。电阻器406可连接在电源线404和第一晶体管408之间。可以选择电阻器406的值，使得流经电阻器406的电流基于提供电源线404和地之间的连接的晶体管408或第二晶体管410的规格而受到限制。例如，电阻器408可具有使得流经电阻器406的电流限制在5毫安(mA)和50mA之间的值的电阻值。又如，电阻器406可具有产生适于晶体管408和晶体管410的电流的任何合适的电阻值。

在一个实施方案中，晶体管408的第一端子(例如，源极端子)可电连接至电阻器406。晶体管408的第二端子(例如，漏极端子)可电连接至晶体管410的第一端子。另外，晶体管408的第三端子(例如，栅极端子)可电连接至控制电路416以接收用于操作晶体管408的控制信号。晶体管408可使用任何合适的技术或技术的组合来实现。例如，晶体管408可以实现为中压原生晶体管(例如，具有超低阈值电压)。

耗尽或本机模式器件在默认情况下可以是导通的。因此，该器件的用户可能需要额外操作来将其断开。相反地，增强模式器件在默认情况下可以是断路的。因此，该器件的用户可能需要额外操作来将其接通。半导体器件中的稳压器晶体管可在具有约600mV的Vth的增强模式中实现。因此，始终导通的晶体管408可用于泄放电荷。电路400可被配置为防止电荷在常规操作期间继续泄放。因此，电路400可包括低压(诸如1.2V)磁芯晶体管410(例如，其具有250mV阈值)。晶体管410的漏极可能不能承受超过1.2V的电压。然而，电源电压可能高达3.63V。因此，在一个实施方案中，晶体管408实现为充当晶体管410的保护器件的原生晶体管。在另一个实施方案中，晶体管408可实现为零阈值电压器件(其要求实现晶体管410的正阈值电压)，使得在不需要时可以破坏泄放路径。

在一个实施方案中，晶体管410的第一端子(例如，源极端子)可电连接至晶体管408的第二端子，并且晶体管410的第二端子(例如，漏极端子)可电连接至地。另外，晶体管410的第三端子(例如，栅极端子)可电连接至控制电路416以接收用于操作晶体管410的控制信号。晶体管可使用任何合适的技术或技术的组合来实现。例如，晶体管410可被实现为低电压晶体管(例如，具有显著低于Vth的阈值电压)。

在一个实施方案中，去耦电容器412可连接在控制电路416和晶体管410之间。在另一个实施方案中，箝位电路414可连接在将晶体管410的栅极连接至控制电路416的信号线和地之间。箝位电路414可连接在去耦电容器412和地之间。箝位电路414可由模拟或数字电路的任何合适的组合来实现。次级ESD箝位可用于保护低压晶体管410的栅极电压。在这种情况下，次级ESD箝位可限制在磁芯晶体管栅极电压的击穿之下。箝位电路414可被配置为将波形的上极限或下极限箝制或者限制为固定的DC电压电平。箝位电路414可被构造成具有正极性或负极性。箝位电路414可以是偏置的或非偏置的。当箝位电路414是非偏置的时，其可将电压下限或上限固定为例如0伏。箝位电路414可被配置为与围绕其平均DC电平摆动的电容耦合信号相比，将波形的峰值箝位到特定的DC电平。该信号可以是路由到晶体管410的栅极的信号。正箝位电路(负峰值箝位器)可从输入信号输出纯正波形；它使该输入信号偏移，使得所有所述波形均大于0V。负箝位电路可从输入信号输出纯负波形。二极管和地之间的偏置电压可使输出电压偏移所述量。

控制电路416可被配置为当电源线404上的电压下降至接近Vth(诸如接近Vth的约200mV)时提供用于操作晶体管410的控制信号。控制电路416可被配置为从用作输入的电源线404接收电压。此外，控制电路416可被配置为将电源线404上的电压用作电源。当电源线404上的电压显著高于Vth时(例如，当电力被供应到电源线404时)，控制电路416可被配置为输出低于晶体管410的阈值电压的信号，从而使晶体管410充当开启开关。例如，高于Vth的此类显著量可以是Vth的两倍。然而，当电源线404上的电压下降至接近Vth时，控制电路416可被配置为输出具有至少为晶体管410的阈值电压的电压的控制信号。这可使晶体管410充当闭合开关。因此，电流可流经电阻器406、晶体管408，以及电源线404和地之间的晶体管410。这可将电源线404上的电压降至显著低于Vth。例如，这可低至比NMOS晶体管的Vth低约200mV。

控制电路416可使用任何合适的技术或技术的组合来实现以实现本公开的功能。控制电路416可由模拟电路、数字电路、用于由处理器执行的指令或它们的任何合适的组合来实现。例如，控制电路416可使用具有连接至被配置为当电源线404上的电压显著高于Vth时输出低值(例如，低于晶体管410的阈值电压)，并且当电源线404上的电压下降至接近Vth时输出高值(例如，高于晶体管410的阈值电压)的电源的输入的专用施密特触发器来实现。可使用联接至NMOS晶体管(其具有连接至电源的NMOS栅极)的漏极的固定小电流源。当电源接近零时，该电流源因此将输出拉至正轨。当电源高于Vth时，该NMOS可克服来自该电流源的电流并且将输出拉至地。因为控制电路416可被配置为在不再向电源线404供应电力时操作，所以用于控制电路416中的有源部件的任何电源电压或参考电压低于电源线404上供应的正常操作电压。

在一个实施方案中，电路400可集成到闪存存储器模块，使得电路400成为该闪存存储器模块的组成部分。在另一个实施方案中，电路400可耦合到馈送闪存存储器模块的电源线(例如，电路400可安装在其上也安装有闪存存储器模块的印刷电路板上)。电路400的任何合适数量的实例可以与特定电子器件结合使用。例如，电路400的一个实例可连接至闪存存储器模块中的每根电源线。

尽管图4中示出了晶体管408和晶体管410，但电路400可被配置为具有任何合适的晶体管或晶体管的组合，其可使用小于在闪存存储器模块中使用的晶体管的阈值电压的电压来控制，并且当电源线上存在正常电源线电压(例如，3.3伏)时其将不会发生故障。

图5示出了根据本公开的实施方案的时序图500的示例。图表500可示出例如电路400的操作。图表500可示出根据本发明所公开的主题的一些实施方案的供压线路上的电压以及用于从处于断电状态的器件泄放非理想电压的电路(诸如电路400)的状态。当电压在时间段T1期间约等于或约低于器件中晶体管的阈值电压时，该电路处于导通状态，在该状态中电源线(例如，电源线404)和地之间的路径已被完成(例如，通过控制晶体管410)。在导通状态下，可通过流经泄放电路(例如，晶体管406、晶体管408以及晶体管410)的电流来减小电源线上的电压。然而，当电源线上的电压在时间段T2期间高于器件中的晶体管的阈值电压时，该电路处于断路状态，并且该电源线上的电压可通过泄放电路保持相对小的损耗(例如，大约数百纳安)。最后，在时间段T3期间，该电路再次处于导通状态，在该状态中它主动从电源线泄放电压。如图5所示，通过电荷泄放电路的峰值电流为约5mA，但这仅是一个示例，并且该电路可实现为具有任何合适的峰值电流(例如，通过选择晶体管406的值)。

图6是根据本发明所公开的主题的实施方案，在如上述结合图5描述的时间段期间，通过泄放电路的测量电流的图表600。如图6所示，随着电源线上的电压减小并且/或者随着电源线上的电压在向时间段T2过渡时上升至高于Vth，在泄放电路处于导通状态的时间期间(即，时间段T1和T3)的电流在下降至零之前达到峰值。还如图6所示，当泄放电路处于断路时，在T2时间段期间的电流消耗接近零，表明泄漏可以忽略不计。

图7是根据本公开的实施方案的图表700。图表700示出了在如上结合图5描述的时间段期间，用作泄放电路中的一个或多个晶体管的栅极输入的控制线路上的测量电压。如图7所示，控制电压在当电源线上的电压低于Vth使得泄放电路处于导通状态的时间期间(即，时间段T1和T3)上升。还如图7所示，当泄放电路处于断路时，在时间段T2期间的泄放电路的控制线路上的电压等于或接近零。

已根据一个或多个实施方案描述了本公开，并且应当理解，除了明确陈述的那些之外，许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。虽然本公开易受各种修改形式和替代形式的影响，但是其特定示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对特定示例性实施方案的描述并非旨在将本公开限于本文所公开的特定形式。

Claims (27)

1.一种装置，包括：

供压线路；

感测电路，所述感测电路耦合到所述供压线路，所述感测电路被配置为感测所述供压线路的电压电平；

泄放电路，所述泄放电路被配置为当所述电压电平达到器件阈值电压时泄放电容器上可用的剩余电荷，所述器件阈值电压由连接至所述装置的器件产生。

2.根据权利要求1所述的装置，还包括耦合到所述感测电路和所述泄放电路的控制电路，所述控制电路被配置为：

检测所述供压线路的值是否小于或等于所述器件阈值电压；以及

响应于检测到所述供压线路的所述值小于或等于所述器件阈值电压，输出被配置为允许电流在所述供压线路和地之间流动的控制信号。

3.根据权利要求1或2所述的装置，还包括耦合到所述感测电路和所述泄放电路的控制电路，所述控制电路被配置为：

检测所述供压线路上的电压是否大于所述器件中的晶体管的所述器件阈值电压；以及

响应于检测到所述供压线路上的所述电压大于所述器件中的晶体管的所述器件阈值电压，输出被配置为抑制电流在所述供压线路和地之间流动的控制信号。

4.根据权利要求2或3所述的装置，其中所述感测电路和所述控制电路在同一电路中实现。

5.根据权利要求2或3所述的装置，其中所述控制电路包括施密特触发器。

6.根据权利要求1至5中任一项所述的装置，其中所述泄放电路包括：

电阻器，所述电阻器包括耦合到所述供压线路的第一侧；

第一晶体管，所述第一晶体管具有耦合到所述电阻器的第二侧的第一端子；和

第二晶体管，所述第二晶体管具有耦合到所述第一晶体管的第二端子的第一端子，所述第二端子接地。

7.根据权利要求6所述的装置，其中所述第二晶体管包括小于所述器件阈值电压的晶体管阈值电压。

8.根据权利要求6所述的装置，其中所述第二晶体管包括通信地耦合到所述控制电路的输出的栅极。

9.根据权利要求6所述的装置，其中所述第二晶体管的所述栅极通过耦合电容器通信地耦合到所述感测电路的所述输出。

10.根据权利要求6所述的装置，其中所述第一晶体管是具有超低阈值电压的中压原生晶体管。

11.根据权利要求6所述的装置，其中所述第二晶体管是低压晶体管。

12.一种装置，包括：

闪存存储器，所述闪存存储器包括用于导通/断路状态的器件阈值电压；

去耦电容器；

供压线路，所述供压线路连接至所述闪存存储器和所述去耦电容器；

感测电路，所述感测电路耦合到所述供压线路，所述感测电路被配置为感测所述供压线路的电压电平；和

泄放电路，所述泄放电路被配置为泄放所述去耦电容器上可用的剩余电荷；

其中：

所述感测电路被配置为基于所述供压线路的所述电压电平确定所述闪存存储器的状态；

所述泄放电路被配置为当所述闪存存储器处于断路状态时泄放所述去耦电容器上可用的所述剩余电荷；并且

所述泄放电路被配置为当所述闪存存储器处于导通状态时保持所述去耦电容器上可用的所述剩余电荷。

13.根据权利要求12所述的装置，其中所述泄放电路被配置为根据通过所述供压线路检测到的所述闪存存储器的所述导通/断路状态保持所述闪存存储器的读/写状态。

14.根据权利要求12或13所述的装置，还包括耦合到所述感测电路和所述泄放电路的控制电路，所述控制电路被配置为：

检测所述供压线路的值是否小于或等于所述器件阈值电压；以及

响应于检测到所述供压线路的所述值小于或等于所述器件阈值电压，输出被配置为允许电流在所述供压线路和地之间流动的控制信号。

15.根据权利要求12至14中任一项所述的装置，还包括耦合到所述感测电路和所述泄放电路的控制电路，所述控制电路被配置为：

检测所述供压线路上的电压是否大于所述器件中的晶体管的所述器件阈值电压；以及

响应于检测到所述供压线路上的所述电压大于所述器件中的晶体管的所述器件阈值电压，输出被配置为抑制电流在所述供压线路和地之间流动的控制信号。

16.根据权利要求14或15所述的装置，其中所述感测电路和所述控制电路在同一电路中实现。

17.根据权利要求16所述的装置，其中所述控制电路包括施密特触发器。

18.根据权利要求12至17中任一项所述的装置，其中所述泄放电路包括：

电阻器，所述电阻器包括耦合到所述供压线路的第一侧；

第一晶体管，所述第一晶体管具有耦合到所述电阻器的第二侧的第一端子；和

第二晶体管，所述第二晶体管具有耦合到所述第一晶体管的第二端子的第一端子，所述第二端子接地。

19.根据权利要求18所述的装置，其中所述第二晶体管包括小于所述器件阈值电压的晶体管阈值电压。

20.根据权利要求18所述的装置，其中所述第二晶体管包括通信地耦合到所述控制电路的输出的栅极。

21.根据权利要求18所述的装置，其中所述第二晶体管的所述栅极通过耦合电容器通信地耦合到所述感测电路的所述输出。

22.根据权利要求18所述的装置，其中所述第一晶体管是具有超低阈值电压的中压原生晶体管。

23.根据权利要求18所述的装置，其中所述第二晶体管是低压晶体管。

24.一种方法，包括：

感测装置上的供压线路的电压电平；以及

当所述电压电平达到器件阈值电压时泄放电容器上可用的剩余电荷，所述器件阈值电压由连接至所述装置的器件产生。

25.根据权利要求24所述的方法，还包括：

检测所述供压线路的值是否小于或等于所述器件阈值电压；以及

响应于检测到所述供压线路的所述值小于或等于所述器件阈值电压，输出被配置为允许电流在所述供压线路和地之间流动的控制信号。

26.根据权利要求24或25所述的方法，还包括：

检测所述供压线路上的电压是否大于所述器件中的晶体管的所述器件阈值电压；以及

响应于检测到所述供压线路上的所述电压大于所述器件中的晶体管的所述器件阈值电压，输出被配置为抑制电流在所述供压线路和地之间流动的控制信号。

27.根据权利要求24至26中任一项所述的方法，其中所述器件为闪存存储器，并且还包括根据通过所述供压线路检测到的所述闪存存储器的导通/断路状态保持所述闪存存储器的读/写状态。