CN218413987U - 一种芯片的欠压保护电路 - Google Patents

Abstract

本申请涉及一种芯片的欠压保护电路，包括：检测模块、负载模块和开关模块；所述检测模块包括输入端和输出端；所述负载模块包括输入端和受控端；所述开关模块包括受控端、第一连接端和第二连接端；所述检测模块的输入端、所述负载模块的输入端以及所述开关模块的第一连接端均与外部电源电性连接；所述检测模块的输出端、所述负载模块的受控端以及所述开关模块的受控端电性连接。通过本申请，解决了相关技术中存在的在电源的输出功率小于芯片工作时消耗的功率且电压值满足芯片工作电压时，引起芯片在开启和停止的工作状态之间的反复切换的现象，导致芯片的存储的数据误写或丢失甚至导致芯片损坏的技术问题，实现了保护芯片的技术效果。

Description

一种芯片的欠压保护电路

技术领域

本申请涉及芯片存储器技术领域，特别是涉及一种芯片的欠压保护电路。

背景技术

芯片上电时其内部将自动进行检测，并根据检测情况进行芯片的存储器的擦写动作，例如芯片使用的存储器为MRAM(不限制于MRAM存储器)，芯片在擦写存储器的过程中会需要较大的功率。

外部电源提供给芯片端的电压是由0V开始上升，提供给芯片的电流也是从0mA开始上升的，外部电源提供给芯片的电能在外部电源的输出电压和输出电流的上升过程中逐渐增强。例如，外部电源的输出电流在开始上升的时候仅有不足0.2mA的输出电流，输出电压也在刚开始上升的时候仅有1.8V，外部电源的输出功率(驱动能力)是随着时间的增长而线性的增强，在上升时间大于1ms后，该外部电源的输出电压线性上升至2.5V，其输出电流逐渐上升至2.5mA左右，如果外部电源的输出功率(驱动能力)小于负载芯片的功率时，外部电源的输出电压将会被拉低；但是，随着上升时间的累计，外部电源的输出电压和输出电流会继续提升，直至外部电源的输出电压和输出电流可以稳定输出，例如，在上升时间大于1s后，外部电源的输出电压稳定3.3V，且输出电流大于10mA。如果，芯片的最低工作电压在1.80V，该芯片在外部电源的输出电压上升到1.90V时，芯片内部的模拟电路能够稳定工作并且能输出表示芯片外部供电正常的复位信号POR(Power On Reset)信号，芯片内部的数字电路进行正常工作，同时芯片的存储器也可以开始进行擦写动作，且该存储器在擦写动作时，消耗的功率大于外部电源的输出能耗，外部电源的输出电压将被拉低，当外部电源的输出电压下降到1.85V，芯片内的模拟电路会因为外部电源的输出电压降低而输出PDR(Power Down Rest)复位信号，进而导致芯片内部的数字电路停止工作，同时芯片内部的存储器也会停止工作，如果此时存储器正在进行擦写动作，将会造成芯片数据的误写或丢失，同时，芯片内部的存储器停止擦写功能，此时，芯片所消耗的功率非常低，电源的输出电压又开始缓慢的上升，当VCC电源的电压驱动能力大于芯片功耗时，芯片又重新开启工作。如果外部电源的输出功率(驱动能力)在上升过程中仍未达到大于芯片功率的程度，芯片将会重复上述的过程。直到外部电源的输出功率(驱动能力)大于芯片的功率且外部电源的输出电压值满足芯片工作电压后，芯片才能够进入正常的工作状态。

针对相关技术中存在的在电源的输出功率不大于芯片工作时功耗且电压值满足芯片工作电压时，引起芯片在开启和停止的工作状态之间的反复切换的现象，导致芯片存储的数据误写或丢失甚至导致芯片损坏的技术问题，目前还没有提出有效的解决方案。

发明内容

在本实施例中提供了一种芯片的欠压保护电路，以解决相关技术中在电源的输出功率不大于芯片工作时消耗的功率且电压值满足芯片工作电压时，引起芯片在开启和停止的工作状态之间的反复切换的现象，导致芯片的存储的数据误写或丢失甚至导致芯片损坏的技术问题。

在本实施例中提供了一种芯片的欠压保护电路，包括：检测模块、负载模块和开关模块；所述检测模块包括输入端和输出端；所述负载模块包括输入端和受控端；所述开关模块包括受控端、第一连接端和第二连接端；所述检测模块的输入端、所述负载模块的输入端以及所述开关模块的第一连接端均与外部电源电性连接；所述检测模块的输出端、所述负载模块的受控端以及所述开关模块的受控端电性连接；所述开关模块的第二连接端与所述芯片的电源输入端连接，用于给所述芯片供电；所述检测模块，用于检测所述外部电源的输出功率值，在所述输出功率值大于预设功率阈值的情况下，调整所述输出端的控制信号，所述控制信号用于关闭所述负载模块的工作，并控制所述开关模块导通，使得所述外部电源向所述芯片供电；所述负载模块，用于在所述外部电源的所述输出功率值小于等于所述预设功率阈值的情况下，消耗所述外部电源所输出的能量。

在其中的一些实施例中，所述欠压保护电路还包括：第一延时模块；所述第一延时模块包括输入端和输出端；

所述第一延时模块设置于所述检测模块的输出端和所述开关模块的受控端之间，所述第一延时模块的输入端与所述检测模块的输出端电性连接，所述第一延时模块的输出端与所述开关模块的受控端电性连接；

所述第一延时模块用于将所述控制信号延迟施加于所述开关模块的受控端。

在其中的一些实施例中，所述检测模块包括：欠压检测电路、电压迟滞电路和第二延时模块；

所述欠压检测电路与所述迟滞电路电性连接，所述第二延时模块与所述迟滞电路电性连接；

所述欠压检测电路用于检测所述外部电源的输出电压值是否大于预设电压阈值，在所述外部电源的输出电压值大于所述芯片的额定工作电压时，所述欠压检测电路输出高电平的控制信号，在所述外部电源的输出电压值不大于所述芯片的额定工作电压时，所述欠压检测电路输出低电平的控制信号；

所述电压迟滞电路用于在所述预设电压阈值上设置迟滞电压，并在所述外部电源的输出电压值小于所述预设电压阈值和所述迟滞电压的电压之和的情况下，调整所述输出端的控制电压；

所述第二延时模块将所述控制信号延迟发送至所述检测模块的输出端。

在其中的一些实施例中，所述负载模块的工作电流大于所芯片的工作电流。

在其中的一些实施例中，在所述控制信号为低电平时，所述负载模块开启工作，在所述控制信号为高电平时，所述负载模块停止工作。

在其中的一些实施例中，在所述控制信号为低电平时，所述开关模块处于断开状态，在所述控制信号为高电平时，所述开关模块处于导通状态。

在其中的一些实施例中，在所述外部电源的输出电压值大于芯片的额定工作电压时，所述检测模块输出的控制信号为高电平。

在其中的一些实施例中，所述开关模块为PMOS功率管。

在其中的一些实施例中，所述负载模块的功率值的大小可调节。

在本实施例中提供了另一种芯片的欠压保护电路，包括：检测模块、受控模块、开关模块和上电复位模块；

所述检测模块包括输入端和输出端；

所述受控模块包括电源端和受控端；

所述开关模块包括受控端、第一连接端和第二连接端；

所述上电复位模块包括输入端和信号输出端；

所述检测模块的输入端以及所述开关模块的第一连接端均与外部电源电性连接；

所述检测模块的输出端与所述开关模块的受控端电性连接；

所述开关模块的第二连接端、所述上电复位模块的输入端以及所述受控模块的电源端电性连接；

所述上电复位模块的信号输出端与所述受控模块的受控端电性连接；

所述上电复位模块的输入端与所述芯片的电源输入端连接，用于给所述芯片供电；

所述检测模块，用于检测所述外部电源的输出功率值，在所述输出功率值大于预设功率阈值的情况下，调整所述输出端的控制信号，所述控制信号用于通过所述上电复位模块关闭所述受控模块的工作，并控制所述开关模块导通，使得所述外部电源向所述芯片供电；

所述受控模块，用于在所述外部电源的所述输出功率值小于等于所述预设功率阈值的情况下，消耗所述外部电源所输出的能量。

与相关技术相比，在本实施例中提供的一种芯片的欠压保护电路，通过功率检测模块检测外部电源的输出功率，在外部电源的输出功率小于芯片内部的存储器进行擦除操作时所消耗的功率时，外部电源的输出功率输出给负载模块，让负载模块进行工作，在外部电源的输出功率大于芯片内部的存储器进行擦除操作时所消耗的功率时，负载模块停止工作，将外部电源的输出功率用于芯片工作，解决了相关技术中存在的在电源的输出功率不大于芯片工作时消耗的功率且电压值满足芯片工作电压时，引起芯片在开启和停止的工作状态之间的反复切换的现象，导致芯片的存储的数据误写或丢失甚至导致芯片损坏的技术问题，实现了保护芯片的技术效果。

本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是本实施例的一种芯片的欠压保护电路的结构框图；

图2是本发明另一实施例的芯片的欠压保护电路的结构框图；

图3是本实施例的检测模块的结构框图；

图4是本申请其中一个实施例的欠压检测电路的电路图。

具体实施方式

为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。

除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块(单元)的过程、方法和系统、产品或设备并未限定于列出的步骤或模块(单元)，而可包括未列出的步骤或模块(单元)，或者可包括这些过程、方法、产品或设备固有的其他步骤或模块(单元)。在本申请中所涉及的“电性连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械电性连接，而可以包括电气电性连接，无论是直接电性连接还是间接电性连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。

芯片在工作时需要外部电源给其提供电能，由于外部电源输出电压是由0V逐渐上升至其额定输出电压的，且外部电源的输出电流也是由0mA逐渐上升至其额定输出电流的，在外部电源向外输出能量的初始时间段内，外部电源的输出功率(驱动能力)是相对较弱的，随着时间的累计，外部电源的输出功率(驱动能力)随着输出电压的上升和输出电流的增大而变强。但是，在外部电源向外输出电能的初始时间段内，若外部电源的输出电压大于芯片的最小工作电压时，芯片就会开启工作，但是，芯片开启工作时，其内部的存储器在进行擦写操作时，芯片所消耗的功率会大于外部电源的输出功率，导致外部电源的输出电压被拉低。在外部电源的输出电压被拉低至低于芯片的最小工作电压的情况下，芯片将停止工作，芯片在停止工作后，外部电源的输出电压又恢复至大于芯片的最小工作电压的情况，芯片又将重新开始工作，在外部电源的输出功率(驱动能力)小于芯片内部的存储器在进行擦写操作的功率之前，芯片会一直在开启工作和停止工作的过程交替运行，芯片在开启工作和停止工作的状态之间交替切换的过程中会有可能导致芯片的损坏，所以需在外部电源与芯片之间设置欠压保护电路，来避免上述情况的发生。

图1是本实施例的一种芯片的欠压保护电路的结构框图。如图1所示，一种芯片的欠压保护电路，包括：检测模块110、负载模块120、开关模块140和上电复位模块150；所述检测模块110包括输入端VCC和输出端VOLOK；所述负载模块120包括输入端VCC、信号控制端POR-CTRL和负载控制端LOAD-CTRL；所述开关模块140包括受控端PMS-CTRL、第一连接端VCC和第二连接端VCC-CHIP；所述上电复位模块150包括输入端VCC-chip和信号输出端POR；所述检测模块110的输入端VCC、所述负载模块120的输入端VCC以及所述开关模块140的第一连接端VCC均与外部电源电性连接；所述检测模块110的输出端VOLOK、所述负载模块120的负载控制端LOAD-CTRL以及所述开关模块140的受控端PMS-CTRL电性连接；所述开关模块140的第二连接端VCC-CHIP与所述上电复位模块150的输入端VCC-chip电性连接，所述上电复位模块150的信号输出端POR与所述负载模块120的信号控制端POR-CTRL电性连接，所述上电复位模块150的输入端VCC-chip与所述芯片的电源输入端连接，用于给所述芯片供电；所述检测模块110，用于检测所述外部电源的输出功率值，在所述输出功率值大于预设功率阈值的情况下，调整所述检测模块110输出端VOLOK的控制信号，所述控制信号用于关闭所述负载模块120的工作，并控制所述开关模块140导通，使得所述外部电源向所述芯片供电；所述负载模块120，用于在所述外部电源的所述输出功率值小于等于所述预设功率阈值的情况下，消耗所述外部电源所输出的能量。

本申请实施例的工作原理如下：

1)在外部电源VCC电压从0V开始上升的时候，检测模块110的输出端VOLOK的初始输出值为低电平，也就是说负载模块的负载控制端LOAD-CTRL也是低电平，此时负载模块120是工作的状态；

2)外部电源VCC在弱驱动状态下，同时，由于负载模块120处于工作状态，所以检测模块110的输入端VCC在满足负载模块120之前，检测模块110的输入端VCC的电压一直被拉低，也就是说开关模块140的第一连接端VCC一直被拉低，开关模块140一直不导通；

3)直到外部电源VCC的驱动能力能够在负载模块120开启的状态下，外部电源VCC输出电压值大于检测模块110输入端VCC的设定值后，检测模块110的输出端VOLOK输出为高电平；

4)在检测模块的输出端VOLOK输出为高电平时，开关模块140进入导通状态，进而使得所述外部电源向所述芯片供电。即在开关模块140导通后，所述芯片开始进行开始进入工作状态，当所述上电复位模块150的输入端VCC-chip的电压满足所述芯片的工作电压时，所述上电复位模块150的信号控制端POR-CTRL产生高电平信号；

5)在负载模块120的信号控制端POR-CTRL和负载控制端LOAD-CTRL都为高电平时，该负载模块120上将不产生功耗。此时在开关模块140导通的情况下，外部电源VCC的输出功率(驱动能力)和电压值均能够满足所述芯片正常工作。在本申请实施例中，所述芯片又叫集成电路(integrated circuit，IC)或称微电路(microcircuit)、微芯片(microchip)、晶片/芯片(chip)，在电子学中，芯片是一种将电路(主要包括半导体设备，也包括被动组件等)小型化的方式。随着科学技术的发展，芯片的应用领域越来越广泛，芯片的种类也越来越多，在数字电路和模拟电路中，芯片的不可替代作用越来越强，芯片在硬件电路中是不可获取的组成部分，所以在芯片的应用过程中，还需要在满足芯片的工作条件才能发挥芯片的作用，比如，在本申请中，需设计欠压保护电路，来避免芯片在使用过程中，在外部电源的输出功率(驱动能力)小于芯片的功耗但外部电源的输出电压却芯片的最小工作电压的情况下，导致的芯片在开启工作和停止工作之间频繁切换，进而有可能导致芯片损坏的状况发生。

在本申请实施例中，检测模块110是用于检测外部电源的输出功率值，开关模块140是用于导通或断开外部电源与芯片之间的连接，负载模块120是用于在所述外部电源的输出功率小于等于预设功率阈值的情况下，消耗外部电源所产生的能量，其中，预设功率阈值大于等于芯片内部的存储器在进行擦写操作时所消耗的功率。

在本申请实施例中，可以先通过检测模块110检测外部电源的输出功率，在检测模块110检测到外部电源的输出功率大于预设功率阈值的情况下，检测模块110调整其输出端VOLOK的控制信号，调整后的控制信号用于关闭所述负载模块120的工作，调整后的控制信号还用于控制开关模块140的导通，在负载模块120停止工作和开关模块140导通后，外部电源可以给芯片进行供电，此时，外部电源的输出功率已经大于芯片内部的存储器在进行擦写操作时所消耗的功率，外部电源在给芯片进行供电时，不会因芯片内部的存储器在进行擦写操作而将外部电源的输出电压拉低，不会导致芯片停止工作。

在本申请实施例中，检测模块110是用于检测外部电源的输出功率值，由于外部电源的输出功率是随着外部电源输出电压的上升而线性地增强，所以，可以通过检测外部电源的输出电压值，来确定外部电源的输出功率(驱动能力)。在其他实施例中，也可以通过检测模块110检测外部电源的输出电流值，来确定外部电源的输出功率，由于外部电源的输出功率也是随着外部电源输出电流的增大而呈现线性增强的效果，所以，也可以通过检测外部电源的输出电流值，来确定外部电源的输出功率(驱动能力)。

在本申请实施例中，下面以通过检测外部电源的输出电压值，来确定外部电源的输出功率的方式进行举例，在一个具体示例中，外部电源的输出电压值大于预设电压阈值的情况下，调整检测模块输出端的控制信号，从而用于关闭所述负载模块120的工作。

在本申请实施例中，预设功率阈值是预先设定的电压值，在本申请实施例中，预设阈值可以是3.3V，也可以2.2V，也可以是任意的其他电压值，预设阈值具体数值的大小主要是依据所述外部电源的输出功率而确定的，具体的，在本申请实施例中，预设阈值以外部电源输出电压值为2.3V、外部电源的输出电流值为2.5mA为例，也就是说，在外部电源输出电压值为2.3V时，此时，外部电源的输出电流值为2.5mA，也就是说，外部电源输出的功率值为5.75mW，例如，若芯片内部在进行存储器擦除的操作时，芯片所消耗的功率为5mW，此时，外部电源的输出功率已经大于芯片在进行存储器擦除操作时所消耗的功率了，预设阈值可以设置为大于等于2.3V中任意数值。因此，预设阈值的设置跟外部电源的功率相关，在外部电源的输出功率大于芯片内部在进行存储器擦除的操作时所消耗的功率的情况下，外部电源的输出电压值可以确定为最小预设电压阈值。当然，在其他实施例中也可以通过检测外部的输出电流来确定外部电源的输出功率，在此不再赘述。

在其中的一些实施例中，所述欠压保护电路还包括：第一延时模块130；所述第一延时模块130包括输入端和输出端；所述第一延时模块130设置于所述第二节点和所述开关模块140的受控端PMS-CTRL之间，所述第一延时模块130的输入端与所述第二节点电性连接，所述第一延时模块130的输出端与所述开关模块140的受控端PMS-CTRL电性连接；所述第一延时模块130用于将所述控制信号延迟施加于所述开关模块140的受控端PMS-CTRL。

在本申请实施例中，第一延时模块130可以是延时器，也可以是其他用于延迟传送信息的器件，比如，可以是555定时器件，也可以是RC串联的延时电路，还可以是时间继电器等器件。

第一延时模块130的延迟时间可以是1ms，也可以0.5ms，具体延迟时间长度可以根据实际情况来设定，第一延时模块130的作用主要延缓控制信号施加于开关模块140的受控端PMS-CTRL，延缓将开关模块140导通，目的是为了确保负载模块120已经停止工作，并确保外部电源的输出功率可以通过开关模块140全部施加于芯片端。

请参阅图2，图2是本发明另一实施例的芯片的欠压保护电路的结构框图。如图2所示，一种芯片的欠压保护电路，包括：检测模块110、受控模块160、开关模块140和上电复位模块150；所述检测模块110包括输入端VCC和输出端VOLOK；所述受控模块160包括电源端VCC-CHIP、接地端GND和负载控制端LOAD-CTRL；所述开关模块140包括受控端PMS-CTRL、第一连接端VCC和第二连接端VCC-CHIP；所述上电复位模块150包括输入端VCC-chip和信号输出端POR。其中，所述检测模块110的输入端VCC与所述开关模块140的第一连接端VCC均与外部电源电性连接；所述检测模块110的输出端VOLOK与所述开关模块140的受控端PMS-CTRL电性连接；所述开关模块140的第二连接端VCC-CHIP与所述上电复位模块150的输入端VCC-chip、以及所述受控模块160的电源端VCC-CHIP电性连接，所述上电复位模块150的信号输出端POR与所述受控模块160的负载控制端LOAD-CTRL电性连接，所述上电复位模块150的输入端VCC-chip与所述芯片的电源输入端连接，用于给所述芯片供电。

其中，所述检测模块110，用于检测所述外部电源的输出功率值，在所述输出功率值大于预设功率阈值的情况下，调整所述检测模块110输出端VOLOK的控制信号，所述控制信号用于控制所述开关模块140导通，使得所述外部电源向所述芯片供电；所述受控模块160，用于在所述外部电源的所述输出功率值小于等于所述预设功率阈值的情况下，消耗所述外部电源所输出的能量。

本申请实施例的工作原理如下：

1)在外部电源VCC电压从0V开始上升的时候，检测模块110的输出端VOLOK的初始输出值为低电平，也就是说受控模块160的负载控制端LOAD-CTRL也是低电平，此时受控模块160是工作的状态；

2)外部电源VCC电压上升，达到检测模块110的设定阈值后，检测模块110的输出端VOLOK的输出为高电平，高电平信号传输到开关模块140的受控端PMS-CTRL，开关模块140的受控端PMS-CTRL接收到输入的高电平，开关打开；开关模块140的第一连接端VCC和第二连接端VCC-CHIP导通；

3)开关模块140的第一连接端VCC和第二连接端VCC-CHIP刚刚导通时，上电复位模块150的信号输出端POR的输出为低电平，低电平信号传输到受控模块160的负载控制端LOAD-CTRL，此时受控模块160将在外部电源VCC的电源域上产生功耗，当外部电源VCC的驱动能力低于受控模块160所消耗的功耗时，上电复位模块150的输入端VCC-chip的电压将会被拉低；上电复位模块150的信号输出端POR将不能产生高电平的输出，芯片内部电路不工作；

4)当上电复位模块150的输入端VCC-chip的电压值能够使上电复位模块150的信号输出端POR的输出为高电平，则证明外部电源VCC的电源能够满足：具有大于受控模块160所消耗功耗的驱动能力；且在维持受控模块160所消耗功耗的条件下，电压值仍能保持内部电路正常工作；

5)当上电复位模块150的信号输出端POR的输出为高电平时，信号输出端POR连接受控模块160的负载控制端LOAD-CTRL，受控模块160关闭，停止在外部电源VCC的电源域上进行负载消耗；且受控模块160的负载消耗大于内部电路的功耗，所以关闭受控模块160后，芯片内部电路进行正常工作时的功耗并不能将上电复位模块150的输入端VCC-chip的电源拉低至使信号输出端POR的输出电平改变，因此芯片能够保持正常工作。

上述实施例能够在上电复位模块150产生芯片开始工作的复位信号后，使芯片能维持稳定的工作，使芯片在外部电源VCC电压上升的弱驱动时间内不会开始芯片内部电路的工作，有效避开芯片在弱驱动的电源环境下复位信号反复翻转的情况，避免打断芯片在对存储器擦除或改写时候的完整动作。

图3是本实施例的检测模块110的结构框图。如图3所示，在其中的一些实施例中，所述检测模块110包括：欠压检测电路111、电压迟滞电路112和第二延时模块113；所述欠压检测电路111与所述电压迟滞电路112电性连接，所述第二延时模块113与所述电压迟滞电路112电性连接；所述欠压检测电路111用于检测所述外部电源的输出电压值是否大于预设电压阈值，在所述外部电源的输出电压值大于所述芯片的额定工作电压时，所述欠压检测电路输出高电平的控制信号，在所述外部电源的输出电压值小于所述芯片的额定工作电压时，所述欠压检测电路111输出低电平的控制信号；所述电压迟滞电路112用于在所述预设电压阈值上设置迟滞电压，并在所述外部电源的输出电压值小于所述预设电压阈值和所述迟滞电压的电压之和的情况下，调整所述输出端的控制电压；所述第二延时模块将所述控制信号延迟发送至所述检测模块的输出端。

图4是本申请其中一个实施例的欠压检测电路的电路图。如图4所示，图中外部电源提供给芯片的输出电压为VCC。外部电源在电压上升过程中，输出电压开始从0V上升，初始时的输出功率(驱动能力)较弱，随着输出电压上升，外部电源的输出功率(驱动能力)逐渐增强，在输出电压达到2.30V左右时，外部电源的输出功率(驱动能力)能够满足芯片的工作功率。

图中的电路结构因为NMOS晶体管NM0的连接方式，决定NM0晶体管的栅极电压在电源电压上升到一定的电压值后将不再随着外部电源电压的升高而升高；通过镜像电流源的方式连接的NMOS晶体管NM1，因为NM0与NM1这两个NMOS晶体管的栅极-源极的电压一致，所以两个晶体管流过的电流一致，也成为镜像电路。随着外部电源的输出电压上升，因为二极管连接方式的NMOS晶体管NM0的栅极与PMOS晶体管的栅极电连接，而NM0栅极的电压随之电源VCC的电压升高将维持在一定值(约为0.7V)，所以PMOS晶体管PM1的栅极-源极电压将随着电源VCC的电压上升而增加，这将使PM1能够流过电流的能力增强，而NM1管的电流由于镜像的NM0的固定几乎不变的电流值。

外部电源的输出电压刚刚开始上升的时候，由于NM1的导通电流能力强于PM1，PM1与NM1之间的电连接的节点电压为低，通过施密特触发器(SMIT)、延时模块(DELAY)、反相器1(INV1)、反相器2(INV2)后输出的控制信号施加到开关模块的控制端。

外部电源的输出电压上升到一定的电压值时，将使PM1能够流过电流的能力增强，而NM1管的电流由于镜像的NM0的固定几乎不变的电流值。此时PM1与NM1之间的电连接的节点电压为高，通过施密特触发器(SMIT)、延时模块(DELAY)、反相器1(INV1)、反相器2(INV2)后输出的控制信号施加到开关模块的控制端。

PM0处于截止状态时，外部电源的输出电压与NM0的电阻为电阻R1、R2的串联(电阻为R1+R2)；PM0处于导通状态时，导通的PM0等效于将电阻R1进行短路，外部电源的输出电压与NM0的电阻仅剩下电阻R2(电阻为R2)；这个部分的电路将PM1与NM1之间的翻转时的外部电源的输出电压形成一个迟滞(即该节点由低电平翻转为高电平时的VCC电压VCC-ON，高于该节点有高电平翻转为低电平时的VCC-DOWN电源)。

例如，在上述电路中：外部电源提供给芯片的输出电压上升至2.5V之前，输出功率(驱动能力)随着电压增加而增强，当外部电源的输出电压为2.5V时，输出功率(驱动能力)为2.5mA；并在外部电源的输出电压为2.6V时，输出电流快速增加到20mA左右。

检测模块具有电压检测功能，当外部电源的输出电压在上升的过程且输出电压高于2.2V时，(VOLOK)输出为高电平；当外部电源的输出电压下降的过程且低于2.1V时，(VOLOK)输出为低电平；

在本申请实施例中，开关模块为受控制的驱动开关模块，当输入端口(PMS_CTRL)输入端为高电平时，开关模块导通，外部电源与芯片之间导通；当输入端口P(MS_CTRL)输入端为低电平时，开关断开，外部电源与芯片之间不导通；

负载模块120为受控的负载模块，外部电源为该负载模块提供电源，当受控端口(Load_CTRL)输入端为低电平时，该受控制的负载模块在外部电源上产生一个设计值的功耗CT_Load(该功耗的设计值大于芯片内部电路正常工作的功耗)；当输入端口(Load_CTRL)输入端为高电平时，该模块上将不产生功耗。

本申请的工作原理：

在外部电源输出电压开始上升的时候，控制信号(VOLOK)的初始输出值为低电平，此时负载模块120是工作的状态；

在外部电源在弱驱动状态下，由于负载模块处于工作状态，所以外部电源的输出电压在满足负载模块之前，外部电源的输出电压一直被拉低；

直到外部电源的输出功率(驱动能力)能够在负载模块开启的状态下，且外部电源的输出电压值达到检测模块的电压设定值后，检测模块的输出控制信号(VOLOK)的输出为高电平；

在检测模块的输出(VOLOK)的输出为高电平时，负载模块的(LOAD_CTRL)的输入为高电平，负载模块停止工作；

控制信号(VOLOK)经过延时模块，即等待负载模块停止工作后，开关模块开启，将外部电源与芯片导通。此时外部电源的输出功率(驱动能力)的和输出电压均能够满足芯片正常工作。

在其中的一些实施例中，所述负载模块的功耗大于所芯片的工作所需的功耗。

在其中的一些实施例中，在所述控制信号为低电平时，所述负载模块开启工作，在所述控制信号为高电平时，所述负载模块停止工作。

在其中的一些实施例中，在所述控制信号为低电平时，所述开关模块处于断开状态，在所述控制信号为高电平时，所述开关模块处于导通状态。

在其中的一些实施例中，在所述外部电源的输出电压值大于芯片的额定工作电压时，所述检测模块输出的控制信号为高电平。

在其中的一些实施例中，所述开关模块为PMOS功率管。

在其中的一些实施例中，所述负载模块的功率值的大小可调节。

在其中的一些实施例中，所述第一延时模块是延时器。

应该明白的是，这里描述的具体实施例只是用来解释这个应用，而不是用来对它进行限定。根据本申请提供的实施例，本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例，均属本申请保护范围。

显然，附图只是本申请的一些例子或实施例，对本领域的普通技术人员来说，也可以根据这些附图将本申请适用于其他类似情况，但无需付出创造性劳动。另外，可以理解的是，尽管在此开发过程中所做的工作可能是复杂和漫长的，但是，对于本领域的普通技术人员来说，根据本申请披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段，不应被视为本申请公开的内容不足。

“实施例”一词在本申请中指的是结合实施例描述的具体特征、结构或特性可以包括在本申请的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例，也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是，本申请中描述的实施例在没有冲突的情况下，可以与其它实施例结合。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片的欠压保护电路，其特征在于，包括：检测模块、负载模块和开关模块；

所述检测模块包括输入端和输出端；

所述负载模块包括输入端和受控端；

所述开关模块包括受控端、第一连接端和第二连接端；

所述检测模块的输入端、所述负载模块的输入端以及所述开关模块的第一连接端均与外部电源电性连接；

所述检测模块的输出端、所述负载模块的受控端以及所述开关模块的受控端电性连接；

所述开关模块的第二连接端与所述芯片的电源输入端连接，用于给所述芯片供电；所述检测模块，用于检测所述外部电源的输出功率值，在所述输出功率值大于预设功率阈值的情况下，调整所述输出端的控制信号，所述控制信号用于关闭所述负载模块的工作，并控制所述开关模块导通，使得所述外部电源向所述芯片供电；

所述负载模块，用于在所述外部电源的所述输出功率值小于等于所述预设功率阈值的情况下，消耗所述外部电源所输出的能量。

2.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述欠压保护电路还包括：第一延时模块；所述第一延时模块包括输入端和输出端；

所述第一延时模块设置于所述检测模块的输出端和所述开关模块的受控端之间，所述第一延时模块的输入端与所述检测模块的输出端电性连接，所述第一延时模块的输出端与所述开关模块的受控端电性连接；

所述第一延时模块用于将所述控制信号延迟施加于所述开关模块的受控端。

3.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述检测模块包括：欠压检测电路、电压迟滞电路和第二延时模块；

所述欠压检测电路与所述迟滞电路电性连接，所述第二延时模块与所述迟滞电路电性连接；

所述欠压检测电路用于检测所述外部电源的输出电压值是否大于预设电压阈值，在所述外部电源的输出电压值大于所述芯片的额定工作电压时，所述欠压检测电路输出高电平的控制信号，在所述外部电源的输出电压值不大于所述芯片的额定工作电压时，所述欠压检测电路输出低电平的控制信号；

所述电压迟滞电路用于在所述预设电压阈值上设置迟滞电压，并在所述外部电源的输出电压值小于所述预设电压阈值和所述迟滞电压的电压之和的情况下，调整所述输出端的控制电压；

所述第二延时模块将所述控制信号延迟发送至所述检测模块的输出端。

4.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述负载模块的工作电流大于所芯片的工作电流。

5.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，在所述控制信号为低电平时，所述负载模块开启工作，在所述控制信号为高电平时，所述负载模块停止工作。

6.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，在所述控制信号为低电平时，所述开关模块处于断开状态，在所述控制信号为高电平时，所述开关模块处于导通状态。

7.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，在所述外部电源的输出电压值大于芯片的额定工作电压时，所述检测模块输出的控制信号为高电平。

8.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述开关模块为PMOS功率管。

9.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述负载模块的功率值的大小可调节。

10.一种芯片的欠压保护电路，其特征在于，包括：检测模块、受控模块、开关模块和上电复位模块；

所述检测模块包括输入端和输出端；

所述受控模块包括电源端和受控端；

所述开关模块包括受控端、第一连接端和第二连接端；

所述上电复位模块包括输入端和信号输出端；

所述检测模块的输入端以及所述开关模块的第一连接端均与外部电源电性连接；

所述检测模块的输出端与所述开关模块的受控端电性连接；

所述开关模块的第二连接端、所述上电复位模块的输入端以及所述受控模块的电源端电性连接；

所述上电复位模块的信号输出端与所述受控模块的受控端电性连接；

所述上电复位模块的输入端与所述芯片的电源输入端连接，用于给所述芯片供电；

所述检测模块，用于检测所述外部电源的输出功率值，在所述输出功率值大于预设功率阈值的情况下，调整所述输出端的控制信号，所述控制信号用于通过所述上电复位模块关闭所述受控模块的工作，并控制所述开关模块导通，使得所述外部电源向所述芯片供电；

所述受控模块，用于在所述外部电源的所述输出功率值小于等于所述预设功率阈值的情况下，消耗所述外部电源所输出的能量。

Images