TW201839187A - 用於在半導體晶圓的正側上沉積層期間保持具有取向凹槽之半導體晶圓的基座以及使用該基座以沉積該層的方法 - Google Patents

用於在半導體晶圓的正側上沉積層期間保持具有取向凹槽之半導體晶圓的基座以及使用該基座以沉積該層的方法 Download PDF

Info

Publication number
TW201839187A
TW201839187A TW107113005A TW107113005A TW201839187A TW 201839187 A TW201839187 A TW 201839187A TW 107113005 A TW107113005 A TW 107113005A TW 107113005 A TW107113005 A TW 107113005A TW 201839187 A TW201839187 A TW 201839187A
Authority
TW
Taiwan
Prior art keywords
base
positions
semiconductor wafer
pedestal
susceptor
Prior art date
Application number
TW107113005A
Other languages
English (en)
Other versions
TWI677601B (zh
Inventor
林哈德 蕭爾
Original Assignee
德商世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商世創電子材料公司 filed Critical 德商世創電子材料公司
Publication of TW201839187A publication Critical patent/TW201839187A/zh
Application granted granted Critical
Publication of TWI677601B publication Critical patent/TWI677601B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Abstract

一種用於在半導體晶圓的正側上沉積層期間保持具有取向凹槽之半導體晶圓的基座以及一種藉由使用該基座以沉積該層的方法。該基座包含一基座環和一基座基部，且該基座環包含一在該半導體晶圓背側的邊緣區域處用於放置該半導體晶圓的放置區域和一鄰接該放置區域的該基座環的臺階形外邊界。該基座具有四個位置，該基座在該四個位置處的結構不同於該基座在四個另外位置處的結構，從該四個位置中的一個至該四個位置中的下一個的間隔為90°，且從該四個位置中的一個至下一個該另外位置的間隔為45°，且該四個位置中的一個為凹槽位置，該基座在該凹槽位置處的結構不同於該基座在該基座的該四個位置中的其它三個位置處的結構。

Description

用於在半導體晶圓的正側上沉積層期間保持具有取向凹槽之半導體晶圓的基座以及使用該基座以沉積該層的方法
本發明係關於一種用於在半導體晶圓的正側（front side）上沉積層期間保持具有取向凹槽（orientation notch）之半導體晶圓的基座。本發明還關於一種使用該基座在具有取向凹槽之半導體晶圓的正側上沉積該層的方法，該半導體晶圓具有＜100＞取向。
US 2008/0118712 A1描述了一種包含基座環和基座基部的基座。基座環具有在半導體晶圓背側的邊緣區域處用於放置半導體晶圓的凸緣（ledge），且係出於在半導體晶圓的正側上沉積層的目的而被置於基座基部上。所放置的半導體晶圓係位於基座的穴（pocket）中，在基座環的中心和外邊界的內邊緣之間的半徑定義穴的半徑。基座環和基座基部係形成二部件單元（two-part unit）。
基座環和基座基部也可形成為單部件（one-part）基座。US 2007/0227441 A1描述了此類基座，且該文獻注意到於經磊晶塗覆的半導體矽晶圓的邊緣區域中在磊晶層的厚度上的週期性波動（periodic fluctuation）。其原因是磊晶層藉以生長的不同生長速率。不同的生長速率係與晶體取向有關。在鄰接半導體晶圓正側的邊緣區域中，具有不同晶體取向的晶面（crystal plane）係被暴露。在具有＜100＞取向的單晶矽半導體晶圓的情況下，晶體取向沿半導體晶圓的周邊而週期性地變化。在邊緣區域中存在有磊晶層生長相對較快的四個位置，該四個位置分別以90°相隔開且具有＜110＞取向；以及磊晶層生長相對較慢的四個另外位置，該四個另外位置分別相對於其它四個位置以45°間隔開。為了使磊晶層的厚度在邊緣區域中更均勻，US 2007/0227441 A1提出隨著厚度波動的週期而改變基座的結構。
該教導忽視了以下事實，即所提到的厚度波動被認為會引起其問題的半導體晶圓係在邊緣區域中設置有取向凹槽。在具有正側＜100＞取向的矽半導體晶圓的情況下，取向凹槽通常位於磊晶層生長相對較快的四個位置中的一個處，並標記四個＜110＞晶體方向中的一個。取向凹槽有時也位於距該位置45°處，並標記四個＜100＞晶體方向中的一個。
本發明的目的是考慮到取向凹槽的存在，並在邊緣區域中所提到的位置處提供適當的生長條件。
本發明的目的是透過一種用於在半導體晶圓的正側上沉積層期間保持具有取向凹槽之半導體晶圓的基座來實現，該基座包含一基座環和一基座基部，該基座環包含一在該半導體晶圓背側的邊緣區域處用於放置該半導體晶圓的放置區域和一鄰接該放置區域的該基座環的臺階形外邊界（step-shaped outer delimitation），其中該基座具有四個位置，該基座在該四個位置處的結構不同於該基座在四個另外位置處的結構，從該四個位置中的一個至該四個位置中的下一個的間隔為90°，且從該四個位置中的一個至下一個該另外位置的間隔為45°，且該四個位置中的一個為凹槽位置，該基座在該凹槽位置處的結構不同於該基座在該基座的該四個位置中的其它三個位置處的結構。
基座環和基座基部可形成為單部件單元或二部件單元。較佳為二部件構造，基座基部較佳係由石墨氈（graphite felt）或塗覆有碳化矽的石墨氈、或塗覆有碳化矽的石墨、或碳化矽組成，且基座環較佳由碳化矽或塗覆有碳化矽的某種其他材料組成。其他材料較佳為石墨或矽。
基座環包含在半導體晶圓背側的邊緣區域處用於放置半導體晶圓的放置區域（凸緣）以及鄰接所述放置區域的臺階形外邊界。所放置的半導體晶圓係位於基座的穴中。
放置區域具有徑向寬度且從外邊界的內邊緣向內延伸。放置區域較佳形成為在位於內部的部分區域中在向內方向上向下傾斜（sloping down）或完全在向內方向上向下傾斜。
外邊界具有徑向寬度，徑向寬度對應於在外邊界的內邊緣和外邊緣之間的距離。外邊界具有一上邊界表面和在內邊緣處從放置區域延伸直至上邊界表面的高度。在外邊界的內邊緣和外邊緣處，基座分別具有厚度。
於基座分佈在周邊上的四個位置處，基座的結構不同於基座分佈在周邊上的四個另外位置處的基座的結構。四個位置分別與四個位置中的下一個具有90°的間隔，且分別與四個另外位置中的下一個具有45°的間隔。另外，在四個位置中的三個位置處的基座的結構不同於在第四位置（即凹槽位置）處的結構。
基座的結構較佳為在周邊方向上從四個位置中的三個位置起在±22.5°的橫向範圍上保持不變。然而，特別佳為將基座設計成使得在周邊方向上的結構變化係於四個位置中的三個的直接鄰近處開始，例如：從不超過±1°的距離處，且快速地進行，較佳為非常快速地進行，使得在不超過±5°的距離處已實現了四個另外位置的結構。
基座係用於一種在具有取向凹槽之半導體晶圓的正側上沉積層的方法中。半導體晶圓具有＜100＞取向，且所述方法包含將半導體晶圓置於基座環的放置區域上，使得取向凹槽及基座的凹槽位置係佈置在導向半導體晶圓中心的線上；以及在單晶圓反應器中塗覆半導體晶圓的正側。
半導體晶圓的正側係在其上沉積有磊晶層的半導體晶圓的上主表面（upper main surface），例如（100）表面。取向凹槽係半導體晶圓的邊緣區域中的凹口（indentation），在該位置＜110＞方向係從該邊緣指出，即在磊晶層生長相對較快的位置中的一個。
半導體晶圓較佳係由矽、鍺或這些元素的混合物組成。然而，它還可以是SOI晶圓（絕緣體上矽（silicon on insulator））、接合（bonded）的半導體晶圓、或已塗覆有一或多個磊晶層的基材晶圓（substrate wafer）。磊晶層較佳係由矽、鍺或這些元素的混合物組成，且可能含有摻雜劑（dopant）。
半導體晶圓可從藉由FZ（浮區（float zone））法或藉由CZ（柴可斯基（Czochralski））法結晶的單晶切片而得。CZ法包括將種晶（seed crystal）浸入容納在坩堝中的熔體中，以及從所述熔體中提升種晶與在其上結晶的單晶。
半導體晶圓具有至少200毫米、較佳為至少300毫米的直徑。
根據本發明佈置的在放置區域上之半導體晶圓與基座結構的組合提供了適於磊晶層生長的條件。磊晶層生長較快的四個位置中的三個係對應於基座的四個位置中的三個。對應於其中亦設有取向凹槽的位置的第四位置係對應於基座的四個位置中的第四個，即凹槽位置。基座在凹槽位置處的結構不同於基座在基座的四個位置中的其它三個位置處的結構。根據本發明的一個改進，基座在凹槽位置處的結構係對應於基座在基座的四個另外位置處的結構。根據本發明的另一改進，基座在第四位置處的結構也不同於基座在四個另外位置處的結構。
關於根據本發明裝置的上述實施態樣所指定的特徵可相應地應用於根據本發明的方法。在圖式說明和申請專利範圍中解釋了根據本發明的實施方案的這些和其它特徵。各單個特徵可作為本發明的實施態樣而單獨地或組合地實現。此外，它們可描述可獨立受保護的有利實施態樣。
第1圖示出了基座基部7、基座環6和具有取向凹槽3的半導體晶圓2的相對佈置。在使用期間，基座環6位於基座基部7上，且半導體晶圓2位於基座環6的放置區域8上。基座基部7和基座環6的直徑可相同。然而，基座基部7的直徑也可大於基座環6的直徑。作為對圖式的變更，基座環6和基座基部7還可形成單部件單元。
第2圖示出了具有取向凹槽3的半導體晶圓2。半導體晶圓2具有＜100＞取向。半導體晶圓2的上側表面例如是（100）平面。取向凹槽3標記指向半導體晶圓的邊緣區域中的對應平面的四個＜110＞晶體方向中的一個，所述對應平面以90°間隔開而分佈在半導體晶圓的周邊周圍，磊晶層在該對應平面上係相較於在四個＜100＞晶體方向所指向的邊緣區域中的平面上以相對更高的速率而生長。
與此對應，根據本發明的基座1具有四個位置，基座在所述四個位置處的結構不同於基座在四個另外位置處所具有的結構。從四個位置中的一個至下一個位置的間隔是90°，且從四個位置中的一個至下一個另外位置的間隔是45°。另外，基座在四個位置中的一個處的結構不同於基座在其它三個位置處具有的結構。這一位置在下文中被稱為凹槽位置，因為其用意是在基座的使用期間將具有＜100＞取向的半導體晶圓置於基座環的放置區域上，使得其取向凹槽3和凹槽位置佈置在導向半導體晶圓中心的線上。
第3圖以垂直截面示出了基座1和置於基座環6的放置區域8上的半導體晶圓2。垂直截面通過由0°標識的凹槽位置，且通過位於與凹槽位置相對處且由180°標識的位置。
根據本發明的基座的第一實施態樣，在基座1的四個位置中的三個處之半導體晶圓的外邊緣5與基座環6的外邊界10的內邊緣11之間的距離A，係小於在第四位置（凹槽位置）處的距離，且小於在所述基座的四個另外位置處的距離。在凹槽位置處，基座可具有與在四個另外位置處相同的結構，或者具有另外特徵在於向內導向之放置區域的突起（protuberance）13的結構（第5圖），或者具有另外特徵在於向內導向之放置區域的突起13及向內導向之外邊界的突起14的結構（第6圖）。
根據本發明的基座的第二實施態樣，在基座1的四個位置中的三個位置處之基座環6的放置區域8的徑向寬度W，係小於在第四位置（凹槽位置）處的徑向寬度，且小於在所述基座的四個另外位置處的徑向寬度。在凹槽位置處，基座可具有與在四個另外位置處相同的結構，或者具有另外特徵在於向內導向之放置區域的突起13的結構（第5圖），或者具有另外特徵在於向內導向之放置區域的突起13及向內導向之外邊界的突起14的結構（第6圖）。
根據本發明的基座的第三實施態樣，在基座1的四個位置中的三個位置處之基座環的外邊界的高度H，係大於在第四位置（即凹槽位置）處的高度，且大於在基座1的四個另外位置處的高度。在凹槽位置處，基座可具有與在四個另外位置處相同的結構，或者具有另外特徵在於向內導向之放置區域的突起13的結構（第5圖），或者具有另外特徵在於向內導向之放置區域的突起13及向內導向之外邊界的突起14的結構（第6圖）。
根據本發明的基座的第四實施態樣，在基座1的四個位置中的三個位置處之基座1的厚度D，係小於在第四位置（凹槽位置）處的厚度，且小於在基座1的四個另外位置處的厚度。在凹槽位置處，基座可具有與在四個另外位置處相同的結構，或者具有另外特徵在於向內導向之放置區域的突起13的結構（第5圖），或者具有另外特徵在於向內導向之放置區域的突起13及向內導向之外邊界的突起14的結構（第6圖）。
根據本發明的基座的第五實施態樣，在基座1的四個位置中的三個位置處之基座環6的外邊界的徑向寬度B，係小於在第四位置（凹槽位置）處的徑向寬度，且小於在所述基座的四個另外位置處的徑向寬度。在凹槽位置處，基座可具有與在四個另外位置處相同的結構，或者具有另外特徵在於向內導向之放置區域的突起13的結構（第5圖），或者具有另外特徵在於向內導向之放置區域的突起13及向內導向之外邊界的突起14的結構（第6圖）。
根據本發明的基座的第六實施態樣，基座環6的外邊界10在基座1的四個位置中的三個其它位置處係自外邊界10的內邊緣11至外邊界10的外邊緣12從高度H2 減小至高度H1 ，且在基座1的凹槽位置和所述基座的四個另外位置處保持在高度H1 （第4圖）。高度H2 較佳達到位於基座環之放置區域上的半導體晶圓之上側表面的平面之上。在凹槽位置處，基座可具有與在四個另外位置處相同的結構，或者具有另外特徵在於向內導向之放置區域的突起13的結構（第5圖），或者具有另外特徵在於向內導向之放置區域的突起13及向內導向之外邊界的突起14的結構（第6圖）。
第5圖以平面圖示出了基座環6和位於基座環6的放置區域8上的半導體晶圓2的細節。示出了基座的凹槽位置周圍的區域。半導體晶圓2的取向凹槽3可受基座環6的放置區域8的突起13支撐。在這種情況下，在沒有突起13的情況下，取向凹槽3將向內突出而超過放置區域8的內邊緣。在突起13之外的區域中，即在基座1的四個位置中的其它三個位置和四個另外位置處，放置區域8的徑向寬度W小於凹槽位置處的徑向寬度。
第6圖示出了基座環6的放置區域8的一部分和外邊界10的內邊緣11的側視圖。示出了基座的凹槽位置周圍的區域。在基座1的該位置處，在向內方向上可存在有外邊界10的突起14。突起14較佳形成為使得其突出到置於放置區域8上的半導體晶圓的取向凹槽3中。
以上描述的示例性實施態樣應當被理解為以舉例方式給出。此說明書的揭露，首先使本領域技藝人士能夠理解本發明及與其相關的優點，其次還涵蓋在本領域技藝人士的理解範圍內對所描述的結構和方法所作之顯而易見的改變和修改。因此，所有此類改變和修改以及等同物均意在由申請專利範圍的保護範圍所覆蓋。
以上描述考慮了當取向凹槽標記四個＜110＞晶體方向中的一個時的情況。如果取向凹槽標記四個＜100＞晶體方向中的一個，則以下條件中的一個係較佳代替適用： a) 在半導體晶圓位於放置區域上的狀態下，在基座的四個位置中的其它三個位置處之半導體晶圓的外邊緣與基座環的外邊界的內邊緣之間的距離A，係大於在基座的凹槽位置處的距離，且大於在基座的四個另外位置處的距離； b) 在基座的四個位置中的其它三個位置處之基座環的放置區域的徑向寬度W，係大於在基座的凹槽位置處的徑向寬度，且大於在基座的四個另外位置處的徑向寬度； c) 在基座的四個位置中的其它三個位置處之基座環的外邊界的高度H，係小於在基座的凹槽位置處的高度，且小於在基座的四個另外位置處的高度； d) 在基座的四個位置中的其它三個位置處之基座的厚度D，係大於在基座的凹槽位置處的厚度，且大於在基座的四個另外位置處的厚度； e) 在基座的四個位置中的其它三個位置處之基座環的外邊界的徑向寬度B，係大於在基座的凹槽位置處的徑向寬度，且大於在基座的四個另外位置處的徑向寬度；以及 f) 基座環的外邊界在基座的四個位置中的其它三個位置處自外邊界的內邊緣至外邊界的外邊緣保持在高度H1 ，並且在基座的凹槽位置和基座的四個另外位置處從高度H2 減小至高度H1 。
實施例：
在單晶圓反應器中用矽磊晶層塗覆具有＜100＞取向和300毫米直徑的單晶矽半導體晶圓。磊晶層的厚度為2微米。基座係根據第六實施態樣而形成。半導體晶圓具有標記＜110＞方向的取向凹槽，且被放置至基座上，使得取向凹槽和基座的凹槽位置佈置在導向半導體晶圓中心的線上。另外，在基座的凹槽位置處在向內方向上存在有放置區域的突起，且在向內方向上存在有外邊界的突起。
利用基座的這種構造，可在邊緣區域中實現不超過150奈米的平整度，其被表示為ESFQRmax且邊緣排除（edge exclusion）為1毫米。特別地，也可以這種方式抑制在取向凹槽的區域中半導體晶圓背側上的生長（稱為「凹槽凸起（bump）」）的發生。
第7圖示出了此類半導體晶圓背側的形貌，並且第8圖以比較方式示出了具有「凹槽凸起」的半導體晶圓的形貌，該「凹槽凸起」係由於基座在凹槽位置處不具有突起而不能被抑制。
1‧‧‧基座
2‧‧‧半導體晶圓
3‧‧‧取向凹槽
4‧‧‧層
5‧‧‧半導體晶圓的外邊緣
6‧‧‧基座環
7‧‧‧基座基部
8‧‧‧基座環的放置區域
9‧‧‧放置區域的內邊緣
10‧‧‧基座環的外邊界
11‧‧‧外邊界的內邊緣
12‧‧‧外邊界的外邊緣
13‧‧‧放置區域的突起
14‧‧‧外邊界的突起
第1圖示出了包含基座環和基座基部的基座。 第2圖以平面圖示出了具有＜100＞取向的半導體晶圓。 第3圖和第4圖以垂直截面示出了基座和置於基座環的放置區域上的半導體晶圓。 第5圖以平面圖示出了基座環6和位於基座環6的放置區域8上的半導體晶圓2的細節。 第6圖示出了基座環的放置區域的一部分和外邊界的內邊緣的側視圖。 第7圖和第8圖示出了在每種情況下，在正側上沉積磊晶層之後半導體晶圓背側的形貌（topography）。
：無

Claims (10)

  1. 一種用於在半導體晶圓的正側（front side）上沉積一層的期間保持一具有取向凹槽（orientation notch）之半導體晶圓的基座，該基座包含一基座環和一基座基部，該基座環包含一在該半導體晶圓背側的邊緣區域處用於放置該半導體晶圓的放置區域和一鄰接該放置區域的該基座環的臺階形外邊界（step-shaped outer delimitation），其中該基座具有四個位置，該基座在該四個位置處的結構不同於該基座在四個另外位置處的結構，從該四個位置中的一個至該四個位置中的下一個的間隔為90°，且從該四個位置中的一個至下一個該另外位置的間隔為45°，且該四個位置中的一個為凹槽位置，該基座在該凹槽位置處的結構不同於該基座在該基座的該四個位置中的其它三個位置處的結構。
  2. 如請求項1所述的基座，其中在半導體晶圓位於該放置區域上的狀態下，在該基座的該四個位置中的其它三個位置處之該半導體晶圓的外邊緣與該基座環的該外邊界的內邊緣之間的距離A，係小於在該基座的該凹槽位置處的距離，且小於在該基座的該四個另外位置處的距離。
  3. 如請求項1所述的基座，其中在該基座的該四個位置中的其它三個位置處之該基座環的該放置區域的徑向寬度W，係小於在該基座的該凹槽位置處的徑向寬度，且小於在該基座的該四個另外位置處的徑向寬度。
  4. 如請求項1所述的基座，其中在該基座的該四個位置中的其它三個位置處之該基座環的該外邊界的高度H，係大於在該基座的該凹槽位置處的高度，且大於在該基座的該四個另外位置處的高度。
  5. 如請求項1所述的基座，其中在該基座的該四個位置中的其它三個位置處之該基座的厚度D，係小於在該基座的該凹槽位置處的厚度，且小於在該基座的該四個另外位置處的厚度。
  6. 如請求項1所述的基座，其中在該基座的該四個位置中的其它三個位置處之該基座環的該外邊界的徑向寬度B，係小於在該基座的該凹槽位置處的徑向寬度，且小於在該基座的該四個另外位置處的徑向寬度。
  7. 如請求項1所述的基座，其中該基座環的該外邊界在該基座的該四個位置中的其它三個位置處係自該外邊界的內邊緣至該外邊界的外邊緣從高度H2 減小至高度H1 ，且在該基座的該凹槽位置處及在該基座的該四個另外位置處保持在該高度H1 。
  8. 如請求項1至7中任一項所述的基座，其中在該基座的該凹槽位置處，在向內方向上存在有該放置區域的突起（protuberance）。
  9. 如請求項8所述的基座，其中在該基座的該凹槽位置處，在向內方向上存在有該外邊界的突起。
  10. 一種用於在具有取向凹槽的半導體晶圓的正側上沉積一層的方法，該半導體晶圓具有＜100＞取向，該方法包括：將該半導體晶圓置於如請求項1至9中任一項所述的基座環上，使得該取向凹槽及該基座的凹槽位置係佈置在導向該半導體晶圓中心的線上；以及在單晶圓反應器中塗覆該半導體晶圓的正側。
TW107113005A 2017-04-20 2018-04-17 用於在半導體晶圓的正側上沉積層期間保持具有取向凹槽之半導體晶圓的基座以及使用該基座以沉積該層的方法 TWI677601B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??102017206671.7 2017-04-20
DE102017206671.7A DE102017206671A1 (de) 2017-04-20 2017-04-20 Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe während des Abscheidens einer Schicht auf einer Vorderseite der Halbleiterscheibe und Verfahren zum Abscheiden der Schicht unter Verwendung des Suszeptors
DE102017206671.7 2017-04-20

Publications (2)

Publication Number Publication Date
TW201839187A true TW201839187A (zh) 2018-11-01
TWI677601B TWI677601B (zh) 2019-11-21

Family

ID=62046889

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113005A TWI677601B (zh) 2017-04-20 2018-04-17 用於在半導體晶圓的正側上沉積層期間保持具有取向凹槽之半導體晶圓的基座以及使用該基座以沉積該層的方法

Country Status (9)

Country Link
US (1) US10991614B2 (zh)
EP (1) EP3613072B1 (zh)
JP (1) JP6812572B2 (zh)
KR (1) KR102335880B1 (zh)
CN (1) CN110546752B (zh)
DE (1) DE102017206671A1 (zh)
SG (1) SG11201907680VA (zh)
TW (1) TWI677601B (zh)
WO (1) WO2018192902A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112011826A (zh) * 2019-05-28 2020-12-01 硅电子股份公司 在晶圆的正面上沉积外延层的方法和实施该方法的装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295737B (zh) * 2017-08-31 2023-08-11 胜高股份有限公司 基座、外延生长装置、外延硅晶片的制造方法及外延硅晶片

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695568A (en) * 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
JP2001525997A (ja) * 1997-05-20 2001-12-11 東京エレクトロン株式会社 処理装置
JPH11106293A (ja) * 1997-10-03 1999-04-20 Super Silicon Kenkyusho:Kk エピタキシャルウエハ製造方法及び装置
JP3521819B2 (ja) * 1999-11-15 2004-04-26 株式会社デンソー 半導体ウエハの表面処理装置
JP4203206B2 (ja) * 2000-03-24 2008-12-24 株式会社日立国際電気 基板処理装置
JP2006186105A (ja) * 2004-12-27 2006-07-13 Steady Design Ltd エピタキシャル成長装置およびそれに用いるサセプター
JP2007243167A (ja) * 2006-02-09 2007-09-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタおよびエピタキシャルウェハの製造装置
DE112007000345T8 (de) * 2006-02-09 2009-07-16 Sumco Techxiv Corp., Omura Suszeptor und Einrichtung zur Herstellung eines Epitaxie-Wafers
US8021484B2 (en) 2006-03-30 2011-09-20 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer and apparatus therefor
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP5092975B2 (ja) * 2008-07-31 2012-12-05 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5604907B2 (ja) * 2010-02-25 2014-10-15 信越半導体株式会社 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
US9490166B2 (en) * 2010-12-08 2016-11-08 Evatec Ag Apparatus and method for depositing a layer onto a substrate
KR101721166B1 (ko) 2011-04-04 2017-03-29 주식회사 엘지실트론 웨이퍼 제조장치의 서셉터
DE102011007682A1 (de) 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
KR20120123207A (ko) * 2011-04-19 2012-11-08 실트로닉 아게 반도체 웨이퍼를 지지하는 서셉터 및 반도체 웨이퍼의 전면 상에 층을 증착하는 방법
JP5834632B2 (ja) 2011-08-30 2015-12-24 株式会社Sumco サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
US20130263779A1 (en) 2012-04-10 2013-10-10 Memc Electronic Materials, Inc. Susceptor For Improved Epitaxial Wafer Flatness
KR101496572B1 (ko) * 2012-10-16 2015-02-26 주식회사 엘지실트론 에피택셜 성장용 서셉터 및 에피택셜 성장방법
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112011826A (zh) * 2019-05-28 2020-12-01 硅电子股份公司 在晶圆的正面上沉积外延层的方法和实施该方法的装置
CN113950541A (zh) * 2019-05-28 2022-01-18 硅电子股份公司 在晶片的正面上沉积外延层的方法和实施该方法的装置
CN112011826B (zh) * 2019-05-28 2023-10-13 硅电子股份公司 在晶圆的正面上沉积外延层的方法和实施该方法的装置

Also Published As

Publication number Publication date
US10991614B2 (en) 2021-04-27
JP6812572B2 (ja) 2021-01-13
KR20190139976A (ko) 2019-12-18
JP2020518129A (ja) 2020-06-18
EP3613072B1 (de) 2022-07-27
SG11201907680VA (en) 2019-09-27
CN110546752B (zh) 2023-07-14
EP3613072A1 (de) 2020-02-26
KR102335880B1 (ko) 2021-12-03
WO2018192902A1 (de) 2018-10-25
TWI677601B (zh) 2019-11-21
US20200365443A1 (en) 2020-11-19
DE102017206671A1 (de) 2018-10-25
CN110546752A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
US10865499B2 (en) Susceptor for holding a semiconductor wafer, method for depositing an epitaxial layer on a front side of a semiconductor wafer, and semiconductor wafer with epitaxial layer
TWI704253B (zh) 在半導體晶圓的正面上沉積磊晶層的方法及實施該方法的設備
US5751055A (en) Semiconductor single crystalline substrate and method for production thereof
TWI677601B (zh) 用於在半導體晶圓的正側上沉積層期間保持具有取向凹槽之半導體晶圓的基座以及使用該基座以沉積該層的方法
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP3596710B2 (ja) 気相成長装置用サセプタ
JP2009252969A (ja) サセプタおよび気相成長装置
TW201913873A (zh) 晶座、磊晶成長裝置、磊晶矽晶圓的製造方法以及磊晶矽晶圓
US10508362B2 (en) Substrate mounting member, wafer plate, and SiC epitaxial substrate manufacturing method
CN213538160U (zh) 在晶圆的正面上沉积外延层的装置
JP7151664B2 (ja) エピタキシャルウェーハの製造方法
CN215856451U (zh) 一种半导体外延生长用承载盘
CN117587505A (zh) 外延基座