KR20190139976A - 반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치를 갖는 반도체 웨이퍼를 유지하는 서셉터, 및 이 서셉터를 사용하여 층을 성막하는 방법 - Google Patents

반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치를 갖는 반도체 웨이퍼를 유지하는 서셉터, 및 이 서셉터를 사용하여 층을 성막하는 방법 Download PDF

Info

Publication number
KR20190139976A
KR20190139976A KR1020197033854A KR20197033854A KR20190139976A KR 20190139976 A KR20190139976 A KR 20190139976A KR 1020197033854 A KR1020197033854 A KR 1020197033854A KR 20197033854 A KR20197033854 A KR 20197033854A KR 20190139976 A KR20190139976 A KR 20190139976A
Authority
KR
South Korea
Prior art keywords
susceptor
positions
semiconductor wafer
notch
ring
Prior art date
Application number
KR1020197033854A
Other languages
English (en)
Other versions
KR102335880B1 (ko
Inventor
라인하르트 샤우어
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20190139976A publication Critical patent/KR20190139976A/ko
Application granted granted Critical
Publication of KR102335880B1 publication Critical patent/KR102335880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치를 갖는 반도체 웨이퍼를 유지하는 서셉터, 및 이 서셉터를 사용하여 층을 성막하는 방법에 관한 것이다. 서셉터는 서셉터 링 및 서셉터 베이스를 포함하고, 서셉터 링은 반도체 웨이퍼의 이면의 에지 영역에서 반도체 웨이퍼를 배치하기 위한 배치 영역 및 이 배치 영역에 인접한 서셉터 링의 단차형 외부 경계를 포함한다. 서셉터는 4개의 추가적 위치에서의 서셉터의 구조와는 상이한 서셉터의 구조를 갖는 4개의 위치를 구비하며, 4개의 위치 중 하나로부터 4개의 위치 중 다음 위치까지의 간격은 90°이며, 4개의 위치 중 하나로부터 바로 다음의 추가적 위치까지의 간격은 45°이고, 4개의 위치 중 하나는 노치 위치이고, 이 노치 위치에서의 서셉터의 구조는 서셉터의 4개의 위치 중 나머지 3개의 위치에서의 서셉터의 구조와는 상이하다.

Description

반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치를 갖는 반도체 웨이퍼를 유지하는 서셉터, 및 이 서셉터를 사용하여 층을 성막하는 방법
본 발명은 반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치(orientation notch)를 갖는 반도체 웨이퍼를 유지하는 서셉터(susceptor)에 관한 것이다. 본 발명은 또한 서셉터를 사용하여 방위 노치를 갖는 반도체 웨이퍼의 정면 상에 층을 성막하는 방법에 관한 것으로서, 반도체 웨이퍼는 <100> 방위를 갖는다.
US 2008/0118712 A1호는 서셉터 링 및 서셉터 베이스를 포함하는 서셉터를 기술하고 있다. 서셉터 링은 반도체 웨이퍼의 이면의 에지 영역에 반도체 웨이퍼를 배치하기 위한 레지(ledge)를 갖고, 반도체 웨이퍼의 정면 상에 층을 성막하기 위해 서셉터 베이스 상에 배치된다. 배치된 반도체 웨이퍼는 서셉터의 포켓 내에 위치되고, 서셉터 링의 중앙과 외부 경계의 내측 에지 사이의 반경은 포켓의 반경을 규정한다. 서셉터 링 및 서셉터 베이스는 2-부품 유닛을 형성한다.
서셉터 링 및 서셉터 베이스는 또한 단일-부품 서셉터로서 형성될 수도 있다. US 2007/0227441 A1호는 이러한 서셉터를 기술하고 있는데, 이 문헌은 에피택셜 코팅된 반도체 실리콘 웨이퍼의 에지 영역에서 에피택셜층의 두께의 주기적인 변동에 주목하고 있다. 그 이유는 에피택셜층이 성장하는 상이한 성장 속도이다. 상이한 성장 속도는 결정 방위에 관련된다. 반도체 웨이퍼의 정면에 인접하는 에지 영역에서, 상이한 결정 방위를 갖는 결정 평면이 노출된다. <100> 방위를 갖는 단결정질 실리콘의 반도체 웨이퍼의 경우에, 결정 방위는 반도체 웨이퍼의 둘레를 따라 주기적으로 변화한다. 에피택셜층이 비교적 빠르게 성장하고 <110> 방위를 갖고 90°만큼 서로 이격된 4개의 위치와, 에피택셜층이 비교적 느리게 성장하고 상기 4개의 위치에 대해 45°만큼 각각 이격된 4개의 추가적 위치가 에지 구역에 존재한다. 에피택셜층의 두께를 에지 영역에서 더 균일하게 하기 위해, US 2007/0227441 A1호는 두께 변동의 주기를 갖게 서셉터의 구조를 변경하는 것을 제안하고 있다.
이 교시는 언급된 두께 변동이 문제가 되는 것으로 고려되는 반도체 웨이퍼가 에지 영역에 방위 노치를 구비한다는 사실을 간과하고 있다. 정면에 <100> 방위를 갖는 실리콘 반도체 웨이퍼의 경우에, 방위 노치는 일반적으로 에피택셜층이 비교적 빠르게 성장하고 4개의 <110> 결정 방향 중 하나를 표시하는 4개의 위치 중 하나에 위치된다. 방위 노치는 때때로 또한 이러한 위치로부터 45° 이격하여 위치되고 4개의 <100> 결정 방향 중 하나를 표시한다.
본 발명의 목적은 방위 노치의 존재를 허용하고 에지 영역에서 언급된 위치에서 적합하게 적절한 성장 조건을 제공하는 것이다.
본 발명의 목적은, 반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치를 갖는 반도체 웨이퍼를 유지하는 서셉터로서, 서셉터 링 및 서셉터 베이스를 포함하고, 서셉터 링은 반도체 웨이퍼의 이면의 에지 영역에서 반도체 웨이퍼를 배치하기 위한 배치 영역 및 이 배치 영역에 인접하는 서셉터 링의 단차형 외부 경계를 포함하고, 서셉터는 4개의 추가적 위치에서의 서셉터의 구조와는 상이한 서셉터의 구조를 갖는 4개의 위치를 구비하며, 4개의 위치 중 하나로부터 4개의 위치 중 다음 위치까지의 간격은 90°이며, 4개의 위치 중 하나로부터 다음의 추가적 위치까지의 간격은 45°이며, 4개의 위치 중 하나는 노치 위치이고, 이 노치 위치에서의 서셉터의 구조는 서셉터의 4개의 위치 중 나머지 3개의 위치에서의 서셉터의 구조와는 상이한 것인 서셉터에 의해 달성된다.
서셉터 링 및 서셉터 베이스는 단일-부품 유닛으로서 또는 2-부품 유닛으로서 형성될 수도 있다. 2-부품 구성이 바람직하고, 서셉터 베이스는 바람직하게는 그래파이트 펠트(graphite felt) 또는 실리콘 카바이드로 코팅된 그래파이트 펠트, 또는 실리콘 카바이드로 코팅된 그래파이트, 또는 실리콘 카바이드로 이루어지고, 서셉터 링은 바람직하게는 실리콘 카바이드 또는 실리콘 카바이드로 코팅된 몇몇 다른 재료로 이루어진다. 다른 재료는 바람직하게는 그래파이트 또는 실리콘이다.
서셉터 링은 반도체 웨이퍼의 이면의 에지 영역에 반도체 웨이퍼를 배치하기 위한 배치 영역(레지) 및 이 배치 영역에 인접한 단차형 외부 경계를 포함한다. 배치된 반도체 웨이퍼는 세섭터의 포켓 내에 위치된다.
배치 영역은 반경방향 폭을 갖고, 외부 경계의 내측 에지로부터 내향으로 연장한다. 배치 영역은 바람직하게는 내측 놓인 일부의 영역에서 또는 전체적으로 내향 방향으로 가면서 아래로 경사진 것으로서 형성된다.
외부 경계는 외부 경계의 내측 에지와 외측 에지 사이의 거리에 대응하는 반경방향 폭을 갖는다. 외부 경계는 상부 경계면과, 배치 영역으로부터 상부 경계면까지 연장하는 내측 에지에서의 높이를 갖는다. 외부 경계의 내측 에지 및 외측 에지에서, 서셉터는 각각 두께를 갖는다.
둘레에 걸쳐 분포된 서셉터의 4개의 위치에서, 서셉터의 구조는 둘레에 걸쳐 분포된 서셉터의 4개의 추가적 위치에서의 서셉터의 구조와는 상이하다. 4개의 위치 각각은 4개의 위치 중 다음 위치로부터 90°의 간격을 갖는 한편, 4개의 추가적 위치중 바로 다음 위치로부터 45°의 간격을 갖는다. 게다가, 서셉터의 구조는 4개의 위치 중 3개에서는 제4 위치, 즉 노치 위치에서의 구조와는 상이하다.
서셉터의 구조는 바람직하게는 4개의 위치 중 3개로부터 ±22.5°의 측방향 범위에 걸쳐 둘레 방향으로 변화하지 않고 유지된다. 그러나, 서셉터는, 둘레 방향에서의 구조 변화가 4개의 위치 중 3개에 바로 근접하여, 예를 들어 ±1° 이하의 거리에서 시작하여 급속하게 진행, 바람직하게는 4개의 추가적 위치의 구조가 ±5°의 거리에서 이미 달성되도록 빠르게 진행하도록 하는 식으로 설계하는 것이 특히 바람직하다.
서셉터는 방위 노치를 갖는 반도체 웨이퍼의 정면 상에 층을 성막하는 방법에 사용된다. 반도체 웨이퍼는 <100> 방위를 갖고, 그 방법은 방위 노치 및 서셉터의 노치 위치가 반도체 웨이퍼의 중앙을 향해 지향된 라인 상에 배열도록 하는 식으로 서셉터 링의 배치 영역 상에 반도체 웨이퍼를 배치하는 단계; 및 단일-웨이퍼 반응기 내에서 반도체 웨이퍼의 정면을 코팅하는 단계를 포함한다.
반도체 웨이퍼의 정면은 에피택셜층이 그 위에 성막되는 반도체 웨이퍼의 상측 주 표면, 예를 들어 (100) 표면이다. 방위 노치는, 반도체 웨이퍼의 에지 영역에 있어서의 <110> 방향이 에지로부터 멀어지게 지향하는 위치, 즉 에피택셜층이 비교적 빠르게 성장하는 위치들 중 하나의 위치에 위치한 만입부(indentation)이다.
반도체 웨이퍼는 바람직하게는 실리콘, 게르마늄 또는 이들 원소의 혼합물로 이루어진다. 그러나, 이는 또한 SOI 웨이퍼(실리콘 온 인슐레이터), 접합된 반도체 웨이퍼 또는 하나 이상의 에피택셜층으로 미리 코팅되어 있는 기판 웨이퍼일 수도 있다. 에피택셜층은 바람직하게는 실리콘, 게르마늄 또는 이들 원소의 혼합물로 이루어지고, 가능하게는 도펀트를 함유한다.
반도체 웨이퍼는 FZ법(float zone: 플로트 존)에 의해 또는 CZ법에 의해 결정화되어 있는 단결정으로부터 슬라이스될 수도 있다. CZ법은 도가니 내에 수납된 용융물 내에 시드 결정(seed crystal)을 침지하는 단계, 및 시드 결정 및 그 위에 결정화하는 단결정을 용융물로부터 상승시키는 단계를 포함한다.
반도체 웨이퍼는 적어도 200 mm, 바람직하게는 적어도 300 mm의 직경을 갖는다.
서셉터의 구조와 조합하여 배치 영역 상에 반도체 웨이퍼의 본 발명에 따른 배치는 에피택셜층의 성장에 맞춰진 조건을 제공한다. 에피택셜층이 비교적 빠르게 성장하는 4개의 위치 중 3개는 서셉터의 4개의 위치 중 3개에 대응한다. 방위 노치가 또한 위치하고 위치에 대응하는 제4 위치는 서셉터의 4개의 위치 중 제4 위치, 즉 노치 위치에 대응한다. 노치 위치에서 서셉터의 구조는 서셉터의 4개의 위치 중 3개에서의 서셉터의 구조와는 상이하다. 본 발명의 일 개량예에 따르면, 노치 위치에서의 서셉터의 구조는 서셉터의 4개의 추가적 위치에서의 서셉터의 구조에 대응한다. 본 발명의 다른 개량예에 따르면, 서셉터의 제4 위치에서의 구조는 또한 서셉터의 4개의 추가적 위치에서와는 상이한 구조이다.
본 발명에 따른 장치의 전술된 실시예에 관하여 명시된 특징들은 본 발명에 따른 방법에 대응적으로 적용된다. 본 발명에 따른 실시예의 이들 및 다른 특징은 도면의 설명 및 청구범위에 설명되어 있다. 개별 특징은 본 발명의 실시예로서 개별적으로 또는 조합하여 실현될 수 있다. 더욱이, 이들 특징은 독립적으로 보호 가능한 유리한 실시예를 기술하고 있다.
도 1은 서셉터 링 및 서셉터 베이스를 포함하는 서셉터를 도시하고 있다.
도 2는 <100> 방위를 갖는 반도체 웨이퍼를 평면도로 도시하고 있다.
도 3 및 도 4는 서셉터 및 서셉터 링의 배치 영역 상에 배치된 반도체 웨이퍼를 수직 단면으로 도시하고 있다.
도 5는 서셉터 링(6) 및 서셉터 링(6)의 배치 영역(8) 상에 놓인 반도체 웨이퍼(2)의 상세를 평면도로 도시하고 있다.
도 6은 서셉터 링의 외부 경계의 내측 에지 및 배치 영역의 일부분의 측면도를 도시하고 있다.
도 7 및 도 8은 각각 정면 상의 에피택셜층의 성막 후에 반도체 웨이퍼의 이면의 토포그래피를 도시하고 있다.
도 1은 서셉터 베이스(7), 서셉터 링(6) 및 방위 노치(3)를 갖는 반도체 웨이퍼(2)의 상대적 배치를 도시하고 있다. 사용 중에, 서셉터 링(6)은 서셉터 베이스(7) 상에 놓이고, 반도체 웨이퍼(2)는 서셉터 링(6)의 배치 영역(8) 상에 놓인다. 서셉터 베이스(7) 및 서셉터 링(6)의 직경은 동일할 수도 있다. 그러나, 서셉터 베이스(7)의 직경은 또한 서셉터 링(6)의 직경보다 클 수도 있다. 도시와는 별개로, 서셉터 링(6) 및 서셉터 베이스(7)는 또한 단일-부품 유닛을 형성할 수도 있다.
도 2는 방위 노치(3)를 갖는 반도체 웨이퍼(2)를 도시하고 있다. 반도체 웨이퍼(2)는 <100> 방위를 갖는다. 반도체 웨이퍼(2)의 상측면은 예를 들어, (100) 평면이다. 방위 노치(3)는 90°만큼 이격되게 반도체 웨이퍼의 둘레 주위에 분포되고 반도체 웨이퍼의 에지 영역에서 해당 평면들로 지향하는 4개의 <110> 결정 방향 중 하나를 표시하는 데, 그 평면들에서는 에피택셜층이 4개의 <100> 결정 방향이 지향하는 에지 영역에서의 평면들에서보다 비교적 더 높은 속도로 성장한다.
이에 대응하여, 본 발명에 따른 서셉터(1)는 4개의 추가적 위치에서의 서셉터의 구조와는 상이한 서셉터의 구조를 갖는 4개의 위치를 갖는다. 4개의 위치 중 하나로부터 다음 위치까지의 간격은 90°이고, 4개의 위치 중 하나로부터 바로 다음의 추가적 위치까지의 간격은 45°이다. 게다가, 4개의 위치 중 하나에서의 서셉터의 구조는 나머지 3개의 위치에서의 서셉터의 구조와는 상이하다. 이 하나의 위치는 이하에 노치 위치라 칭하는데, 이는 서셉터의 사용 중에 그 방위 노치(3) 및 노치 위치가 반도체 웨이퍼의 중앙을 향해 지향되는 라인 상에 배열도록 하는 식으로 서셉터 링의 배치 영역 상에 <100> 방위를 갖는 반도체 웨이퍼를 배치하도록 의도되기 때문이다.
도 3은 서셉터(1) 및 서셉터 링(6)의 배치 영역(8) 상에 배치된 반도체 웨이퍼(2)를 수직 단면으로 도시하고 있다. 수직 단면은 0°로 나타낸 노치 위치를 통과하고, 노치 위치와는 반대측에 놓이고 180°로 나타낸 위치를 통과한다.
본 발명에 따른 서셉터의 제1 실시예는 서셉터(1)의 4개의 위치 중 3개에서 반도체 웨이퍼(5)의 외측 에지와 서셉터 링(6)의 외부 경계(10)의 내측 에지(11) 사이의 거리(A)가 제4 위치, 즉 노치 위치에서보다 작고, 서셉터의 4개의 추가적 위치에서보다 작다는 점을 제공한다. 노치 위치에서, 서셉터는 4개의 추가적 위치에서와 동일한 구조를 가질 수도 있고, 또는 배치 영역(13)(도 5)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있고, 또는 배치 영역(13)의 내향 돌기 및 외부 경계(14)(도 6)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있다.
본 발명에 따른 서셉터의 제2 실시예는 서셉터(1)의 4개의 위치 중 3개의 위치에서 서셉터 링(6)의 배치 영역(8)의 반경방향 폭(W)이 제4 위치, 즉 노치 위치에서보다 작고, 서셉터의 4개의 추가적 위치에서보다 작다는 점을 제공한다. 노치 위치에서, 서셉터는 4개의 추가적 위치에서와 동일한 구조를 가질 수도 있고, 또는 배치 영역(13)(도 5)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있고, 또는 배치 영역(13)의 내향 돌기 및 외부 경계(14)(도 6)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있다.
본 발명에 따른 서셉터의 제3 실시예는 서셉터(1)의 4개의 위치 중 3개의 위치에서 서셉터 링의 외부 경계의 높이(H)가 제4 위치, 즉 노치 위치에서보다 크고, 서셉터(1)의 4개의 추가적 위치에서보다 크다는 점을 제공한다. 노치 위치에서, 서셉터는 4개의 추가적 위치에서와 동일한 구조를 가질 수도 있고, 또는 배치 영역(13)(도 5)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있고, 또는 배치 영역(13)의 내향 돌기 및 외부 경계(14)(도 6)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있다.
본 발명에 따른 서셉터의 제4 실시예는 서셉터(1)의 4개의 위치 중 3개의 위치에서 서셉터(1)의 두께(D)가 제4 위치, 즉 노치 위치에서보다 작고, 서셉터(1)의 4개의 추가적 위치에서보다 작다는 점을 제공한다. 노치 위치에서, 서셉터는 4개의 추가적 위치에서와 동일한 구조를 가질 수도 있고, 또는 배치 영역(13)(도 5)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있고, 또는 배치 영역(13)의 내향 돌기 및 외부 경계(14)(도 6)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있다.
본 발명에 따른 서셉터의 제5 실시예는 서셉터(1)의 4개의 위치 중 3개의 위치에서 서셉터 링(6)의 외부 경계의 반경방향 폭(B)이 제4 위치, 즉 노치 위치에서보다 작고, 서셉터의 4개의 추가적 위치에서보다 작다는 점을 제공한다. 노치 위치에서, 서셉터는 4개의 추가적 위치에서와 동일한 구조를 가질 수도 있고, 또는 배치 영역(13)(도 5)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있고, 또는 배치 영역(13)의 내향 돌기 및 외부 경계(14)(도 6)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있다.
본 발명에 따른 서셉터의 제6 실시예는 서셉터 링(6)의 외부 경계(10)가 서셉터(1)의 4개의 위치 중 나머지 3개의 위치에서는 외부 경계(6)의 내측 에지(11)로부터 외부 경계(6)의 외측 에지(12)로 가면서 높이(H2)로부터 높이(H1)로 감소하하는 한편, 서셉터(1)의 노치 위치 및 서셉터의 4개의 추가적 위치(도 4)에서는 높이(H1)로 유지된다는 점을 제공한다. 높이(H2)는 바람직하게는 서셉터 링의 배치 영역 상에 놓인 반도체 웨이퍼의 상측면의 평면 위에 도달한다. 노치 위치에서, 서셉터는 4개의 추가적 위치에서와 동일한 구조를 가질 수도 있고, 또는 배치 영역(13)(도 5)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있고, 또는 배치 영역(13)의 내향 돌기 및 외부 경계(14)(도 6)의 내향 돌기를 추가적으로 특징으로 하는 구조를 가질 수도 있다.
도 5는 서셉터 링(6) 및 서셉터 링(6)의 배치 영역(8) 상에 놓인 반도체 웨이퍼(2)의 상세를 평면도로 도시하고 있다. 서셉터의 노치 위치 주위의 영역이 도시되어 있다. 반도체 웨이퍼(2)의 방위 노치(3)는 서셉터 링(6)의 배치 영역(8)의 돌기(13) 위에 놓일 수도 있다. 이 경우에, 돌기(13)가 없다면, 방위 노치(3)는 배치 영역(8)의 내측 에지를 넘어 내향으로 돌출할 것이다. 또한, 돌기(13) 외측 영역에서, 즉 4개의 위치 중 나머지 3개의 위치 및 서셉터(1)의 4개의 추가적 위치에서, 배치 영역(8)의 반경방향 폭(W)은 노치 위치에서보다 작다.
도 6은 서셉터 링(6)의 외부 경계(10)의 내측 에지(11) 및 배치 영역(8)의 부분의 측면도를 도시하고 있다. 서셉터의 노치 위치 주위의 영역이 도시되어 있다. 서셉터(1)의 이 위치에, 내향 방향으로 향한 외부 경계(10)의 돌기(14)가 존재할 수도 있다. 돌기(14)는 바람직하게는 배치 영역(8)에 배치된 반도체 웨이퍼의 방위 노치(3) 내로 돌출하도록 하는 식으로 형성된다.
예시적인 실시예의 상기 설명은 예로서 제공된 것으로서 이해되어야 한다. 본 개시내용은 이에 의해 첫째로 당 기술 분야의 숙련자가 본 발명 및 그와 연계된 장점을 이해하는 것을 가능하게 하고, 둘째로 또한 당 기술 분야의 숙련자의 이해 내에서 설명된 구조 및 방법의 명백한 변경 및 수정을 포함한다. 따라서, 모든 이러한 변경 및 수정 및 또한 등가물은 청구범위의 보호 범주에 의해 커버되도록 의도된다.
상기 설명은 방위 노치가 4개의 <110> 결정 방향 중 하나를 표시할 때의 상황을 고려한다. 방위 노치가 4개의 <100> 결정 방향 중 하나를 표시하는 경우에, 이하의 조건 중 하나를 대신에 적용하는 것이 바람직하다.
a) 반도체 웨이퍼가 배치 영역 상에 놓인 상태에서, 서셉터의 4개의 위치 중 나머지 3개의 위치에서 반도체 웨이퍼의 외측 에지와 서셉터 링의 외부 경계의 내측 에지 사이에 존재하는 거리(A)는 서셉터의 노치 위치에서보다 크고 서셉터의 4개의 추가적 위치에서보다 크고;
b) 서셉터의 4개의 위치 중 나머지 3개의 위치에서 서셉터 링의 배치 영역의 반경방향 폭(W)은 서셉터의 노치 위치에서보다 크고 서셉터의 4개의 추가적 위치에서보다 크고;
c) 서셉터의 4개의 위치 중 나머지 3개의 위치에서 서셉터 링의 외부 경계의 높이(H)는 서셉터의 노치 위치에서보다 작고 서셉터의 4개의 추가적 위치에서보다 작고;
d) 서셉터의 4개의 위치 중 나머지 3개의 위치에서 서셉터 링의 두께(D)는 서셉터의 노치 위치에서보다 크고 서셉터의 4개의 추가적 위치에서보다 크고;
e) 서셉터의 4개의 위치 중 나머지 3개의 위치에서 서셉터 링의 외부 경계의 반경방향 폭(B)은 서셉터의 노치 위치에서보다 크고 서셉터의 4개의 추가적 위치에서보다 크고;
f) 서셉터 링의 외부 경계가 서셉터의 4개의 위치 중 나머지 3개의 위치에서는 외부 경계의 내측 에지로부터 외부 경계의 외측 에지로 가면서 높이(H1)로 유지되는 한편, 서셉터의 노치 위치 및 서셉터의 4개의 추가적 위치에서는 높이(H2)로부터 높이(H1)로 감소한다.
예:
<100> 방위 및 300 mm의 직경을 갖는 단결정질 실리콘의 반도체 웨이퍼가 단일-웨이퍼 반응기 내에서 실리콘의 에피택셜층으로 코팅되었다. 에피택셜층의 두께는 2 ㎛이었다. 서셉터는 제6 실시예에 따라 형성되었다. 반도체 웨이퍼는 <110> 방향을 표시하는 방위 노치를 가졌고, 그 방위 노치 및 서셉터의 노치 위치가 반도체 웨이퍼의 중앙을 향해 지향된 라인 상에 배열도록 하는 식으로 서셉터 상에 배치되었다. 게다가, 내향 방향으로 향한 배치 영역의 돌기와 내향 방향으로 향한 외부 경계의 돌기 모두가 노치 위치에서 서셉터 상에 존재하였다.
서셉터의 이 구성에 의해, ESFQRmax로서 표현된 에지 영역에서의 평탄도 및 150 nm 이하의 1 mm의 에지 익스클루션(edge exclusion)을 달성하는 것이 가능하였다. 특히, "노치 범프"로서 알려져 있는, 방위 노치의 영역에서 반도체 웨이퍼의 이면 상의 성장의 발생을 이 방식으로 억제하는 것이 또한 가능하였다.
도 7은 이러한 반도체 웨이퍼의 이면의 토포그래피를 도시하고 있고, 도 8은 비교로서, 서셉터가 노치 위치에서 돌기를 갖지 않기 때문에 억제될 수 없는 "노치 범프"를 갖는 반도체 웨이퍼의 것을 도시하고 있다.
1: 서셉터
2: 반도체 웨이퍼
3: 반도체 웨이퍼의 방위 노치
4: 층
5: 반도체 웨이퍼의 외측 에지
6: 서셉터 링
7: 서셉터 베이스
8: 서셉터 링의 배치 영역
9: 배치 영역의 내측 에지
10: 서셉터 링의 외부 경계
11: 외부 경계의 내측 에지
12: 외부 경계의 외측 에지
13: 배치 영역의 돌기
14: 외부 경계의 돌기

Claims (10)

  1. 반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치(orientation notch)를 갖는 반도체 웨이퍼를 유지하는 서셉터로서:
    서셉터 링 및 서셉터 베이스를 포함하고,
    상기 서셉터 링은 상기 반도체 웨이퍼의 이면의 에지 영역에서 상기 반도체 웨이퍼를 배치하기 위한 배치 영역 및 이 배치 영역에 인접하는 상기 서셉터 링의 단차형 외부 경계를 포함하고,
    상기 서셉터는 4개의 추가적 위치에서의 서셉터의 구조와는 상이한 서셉터의 구조를 갖는 4개의 위치를 구비하며, 상기 4개의 위치 중 하나로부터 상기 4개의 위치 중 다음 위치까지의 간격은 90°이며 상기 4개의 위치 중 하나로부터 바로 다음의 추가적 위치까지의 간격은 45°이며, 상기 4개의 위치 중 하나는 노치 위치이고, 이 노치 위치에서의 서셉터의 구조는 상기 서셉터의 상기 4개의 위치 중 나머지 3개의 위치에서의 서셉터의 구조와는 상이한 것인 서셉터.
  2. 제1항에 있어서, 상기 반도체 웨이퍼가 상기 배치 영역 상에 놓인 상태에서, 상기 서셉터의 상기 4개의 위치 중 나머지 3개의 위치에서 상기 반도체 웨이퍼의 외측 에지와 상기 서셉터 링의 외부 경계의 내측 에지 사이에 존재하는 거리(A)는 상기 서셉터의 노치 위치에서보다 작고 상기 서셉터의 상기 4개의 추가적 위치에서보다 작은 것인 서셉터.
  3. 제1항에 있어서, 상기 서셉터의 상기 4개의 위치 중 나머지 3개의 위치에서 상기 서셉터 링의 배치 영역의 반경방향 폭(W)은 상기 서셉터의 노치 위치에서보다 작고 상기 서셉터의 상기 4개의 추가적 위치에서보다 작은 것인 서셉터.
  4. 제1항에 있어서, 상기 서셉터의 상기 4개의 위치 중 나머지 3개의 위치에서 상기 서셉터 링의 외부 경계의 높이(H)는 상기 서셉터의 노치 위치에서보다 크고 상기 서셉터의 상기 4개의 추가적 위치에서보다 큰 것인 서셉터.
  5. 제1항에 있어서, 상기 서셉터의 상기 4개의 위치 중 나머지 3개의 위치에서 상기 서셉터의 두께(D)는 상기 서셉터의 노치 위치에서보다 작고 상기 서셉터의 상기 4개의 추가적 위치에서보다 작은 것인 서셉터.
  6. 제1항에 있어서, 상기 서셉터의 상기 4개의 위치 중 나머지 3개의 위치에서 상기 서셉터 링의 외부 경계의 반경방향 폭(B)은 상기 서셉터의 노치 위치에서보다 작고 상기 서셉터의 상기 4개의 추가적 위치에서보다 작은 것인 서셉터.
  7. 제1항에 있어서, 상기 서셉터 링의 외부 경계는 상기 서셉터의 상기 4개의 위치 중 나머지 3개의 위치에서는 상기 외부 경계의 내측 에지로부터 상기 외부 경계의 외측 에지로 가면서 높이(H2)로부터 높이(H1)로 감소하는 한편, 상기 서셉터의 노치 위치 및 상기 서셉터의 상기 4개의 추가적 위치에서는 높이(H1)로 유지되는 것인 서셉터.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 서셉터의 노치 위치에는 내향 방향으로 향한 상기 배치 영역의 돌기가 존재하는 것인 서셉터.
  9. 제8항에 있어서, 상기 서셉터의 노치 위치에는 내향 방향으로 향한 상기 외부 경계의 돌기가 존재하는 것인 서셉터.
  10. 방위 노치를 갖고 <100> 방위를 갖는 반도체 웨이퍼의 정면 상에 층을 성막하는 방법으로서:
    상기 방위 노치 및 서셉터의 노치 위치가 상기 반도체 웨이퍼의 중앙을 향해 지향되는 라인 상에 배열되도록 하는 식으로 제1항 내지 제9항 중 어느 한 항에 따른 서셉터의 서셉터 링 상에 상기 반도체 웨이퍼를 배치하는 단계;
    및 단일-웨이퍼 반응기 내에서 상기 반도체 웨이퍼의 정면을 코팅하는 단계
    를 포함하는 방법.
KR1020197033854A 2017-04-20 2018-04-17 반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치를 갖는 반도체 웨이퍼를 유지하는 서셉터, 및 이 서셉터를 사용하여 층을 성막하는 방법 KR102335880B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017206671.7 2017-04-20
DE102017206671.7A DE102017206671A1 (de) 2017-04-20 2017-04-20 Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe während des Abscheidens einer Schicht auf einer Vorderseite der Halbleiterscheibe und Verfahren zum Abscheiden der Schicht unter Verwendung des Suszeptors
PCT/EP2018/059726 WO2018192902A1 (de) 2017-04-20 2018-04-17 Suszeptor zum halten einer halbleiterscheibe mit orientierungskerbe sowie abscheideverfahren

Publications (2)

Publication Number Publication Date
KR20190139976A true KR20190139976A (ko) 2019-12-18
KR102335880B1 KR102335880B1 (ko) 2021-12-03

Family

ID=62046889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033854A KR102335880B1 (ko) 2017-04-20 2018-04-17 반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치를 갖는 반도체 웨이퍼를 유지하는 서셉터, 및 이 서셉터를 사용하여 층을 성막하는 방법

Country Status (9)

Country Link
US (1) US10991614B2 (ko)
EP (1) EP3613072B1 (ko)
JP (1) JP6812572B2 (ko)
KR (1) KR102335880B1 (ko)
CN (1) CN110546752B (ko)
DE (1) DE102017206671A1 (ko)
SG (1) SG11201907680VA (ko)
TW (1) TWI677601B (ko)
WO (1) WO2018192902A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501996B2 (en) * 2017-08-31 2022-11-15 Sumco Corporation Susceptor, epitaxial growth apparatus, method of producing epitaxial silicon wafer, and epitaxial silicon wafer
DE102019207772A1 (de) * 2019-05-28 2020-12-03 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
EP4361313A1 (de) 2022-10-28 2024-05-01 Siltronic AG Mehrteiliger suszeptor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186105A (ja) * 2004-12-27 2006-07-13 Steady Design Ltd エピタキシャル成長装置およびそれに用いるサセプター
JP2007294942A (ja) * 2006-03-30 2007-11-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
KR20120123207A (ko) * 2011-04-19 2012-11-08 실트로닉 아게 반도체 웨이퍼를 지지하는 서셉터 및 반도체 웨이퍼의 전면 상에 층을 증착하는 방법
US20170117228A1 (en) * 2015-10-27 2017-04-27 Siltronic Ag Susceptor for holding a semiconductor wafer having an orientation notch, a method for depositing a layer on a semiconductor wafer, and semiconductor wafer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5800686A (en) * 1993-04-05 1998-09-01 Applied Materials, Inc. Chemical vapor deposition chamber with substrate edge protection
KR100434790B1 (ko) * 1997-05-20 2004-06-07 동경 엘렉트론 주식회사 처리 장치
JPH11106293A (ja) * 1997-10-03 1999-04-20 Super Silicon Kenkyusho:Kk エピタキシャルウエハ製造方法及び装置
JP3521819B2 (ja) * 1999-11-15 2004-04-26 株式会社デンソー 半導体ウエハの表面処理装置
JP4203206B2 (ja) * 2000-03-24 2008-12-24 株式会社日立国際電気 基板処理装置
JP2007243167A (ja) * 2006-02-09 2007-09-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタおよびエピタキシャルウェハの製造装置
WO2007091638A1 (ja) * 2006-02-09 2007-08-16 Sumco Techxiv Corporation サセプタおよびエピタキシャルウェハの製造装置
US8021484B2 (en) 2006-03-30 2011-09-20 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer and apparatus therefor
DE102006055038B4 (de) 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP5092975B2 (ja) * 2008-07-31 2012-12-05 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5604907B2 (ja) * 2010-02-25 2014-10-15 信越半導体株式会社 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
EP2649218B1 (en) * 2010-12-08 2017-08-23 Evatec AG Apparatus and method for depositing a layer onto a substrate
KR101721166B1 (ko) 2011-04-04 2017-03-29 주식회사 엘지실트론 웨이퍼 제조장치의 서셉터
DE102011007682A1 (de) 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
JP5834632B2 (ja) * 2011-08-30 2015-12-24 株式会社Sumco サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
US20130263779A1 (en) 2012-04-10 2013-10-10 Memc Electronic Materials, Inc. Susceptor For Improved Epitaxial Wafer Flatness
KR101496572B1 (ko) * 2012-10-16 2015-02-26 주식회사 엘지실트론 에피택셜 성장용 서셉터 및 에피택셜 성장방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186105A (ja) * 2004-12-27 2006-07-13 Steady Design Ltd エピタキシャル成長装置およびそれに用いるサセプター
JP2007294942A (ja) * 2006-03-30 2007-11-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
KR20120123207A (ko) * 2011-04-19 2012-11-08 실트로닉 아게 반도체 웨이퍼를 지지하는 서셉터 및 반도체 웨이퍼의 전면 상에 층을 증착하는 방법
US20170117228A1 (en) * 2015-10-27 2017-04-27 Siltronic Ag Susceptor for holding a semiconductor wafer having an orientation notch, a method for depositing a layer on a semiconductor wafer, and semiconductor wafer

Also Published As

Publication number Publication date
JP6812572B2 (ja) 2021-01-13
WO2018192902A1 (de) 2018-10-25
US10991614B2 (en) 2021-04-27
EP3613072B1 (de) 2022-07-27
DE102017206671A1 (de) 2018-10-25
CN110546752B (zh) 2023-07-14
TWI677601B (zh) 2019-11-21
US20200365443A1 (en) 2020-11-19
SG11201907680VA (en) 2019-09-27
JP2020518129A (ja) 2020-06-18
CN110546752A (zh) 2019-12-06
EP3613072A1 (de) 2020-02-26
TW201839187A (zh) 2018-11-01
KR102335880B1 (ko) 2021-12-03

Similar Documents

Publication Publication Date Title
US10865499B2 (en) Susceptor for holding a semiconductor wafer, method for depositing an epitaxial layer on a front side of a semiconductor wafer, and semiconductor wafer with epitaxial layer
KR102335880B1 (ko) 반도체 웨이퍼의 정면 상에 층의 성막 중에 방위 노치를 갖는 반도체 웨이퍼를 유지하는 서셉터, 및 이 서셉터를 사용하여 층을 성막하는 방법
TWI704253B (zh) 在半導體晶圓的正面上沉積磊晶層的方法及實施該方法的設備
US20150275395A1 (en) Susceptor for epitaxial growing and method for epitaxial growing
US20150044467A1 (en) Method of growing ingot and ingot
US10508362B2 (en) Substrate mounting member, wafer plate, and SiC epitaxial substrate manufacturing method
CN213538160U (zh) 在晶圆的正面上沉积外延层的装置
JP2011173749A (ja) 窒化物半導体単結晶の製造方法
JP7151664B2 (ja) エピタキシャルウェーハの製造方法
JPS62119914A (ja) 半導体層の固相成長方法
JPH1160389A (ja) 炭化珪素単結晶の製造方法
KR20140049473A (ko) 에피택셜 성장용 서셉터 및 에피택셜 성장방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant