TW201822321A - 半導體裝置、設計半導體裝置之佈局的方法以及製造半導體裝置的方法 - Google Patents

半導體裝置、設計半導體裝置之佈局的方法以及製造半導體裝置的方法 Download PDF

Info

Publication number
TW201822321A
TW201822321A TW106133996A TW106133996A TW201822321A TW 201822321 A TW201822321 A TW 201822321A TW 106133996 A TW106133996 A TW 106133996A TW 106133996 A TW106133996 A TW 106133996A TW 201822321 A TW201822321 A TW 201822321A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
layout
wires
region
unit
Prior art date
Application number
TW106133996A
Other languages
English (en)
Other versions
TWI769180B (zh
Inventor
席德哈斯 瑞斯托吉
沙布哈許 克查尼利
朴哲弘
梁在錫
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201822321A publication Critical patent/TW201822321A/zh
Application granted granted Critical
Publication of TWI769180B publication Critical patent/TWI769180B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種設計半導體裝置之佈局的方法，包括設計單元的佈局（每個佈局包括第一導線，第一導線在第一方向上延伸且在與第一方向交叉的第二方向上彼此隔開），將單元的佈局設置為在第一方向上彼此相鄰，使得在相鄰的單元的佈局中的第一導線彼此連接，及將絕緣塊設置在單元的佈局的相鄰者之間的邊界區域或在單元的佈局中與邊界區域相鄰的區域，使得絕緣塊阻斷在一些第一導線之間的連接。

Description

半導體裝置、設計半導體裝置之佈局的方法以及製造半導體裝置的方法
於2016年12月6日在韓國智慧財產局提出申請且名稱為「半導體裝置、設計半導體裝置之佈局的方法以及製造半導體裝置的方法（Semiconductor Device, Method of Designing a Layout of a Semiconductor Device, and Method of Manufacturing a Semiconductor Device）」的韓國專利申請案第10-2016-0165117號全文併入本案供參考。
示例性實施例是有關於一種半導體裝置、一種設計半導體裝置之佈局的方法以及一種製造半導體裝置的方法。更具體而言，示例性實施例是有關於包括配線結構的半導體裝置、設計包括配線結構的半導體裝置之佈局的方法以及製造包括配線結構的半導體裝置的方法。
為了形成用於阻斷對例如可用於施加電訊號給單元的配線的電連接的絕緣塊，可使用在第二方向上延伸、具有開口的罩幕將在第一方向上延伸且以第二方向設置的每條配線切割。然而，在第二方向上對應於開口末端部分的絕緣塊可能與對應於開口中心部分的絕緣塊不具有相同形狀。
根據示例性實施例，提供一種設計半導體裝置之佈局的方法。在本方法中，可設計每個皆包括第一導線的單元的佈局。每條第一導線可在第一方向上延伸，且第一導線可以與第一方向交叉的第二方向設置。單元可設置為在第一方向上彼此相鄰，使得第一導線可彼此連接。絕緣塊可設置在單元之間的邊界區域或在單元中與邊界區域相鄰的區域，且可經配置以阻斷第一導線間的連接。
根據其他示例性實施例，提供一種設計半導體裝置之佈局的方法。在本方法中，可以第一方向設置單元使得在個別單元中的第一導線可彼此連接。可將第一導線以實質上垂直於第一方向的第二方向設置在每個單元中，且每條第一導線可在第一方向上延伸。絕緣塊可設置在單元之間的邊界區域或在單元中與邊界區域相鄰的區域，以部分地重疊每條第一導線。可將第二導線以第一方向設置在每個單元中，且每條第二導線可在第二方向上延伸。可設置第一通孔使得每個第一通孔可在平面視角與其中一條第一導線及其中一條第二導線共同地重疊。
根據其他示例性實施例，提供一種製造半導體裝置的方法。在本方法中，可在包括單元區的基底上以第二方向形成第一導線。每條第一導線可在與第二方向交叉的第一方向上延伸。可在單元區之間的邊界區域或在單元區中與邊界區域相鄰的區域以第一方向形成絕緣塊。第一導線的部分可分別被絕緣塊置換。第二導線可以第一方向形成，且每條第二導線可在每個單元區中在第一導線上在第二方向上延伸，且可透過下層第一通孔電性連接到每條第一導線。
根據其他示例性實施例，提供一種半導體裝置。半導體裝置可包括第一導線、絕緣塊、及第二導線。第一導線可形成在包括單元區的基底上。每條第一導線可在第一方向上延伸，且第一導線可以與第一方向交叉的第二方向設置。可在單元區以第一方向彼此接觸的邊界區域或在單元區中與邊界區域相鄰的區域形成絕緣塊，及絕緣塊可分別切割第一導線。第二導線可以第一方向形成，且每條第二導線可在每個單元區中在第一導線上在第二方向上延伸，且可透過下層第一通孔電性連接到每條第一導線。
根據其他示例性實施例，提供一種半導體裝置。半導體裝置可包括第一導線、絕緣塊、及第二導線。第一導線可形成在包括在第一方向上彼此相鄰的第一單元區及第二單元區的基底上。每條第一導線可在第一方向上延伸，且第一導線可以與第一方向交叉的第二方向設置。可在第一單元區及第二單元區以第一方向彼此接觸的邊界區域或在第一單元區及第二單元區中與邊界區域相鄰的區域形成絕緣塊，及絕緣塊可分別切割第一導線。第二導線可以第一方向形成，且每條第二導線可在每個第一單元區及第二單元區中在第一導線上在第二方向上延伸，且可透過下層通孔電性連接到每條第一導線。在第二單元區中的第二導線中至少一條可透過其中一個通孔電性連接到在第一單元區中的其中一條第一導線中的部分。
根據其他示例性實施例，提供一種設計半導體裝置之佈局的方法，該方法包括設計單元的佈局（每個佈局包括第一導線，第一導線在第一方向上延伸且在與第一方向交叉的第二方向上彼此隔開），將單元的佈局設置為在第一方向上彼此相鄰，使得在相鄰的單元的佈局中的第一導線彼此連接，及將絕緣塊設置在單元的佈局中相鄰者之間的邊界區域或在單元的佈局中與邊界區域相鄰的區域，使得絕緣塊中的每個絕緣塊將第一導線中對應的一條分成兩個分開的部分。
圖1到圖10是繪示根據示例性實施例設計半導體裝置的佈局的方法的平面圖。
參照圖1，可設計包括在半導體裝置的每個單元中的元件的佈局的第一罩幕80。為方便說明，圖1顯示藉由一個第一罩幕80設計在每個單元中的元件的佈局。然而，實施例並非僅限於此。也就是說，根據罩幕實際形成所在的階層，可使用彼此（例如在彼此的頂部上）垂直重疊的多個罩幕用於設計元件的佈局。
在圖1中顯示的單元及元件是非限制性地說明性的，及實施例並非僅限於此。也就是說，可設計包括各種類型的元件的各種類型的單元的佈局。
如在圖1中所繪示的，第一罩幕80可包括源極/汲極層1、閘極線2、第一接點插塞12及第二接點插塞14、第三接點插塞24、第一絕緣塊32、第一通孔42、第二通孔44及第三通孔46、及第一導線52及第二導線54。
源極/汲極層1可在第一方向上延伸，及多個源極/汲極層1可布置為例如在與第一方向交叉的第二方向上彼此隔開。在示例性實施例中，第一方向及第二方向可實質上彼此垂直。
閘極線2可在第二方向上延伸而至少部分地重疊源極/汲極層1。多條閘極線2可布置為例如在第一方向上彼此隔開。
第一接點插塞12及第二接點插塞14可（例如平行於閘極線2）在第二方向上延伸。每個第一接點插塞12及第二接點插塞14可（在例如相鄰的閘極線2之間）至少部分地重疊源極/汲極層1。如在圖1中所繪示的，每個第一接點插塞12及第二接點插塞14可位在在兩條相鄰閘極線2之間的空間中，而不與閘極線2重疊，及例如第一接點插塞12及第二接點插塞14在第二方向上的長度可彼此不同。
如在圖1中所繪示的，第三接點插塞24可具有與第一接點插塞12及第二接點插塞14不同的形狀。舉例來說，第三接點插塞24可與兩個在第一方向上相鄰的第二接點插塞14及在其間的一條閘極線2至少部分地重疊。
每條第一導線52及第二導線54可在第一方向上延伸。第一導線52可與每條閘極線2的中心部分重疊，及多條第一導線52可布置為在第二方向上彼此隔開。每條第二導線54可與每條閘極線2的每個相對端重疊，及第二導線54可在第二方向上彼此隔開。如在圖1中所繪示的，所述多條第一導線52可布置在兩條第二導線54之間，全部都沿著第二方向彼此隔開。
如在圖1中所繪示的，第一絕緣塊32可與第一導線52重疊。因此，具有第一絕緣塊32的第一導線52可被分成在第一方向上彼此隔開的兩部件（例如，部分）。
第一通孔42可與第一接點插塞12及第一導線52共同地重疊，或與第一接點插塞12及第二導線54共同地重疊。第二通孔44可與閘極線2及第一導線52共同地重疊，或與閘極線2及第二導線54共同地重疊。第三通孔46可與閘極線2、第三接點插塞24、及第一導線52共同地重疊。
參照圖2，可設計具有包括多個藉由第一罩幕80設計的單元的完整單元結構的佈局的第二罩幕82。舉例來說，第二罩幕82可具有包括具有第一罩幕80的佈局的多個單元（例如，兩個單元）的佈局。舉例來說，第二罩幕82的佈局經布置使得具有第一罩幕80的佈局的所述多個單元（例如，兩個單元）布置為在第一方向上彼此相鄰，且在相鄰佈局中的第一導線52及第二導線54跨過相鄰單元之間的邊界線而彼此例如共線連接（例如，電性連接）。
為方便說明，圖2顯示第二罩幕82的一部分，即在第一方向上彼此相鄰的第一單元及第二單元的佈局。然而，實施例並非僅限於此。也就是說，第二罩幕82可包括：包括布置在第一方向及第二方向中的多個單元（例如，多於兩個單元）的完整單元結構的佈局。僅為了方便說明，接點插塞未繪示在圖2中。
在下文中，在第二罩幕82中，第一單元區可用「I」表示及第二單元區可用「II」表示。在整篇說明書中，單元內的相同元件用相同參考編號標示。
參照圖3，可設計包括第二絕緣塊34的佈局的第三罩幕84。舉例來說，第三罩幕84可在第二罩幕82上方與其中的第二絕緣塊34對準。
詳細而言，第二絕緣塊34可布置在相鄰單元的第一區I及第二區II之間的邊界區域，或在每個第一區I及第二區II中與邊界區域相鄰的區域。因此，除了被第一絕緣塊32分開，第一導線52可例如被第二絕緣塊34分成例如兩個部分。在示例性實施例中，第二絕緣塊34在第二方向的長度可等於或大於第一導線52在第二方向上的寬度，使得第一導線52可被第二絕緣塊34完全分開，例如第一導線52的部分可在第一方向上彼此被第二絕緣塊34完全分開。舉例來說，如在圖3中所繪示的，每個第二絕緣塊34在第二方向上的長度可小於兩條相鄰的第一導線52在第二方向上的合併寬度。
在示例性實施例中，第二絕緣塊34可布置在閘極線2在第一方向上的鄰近者之間。在示例性實施例中，多個第二絕緣塊34可布置為彼此隔開。也就是說，分別與第一導線52重疊、布置在第二方向上的第二絕緣塊34在第二方向上可彼此不接觸。第二絕緣塊34中至少一個可不布置在邊界區域，而在每個第一區I及第二區II中與邊界區域相鄰的區域。
在示例性實施例中，第二絕緣塊34中的鄰近者可不在第二方向上平行布置，例如，第二絕緣塊34中的鄰近者可不布置在相同的第一導線52上，而是在相鄰的第一導線52上。也就是說，第二絕緣塊34中的鄰近者可與彼此在第二方向上不重疊。舉例來說，如在圖3中所繪示的，第二絕緣塊34中相鄰者可沿對角線彼此隔開，例如，沿第一方向及第二方向，而定義鋸齒形圖案。
第二絕緣塊34中鄰近者可不以第二方向平行布置及可（例如，以如上所述的鋸齒形圖案）彼此隔開。因此，在用於在基底上形成第二絕緣塊34的實際製造製程期間，例如，當使用第三罩幕84時，可容易地進行第二絕緣塊34的形成，而沒有鄰近的第二絕緣塊34對彼此的影響。
舉例來說，如在圖3中所繪示的，第二絕緣塊34可具有實質上相同的大小及形狀。因此，無論第二絕緣塊34的位置如何，第一導線52被第二絕緣塊34分開的每個部分可具有實質上相同的形狀。
在另一個實例中，參照圖8，第二絕緣塊34中至少一個在第一方向上的長度可不同（例如較長）於第二絕緣塊34中其他個的長度。舉例來說，當第一導線52實際形成在基底上時，可透過所述至少一個較長的第二絕緣塊34將與所述至少一個較長的第二絕緣塊34重疊的其中一條第一導線52切割成較長的長度。因此，可減少流經該其中一條第一導線52的電性訊號的RC延遲。
舉例來說，當在第一區I中與邊界區域相鄰的區域中的第一通孔42、第二通孔44與第三通孔46中的第一個與在第二區II中與邊界區域相鄰的區域中的第一通孔42、第二通孔44與第三通孔46中的第二個之間的距離等於或小於給定的距離時，在第一個及第二個之間的第二絕緣塊34可布置在邊界區域中（例如，在圖3中的最高的第二絕緣塊34）。在另一個實例中，當在第一區I中與邊界區域相鄰的區域中的第一通孔42、第二通孔44與第三通孔46中的第一個與在第二區II中與邊界區域相鄰的區域中的第一通孔42、第二通孔44與第三通孔46中的第二個之間的距離大於給定的距離時，在第一個及第二個之間的第二絕緣塊34可布置在第一區I或第二區II中與邊界區域相鄰的區域中（例如，在圖3中的第二高的第二絕緣塊34）。在示例性實施例中，給定的距離可為在以第一方向布置的閘極線2中的鄰近者之間的距離的兩倍。
圖3到圖6顯示根據上文所述的第二絕緣塊34的不同布置。也就是說，圖3到圖5顯示兩個第二絕緣塊34可布置在第一區I及第二區II之間的邊界區域，及其他兩個第二絕緣塊34可布置在第一區I及第二區II的區域中。圖6顯示一個第二絕緣塊34可布置在第一區I及第二區II之間的邊界區域，及其他三個第二絕緣塊34可分別布置在第一區I及第二區II的區域中。
不像圖3到圖6，圖7顯示只有三個第二絕緣塊34分別與三條第一導線52重疊，及沒有第二絕緣塊布置在第一導線52上。也就是說，在某些實施例中，可沒有第二絕緣塊布置在特定的第一導線52上。在這種情況下，當第一導線52實際在基底上形成時，相同訊號可施加到在第一區I及第二區II中的第一導線52的部分，而沒有其他中間元件。
參照圖9，可設計包括第四通孔62、第五通孔64、第六通孔66及第三導線72、第四導線74、第五導線76的佈局的第四罩幕86。值得注意的是，圖9繪示第四罩幕86與圖3的第三罩幕84重疊。
在示例性實施例中，每條第三導線72、第四導線74、第五導線76可在第二方向上延伸，及第三導線72、第四導線74、第五導線76可在第一方向上彼此隔開。第五導線76可布置在第一區I及第二區II之間的邊界區域，及第三導線72及第四導線74可分別布置在第一區I及第二區II中與邊界區域相鄰的區域。圖9只有顯示布置在邊界區域及第一區I及第二區II中與邊界區域相鄰的區域的第三導線72、第四導線74、第五導線76。然而，實施例並非僅限於此，例如，其他導線還可布置在第一區I及第二區II中。
在示例性實施例中，每條第三導線72、第四導線74、第五導線76可以第一方向布置在閘極線2之間，例如，每條第三導線72、第四導線74、第五導線76可以第一方向布置在兩條相鄰閘極線2之間。然而，實施例並非僅限於此。
第四通孔62、第五通孔64、第六通孔66可與第三導線72、第四導線74、第五導線76其中一條及第一導線52及第二導線54其中一條共同地重疊。第六通孔66可布置在第一區I及第二區II之間的邊界區域，及第四通孔62及第五通孔64可分別布置在第一區I及第二區II中與邊界區域相鄰的區域。
圖10顯示與圖7的第三罩幕84重疊的第四罩幕86。如在圖10中所繪示的，多個第二絕緣塊34可不只布置在第一區I及第二區II之間的邊界，還可布置在第一區I及第二區II中，且可不以第二方向平行布置，例如，可以鋸齒形平行布置。因此，與第一導線52及第五導線76共同重疊的第六通孔66可布置在邊界區域。也就是說，當第一導線52及第五導線76實際在基底上形成時，第一導線52可透過第六通孔66從在邊界區域的第五導線76接收電性訊號。
此外，第五通孔64可與在第二區II的第四導線74及第一導線52共同地重疊。因此，當第一導線52及第四導線74實際在基底上形成時，在第一區I的第一導線52的一部分可透過第五通孔64從在第二區II的第四導線74接收電性訊號。也就是說，在第一區I的第一導線52的部分可從在第二區II的第四導線74接收電性訊號、及在第二區II的第一導線52的一部分可從在第一區I的第三導線72接收電性訊號。
舉例來說，如果罩幕的佈局包括在第一區I及第二區II之間的邊界區域的呈第二方向的單一連續絕緣塊，而非示例性實施例的所述多個第二絕緣塊34，那麼單一連續的絕緣塊將在第一區I及第二區II之間的邊界區域與以第二方向布置的所述多條第一導線52共同地重疊。然而，由於在邊界區域的單一連續絕緣塊，可無與第五導線76及第一導線52共同地重疊的第六通孔布置在邊界區域。因此，當第一導線52及第五導線76實際在基底上形成時，第一導線52可能沒有從在邊界區域的第五導線76接收電性訊號。
此外，隨著每條第一導線52在第一區I及第二區II中分別被單一連續的絕緣塊分成兩個分開的部分，當第一導線52、第二導線54、第三導線72、第四導線74實際在基底上形成時，在第一區I的第一導線52的部分可能無法透過第四通孔62及第五通孔64從在第二區II的第四導線74接收電性訊號，及在第二區II的第一導線52的部分可能無法透過第四通孔62及第五通孔64從在第二區II的第三導線72接收電性訊號。
圖11到圖39是繪示根據示例性實施例製造半導體裝置的方法中的階段的平面圖及剖面圖。詳細而言，圖11、圖13、圖16、圖20、圖23、圖27、圖30、圖32及圖34是在根據示例性實施例製造半導體裝置的方法中的階段的平面圖，及圖12、圖14-15、圖17-19、圖21-22、圖24-26、圖28-29、圖31、圖33及圖35-圖39是圖11、圖13、圖16、圖20、圖23、圖27、圖30、圖32的個別者的剖面圖。更詳細而言，圖12、圖17、圖19、圖21、圖24及圖35分別是沿對應的平面圖的線A-A’截取的剖面圖，圖14、圖25及圖36分別是沿對應的平面圖的線B-B’截取的剖面圖，圖15、圖18、圖22、圖26、圖28及圖37分別是沿對應的平面圖的線C-C’截取的剖面圖，圖29及圖38分別是沿對應的平面圖的線D-D’截取的剖面圖，圖31及圖33分別是沿對應的平面圖的線E-E’截取的剖面圖，及圖39是沿對應的平面圖的線F-F’截取的剖面圖。
此方法可使用設計先前參照到圖1到圖10所述的半導體裝置的佈局的方法。因此，在下文中省略在圖1-圖10中的元件的詳細描述。
參照圖11及圖12，基底100的上部可被部分地蝕刻以形成第一凹陷110，及可形成隔離圖案120以填充第一凹陷110的下部。
基底100可包括半導體材料，例如，矽、鍺、矽-鍺等等、或III-V半導體化合物，例如，GaP、GaAs、GaSb等等。在一些實施例中，基底100可為絕緣體上矽（silicon-on-insulator，SOI）基底、或絕緣體上鍺（germanium-on-insulator，GOI）基底。基底100可包括第一區I及第二區II。在示例性實施例中，第一區I及第二區II可為半導體裝置的第一單元及第二單元可分別形成於其上的區域。圖11及圖12只顯示第一區I及第二區II，然而，實施例並非僅限於此，及基底100還可包括其他單元可形成於其上的區域。
隨著第一凹陷110形成在基底100上，主動區105及場區可被定義在基底100中。主動區105可從基底100的上表面突出，及因此亦可稱為主動鰭片。在示例性實施例中，主動鰭片105可在實質上平行於基底100的上表面的第一方向上延伸，及多個主動鰭片105可以第二方向形成，第二方向可實質上平行於基底100的上表面並與第一方向交叉。在示例性實施例中，第一方向及第二方向可與彼此直角交叉，因此可實質上垂直彼此。
在示例性實施例中，隔離圖案120可藉由以下形成：在基底100上形成隔離層以充分填充第一凹陷110，使隔離層平坦化直到可使基底100的上表面暴露，及移除隔離層的上部以暴露第一凹陷110的上部。隨著隔離圖案120形成在基底100上，主動鰭片105可分成下部主動圖案105b（具有被隔離圖案120覆蓋的側壁）及上部主動圖案105a（未被隔離圖案120覆蓋而突出其上方）。
參照圖13到圖15，可在基底100上形成虛擬閘極結構。
詳細而言，虛擬閘極結構可藉由以下形成：依序在基底100的主動鰭片105上及隔離圖案120上形成虛擬閘極絕緣層、虛擬閘電極層、及虛擬閘極罩幕層，接著圖案化虛擬閘極罩幕層以形成虛擬閘極罩幕150。然後，使用虛擬閘極罩幕150作為蝕刻罩幕依序蝕刻虛擬閘電極層及虛擬閘極絕緣層。因此，虛擬閘極結構可包括依序堆疊在基底100上的虛擬閘極絕緣圖案130、虛擬閘電極140、及虛擬閘極罩幕150。
虛擬閘極絕緣層可藉由以下形成：化學氣相沈積（chemical vapor deposition，CVD）製程、原子層沈積（atomic layer deposition，ALD）製程等等。或者，虛擬閘極絕緣層可藉由在基底100的上部上的熱氧化製程形成，及在這種情況下，虛擬閘極絕緣層可只在主動鰭片105上形成。
在示例性實施例中，虛擬閘極結構可形成為在第二方向上延伸，及多個虛擬閘極結構可以第一方向形成。
參照圖16到圖18，閘極間隔物160可形成在虛擬閘極結構的側壁上。閘極間隔物160可藉由以下形成：在基底100的主動鰭片105及隔離圖案120上形成間隔物層以覆蓋虛擬閘極結構，及非等向性蝕刻間隔物層。閘極間隔物160可以第一方向形成在虛擬閘極結構的每個相對側壁上，及鰭片間隔物170亦可以第二方向形成在上部主動圖案105a的每個相對側壁上。
參照圖19，蝕刻罩幕180可形成為覆蓋某些主動鰭片105及暴露其他主動鰭片105，及被暴露的主動鰭片105的上部主動圖案105a可使用蝕刻罩幕180移除而形成分別只包括下部主動圖案105b的虛擬主動鰭片。
在示例性實施例中，蝕刻罩幕180可暴露一個或更多個主動鰭片105，因此可形成一個或更多個虛擬主動鰭片。圖19顯示鄰近的兩個主動鰭片105的上部主動圖案105a經移除形成兩個虛擬主動鰭片，然而，實施例並非僅限於此。
當虛擬主動鰭片形成時，亦可移除在上部主動圖案105a的側壁上的鰭片間隔物170。
參照圖20到圖22，在移除蝕刻罩幕180後，可蝕刻與閘極間隔物160相鄰的上部主動鰭片105形成第二凹陷190。在下文中，為了避免附圖的複雜性，閘極間隔物160及鰭片間隔物170將不在平面圖中顯示。
詳細而言，主動鰭片105的上部部分可使用虛擬閘極結構及在其側壁上的閘極間隔物160作為蝕刻罩幕藉由乾蝕刻製程移除而形成第二凹陷190。當第二凹陷190形成時，與主動鰭片105相鄰的鰭片間隔物170可被大部分移除，且只有鰭片間隔物170的下部部分可保留。虛擬主動鰭片的下部主動圖案105bs亦可部分地或完全移除而形成第三凹陷200。
在圖中，隨著上部主動圖案105a的一部分被蝕刻形成第二凹陷190，第二凹陷190的底部高於下部主動圖案105b的頂表面。然而，實施例並非僅限於此。
在形成罩幕以填充第三凹陷200後，可形成源極/汲極層210以填充第二凹陷190。在示例性實施例中，源極/汲極層210可藉由使用被第二凹陷190暴露的主動鰭片105的上表面作為晶種的選擇性磊晶生長（SEG）製程形成。
在示例性實施例中，隨著SEG製程進行，可形成單晶矽-鍺層以用作為源極/汲極層210。此外，p型雜質源氣體亦可用於形成用作為源極/汲極層210、摻雜有p型雜質的單晶矽-鍺層。因此，源極/汲極層210可用作為PMOS電晶體的源極/汲極區。
源極/汲極層210不僅可以垂直方向生長，也可以水平方向生長以填充第二凹陷190，及可接觸閘極間隔物160的側壁。
在示例性實施例中，當以第二方向設置的主動鰭片105彼此靠近時，生長在個別主動鰭片105上的源極/汲極層210可彼此合併。圖20到圖22顯示生長在鄰近的兩個主動鰭片105上的兩個源極/汲極層210彼此合併，然而，實施例並非僅限於此。因此，多於兩個的源極/汲極層210可彼此合併。
源極/汲極層210繪示為PMOS電晶體的源極/汲極區。然而，實施例並非僅限於此，例如，源極/汲極層210亦可用作為NMOS電晶體的源極/汲極區。
因此，單晶碳化矽層或單晶矽層可形成為源極/汲極層210。在SEG製程中，n型雜質源氣體亦可用於形成摻雜有n型雜質的單晶碳化矽層或摻雜有n型雜質的單晶矽層。
參照圖23到圖26，在移除罩幕後，可在基底100上形成絕緣層220以覆蓋虛擬閘極結構、閘極間隔物160、鰭片間隔物170、及源極/汲極層210，並可被平坦化直到虛擬閘極結構的虛擬閘電極140暴露。在平坦化製程中，亦可移除虛擬閘極罩幕150，及可移除閘極間隔物160的上表面。在合併的源極/汲極層210及隔離圖案120之間的空間可未填充絕緣層220，及因此可形成氣隙225。可藉由化學機械研磨（chemical mechanical polishing，CMP）製程及/或回蝕刻製程進行平坦化製程。
可移除暴露的虛擬閘電極140及其下的虛擬閘極絕緣圖案130以形成暴露閘極間隔物160的內側壁與主動鰭片105的上表面的第一開口230，及可形成閘極結構280而填充第一開口230。可藉由以下製程形成閘極結構280。
在被第一開口230暴露的主動鰭片105的暴露的上表面上進行熱氧化製程以形成界面圖案240後，閘極絕緣層及功函數控制層可依序在界面圖案240、隔離圖案120、閘極間隔物160、及絕緣層220上形成。閘電極層可形成在功函數控制層上以充分填充第一開口230的剩餘部分。
可藉由CVD製程、ALD製程、或類似者取代熱氧化製程形成界面圖案240。在這種情況下，界面圖案240可不只形成在主動鰭片105的上表面上，也形成在隔離圖案120的上表面上及閘極間隔物160的內側壁上。
可將閘電極層、功函數控制層、及閘極絕緣層平坦化直到使絕緣層220的上表面暴露以形成依序堆疊在界面圖案240、隔離圖案120及閘極間隔物160的內側壁上的閘極絕緣圖案250及功函數控制圖案260。可形成閘電極270以填充在功函數控制圖案260上的第一開口230的剩餘部分。
依序堆疊的界面圖案240、閘極絕緣圖案250、功函數控制圖案260、及閘電極270可形成閘極結構280。根據源極/汲極層210的導電類型，閘極結構280可連同源極/汲極層210一起形成PMOS電晶體或NMOS電晶體。
在下文中，為了避免附圖的複雜性，閘極結構的閘極絕緣圖案250及功函數控制圖案260將不顯示在平面圖中。
參照圖27到圖29，可在絕緣層220、閘極結構280、及閘極間隔物160上依序形成封蓋層290及第一絕緣夾層300。可穿過絕緣層220、封蓋層290、及第一絕緣夾層300形成第一接點插塞332及第二接點插塞334以接觸源極/汲極層210的上表面。
第一接點插塞332及第二接點插塞334可例如藉由以下製程形成。
可穿過絕緣層220、封蓋層290、及第一絕緣夾層300形成第二開口310及第三開口315以暴露源極/汲極層210的上表面。第一金屬層可在源極/汲極層210的暴露的上表面、第二開口310及第三開口315的側壁、及第一絕緣夾層300的上表面上形成，且可在其上進行熱處理製程以在每個源極/汲極層210上形成第一金屬矽化物圖案320。
第一障壁層可在第一金屬矽化物圖案320、第二開口310及第三開口315的側壁、及第一絕緣夾層300的上表面上形成。第二金屬層可在第一障壁層上形成以填充第二開口310及第三開口315，及可使第二金屬層及第一障壁層平坦化直到使第一絕緣夾層300的上表面暴露。因此，第一接點插塞332及第二接點插塞334可在第一金屬矽化物圖案320上形成以分別填充第二開口310及第三開口315。
每個第一接點插塞332及第二接點插塞334可包括第二金屬圖案及覆蓋第二金屬圖案的下表面與側壁的第一障壁圖案。每個第一接點插塞332可在第二方向上延伸至給定的長度，及可以第一方向形成多個第一接點插塞332。第二接點插塞334可在第二方向上延伸至給定的長度，及可以第一方向形成多個第二接點插塞334。
參照圖30及圖31，在第二絕緣夾層340在第一絕緣夾層300上及第一接點插塞332及第二接點插塞334上形成後，可形成暴露其中一個閘極結構280的上表面並延伸穿過第二絕緣夾層340、第一絕緣夾層300、及封蓋層290的第四開口。接著，可形成暴露閘極結構280中至少一個的上表面並延伸穿過第二絕緣夾層340、第一絕緣夾層300、第二接點插塞334的部分及封蓋層的第五開口。可形成第三接點插塞352及第四接點插塞354以分別填充第四開口及第五開口。
在示例性實施例中，第五開口亦可暴露第二接點插塞334的側壁的一部分。舉例來說，當兩個第二接點插塞334在第一方向上彼此相鄰的閘極結構280的個別相對側上形成時，第五開口可暴露個別兩個第二接點插塞334的每個相對側壁。
在示例性實施例中，第三接點插塞352及第四接點插塞354可藉由以下形成：在第四開口及第五開口的底部及側壁及第二絕緣夾層340的上表面上形成第二障壁層，在第二障壁層上形成第三金屬層以填充第四開口及第五開口，及使第三金屬層及第二障壁層平坦化。因此，每個第三接點插塞352及第四接點插塞354可包括第三金屬圖案及覆蓋第三金屬圖案的底部與側壁的第二障壁圖案。
參照圖32及圖33，第三絕緣夾層360可在第二絕緣夾層340及第三接點插塞352及第四接點插塞354上形成。可形成延伸穿過第三絕緣夾層360的上部的第一導線392及第二導線394、延伸穿過第三絕緣夾層360的下部及第二絕緣夾層340的第一通孔382及延伸穿過第三絕緣夾層360的下部的第二通孔384及第三通孔386。
在示例性實施例中，可藉由雙重鑲嵌製程同時形成第一導線392及第二導線394及第一通孔382、第二通孔384、第三通孔386。因此，每條第一導線392及第二導線394及每個第一通孔382、第二通孔384、第三通孔386可包括第四金屬圖案及覆蓋第四金屬圖案的底部與側壁的第三障壁圖案。或者，可藉由單一鑲嵌製程獨立地形成第一導線392及第二導線394及第一通孔382、第二通孔384、第三通孔386。
在示例性實施例中，每條第一導線392、第二導線392可在第一方向上延伸，及可以第二方向形成多條第一導線392及多條第二導線394。在示例性實施例中，第一通孔382可在第一導線392或第二導線394下方形成並接觸第一接點插塞332或第二接點插塞334的上表面。第二通孔384可在第一導線392或第二導線394下方形成並接觸第三接點插塞352的上表面。第三通孔386可在第一導線392或第二導線394下方形成並接觸第四接點插塞354的上表面。
可形成第一絕緣塊372及第二絕緣塊374以代替部分的第一導線392。在示例性實施例中，第一絕緣塊372及第二絕緣塊374可藉由以下形成：在第三絕緣夾層360上形成罩幕以部分地暴露第一導線392，使用罩幕作為蝕刻罩幕移除第一導線392的暴露部分以形成第六開口，形成絕緣層以填充第六開口，及使絕緣層平坦化直到使第三絕緣夾層360的上表面暴露。絕緣層可包括氧化物，例如氧化矽。
在示例性實施例中，第一絕緣塊372可在每個第一區I及第二區II上形成，及第二絕緣塊374可在參照圖3到圖8繪示的第二絕緣塊34的部分上形成。因此，多個第二絕緣塊374可在第一區I及第二區II之間的邊界區域或第一區I及第二區II中與邊界區域相鄰的區域形成。用於形成每個第二絕緣塊374的第六開口可具有與在第二方向上延伸的棒狀外的形狀，例如，與每條第一導線392重疊的正方形、矩形、圓形、或橢圓形。在示例性實施例中，暴露個別第一導線392的第六開口可具有實質上彼此相同的形狀及大小，因此第一導線392的被移除的部分可具有實質上相同的形狀及大小。結果，即使第二絕緣塊374分別在第一導線392中形成，在剩餘的第一導線392間也沒有電特性分佈。
在第一導線392形成之後，第一導線392的部分被第二絕緣塊374置換。然而，實施例並非僅限於此。也就是說，可能在第三絕緣夾層360上的期望的位置形成第一絕緣塊372及第二絕緣塊374，及形成第一導線392及第二導線394。
參照圖34到圖39，第四絕緣夾層400可形成在第三絕緣夾層360及第一導線392及第二導線394上，及可形成延伸穿過第四絕緣夾層400的上部的第三導線422、第四導線424、第五導線426與延伸穿過第四絕緣夾層400的下部的第四通孔412、第五通孔414、第六通孔416。
在示例性實施例中，每條第三導線422、第四導線424、第五導線426可在第二方向上延伸、及可以第一方向形成多條第三導線422、多條第四導線424、及多條第五導線426。在示例性實施例中，第五導線426可在第一區I及第二區II之間的邊界區域形成，及第三導線422及第四導線424可在第一區I及第二區II中與邊界區域相鄰的區域形成。
在示例性實施例中，第四通孔412可在第三導線422下方形成並接觸第一導線392或第二導線394的上表面。第五通孔414可在第四導線424下方形成並接觸第一導線392或第二導線394的上表面。第六通孔416可在第五導線426下方形成並接觸第一導線392或第二導線394的上表面。
在示例性實施例中，在第一區I及第二區II之間的邊界區域的第五導線426可透過第六通孔416施加電性訊號到下層第一導線392或第二導線394。在第二區II上的第四導線424可透過第五通孔414施加電性訊號到下層第一導線392或在第一區I上的第二導線394的一部分。第三導線422可透過第四通孔412施加電性訊號到下層第一導線392或在第二區II上的第二導線394的一部分。
藉由上述製程，可製造半導體裝置。上述設計半導體裝置的佈局的方法、製造半導體裝置的方法、及半導體裝置可應用到各種類型的記憶體裝置的配線結構，舉例來說，邏輯裝置，例如，中央處理單元（CPU）、主處理單元（MPU）、或應用處理器（AP）、揮發性記憶體裝置（例如，動態隨機存取記憶體（DRAM）裝置或靜態隨機存取記憶體（SRAM）裝置），或非揮發性記憶體裝置（例如，快閃記憶體裝置、相變隨機存取記憶體（PRAM）裝置、磁電阻隨機存取記憶體（MRAM）裝置、電阻隨機存取記憶體（RRAM）裝置）、或類似者。
通過總結及回顧，示例性實施例提供設計包括具有改進特性的配線結構的半導體裝置之佈局的方法。示例性實施例亦提供製造具有改進特性的配線結構的半導體裝置的方法。示例性實施例亦提供具有改進特性的配線結構的半導體裝置。
也就是說，在根據示例性實施例設計半導體裝置的方法及製造半導體裝置的方法中，用於切割最下部的導線的具有固定形狀及大小的多個絕緣塊可散佈在邊界區域及單元中與邊界區域相鄰的區域。因此，用於形成絕緣塊的製程可沒有限制，切割配線的絕緣塊可具有固定形狀，及可沒有最下部的導線的電特性分佈。
此外，可透過最下部的導線將電性訊號施加到鄰近單元。也就是說，在鄰近單元中的配線之間的電性連接可未被絕緣塊完全阻斷，及一個單元的一區中的配線可被用作為與其相鄰的另一單元的一區中的佈線配線。
本文已經揭露了示例性實施例，儘管採用了特定的術語，但其僅以一般性及描述性的意義被使用及解釋，而不是出於限制性的目的。在一些情況下，如對具有本申請案提交時的本領域通常知識者顯而易見的，除非另有具體說明，結合特定實施例描述的特徵、特性、及/或元件可單獨使用或與結合其他實施例描述的特徵、特性、及/或元件組合使用。因此，所屬領域的一般技術人員將理解，在不脫離由所附申請專利範圍中闡述的本發明的精神和範圍的情況下，可在其中作出各種形式和細節的改變。
I‧‧‧第一區
II‧‧‧第二區
1‧‧‧源極/汲極層
2‧‧‧閘極線
12‧‧‧第一接點插塞
14‧‧‧第二接點插塞
24‧‧‧第三接點插塞
32‧‧‧第一絕緣塊
34‧‧‧第二絕緣塊
42‧‧‧第一通孔
44‧‧‧第二通孔
46‧‧‧第三通孔
52‧‧‧第一導線
54‧‧‧第二導線
62‧‧‧第四通孔
64‧‧‧第五通孔
66‧‧‧第六通孔
72‧‧‧第三導線
74‧‧‧第四導線
76‧‧‧第五導線
80‧‧‧第一罩幕
82‧‧‧第二罩幕
84‧‧‧第三罩幕
86‧‧‧第四罩幕
100‧‧‧基底
105‧‧‧主動區/主動鰭片
105a‧‧‧上部主動圖案
105b‧‧‧下部主動圖案
110‧‧‧第一凹陷
120‧‧‧隔離圖案
130‧‧‧虛擬閘極絕緣圖案
140‧‧‧虛擬閘電極
150‧‧‧虛擬閘極罩幕
160‧‧‧閘極間隔物
170‧‧‧鰭片間隔物
180‧‧‧蝕刻罩幕
190‧‧‧第二凹陷
200‧‧‧第三凹陷
210‧‧‧源極/汲極層
220‧‧‧絕緣層
225‧‧‧氣隙
230‧‧‧第一開口
240‧‧‧界面圖案
250‧‧‧閘極絕緣圖案
260‧‧‧功函數控制圖案
270‧‧‧閘電極
280‧‧‧閘極結構
290‧‧‧封蓋層
300‧‧‧第一絕緣夾層
310‧‧‧第二開口
315‧‧‧第三開口
320‧‧‧第一金屬矽化物圖案
332‧‧‧第一接點插塞
334‧‧‧第二接點插塞
340‧‧‧第二絕緣夾層
352‧‧‧第三接點插塞
354‧‧‧第四接點插塞
360‧‧‧第三絕緣夾層
372‧‧‧第一絕緣塊
374‧‧‧第二絕緣塊
382‧‧‧第一通孔
384‧‧‧第二通孔
386‧‧‧第三通孔
392‧‧‧第一導線
394‧‧‧第二導線
400‧‧‧第四絕緣夾層
412‧‧‧第四通孔
414‧‧‧第五通孔
416‧‧‧第六通孔
422‧‧‧第三導線
424‧‧‧第四導線
426‧‧‧第五導線
藉由參考附圖詳細闡述示例性實施例，對本領域普通技術人員而言，每個特徵將變得明顯，在附圖中： 圖1到圖10繪示根據示例性實施例設計半導體裝置的佈局的方法的平面圖。 圖11到圖39繪示根據示例性實施例製造半導體裝置的方法中的階段的平面圖及剖面圖。

Claims (25)

  1. 一種設計半導體裝置之佈局的方法，包括： 設計單元的佈局，每個所述佈局包括第一導線，所述第一導線在第一方向上延伸且在與所述第一方向交叉的第二方向上彼此隔開； 將所述單元的所述佈局設置為在所述第一方向上彼此相鄰，使得在所述單元的相鄰佈局中的所述第一導線彼此連接；及 將絕緣塊設置在所述單元的所述佈局的相鄰者之間的邊界區域中或在所述單元的所述佈局中與所述邊界區域相鄰的區域，使得所述絕緣塊阻斷在一些所述第一導線之間的連接。
  2. 如申請專利範圍第1項所述之設計半導體裝置之佈局的方法，其中所述絕緣塊為彼此隔開。
  3. 如申請專利範圍第1項所述之設計半導體裝置之佈局的方法，其中所述絕緣塊中至少一個設置在每個所述單元中與所述邊界區域相鄰的區域中。
  4. 如申請專利範圍第1項所述之設計半導體裝置之佈局的方法，其中所述絕緣塊中的鄰近者與彼此在所述第二方向上不重疊。
  5. 如申請專利範圍第1項所述之設計半導體裝置之佈局的方法，其中所述絕緣塊實質上具有相同大小。
  6. 如申請專利範圍第1項所述之設計半導體裝置之佈局的方法，其中所述絕緣塊中至少一個具有不同於所述絕緣塊中其他個在所述第一方向上的長度。
  7. 如申請專利範圍第1項所述之設計半導體裝置之佈局的方法，還包括： 將第二導線以所述第一方向設置，每條所述第二導線在所述第二方向上延伸，及所述第二導線設置在所述單元的區域中及在所述單元之間的所述邊界區域；及 設置第一通孔，每個所述通孔在平面視角與其中一條所述第一導線及其中一條所述第二導線共同地重疊。
  8. 如申請專利範圍第7項所述之設計半導體裝置之佈局的方法，其中所述第一通孔中至少一個與所述單元之間的所述邊界區域重疊。
  9. 如申請專利範圍第7項所述之設計半導體裝置之佈局的方法，其中所述單元包括彼此相鄰的第一單元及第二單元，設置在所述第二單元的區域中的所述第二導線中至少一條透過其中一個所述第一通孔連接到在所述第一單元的區域中的其中一條所述第一導線的部分。
  10. 如申請專利範圍第1項所述之設計半導體裝置之佈局的方法，其中每個所述單元還包括： 設置在所述第一方向上的閘極線，每條所述閘極線在所述第二方向上延伸； 在所述閘極線之間的第一接點插塞； 與所述第一接點插塞中至少一個在平面視角重疊的第二通孔；及 與所述閘極線中至少一條在平面視角重疊的第三通孔。
  11. 一種設計半導體裝置之佈局的方法，包括： 以第一方向設置單元使得在個別的所述單元中的第一導線彼此連接，所述第一導線在每個所述單元中在實質上垂直於所述第一方向的第二方向上彼此隔開，及每條所述第一導線在所述第一方向上延伸； 在所述單元之間的邊界區域或在所述單元中與所述邊界區域相鄰的區域設置絕緣塊以與每條所述第一導線部分地重疊； 以所述第一方向將第二導線設置在每個所述單元中，每條所述第二導線在所述第二方向上延伸；及 設置第一通孔，每個所述第一通孔皆在平面視角與其中一條所述第一導線及其中一條所述第二導線共同地重疊。
  12. 如申請專利範圍第11項所述之設計半導體裝置之佈局的方法，其中所述第二導線的其中一條設置在所述單元之間的所述邊界區域。
  13. 如申請專利範圍第12項所述之設計半導體裝置之佈局的方法，其中所述第一通孔中至少一個與所述單元之間的所述邊界區域重疊。
  14. 如申請專利範圍第11項所述之設計半導體裝置之佈局的方法，其中所述絕緣塊中至少一個設置在每個所述單元中與所述邊界區域相鄰的區域。
  15. 如申請專利範圍第11項所述之設計半導體裝置之佈局的方法，其中所述絕緣塊中的鄰近者與彼此在所述第二方向上不重疊。
  16. 如申請專利範圍第11項所述之設計半導體裝置之佈局的方法，其中所述單元包括彼此相鄰的第一單元及第二單元， 及其中在所述第二單元的區域中的所述第二導線中至少一條透過其中一個所述第一通孔連接到在所述第一單元的區域中的其中一條所述第一導線的部分。
  17. 一種製造半導體裝置的方法，包括： 在包括單元區的基底上形成在第二方向上彼此隔開的第一導線，每條所述第一導線在與所述第二方向交叉的第一方向上延伸； 以所述第一方向在所述單元區之間的邊界區域或在所述單元區中與所述邊界區域相鄰的區域形成絕緣塊，所述第一導線的部分分別被所述絕緣塊置換；及 以所述第一方向形成第二導線，每條所述第二導線在每個所述單元區中在所述第一導線上在所述第二方向上延伸並透過下層的第一通孔電性連接到每條所述第一導線。
  18. 如申請專利範圍第17項所述之製造半導體裝置的方法，其中所述絕緣塊為彼此隔開。
  19. 如申請專利範圍第17項所述之製造半導體裝置的方法，其中所述絕緣塊中至少一個在每個所述單元區中與在所述單元區之間的所述邊界區域相鄰的區域形成。
  20. 如申請專利範圍第17項所述之製造半導體裝置的方法，其中所述絕緣塊中的鄰近者與彼此在所述第二方向上不重疊。
  21. 一種半導體裝置，包括： 在包括單元區的基底上的第一導線，每條所述第一導線在第一方向上延伸，及所述第一導線以與所述第一方向交叉的第二方向設置； 在其中所述單元區以所述第一方向彼此接觸的邊界區域或在所述單元區中與所述邊界區域相鄰的區域形成絕緣塊，所述絕緣塊分別切割所述第一導線；及 呈所述第一方向的第二導線，每條所述第二導線在每個所述單元區中在所述第一導線上在所述第二方向上延伸並透過下層的第一通孔電性連接到每條所述第一導線。
  22. 如申請專利範圍第21項所述之半導體裝置，其中所述絕緣塊為彼此隔開。
  23. 如申請專利範圍第21項所述之半導體裝置，其中所述絕緣塊中至少一個形成在每個所述單元區中與所述邊界區域相鄰的區域。
  24. 如申請專利範圍第21項所述之半導體裝置，其中所述絕緣塊中的鄰近者與彼此在所述第二方向上不重疊。
  25. 如申請專利範圍第21項所述之半導體裝置，其中所述絕緣塊實質上具有相同的形狀及大小。
TW106133996A 2016-12-06 2017-10-02 半導體裝置、設計半導體裝置之佈局的方法以及製造半導體裝置的方法 TWI769180B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160165117A KR102630392B1 (ko) 2016-12-06 2016-12-06 반도체 장치, 반도체 장치의 레이아웃 설계 방법, 및 반도체 장치의 제조 방법
??10-2016-0165117 2016-12-06
KR10-2016-0165117 2016-12-06

Publications (2)

Publication Number Publication Date
TW201822321A true TW201822321A (zh) 2018-06-16
TWI769180B TWI769180B (zh) 2022-07-01

Family

ID=62244048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133996A TWI769180B (zh) 2016-12-06 2017-10-02 半導體裝置、設計半導體裝置之佈局的方法以及製造半導體裝置的方法

Country Status (3)

Country Link
US (1) US10474783B2 (zh)
KR (1) KR102630392B1 (zh)
TW (1) TWI769180B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10740531B2 (en) 2016-11-29 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US10879119B2 (en) 2018-09-28 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor device
KR102556811B1 (ko) * 2019-01-25 2023-07-18 삼성전자주식회사 반도체 장치
US11004798B2 (en) * 2019-10-02 2021-05-11 Micron Technology, Inc. Apparatuses including conductive structure layouts
CN111007961B (zh) * 2019-12-19 2024-03-29 京东方科技集团股份有限公司 触控基板及其制作方法、显示装置
CN114496987B (zh) * 2022-04-18 2022-08-02 绍兴中芯集成电路制造股份有限公司 Mosfet功率器件及其形成方法、csp封装模块

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456341A (ja) * 1990-06-26 1992-02-24 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト方法
JP4346410B2 (ja) * 2003-10-28 2009-10-21 東芝メモリシステムズ株式会社 半導体集積回路の配線設計方法及び半導体集積回路
US7917879B2 (en) * 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP5528662B2 (ja) 2007-09-18 2014-06-25 ソニー株式会社 半導体集積回路
TWI435231B (zh) * 2008-05-16 2014-04-21 Realtek Semiconductor Corp 積體電路製作方法
US7919792B2 (en) 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules
KR20100076749A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 플래쉬 메모리 소자의 배선 어레이
US8946868B2 (en) * 2009-09-30 2015-02-03 Silicon Laboratories Inc. Multiple die layout for facilitating the combining of an individual die into a single die
US8661392B2 (en) * 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US8513978B2 (en) 2011-03-30 2013-08-20 Synopsys, Inc. Power routing in standard cell designs
KR20120127252A (ko) 2011-05-13 2012-11-21 에이알엠 리미티드 집적회로, 표준 셀들을 이용하여 집적회로의 레이아웃을 생성하는 방법, 및 그러한 표준 셀들을 제공하는 표준 셀 라이브러리
US8451026B2 (en) * 2011-05-13 2013-05-28 Arm Limited Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells
US8756550B2 (en) * 2011-09-19 2014-06-17 Texas Instruments Incorporated Method to ensure double patterning technology compliance in standard cells
KR20140081545A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 반도체 소자의 노광 방법
US9472542B2 (en) * 2013-09-11 2016-10-18 Micron Technology, Inc. DRAM arrays, semiconductor constructions and DRAM array layouts
US20150263023A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacturing the same
US9887209B2 (en) * 2014-05-15 2018-02-06 Qualcomm Incorporated Standard cell architecture with M1 layer unidirectional routing
KR101651230B1 (ko) * 2014-08-22 2016-09-05 삼성전자주식회사 집적 회로 및 표준 셀 라이브러리
US10242148B2 (en) * 2014-08-25 2019-03-26 Mediatek Inc. Integrated circuit and routing design of the same
US9984191B2 (en) * 2014-08-29 2018-05-29 Taiwan Semiconductor Manufacturing Company Cell layout and structure
US9305834B1 (en) * 2014-12-30 2016-04-05 GlobalFoundries, Inc. Methods for fabricating integrated circuits using designs of integrated circuits adapted to directed self-assembly fabrication to form via and contact structures
US9576644B2 (en) * 2015-04-27 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit chip having two types of memory cells

Also Published As

Publication number Publication date
KR102630392B1 (ko) 2024-01-29
TWI769180B (zh) 2022-07-01
US10474783B2 (en) 2019-11-12
US20180157781A1 (en) 2018-06-07
KR20180064799A (ko) 2018-06-15

Similar Documents

Publication Publication Date Title
TWI769180B (zh) 半導體裝置、設計半導體裝置之佈局的方法以及製造半導體裝置的方法
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US11335697B2 (en) Vertical memory devices having contact plugs vertically extending through plurality of gate electrodes and contacting lower circuit pattern
USRE50137E1 (en) Vertical memory devices and methods of manufacturing the same
JP7313131B2 (ja) ３次元半導体メモリ装置及びその製造方法
US11935835B2 (en) Methods of manufacturing semiconductor devices
US10700085B2 (en) Vertical memory devices
KR102399465B1 (ko) 로직 반도체 소자
US10121735B2 (en) Method of designing a layout of a semiconductor device, and a semiconductor device including a fin
TWI702708B (zh) 熔斷器結構及包含其之半導體裝置
US20200043945A1 (en) Semiconductor device and method of manufacturing the same
KR102496973B1 (ko) 반도체 장치 및 그 제조 방법
TW201637209A (zh) 半導體裝置
KR20130104527A (ko) 고집적 반도체 메모리 장치 및 그 제조방법
TWI822847B (zh) 半導體裝置
KR102143438B1 (ko) 반도체 소자용 액티브 구조물 및 이의 형성 방법
US11935952B2 (en) Semiconductor devices
KR20160037447A (ko) 자기 메모리 장치
TW202423258A (zh) 半導體裝置