TW201812311A - 用於晶圓測試接觸件之堆疊立柱凸塊接觸及其相關方法 - Google Patents

用於晶圓測試接觸件之堆疊立柱凸塊接觸及其相關方法 Download PDF

Info

Publication number
TW201812311A
TW201812311A TW106122927A TW106122927A TW201812311A TW 201812311 A TW201812311 A TW 201812311A TW 106122927 A TW106122927 A TW 106122927A TW 106122927 A TW106122927 A TW 106122927A TW 201812311 A TW201812311 A TW 201812311A
Authority
TW
Taiwan
Prior art keywords
contact
wafer
pin
bump
test
Prior art date
Application number
TW106122927A
Other languages
English (en)
Other versions
TWI737765B (zh
Inventor
艾莉絲坦爾 尼可拉斯 史柏克
蓋瑞 葛魯博
摩根 Ｔ 強森
Original Assignee
川斯萊緹公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 川斯萊緹公司 filed Critical 川斯萊緹公司
Publication of TW201812311A publication Critical patent/TW201812311A/zh
Application granted granted Critical
Publication of TWI737765B publication Critical patent/TWI737765B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

本文揭示用於測試半導體晶圓之系統及方法。在一個實施例中，一種用於測試一半導體晶圓上之晶粒之設備包含一測試接觸件用於接觸該等晶粒。該測試接觸件具有一基板，其具有面向該晶圓之一晶圓側及背向該晶圓側之一查詢側。該測試接觸件亦具有由該基板之該晶圓側承載之一晶圓側接觸襯墊，及附接至該晶圓側接觸襯墊之一立柱凸塊銷。該立柱凸塊銷終止於用於探測一晶粒之一接觸襯墊的一立柱凸塊尖端中。

Description

用於晶圓測試接觸件之堆疊立柱凸塊接觸及其相關方法
在各種產品中使用積體電路。積體電路已在價格上不斷下降且在效能上不斷增加，其在現代電子裝置中變得無所不在。效能/成本比率中之此等改良係至少部分基於微型化，其使得更多半導體晶粒能夠由具積體電路製造技術之各新一代之一晶圓生產。此外，一半導體晶粒上之信號及電力/接地接觸之總數目大體上隨著新的、更複雜晶粒設計而增加。 在運輸半導體晶粒至客戶之前，基於一統計樣本或藉由測試各晶粒而測試積體電路之效能。半導體晶粒之一電測試通常包含通過電力/接地接觸而給晶粒供電、傳輸信號至晶粒之輸入接觸及量測晶粒之輸出接觸處之所得信號。因此，在電測試期間，晶粒上之至少一些接觸必須經電接觸以使晶粒連接至電力及測試信號之源。 習知測試接觸件包含經附接至一基板之一陣列之接觸銷，該基板可為一相對剛性印刷電路板(PCB)。在操作中，測試接觸件抵靠一晶圓按壓，使得陣列之接觸銷與晶圓之晶粒(即受測試裝置或DUT)上之對應陣列之晶粒接觸(例如襯墊或焊料球)做電接觸。接著，一晶圓測試器發送電測試序列(例如測試向量)通過測試接觸件至晶圓之晶粒之輸入接觸。回應於測試序列，受測試晶粒之積體電路產生輸出信號，其等通過測試接觸件選路傳送回至晶圓測試器用於分析並判定一特定晶粒是否通過測試。接著，測試接觸件步進至另一晶粒或經並行測試之晶粒之群組上以繼續測試，直至整個晶圓經測試為止。 一般而言，經分佈於晶粒之一減小區域上方之晶粒接觸之一增加數目導致由較小距離(例如一較小節距)間隔開之較小接觸。此外，測試接觸件之接觸銷之特性直徑通常隨著半導體晶粒或封裝上之接觸結構之一特性尺寸縮放。因此，隨著晶粒上之接觸結構變小及/或具有一更小節距，測試接觸件之接觸銷亦變小。然而，難以顯著地減小測試接觸件之接觸銷之直徑及節距(例如由於在加工及組裝此等小零件中之困難)，導致低產量及一個測試接觸件與另一個測試接觸件之不一致效能。另外，測試接觸件之接觸銷由於其等小大小可相對更易受損。此外，測試接觸件之接觸銷在受測試裝置之接觸襯墊上方之一重複應用可磨損接觸銷。 據此，仍需要具成本效益測試接觸件，其等大小可隨著晶粒上之接觸結構之大小及節距而縮放。
本發明大體上係關於用於半導體晶圓測試之設備。更特定言之，本發明係關於用於接觸(「探測」)該半導體晶圓之該等晶粒之方法及系統，其中該等接觸銷由焊線接合立柱凸塊建構。此外，本發明係關於焊線接合立柱凸塊及接觸襯墊之電鍍。 簡單描述，揭示用於測試該等半導體晶圓上之晶粒之方法及裝置。該等半導體晶圓可以不同直徑生產，例如150毫米、200毫米、300毫米、450毫米等。所揭示方法及系統使得操作者能夠測試具有襯墊、焊料球及/或具有小大小及/或節距之其他接觸結構之該等裝置。該等晶粒上之焊料球、襯墊及/或其他合適導電元件在本文中共同指稱「接觸襯墊」。 在一些實施例中，該測試接觸件(例如一晶圓轉譯器)之一晶圓側承載具有相對較小大小及/或節距(共同地，「標度」)之該等晶圓側接觸結構。該測試接觸件之該等晶圓側接觸結構經電連接至對應詢問側接觸結構，該等詢問側接觸結構在該測試接觸件之該相對、詢問側處可具有相對較大大小及/或節距。因此，一旦該等晶圓側接觸結構經適當對準以接觸該等半導體晶圓，則該等相對詢問側接觸結構之較大大小/節距啟用更穩健接觸(例如需要較少精確度)。該等詢問側接觸結構之較大大小/節距可提供更可靠接觸且更容易抵靠該探針卡或其他接觸件之銷而對準。在一些實施例中，該等詢問側接觸可具有毫米標度，而該等晶圓側接觸具有次毫米或微米標度。 在一些實施例中，該測試接觸件之該晶圓側處之該等接觸結構可為藉由焊線接合製造之立柱凸塊。例如，該等焊線接合可經附接至該測試接觸件之該晶圓側，接著切斷該等焊線接合以使一立柱凸塊留於該測試接觸件上(例如，一晶圓轉譯器或用於探測該晶圓之另一接觸件)。在一些實施例中，多個立柱凸塊經堆疊以形成一經堆疊立柱凸塊接觸用於探測該晶圓。在一些實施例中，該等立柱凸塊可使用一成形晶圓成形及/或銳化。 在一些實施例中，該等立柱凸塊可由相對耐磨之一材料(例如，鉑銥(PtIr)合金)塗覆。在一些實施例中，該空間轉換器及/或測試接觸件上之該等接觸襯墊經塗覆以改良對該探針卡之該等接觸銷(例如蛇針)之抵抗力。
本申請案主張2016年7月8日申請之美國臨時申請案第62/360068號及2016年12月20日申請之美國臨時申請案第62/436713號之權利，該兩個案之全部內容以引用的方式併入本文中。 下文描述代表性晶圓轉譯器及用於使用及製造之相關方法的若干實施例之特定細節。熟習此項技術者亦將理解，本技術可具有額外實施例，且可在無下文參考圖1A至圖8所描述之實施例之細節之若干者的情況下實踐本技術。 圖1A係根據先前技術用於測試半導體晶圓之一測試堆疊100之一部分之一分解圖。測試堆疊100將來自一測試器(未展示)之信號及電力選路傳送至一晶圓或承載一或多個受測試裝置(DUT)之其他基板，且將來自該等DUT (例如半導體晶粒)之輸出信號轉移回至該測試器用於分析並尋求關於一個別DUT之效能(例如，該DUT是否適於封裝及運輸至客戶)之判定。來自該測試器之該等信號及電力通過一測試接觸件30而經選路傳送至一晶圓轉譯器10，且進一步至晶圓20上之該等半導體晶粒。 使用纜線39而自該測試器將該等信號及電力選路傳送至測試接觸件30。由一測試接觸件基板32承載之導電跡線38可使纜線39電連接至測試接觸件基板32之相對側上之接觸36。在操作中，測試接觸件30可接觸一晶圓轉譯器10之一詢問側13，如由箭頭A指示。在至少一些實施例中，相對較大詢問側接觸結構14可改良與測試接觸件30之對應接觸36之對準。詢問側13處之接觸結構14係通過一晶圓轉譯器基板12之導電跡線18而與轉譯器10之一晶圓側15上之相對較小晶圓側接觸結構16電連接。晶圓側接觸結構16之大小及/或節距適於接觸晶圓20之對應晶粒接觸26。箭頭B指示晶圓轉譯器10之一移動以與晶圓20之一主動側25做接觸。如上文所解釋，來自該測試器之該等信號及電力可測試晶圓20之該等DUT，且來自該等經測試DUT之該等輸出信號可經選路傳送回至該測試器用於分析及尋求關於該等DUT是否適於封裝及運輸至客戶之判定。 一晶圓夾盤40支撐晶圓20。箭頭C指示晶圓20與晶圓夾盤40配合之方向。在操作中，晶圓20可使用(例如)真空V或機械夾鉗而抵靠晶圓夾盤40固持。 圖1B及圖1C分別係根據所揭示技術之實施例而組態之一晶圓轉譯器之部分示意性俯視圖及仰視圖。圖1B繪示晶圓轉譯器10之詢問側13。相鄰詢問側接觸結構14之間的距離(例如節距)在水平方向上經指示為P1 且在垂直方向上經指示為P2 。所繪示詢問側接觸結構14具有一寬度D1 及一高度D2 。取決於個別實施例，詢問側接觸結構14可為正方形、矩形、圓形或其他形狀。此外，詢問側接觸結構14可具有一均一節距(例如，P1 及P2 跨晶圓轉譯器10係相等)或一非均一節距。 圖1C繪示晶圓轉譯器10之晶圓側15。在一些實施例中，相鄰晶圓側接觸結構16之間的節距在水平方向上可為p1 且在垂直方向上可為p2 。晶圓側接觸結構16之寬度及高度(「特性尺寸」)經指示為d1 及d2 。在一些實施例中，晶圓側接觸結構16可為觸碰晶圓20上之對應晶粒接觸之銷。下文在圖2中更詳細描述此等銷。一般而言，詢問側接觸結構14之大小/節距係大於晶圓側接觸結構16之大小/節距，因此改良該測試接觸件與該晶圓轉譯器之間的對準及接觸。晶圓20之個別晶粒通常由晶圓溝道19彼此分離。 圖2係根據先前技術之代表性接觸結構16之一側視圖。在一個實例中，接觸結構16具有一冠狀尖端16a用於接觸該晶圓上或該單晶粒上之焊料球26a。在另一實例中，接觸結構16具有一圓錐尖端16b用於接觸該晶圓上或該單晶粒上之一相對較平坦接觸26b。一般而言，尖端16a/16b可相對較快磨損，因此限制接觸結構16之效能。 圖3A係根據先前技術之晶片焊線接合之一等距視圖。圖3A展示承載半導體晶粒20a及20b之一基板(例如一PCB) 50，其中一個半導體晶粒20a經安置於兩個半導體晶粒20b上方。各半導體晶粒20a、20b在周邊處具有陣列之晶粒接觸襯墊26。晶粒接觸襯墊26使用接合焊線(焊線接合) 55而經連接至對應基板接觸襯墊56。在操作中，焊線接合55轉移電力及信號於該等晶粒與基板50之間。 圖3B係根據先前技術之晶片焊線接合之一側視圖。在操作中，一焊線接合器60自一接合針55t (亦指稱一「毛細管」)分配接合焊線55。接合焊線55之尖端可由電弧或由超音波熔化。經熔化接合焊線55形成一焊球，由於該焊球中之熔融金屬之表面張力。此熔融焊球接著經附接至晶粒接觸襯墊26作為一立柱凸塊54以形成與晶粒20之永久電接觸。接著，接合焊線55之相對側經接合至基板50上之一接觸襯墊56，因此建立自晶粒20至基板50且進一步至該系統之其他元件(例如電源、信號源等)之電連接。該焊線接合製程可繼續至下一對接觸襯墊26/56，直至晶粒20之晶粒接觸襯墊26完全經焊線接合至基板50為止。 圖4係根據所揭示技術之實施例之一測試接觸件100之一截面側視圖。在一些實施例中，測試接觸件1000可為一轉譯器，其在該晶圓側處具有該等接觸之較小節距/大小，及在該詢問側上具有該等接觸之較大節距/大小。在一些實施例中，測試接觸件1000包含具有一晶圓側150及一詢問側130之一基板120 (例如一PCB或陶瓷板)。一般而言，詢問側130可經連接至具有電力/信號之源及/或用於信號量測之儀器之測試器(未展示)。在一些實施例中，通路(vias)180在晶圓側150處使接觸襯墊260電連接至接觸襯墊140。基板120亦可包含一或多個選路傳送層181用於使接觸襯墊260/140互連之電跡線。在一些實施例中，立柱凸塊銷160 (亦稱作晶圓側接觸結構160)在接觸襯墊260上由該焊線接合形成。例如，一立柱凸塊可由該焊線接合形成，接著附接該立柱凸塊至接觸襯墊260上，且移除該額外焊線接合以形成立柱凸塊銷160於接觸襯墊260上。在一些實施例中，隨著該額外焊線接合經移除(例如，藉由拉動、重複彎曲或加熱焊線接合55)，一立柱凸塊尖端161作為一變窄部分經形成於立柱凸塊銷160之周邊處。隨著測試接觸件100之晶圓側150與該晶圓上之該等晶粒做接觸，立柱凸塊尖端161可提供與該晶圓上之該等接觸襯墊之更精確接觸及該等接觸襯墊上之該等表面氧化物之更佳移除。在一些實施例中，立柱凸塊銷160之電阻及電感由於其形狀(例如相對較龐大且非長/細長狀)及大小(例如，具有相對較大截面)而係相對較低。在一些實施例中，立柱凸塊銷160可由銅或銅合金焊線接合製成。 圖5係根據所揭示技術之實施例之測試接觸件1000之一截面側視圖。在一些實施例中，立柱凸塊銷160-i可經堆疊於接觸襯墊260上。例如，兩個立柱凸塊銷160-1及160-2可形成一堆疊160S。在一些實施例中，可藉由相繼形成個別立柱凸塊銷160-i於彼此之頂部上而形成立柱凸塊銷160-i。在一些實施例中，立柱凸塊銷160-i可經預形成遠離測試接觸件1000，且接著藉由(例如)加熱立柱凸塊銷160-i至約其等熔點且接著堆疊其等於彼此之頂部上而經堆疊於接觸襯墊260上。 圖6係根據所揭示技術之實施例之測試接觸件1000之一截面側視圖。在一些實施例中，立柱凸塊銷160之該等堆疊可包含兩個、三個、四個或更多立柱凸塊銷以達成堆疊160S之所要高度。在一些實施例中，堆疊160S中之最後立柱凸塊銷160結束於接觸該晶圓上之該等接觸襯墊之立柱凸塊銷161中。 圖7係根據所揭示技術之一實施例之一測試堆疊2000之一分解側視圖。所繪示測試堆疊2000包含晶圓夾盤40，其承載晶圓20。晶圓20之主動側25 (即承載該等晶粒之側)面向測試接觸件1000之晶圓側150，且一探針卡300面向測試接觸件1000之詢問側130。測試堆疊2000可通過測試器纜線39而與該測試器(未展示)電連接。在操作中，來自該測試器之該等信號/電力傳播通過一空間轉換器330及接觸銷310 (亦指稱針銷或蛇銷)，且進一步通過接觸件100至晶圓20。晶圓20之該等晶粒藉由產生經選路傳送回至該測試器之輸出信號而回應於來自該測試器之該等輸入信號/電力用於判定一特定晶粒是否根據規格操作。在一些實施例中，該晶圓上之該等晶粒之所有或大多數可並行接觸及測試。在其他實施例中，一單一晶粒或晶粒之群組(例如兩個、三個、四個晶粒)可並聯接觸及測試。 在許多實施例中，測試接觸件1000可在多個晶圓25上方重複利用，因此使堆疊160-S經歷磨損。在一些實施例中，堆疊160S可由一電鍍170電鍍以(例如)改良該堆疊之磨損電阻，減小腐蝕，改變該堆疊之材料之硬度等。在一些實施例中，一鉑銥(PtIr)電鍍170可藉由電解或藉由離子濺鍍而經沉積於堆疊160-S上方。在一些實施例中，電鍍170可包含硬貴材料，諸如銠、鉑、銥、鈀、鐐、鋨及/或其等合金。在一些實施例中，電鍍170可為約10微米厚。在一些實施例中，該電鍍可延伸至接觸襯墊260。 在一些實施例中，該等接觸銷(例如蛇銷) 310由一第一導板321及一第二導板322而經保持於適當位置中。當接觸銷310觸碰測試接觸件1000之該詢問側時，接觸銷310之該尖端通常稍微鉆至該接觸襯墊中，且接著跨該接觸襯墊水平滑動。接觸銷310之該尖端相對於該接觸襯墊之此運動有時稱作「擦洗」。接觸件100之接觸襯墊140上之多個擦洗可導致該接觸襯墊之材料之額外磨損及/或接觸銷310上方之接觸襯墊之材料之累積。在一些實施例中，一電鍍370可經放置於接觸襯墊140上方以減小接觸襯墊140之磨損/擦傷。此外，電鍍370可經放置於空間轉換器330之接觸襯墊340上方以保護接觸襯墊340免受磨損/擦傷。在一些實施例中，電鍍370可為由PtIr合金製成之平坦立柱凸塊。例如，一立柱凸塊可首先依循類似於參考圖4所描述製程之製程而製成。接著，該立柱凸塊可藉由(例如)鍛造、軋制或粉碎該立柱凸塊而經平坦化。一旦該立柱凸塊經平坦化至電鍍370中，其可經附接至接觸襯墊340或140。在一些實施例中，電鍍170/370可藉由電解或藉由離子濺鍍而沉積。在一些實施例中，接觸襯墊140由銅或鋁製成。 圖8係根據所揭示技術之實施例之用於使接觸結構成形之一系統之一截面側視圖。在一些實施例中，該系統包含測試接觸件100及一成形晶圓500。在一些實施例中，成形晶圓500重複接觸堆疊160-S以使其等成形。測試接觸件100或成形晶圓500或兩者可由一或多個致動器(未展示)而在由一坐標系統CS展示之一Z方向上經移動成接觸。該致動可由壓力驅動致動器、電動機或其他致動器提供。在一些實施例中，晶圓轉譯器10及/或成形晶圓500之移動可受限以控制堆疊160-S之成形。例如，測試接觸件100可經移動至一位置Z1 中重複N1 循環，接著迫使測試接觸件100至一位置Z2 中重複N2 循環，其中Z2 係大於Z1 。在一些實施例中，N1 及/或N2 可為幾百或幾千循環。 作為抵靠側表面510、成形晶圓500之堆疊160-S之側及/或尖端之間的重複接觸之一結果，堆疊160-S經成形為近似由表面510形成之該等腔室之形狀。在至少一些實施例中，堆疊160-S之尖端/側之此成形可將堆疊160-S帶回至其等規格內尺寸。例如，具一不合規格節距p1 之先前不合規格堆疊160-S可再次變得適於藉由使堆疊160-S成形回至規格內節距p2 而測試一生產晶圓上之半導體晶粒。類似地，堆疊160-S之不合規格高度或寬度可藉由使用成形晶圓500使堆疊160-S成形而被帶至規格內。在一些實施例中，堆疊160-S之成形可包含堆疊160-S之磨損或塑性變形。在一些實施例中，一單一立柱凸塊160可代替一堆疊160-S而使用。在一些實施例中，堆疊160S或立柱凸塊銷160可包含電鍍170。堆疊160-S或立柱凸塊銷160與成形晶圓500之間的該等重複接觸可稱作該等接觸結構之壓印或鍛造。 在一些實施例中，成形晶圓500可由矽或金屬製成。側表面510可藉由(例如)微影界定蝕刻製成。由於該位置精確度藉由成形晶圓500上方之一微影遮罩之精確度界定，所以側表面510之所得位置精確度亦係相對較高的。在至少一些實施例中，側表面510之位置之精確度(例如容差)大體上對應於晶粒接觸26之位置之精確度。 上文所描述之技術之許多實施例可呈電腦或控制器可執行指令之形式，包含由一可程式化電腦或控制器執行之常式。熟習此項技術者將瞭解，可在除下文所展示及所描述之電腦/控制器系統外之電腦/控制器系統上實踐本技術。本技術可體現於一專用電腦、控制器或資料處理器中，其經特別程式化、經組態或經建構以執行下文所描述之電腦可執行指令之一或多者。據此，如本文中通常所用之術語「電腦」及「控制器」係指任何資料處理器且可包含網際網路設備及手持裝置(包含掌上電腦、可穿戴式電腦、蜂巢式或行動電話、微處理器系統、基於處理器或可程式化消費電子產品、網路電腦、迷你電腦及類似者)。由此等電腦固持之資訊可由任何合適顯示器媒體(包含一CRT顯示器或LCD)呈現。 自前文，將明白本文為了圖解目的已描述本技術之特定實施例，但是可在不偏離本發明之情況下作出各種修改。此外，儘管已在該等實施例之內容中揭示與某些實施例相關聯之各種優點及特徵，然而其他實施例亦可展現此等優點及/或特徵且並非所有實施例必須展現此等優點及/或特徵以落在本技術之範疇內。因此，本發明可涵蓋本文中未明確展示或描述之其他實施例。 本發明之實施例中所主張之專屬所有權或特殊權利係如以下申請專利範圍所界定。
10‧‧‧晶圓轉譯器
12‧‧‧晶圓轉譯器基板
13‧‧‧詢問側
14‧‧‧接觸結構
15‧‧‧晶圓側
16‧‧‧晶圓側接觸結構
16a‧‧‧冠狀尖端
16b‧‧‧圓錐尖端
18‧‧‧導電跡線
19‧‧‧晶圓溝道
20‧‧‧晶圓
20a‧‧‧半導體晶粒
20b‧‧‧半導體晶粒
25‧‧‧主動側
26‧‧‧晶粒接觸
26a‧‧‧焊料球
26b‧‧‧平坦接觸
30‧‧‧測試接觸件
32‧‧‧測試接觸件基板
36‧‧‧接觸
38‧‧‧導電跡線
39‧‧‧纜線
40‧‧‧晶圓夾盤
50‧‧‧基板
54‧‧‧立柱凸塊
55‧‧‧接合焊線
55t‧‧‧接合針
56‧‧‧接觸襯墊
60‧‧‧焊線接合器
100‧‧‧測試堆疊
120‧‧‧基板
130‧‧‧詢問側
140‧‧‧接觸襯墊
150‧‧‧晶圓側
160‧‧‧立柱凸塊銷
160-1‧‧‧立柱凸塊銷
160-2‧‧‧立柱凸塊銷
160S‧‧‧堆疊
161‧‧‧立柱凸塊尖端
170‧‧‧鉑銥(PtIr)電鍍
180‧‧‧通路
181‧‧‧選路傳送層
260‧‧‧接觸襯墊
300‧‧‧探針卡
310‧‧‧接觸銷
321‧‧‧第一導板
322‧‧‧第二導板
330‧‧‧空間轉換器
340‧‧‧接觸襯墊
370‧‧‧電鍍
500‧‧‧成形晶圓
510‧‧‧側表面
1000‧‧‧測試接觸件
2000‧‧‧測試堆疊
A‧‧‧箭頭
B‧‧‧箭頭
C‧‧‧箭頭
CS‧‧‧坐標系統
D1‧‧‧寬度
D2‧‧‧高度
d1‧‧‧寬度
d2‧‧‧高度
P1‧‧‧節距
P2‧‧‧節距
p1‧‧‧節距
p2‧‧‧節距
可參考以下圖式更佳理解本發明之態樣。圖式中之組件並不一定按比例繪製。取而代之者，重點放置在清楚地圖解說明本發明之原則。 圖1A係根據先前技術用於測試半導體晶圓之一測試堆疊之一部分之一分解圖。 圖1B係根據先前技術而組態之一晶圓轉譯器之一部分示意性俯視圖。 圖1C係根據先前技術而組態之一晶圓轉譯器之一部分示意性仰視圖。 圖2係根據先前技術之代表性接觸結構之一側視圖。 圖3A係根據先前技術之晶片焊線接合之一等距視圖。 圖3B係根據先前技術之晶片焊線接合之一側視圖。 圖4至圖6係根據所揭示技術之實施例之測試接觸件之截面側視圖。 圖7係根據所揭示技術之一實施例之一測試堆疊之一分解側視圖。 圖8係根據所揭示技術之實施例之用於使接觸結構成形之一系統之一截面側視圖。

Claims (24)

  1. 一種用於測試一半導體晶圓之晶粒之設備，其包括： 一測試接觸件，其經組態以接觸該等晶粒，其包括： 一基板，其具有經組態以面向該晶圓之一晶圓側，及背向該晶圓側之一詢問側； 一晶圓側接觸襯墊，其由該基板之該晶圓側承載；及 一立柱凸塊銷，其經附接至該晶圓側接觸襯墊，其中該立柱凸塊銷終止於經組態以探測一晶粒之一接觸襯墊的一立柱凸塊尖端中。
  2. 如請求項1之設備，其中該立柱凸塊銷係一第一立柱凸塊銷且該立柱凸塊尖端係一第一立柱凸塊尖端，該設備進一步包括經堆疊於該第一立柱凸塊銷上方之一第二立柱凸塊銷，其中該第二立柱凸塊銷終止於經組態以探測該晶粒之該接觸襯墊的一第二立柱凸塊尖端中。
  3. 如請求項2之設備，其中該第一立柱凸塊銷及該第二立柱凸塊銷形成一堆疊之立柱凸塊銷，該設備進一步包括經組態以探測晶粒之接觸襯墊之複數個堆疊之立柱凸塊銷。
  4. 如請求項3之設備，其中該測試接觸件經組態以並行接觸該晶圓上之所有或大多數該等晶粒。
  5. 如請求項3之設備，其進一步包括由該測試接觸件承載之複數個詢問側接觸襯墊，其中該等堆疊之立柱凸塊銷具有一第一標度，其中該等詢問側接觸結構具有一第二標度，且其中該第一標度係小於該第二標度。
  6. 如請求項1之設備，其中該立柱凸塊銷由一立柱凸塊銷電鍍所電鍍。
  7. 如請求項6之設備，其中該立柱凸塊銷電鍍係一鉑銥(PtIr)電鍍。
  8. 如請求項7之設備，其中該立柱凸塊銷電鍍係約10微米厚。
  9. 如請求項1之設備，其進一步包括： 一詢問側接觸襯墊，其由該基板之該詢問側承載；及 一詢問側接觸襯墊電鍍，其經安置於該詢問側接觸襯墊上方，其中該電鍍係一鉑銥(PtIr)電鍍。
  10. 如請求項1之設備，其進一步包括： 一探針卡，其包括： 複數個接觸銷，其中個別接觸銷具有經組態以接觸該測試接觸件之該詢問側的一第一端，及經組態以接觸一空間轉換器之一接觸襯墊的一第二端；及 該空間轉換器，其承載面向該等接觸銷之該第二端之複數個該等接觸襯墊；及 一電鍍，其在該空間轉換器之該等接觸襯墊上方。
  11. 如請求項10之設備，其中在該空間轉換器之該等接觸襯墊上方之該電鍍係一鉑銥(PtIr)電鍍。
  12. 如請求項1之設備，其進一步包括: 一成形晶圓，其包括： 一成形晶圓基板，及 該成形晶圓基板中之複數個腔室，其中個別腔室面向該測試接觸件之個別立柱凸塊銷，且其中該等個別立柱凸塊銷由該成形晶圓基板之該等腔室之表面成形。
  13. 如請求項12之設備，其中該等立柱凸塊銷藉由磨損或藉由塑性變形而成形。
  14. 如請求項11之設備，其中該成形晶圓基板包括矽。
  15. 一種用於測試一半導體晶圓之方法，其包括： 使該半導體晶圓上之一晶粒與一測試接觸件之一晶圓側接觸，其中該測試接觸件包含在該晶圓側處經附接至一接觸襯墊之一立柱凸塊銷，且其中該立柱凸塊銷終止於探測一晶粒之一接觸襯墊的一立柱凸塊尖端中。
  16. 如請求項15之方法，其中該立柱凸塊銷由一鉑銥(PtIr)電鍍電鍍。
  17. 如請求項15之方法，其進一步包括： 使該測試接觸件之一詢問側上之一接觸襯墊與一探針卡接觸，其中該測試接觸件之該詢問側背向該測試接觸件之該晶圓側，且其中該測試接觸件之該詢問側上之該接觸襯墊由一電鍍所電鍍。
  18. 如請求項17之方法，其中該測試接觸件之該晶圓側承載具有一第一標度之立柱凸塊銷，且該晶圓轉譯器之該詢問側承載具有一第二標度之該等接觸襯墊，且其中該第一標度係小於該第二標度。
  19. 如請求項17之方法，其進一步包括測試該半導體晶圓上之該等晶粒。
  20. 如請求項17之方法，其中該探針卡包含： 複數個接觸銷，其中個別接觸銷具有經組態以接觸該測試接觸件之該詢問側的一第一端，及經組態以接觸一空間轉換器之一接觸襯墊的一第二端； 該空間轉換器，其承載面向該等接觸銷之該第二端之複數個該等接觸襯墊；及 一電鍍，其在該空間轉換器之該等接觸襯墊上方。
  21. 如請求項20之方法，其中該空間轉換器之該等接觸襯墊上方之該電鍍係一鉑銥(PtIr)電鍍。
  22. 如請求項15之方法，其中該立柱凸塊銷係具有一第一立柱凸塊尖端之一第一立柱凸塊銷，設備進一步包括經堆疊於該第一立柱凸塊銷上方之一第二立柱凸塊銷，其中該第二立柱凸塊銷終止於經組態以探測該晶粒之該接觸襯墊的一第二立柱凸塊尖端中。
  23. 如請求項15之方法，其進一步包括： 藉由以下使該立柱凸塊銷成形： 使該測試接觸件及一成形晶圓對準，其中該立柱凸塊銷面向該成形晶圓之一腔室； 由該成形晶圓之該腔室之表面重複地接觸該立柱凸塊銷；及 藉由磨損或該立柱凸塊銷之塑性變形而使該立柱凸塊銷成形至一規格內值中。
  24. 如請求項23之方法，其進一步包括： 移動該測試接觸件至一位置Z1 中重複N1 循環；及 移動該測試接觸件至一位置Z2 中重複N2 循環，其中Z2 係大於Z1 。
TW106122927A 2016-07-08 2017-07-07 用於晶圓測試接觸件之堆疊立柱凸塊接觸及其相關方法 TWI737765B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662360068P 2016-07-08 2016-07-08
US62/360,068 2016-07-08
US201662436713P 2016-12-20 2016-12-20
US62/436,713 2016-12-20

Publications (2)

Publication Number Publication Date
TW201812311A true TW201812311A (zh) 2018-04-01
TWI737765B TWI737765B (zh) 2021-09-01

Family

ID=60912326

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122927A TWI737765B (zh) 2016-07-08 2017-07-07 用於晶圓測試接觸件之堆疊立柱凸塊接觸及其相關方法

Country Status (2)

Country Link
TW (1) TWI737765B (zh)
WO (1) WO2018009940A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803103B (zh) * 2021-12-16 2023-05-21 南亞科技股份有限公司 測試方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970005B2 (en) * 2000-08-24 2005-11-29 Texas Instruments Incorporated Multiple-chip probe and universal tester contact assemblage
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
KR20070060094A (ko) * 2004-08-26 2007-06-12 케이 앤드 에스 인터커넥트 인코포레이티드 적층식 선단부를 갖는 외팔보 전기 커넥터
US7129730B2 (en) * 2004-12-15 2006-10-31 Chipmos Technologies (Bermuda) Ltd. Probe card assembly
US7378734B2 (en) * 2006-05-30 2008-05-27 Touchdown Technologies, Inc. Stacked contact bump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803103B (zh) * 2021-12-16 2023-05-21 南亞科技股份有限公司 測試方法

Also Published As

Publication number Publication date
TWI737765B (zh) 2021-09-01
WO2018009940A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
CN107783024B (zh) 垂直式探针卡之探针装置
JP6752829B2 (ja) 高周波適用に適したバーチカルプローブをもつ試験ヘッド
TWI779192B (zh) 探針、檢查夾具、檢查裝置、以及探針的製造方法
JP6255914B2 (ja) 検査治具
US7479794B2 (en) Spring loaded probe pin assembly
KR101704188B1 (ko) 와이어 프로브를 구비한 프로브 카드
KR20070060094A (ko) 적층식 선단부를 갖는 외팔보 전기 커넥터
US20090079455A1 (en) Reduced scrub contact element
JP6367249B2 (ja) プローブユニット
JP6184667B2 (ja) プローブユニット、基板検査装置およびプローブユニット製造方法
WO2013018809A1 (ja) プローブユニット
TW201827836A (zh) 用於測試安裝部件的晶片的混合探針卡
CN111587377A (zh) 悬臂探针头和相应的接触探针
TWI737765B (zh) 用於晶圓測試接觸件之堆疊立柱凸塊接觸及其相關方法
TW202332918A (zh) 用於開爾文測試系統的彈簧探針組件
JP2015010980A (ja) プローブ装置
JP6000046B2 (ja) プローブユニットおよび検査装置
US20170023617A1 (en) Shaping of contact structures for semiconductor test, and associated systems and methods
JP2014038091A (ja) 電気検査用治具の製造方法
US20200049761A1 (en) Spring probe with geometric stacking method
JP5333829B2 (ja) プローブ組立体
US20170023616A1 (en) Interdigitized polysymmetric fanouts, and associated systems and methods
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
JP2020095002A (ja) プローブユニット
JPH01295185A (ja) 検査装置