TW201802992A - 具有散熱器之半導體封裝裝置 - Google Patents

具有散熱器之半導體封裝裝置

Info

Publication number
TW201802992A
TW201802992A TW106112405A TW106112405A TW201802992A TW 201802992 A TW201802992 A TW 201802992A TW 106112405 A TW106112405 A TW 106112405A TW 106112405 A TW106112405 A TW 106112405A TW 201802992 A TW201802992 A TW 201802992A
Authority
TW
Taiwan
Prior art keywords
wafer
heat sink
thermal energy
semiconductor package
heat pipe
Prior art date
Application number
TW106112405A
Other languages
English (en)
Inventor
謝政傑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201802992A publication Critical patent/TW201802992A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種半導體封裝裝置包含：一第一晶片，其與第二晶片分開地放置在一基板上；一第二晶片，其放置在該基板上，其中該第一晶片及該第二晶片分別包括一第一熱能產生額定值及一第二熱能產生額定值，該第一熱能產生額定值不同於該第二熱能產生額定值；及一散熱器，其被配置成與該第一晶片及該第二晶片熱連通，其中該散熱器經配置以具有實質上沿著該第一晶片與該第二晶片之間的一分離區組態之一第一狹槽。

Description

具有散熱器之半導體封裝裝置
本揭露之實施例係關於一半導體封裝裝置，尤指具有散熱器之半導體封裝裝置。
為減小一電子裝置之總體大小，應用一多晶片模組。在該多晶片模組中，複數個晶片安裝至一單個基板。相應地，此等晶片之封裝之熱移除變得愈來愈重要以確保適當操作。使用一共同散熱器來耗散自此等晶片產生之熱係眾所周知的。然而，在操作期間，該等晶片可產生不同熱。針對某些極端情況，兩個晶片之間的熱差可高達10倍或10倍以上。因此，採用具有大冷卻能力(其可大於所需冷卻能力)之一散熱器來維持所有晶片之良好熱耗散。另外，當應用共同散熱器時，晶片之間或當中之熱干擾可係嚴重的。
本揭露之某些實施例提供一種半導體封裝裝置。該半導體封裝裝置包括一第一晶片、一第二晶片及一散熱器。該第一晶片與該第二晶片分開地放置在一基板上。該第二晶片放置在該基板上，其中該第一晶片及該第二晶片分別包括一第一熱能產生額定值及一第二熱能產生額定值，該第一熱能產生額定值不同於該第二熱能產生額定值。該散熱器配置為與該第一晶片及該第二晶片熱連通，其中該散熱器經配置以具有實質上沿著該第一晶片與該第二晶片之間的一分離區組態之一第一狹槽。 本揭露之某些實施例提供一種半導體封裝裝置。該半導體封裝裝置包括一第一晶片、一第二晶片、一散熱器及一熱管。該第一晶片放置在一基板上。該第二晶片與該第一晶片分開地放置在該基板上。該散熱器放置為與該第一晶片熱連通且至少部分地配置在該第二晶片上方，該散熱器包括對應於該第一晶片之一熱能產生額定值之一第一熱能耗散額定值。該熱管放置在該第二晶片上且至少部分地在該散熱器之一平面突出部下方，該熱管包括對應於該第二晶片之一第二熱能產生額定值之一第二熱能耗散額定值；其中該熱管具有直接附接至該第二晶片之一第一端及延伸超過該散熱器之一第二端，且該第一熱能產生額定值不同於該第二熱能產生額定值。 本揭露之某些實施例提供一種半導體封裝裝置。該半導體封裝裝置包括一第一晶片、一第二晶片及一散熱器。該第二晶片與該第一晶片分開地放置。該散熱器配置為與該第一晶片及該第二晶片熱連通，其中該散熱器經配置以具有一第一狹槽以用於限制該第一晶片與該第二晶片之間經由該散熱器之熱轉移。
以下揭露提供用於實施所提供標的物之不同構件之諸多不同實施例或實例。下文闡述組件及配置之具體實例以簡化本揭露。當然，存在僅實例且不意欲為限制性。舉例而言，在以下說明中，一第一構件形成於一第二構件上方或上可包含其中第一構件及第二構件形成為直接接觸之實施例，且亦可包含其中額外構件可形成於第一構件與第二構件之間使得第一構件及第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係為了簡單及清晰目的且其本身不指示所論述之各種實施例及/或組態之間的一關係。 下文詳細地論述本揭露之實施例。然而，應瞭解，本揭露提供可體現在各種各樣具體內容脈絡中之諸多可適用發明性概念。所論述之具體實施例僅僅係說明性且不限制本揭露之範疇。 進一步地，為了說明方便，本文中可使用空間相對術語(諸如，「在…下面」、「在…下方」、「在…上面」、「上部」、「下部」、「左」、「右」及諸如此類)來闡述一個元件或構件與另一(些)元件或構件之關係，如各圖中所圖解說明。該等空間相對術語意欲囊括除各圖中所繪示之定向之外的裝置在使用或操作中之不同定向。設備可以其他方式經定向(旋轉90度或處於其他定向)且相應地可同樣地解釋本文中所使用之空間相對敘述語。將理解，當將一元件稱為「連接至」或「耦合至」另一元件時，其可直接連接至或耦合至另一元件，或者可存在介入元件。 儘管陳述本揭露之寬廣範疇之數值範圍及參數係近似值，但儘可能精確地報告在具體實例中陳述之數值。然而，任一數值固有地含有必然由在各別測試量測中存在之標準偏差所引起之特定誤差。而且，如本文中所使用，術語「大約」一般而言意指在一給定值或範圍之10%、5%、1%或0.5%內。另一選擇係，術語「大約」意味在由熟習此項技術者考量時在平均值之一可接受標準誤差內。除在操作/工作實例中以外，或除非明確規定，否則本文中所揭露之所有數值範圍、量、值及百分比(諸如材料量、時間持續、溫度、操作條件、量比及其類似者之彼等)應被理解為在所有例項中由術語「大約」來修飾。相應地，除非相反地指示，否則本揭露及隨附申請專利範圍中陳述之數值參數係可視需要變化之近似值。起碼，每一數值參數應至少根據所報告之有效數位之數目且藉由應用普通舍入技術來解釋。範圍可在本文中表達為自一個端點至另一端點或在兩個端點之間。本文中所揭露之所有範圍包括端點，除非另有規定。 圖1係圖解說明根據某些實施例之一半導體封裝裝置100之一剖面圖之一圖式。圖2係圖解說明根據某些實施例之半導體封裝裝置100之一俯視圖之一圖式。半導體封裝裝置100包括一基板102、一第一晶片104、一第二晶片106、一第三晶片108、一蓋110及一散熱器112。第一晶片104、第二晶片106及第三晶片108彼此分開地放置在基板102上。第一晶片104、第二晶片106及第三晶片108可係積體電路或半導體晶粒。蓋110放置在第一晶片104、第二晶片106及第三晶片108上。散熱器112放置在蓋110上。因此，散熱器112與第一晶片104、第二晶片106及第三晶片108熱連通。散熱器112經配置以耗散由第一晶片104、第二晶片106及第三晶片108產生之熱。出於圖解說明目的，圖3係圖解說明根據某些實施例之不具有散熱器112之半導體封裝裝置100之俯視圖之另一圖式。散熱器112之材料可由銅、鋁或此等金屬之合金構成。散熱器112之材料可由銅及/或鋁構成。蓋110之材料可由銅、鋁及/或碳化矽(SiC)構成。 根據某些實施例，第一晶片104、第二晶片106及第三晶片108在正常操作期間分別包括一第一熱能產生額定值、一第二熱能產生額定值及一第三熱能產生額定值。在正常操作期間，第一晶片104、第二晶片106及第三晶片108分別執行預定功能。舉例而言，該第二熱能產生額定值可實質上等於該第三熱能產生額定值，且該第一熱能產生額定值可大於該第二熱能產生額定值及該第三熱能產生額定值。換言之，第一晶片104需要具有大於第二晶片106及第三晶片108之一熱耗散能力。根據某些實施例，散熱器112經配置以具有一狹槽1122，且狹槽1122定位在第一晶片104、第二晶片106及第三晶片108當中之間隙114上或上面。具體而言，狹槽1122實質上沿著第一晶片104、第二晶片106及第三晶片108當中之一分離區組態。狹槽1122經配置以穿透散熱器112。換言之，狹槽1122自散熱器112之頂部表面1124傳至底部表面1126。根據某些實施例，第一晶片104安裝在基板102之左側上，且第二晶片106及第三晶片108安裝在基板102之右側上。因此，狹槽1122自頂部觀看係用以將第一晶片104與第二晶片106及第三晶片108實體地分開之一矩形狹槽，如圖2中所展示。在此實施例中，狹槽1122不將散熱器112實體地劃分成兩個分開部分。替代地，散熱器112係一單件裝置。然而，此並非係對本揭露實施例之一限制。狹槽1122可將散熱器112實體地劃分成兩個或兩個以上分開部分，此亦屬於本揭露之範疇。 另外，蓋110亦經配置以具有一狹槽1102。根據某些實施例，狹槽1102與散熱器112之狹槽1122對準。換言之，狹槽1102亦定位在第一晶片104、第二晶片106及第三晶片108當中之間隙114上面。狹槽1102經配置以穿透蓋110。換言之，狹槽1102自蓋110之頂部表面1104傳至底部表面1106。在此實施例中，狹槽1102不將蓋110實體地劃分成兩個分開部分，如圖3中所展示。替代地，蓋110係一單件裝置。然而，比並非係對本揭露實施例之一限制。狹槽1102可將蓋110實體地劃分成兩個或兩個以上分開部分，此亦屬於本揭露之範疇。 相應地，當散熱器112放置在蓋110上時，對應於第一晶片104、第二晶片106及第三晶片108當中之間隙114之部分暴露於半導體封裝裝置100之外部環境。根據某些實施例，第一晶片104、第二晶片106及第三晶片108當中之間隙114放置有一聚合物層。因此，聚合物層之頂部表面經由狹槽1102及狹槽1122暴露於半導體封裝裝置100之外部環境。然而，此並非係對本揭露之一限制。在另一實施例中，第一晶片104、第二晶片106及第三晶片108當中之間隙114係一空白空間。當蓋110及散熱器112放置在第一晶片104、第二晶片106及第三晶片108上時，對應於間隙114的基板102之頂部表面經由狹槽1102及狹槽1122暴露於半導體封裝裝置100之外部環境。 當散熱器112以及蓋110經設計以具有在第一晶片104、第二晶片106及第三晶片108當中之間隙114上面之狹槽1102時，當第一熱能產生額定值大於第二熱能產生額定值及第三熱能產生額定值時第一晶片104之熱能可不影響第二晶片106及第三晶片108。根據某些實施例，第一晶片104之熱能由狹槽1102及狹槽1122阻擋或隔離。第一晶片104之熱能不經由散熱器112直接轉移至第二晶片106及第三晶片108。換言之，狹槽1102及狹槽1122經設計以用於隔離或限制第一晶片104之熱以免經由散熱器112轉移至第二晶片106及第三晶片108。因此，散熱器112係能夠緩解第一晶片104、第二晶片106及第三晶片108之間或當中之熱干擾之一適應性散熱器。 圖4係圖解說明根據某些實施例之第一晶片104之第一熱能產生額定值與第二晶片106之第二熱能產生額定值加第三晶片108之第三熱能產生額定值之一總和之間的關係之一圖式。X軸表示第二熱能產生額定值及第三熱能產生額定值之總和。Y軸表示第一熱能產生額定值。虛線402係當停用或關斷第一晶片時可由具有狹槽1122之散熱器112耗散的第二晶片106及第三晶片108之最大總熱能產生額定值。虛線404係當停用第二晶片106及第三晶片108時可由具有狹槽1122之散熱器112耗散的第一晶片104之最大熱能產生額定值。線406係當啟用或接通第一晶片104時可由具有狹槽1122之散熱器112耗散的第二晶片106及第三晶片108之最大總熱能產生額定值。線408係當啟用第二晶片106及第三晶片108時可由具有狹槽1122之散熱器112耗散的第一晶片104之最大熱能產生額定值。線410係當啟用第一晶片時可由不具有狹槽1122之散熱器112耗散的第二晶片106及第三晶片108之最大總熱能產生額定值。線412係當啟用第二晶片106及第三晶片108時可由不具有狹槽1122之散熱器112耗散的第一晶片104之最大熱能產生額定值。 由X軸、Y軸、線410及線412環繞之區域414係不具有狹槽1122之散熱器112之熱操作區。由X軸、Y軸、線406及線408環繞之區域416係具有狹槽1122之散熱器112之熱操作區。與不具有狹槽1122之散熱器112相比較，具有狹槽1122之散熱器112獲得由線410、線412、線406及線408環繞之一額外操作空間。相應地，當啟用第一晶片104、第二晶片106及第三晶片108時，可由散熱器112耗散之總熱能產生額定值增加。 根據以上實施例，藉由分別適應性地設計散熱器112上之狹槽1122及蓋110上之狹槽1102而極大地改良半導體封裝裝置100之熱耗散效能。本揭露散熱器容易實施，且因此本揭露散熱器係用於改良多晶片封裝之熱耗散能力之相對低成本散熱器。本揭露散熱器亦與現有熱解決方案供應鏈相容。此外，本揭露散熱器容許不同晶片疊放高度。 根據圖1及圖2，由散熱器112執行半導體封裝裝置100中之第一晶片104、第二晶片106及第三晶片108之熱耗散。然而，此並非係對本揭露之一限制。可由一散熱器連同一熱管執行半導體封裝裝置100中之第一晶片104、第二晶片106及第三晶片108之熱耗散。 圖5係圖解說明根據某些實施例之一半導體封裝裝置500之一剖面圖之一圖式。圖6係圖解說明根據某些實施例之半導體封裝裝置500之一俯視圖之一圖式。半導體封裝裝置500包括一基板502、一第一晶片504、一第二晶片506、一第三晶片508、一蓋510、一散熱器512、一環514、一第一熱管516及一第二熱管518。為了簡明，圖6中省略散熱器512。第一晶片504、第二晶片506及第三晶片508彼此分開地放置在基板502上。環514經配置以環繞第一晶片504、第二晶片506及第三晶片508。蓋510放置在第一晶片504上。散熱器512放置在蓋510上。具體而言，散熱器512放置為與第一晶片504熱連通。散熱器512至少部分地配置在第二晶片506及第三晶片508上方。第一晶片504、第二晶片506及第三晶片508分別包括一第一熱能產生額定值、一第二熱能產生額定值及一第三熱能產生額定值。散熱器512包括對應於第一熱能產生額定值之一第一熱能耗散額定值以用於耗散由第一晶片504產生之熱能。第一熱管516及第二熱管518分別放置或直接附接在第二晶片506及第三晶片508上。第一熱管516及第二熱管518至少部分地在散熱器512之一平面突出部下方。第一熱管516包括對應於第二熱能產生額定值之一第二熱能耗散額定值以用於耗散由第二晶片506產生之熱能。第二熱管518包括對應於第三熱能產生額定值之一第三熱能耗散額定值以用於耗散由第三晶片508產生之熱能。第一熱管516及第二熱管518自剖面結構觀看放置在散熱器512與基板502之間，且第一熱管516及第二熱管518與散熱器512實體地分開。此外，第一熱管516具有直接附接至第二晶片506之一第一端及延伸超過散熱器512之一第二端。第二熱管518具有直接附接至第三晶片508之一第一端及延伸超過散熱器512之一第二端。散熱器512係不具有一狹槽之一單件裝置，且散熱器512之大小大於基板502之大小，如圖5中所展示。散熱器512之材料可由銅及/或鋁構成。蓋510之材料可由銅、鋁及/或碳化矽(SiC)構成。環514之材料可由銅及/或鋁構成。熱管516之材料可由銅及/或鋁構成。 根據某些實施例，第二熱能產生額定值可等於第三熱能產生額定值，且第一熱能產生額定值可大於第二熱能產生額定值及第三熱能產生額定值。換言之，第一晶片504需要具有大於第二晶片506及第三晶片508之一熱耗散能力。根據某些實施例，散熱器512具有大於第一熱管516及第二熱管518之熱耗散能力。 另外，當第一晶片504之第一熱能由與第一熱管516及第二熱管518實體地分開之散熱器512耗散時，散熱器512之效率係相對高的，此乃因避免第一晶片504及第二晶片506及第三晶片508當中之熱干擾。 在圖6中，第一熱管516及第二熱管518之形狀係實質上矩形。然而，此並非係對本揭露之一限制。第一熱管516及第二熱管518可經設計以具有其他形狀。圖7係圖解說明根據某些實施例之一半導體封裝裝置700之一俯視圖之一圖式。為了簡明，圖7中省略散熱器。半導體封裝裝置700之組件之編號類似於半導體封裝裝置500中之彼等組件之編號，惟第一熱管及第二熱管除外。與半導體封裝裝置500相比較，半導體封裝裝置700之第一熱管716及第二熱管718分別經設計以具有用於接觸第二晶片506及第三晶片508之一第一正方形部分720及一第二正方形部分722。第一正方形部分720及第二正方形部分722之大小實質上分別等於第二晶片506及第三晶片508之大小。當半導體封裝裝置700之熱管與晶片之間的接觸面積大於半導體封裝裝置500之熱管與晶片之間的接觸面積時，第一熱管716及第二熱管718具有大於第一熱管516及第二熱管518之熱耗散能力。 在圖6中，蓋510之形狀係實質上矩形。然而，此並非係對本揭露之一限制。蓋510可經設計以具有其他形狀。圖8係圖解說明根據某些實施例之一半導體封裝裝置800之一俯視圖之一圖式。為了簡明，圖8中省略散熱器。半導體封裝裝置800之組件之編號類似於半導體封裝裝置500中之彼等組件之編號，惟蓋除外。與半導體封裝裝置500相比較，半導體封裝裝置800之蓋810經設計以具有一第一開口820及一第二開口822。出於圖解說明目的，蓋810複製在圖8之左側上。第一開口820及第二開口822之位置分別對應於第二晶片506及第三晶片508。當蓋810放置在基板502上時，第二晶片506及第三晶片508分別經由第一開口820及第二開口822暴露。然後，第一熱管516及第二熱管518可分別放置在第二晶片506及第三晶片508上。應注意，第二晶片506及第三晶片508之高度大於蓋510之高度使得第一熱管516及第二熱管518不與蓋510接觸。 在圖6中，第一晶片504、第二晶片506及第三晶片508經設計以具有相同高度。然而，此並非係對本揭露之一限制。第一晶片504、第二晶片506及第三晶片508可經設計以具有不同高度。圖9係圖解說明根據某些實施例之一半導體封裝裝置900之一剖面圖之一圖式。為了簡明，半導體封裝裝置900之組件之編號類似於半導體封裝裝置500中之彼等組件之編號，惟第二晶片906除外。與半導體封裝裝置500相比較，第二晶片906以及第三晶片(未展示)之高度H2大於第一晶片504之高度H1。當第二晶片906高於第一晶片504時，第一熱管516以及第二熱管(未展示)可不觸碰環514。相應地，可避免第一晶片504、第二晶片906及第三晶片(未展示)當中之熱干擾。 在圖9中，蓋510放置在環514上。然而，此並非係對本揭露之一限制。可省略環514。圖10係圖解說明根據某些實施例之一半導體封裝裝置1000之一剖面圖之一圖式。為了簡明，半導體封裝裝置1000之組件之編號類似於半導體封裝裝置900中之彼等組件之編號，惟蓋1010除外。與半導體封裝裝置900相比較，蓋1010經設計以具有一支撐框架1012。支撐框架1012附接至基板502以用於支撐蓋1010。 圖11係圖解說明根據某些實施例之一半導體封裝裝置1100之一剖面圖之一圖式。為了簡明，半導體封裝裝置1100之組件之編號類似於半導體封裝裝置500中之彼等組件之編號，惟第二晶片1126及第一熱管1116除外。與半導體封裝裝置500相比較，第二晶片1126以及第三晶片(未展示)之高度H2小於第一晶片504之高度H1。當第二晶片1126短於第一晶片504時，第一熱管1116以及第二熱管(未展示)經設計以具有一彎曲部分1118。彎曲部分1118經配置以繞過環514使得第一熱管1116以及第二熱管(未展示)可不觸碰環514。相應地，可避免第一晶片504、第二晶片1126及第三晶片(未展示)當中之熱干擾。 在圖6中，兩個晶片(亦即第二晶片506及第三晶片508)包括低於一個晶片(亦即第一晶片504)之熱能產生額定值之熱能產生額定值。然而，此並非係對本揭露之一限制。圖12係圖解說明根據某些實施例之一半導體封裝裝置1200之一俯視圖之一圖式。圖13係圖解說明根據某些實施例之半導體封裝裝置1200之一分解圖之一圖式。為了簡明，圖12中省略散熱器。半導體封裝裝置1200包括一基板1202、一第一晶片1204、一第二晶片1206、一第三晶片1208、一第四晶片1210、一第五晶片1212、一環1214、一蓋1216、一第一銅墊1218、一第一熱管1220、一第二熱管1222、一第二銅墊1224、一第三熱管1226及一第四熱管1228。第一晶片1204、第二晶片1206、第三晶片1208、第四晶片1210及第五晶片1212放置在基板1202上，其中第一晶片1204放置在基板1202之中間，第二晶片1206及第三晶片1208放置在基板1202之一側上，且第四晶片1210及第五晶片1212放置在基板1202之另一側上。環1214經配置以環繞第一晶片1204、第二晶片1206、第三晶片1208、第四晶片1210及第五晶片1212。蓋1216放置在第一晶片1204上。散熱器(未展示)放置在蓋1216上。散熱器(未展示)包括一熱能耗散額定值以用於耗散由第一晶片1504產生之熱能。第一銅墊1218放置在第二晶片1206及第三晶片1208上。第二銅墊1224放置在第四晶片1210及第五晶片1212上。第一熱管1220及第二熱管1222經由第一銅墊1218分別放置在第二晶片1206及第三晶片1208上。第三熱管1226及第四熱管1228經由第二銅墊1224分別放置在第四晶片1210及第五晶片1212上。第一熱管1220、第二熱管1222、第三熱管1226及第四熱管1228分別包括一第一、第二、第三及第四熱能耗散額定值以用於耗散由第二晶片1206、第三晶片1208、第四晶片1210及第五晶片1212產生之熱能。第一熱管1220、第二熱管1222、第三熱管1226、第四熱管1228及散熱器(未展示)彼此實體地分開。 根據半導體封裝裝置1200，由第二晶片1206、第三晶片1208、第四晶片1210及第五晶片1212產生之熱能產生額定值低於第一晶片1204之熱能產生額定值。因此，第二晶片1206、第三晶片1208、第四晶片1210及第五晶片1212之熱能可分別由第一熱管1220、第二熱管1222、第三熱管1226及第四熱管1228耗散。第一晶片1204之熱能單獨由散熱器(未展示)耗散。因此，散熱器之效率係相對高的，此乃因避免第一晶片1204、第二晶片1206、第三晶片1208、第四晶片1210及第五晶片1212當中之熱干擾。 在圖1中，蓋110及散熱器112經設計以具有用於隔離熱能以免自第一晶片104轉移至第二晶片106及第三晶片108之狹槽1102及1122。然而，此並非係對本揭露之一限制。圖14係圖解說明根據某些實施例之一半導體封裝裝置1400之一俯視圖之一圖式。為了簡明，圖14中省略散熱器。半導體封裝裝置1400包括一基板1402、一第一晶片1404、一第二晶片1406、一第三晶片1408、一蓋1410、一熱管1412及一散熱器1414。第一晶片1404、第二晶片1406及第三晶片1408在一正常操作期間分別包括一第一熱能產生額定值、一第二熱能產生額定值及一第三熱能產生額定值，且該第一熱能產生額定值大於該第二熱能產生額定值及該第三熱能產生額定值。另外，第一晶片1404、第二晶片1406及第三晶片1408分別具有一第一高度、一第二高度及一第三高度，且該第三高度可不同於該第一高度及該第二高度。蓋1410以及放置在蓋1410上之散熱器1414經配置以具有在第一晶片1404與第三晶片1408之間的一間隙上之一狹槽1416。狹槽1416經配置以隔離或限制第三晶片1408與第一晶片1404之間的熱轉移。熱管1412放置或直接附接在第二晶片1406上。熱管1412包括對應於第二熱能產生額定值之一熱能耗散額定值以用於耗散由第二晶片1406產生之熱能。熱管1412與蓋1410及散熱器1414實體地分開。相應地，可避免第一晶片1404、第二晶片1406及第三晶片1408當中之熱干擾。應注意，已在以上實施例中闡述狹槽1416及熱管1412之構件，在此處為了簡明而省略詳細說明。 簡而言之，在某些實施例中，本揭露半導體封裝裝置經配置以藉由使用具有一狹槽之一散熱器而耗散晶片之熱能，其中該狹槽適應性地經設計以隔離產生不同熱能產生額定值之兩個晶片之間的熱轉移。此外，本揭露半導體封裝裝置進一步經配置以使用一熱管來耗散具有相對低熱能產生額定值之一晶片之熱能。該熱管與該散熱器實體地分開。因此，散熱器及熱管能夠緩解晶片之間或當中之熱干擾。由於散熱器及熱管與現有熱解決方案供應鏈相容，因此本揭露多晶片封裝之成本係相對低的。 本揭露之某些實施例提供一種半導體封裝裝置。該半導體封裝裝置包括一第一晶片、一第二晶片及一散熱器。該第一晶片與該第二晶片分開地放置在一基板上。該第二晶片放置在該基板上，其中該第一晶片及該第二晶片分別包括一第一熱能產生額定值及一第二熱能產生額定值，該第一熱能產生額定值不同於該第二熱能產生額定值。該散熱器配置為與該第一晶片及該第二晶片熱連通，其中該散熱器經配置以具有實質上沿著該第一晶片與該第二晶片之間的一分離區組態之一第一狹槽。 本揭露之某些實施例提供一種半導體封裝裝置。該半導體封裝裝置包括一第一晶片、一第二晶片、一散熱器及一熱管。該第一晶片放置在一基板上。該第二晶片與該第一晶片分開地放置在該基板上。該散熱器放置為與該第一晶片熱連通且至少部分地配置在該第二晶片上方，該散熱器包括對應於該第一晶片之一熱能產生額定值之一第一熱能耗散額定值。該熱管放置在該第二晶片上且至少部分地在該散熱器之一平面突出部下方，該熱管包括對應於該第二晶片之一第二熱能產生額定值之一第二熱能耗散額定值；其中該熱管具有直接附接至該第二晶片之一第一端及延伸超過該散熱器之一第二端，且該第一熱能產生額定值不同於該第二熱能產生額定值。 本揭露之某些實施例提供一種半導體封裝裝置。該半導體封裝裝置包括一第一晶片、一第二晶片及一散熱器。該第二晶片與該第一晶片分開地放置。該散熱器配置為與該第一晶片及該第二晶片熱連通，其中該散熱器經配置以具有一第一狹槽以用於限制該第一晶片與該第二晶片之間經由該散熱器之熱轉移。 前文概括數個實施例之構件使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，其可容易地使用本揭露作為設計或修改用於實行相同目的及/或達成本文中介紹之實施例之相同優點之其他製程及結構之一基礎。熟習此項技術者亦認識到，此等等效構造不背離本揭露之精神及範疇，且其可在本文中做出各種改變、替代及變更而不背離本揭露之精神及範疇。
100‧‧‧半導體封裝裝置
102‧‧‧基板
104‧‧‧第一晶片
106‧‧‧第二晶片
108‧‧‧第三晶片
110‧‧‧蓋
112‧‧‧散熱器
114‧‧‧間隙
402‧‧‧虛線
404‧‧‧虛線
406‧‧‧線
408‧‧‧線
410‧‧‧線
412‧‧‧線
414‧‧‧區域
416‧‧‧區域
500‧‧‧半導體封裝裝置
502‧‧‧基板
504‧‧‧第一晶片
506‧‧‧第二晶片
508‧‧‧第三晶片
510‧‧‧蓋
512‧‧‧散熱器
514‧‧‧環
516‧‧‧第一熱管/熱管
518‧‧‧第二熱管
700‧‧‧半導體封裝裝置
716‧‧‧第一熱管
718‧‧‧第二熱管
720‧‧‧第一正方形部分
722‧‧‧第二正方形部分
800‧‧‧半導體封裝裝置
810‧‧‧蓋
820‧‧‧第一開口
822‧‧‧第二開口
900‧‧‧半導體封裝裝置
906‧‧‧第二晶片
1000‧‧‧半導體封裝裝置
1010‧‧‧蓋
1012‧‧‧支撐框架
1102‧‧‧狹槽
1104‧‧‧頂部表面
1106‧‧‧底部表面
1118‧‧‧彎曲部分
1122‧‧‧狹槽
1124‧‧‧頂部表面
1126‧‧‧底部表面/第二晶片
1200‧‧‧半導體封裝裝置
1202‧‧‧基板
1204‧‧‧第一晶片
1206‧‧‧第二晶片
1208‧‧‧第三晶片
1210‧‧‧第四晶片
1212‧‧‧第五晶片
1214‧‧‧環
1216‧‧‧蓋
1218‧‧‧第一銅墊
1220‧‧‧第一熱管
1222‧‧‧第二熱管
1224‧‧‧第二銅墊
1226‧‧‧第三熱管
1228‧‧‧第四熱管
1400‧‧‧半導體封裝裝置
1402‧‧‧基板
1404‧‧‧第一晶片
1406‧‧‧第二晶片
1408‧‧‧第三晶片
1410‧‧‧蓋
1412‧‧‧熱管
1414‧‧‧散熱器
1416‧‧‧狹槽
H1‧‧‧高度
H2‧‧‧高度
X‧‧‧軸
Y‧‧‧軸
當藉助附圖閱讀時，自以下詳細說明最佳地理解本揭露之態樣。應注意，根據業內標準慣例，各種構件未按比例繪製。實際上，為論述清晰起見，可任意地增加或減小各種構件之尺寸。 圖1係圖解說明根據某些實施例之一半導體封裝裝置之一剖面圖之一圖式。 圖2係圖解說明根據某些實施例之圖1之半導體封裝裝置之一俯視圖之一圖式。 圖3係圖解說明根據某些實施例之不具有散熱器之圖1之半導體封裝裝置之俯視圖之另一圖式。 圖4係圖解說明根據某些實施例之圖1之一第一晶片之第一熱能與一第二晶片之一第二熱能加一第三晶片之一第三熱能之一總和之間的關係之一圖式。 圖5係圖解說明根據某些實施例之一半導體封裝裝置之一剖面圖之一圖式。 圖6係圖解說明根據某些實施例之圖5之半導體封裝裝置之一俯視圖之一圖式。 圖7係圖解說明根據某些實施例之一半導體封裝裝置之一俯視圖之一圖式。 圖8係圖解說明根據某些實施例之一半導體封裝裝置之一俯視圖之一圖式。 圖9係圖解說明根據某些實施例之一半導體封裝裝置之一剖面圖之一圖式。 圖10係圖解說明根據某些實施例之一半導體封裝裝置之一剖面圖之一圖式。 圖11係圖解說明根據某些實施例之一半導體封裝裝置之一剖面圖之一圖式。 圖12係圖解說明根據某些實施例之一半導體封裝裝置之一俯視圖之一圖式。 圖13係圖解說明根據某些實施例之圖12之半導體封裝裝置之一分解圖之一圖式。 圖14係圖解說明根據某些實施例之一半導體封裝裝置之一俯視圖之一圖式。
100‧‧‧半導體封裝裝置
102‧‧‧基板
104‧‧‧第一晶片
106‧‧‧第二晶片
110‧‧‧蓋
112‧‧‧散熱器
114‧‧‧間隙
1102‧‧‧狹槽
1104‧‧‧頂部表面
1106‧‧‧底部表面
1122‧‧‧狹槽
1124‧‧‧頂部表面
1126‧‧‧底部表面/第二晶片

Claims (1)

  1. 一種半導體封裝裝置，其包括： 一第一晶片，其放置在一基板上； 一第二晶片，其與該第一晶片分開地放置在該基板上，其中該第一晶片及該第二晶片分別包括一第一熱能產生額定值及一第二熱能產生額定值，該第一熱能產生額定值不同於該第二熱能產生額定值；及 一散熱器，其被配置成與該第一晶片及該第二晶片熱連通，其中該散熱器經配置以具有實質上沿著該第一晶片與該第二晶片之間的一分離區組態之一第一狹槽。
TW106112405A 2016-06-30 2017-04-13 具有散熱器之半導體封裝裝置 TW201802992A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662356998P 2016-06-30 2016-06-30
US62/356,998 2016-06-30
US15/356,440 US10062664B2 (en) 2016-06-30 2016-11-18 Semiconductor packaging device with heat sink
US15/356,440 2016-11-18

Publications (1)

Publication Number Publication Date
TW201802992A true TW201802992A (zh) 2018-01-16

Family

ID=60807129

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112405A TW201802992A (zh) 2016-06-30 2017-04-13 具有散熱器之半導體封裝裝置

Country Status (3)

Country Link
US (1) US10062664B2 (zh)
CN (1) CN107564871A (zh)
TW (1) TW201802992A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320051B2 (en) * 2017-06-30 2019-06-11 Intel Corporation Heat sink for 5G massive antenna array and methods of assembling same
US10424527B2 (en) * 2017-11-14 2019-09-24 International Business Machines Corporation Electronic package with tapered pedestal
KR20190055662A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 열 재분배 패턴을 포함하는 반도체 패키지
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
US10775576B2 (en) * 2018-03-01 2020-09-15 Ayar Labs, Inc. Thermal management system for multi-chip-module and associated methods
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes
US20230420338A1 (en) * 2021-03-06 2023-12-28 Intel Corporation Technologies for isolated heat dissipating devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833567A (en) * 1986-05-30 1989-05-23 Digital Equipment Corporation Integral heat pipe module
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US20180005985A1 (en) 2018-01-04
US10062664B2 (en) 2018-08-28
CN107564871A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
TW201802992A (zh) 具有散熱器之半導體封裝裝置
US9576938B2 (en) 3DIC packages with heat dissipation structures
US9076754B2 (en) 3DIC packages with heat sinks attached to heat dissipating rings
US10707196B2 (en) Electronic device and method of manufacturing the electronic device
JP6463505B2 (ja) 半導体装置、インバータ装置及び自動車
US9583415B2 (en) Packages with thermal interface material on the sidewalls of stacked dies
EP3373331A1 (en) Semiconductor package with stiffener ring
KR102005313B1 (ko) 반도체 장치
US10477728B2 (en) Apparatus, system, and method for cooling devices containing multiple components
TWI672777B (zh) 撓性散熱器蓋
JP6341822B2 (ja) 半導体装置
US20120193076A1 (en) Cooling structure for an electronic component and electronic instrument
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
CN111261598B (zh) 封装结构及其适用的电源模块
JP2014120772A (ja) チップ放熱構造
WO2021112590A3 (ko) 전력반도체 모듈
JP2011035352A (ja) 半導体装置
JP2016054175A (ja) 半導体装置
JP2015126207A (ja) 半導体装置
JP2022137759A (ja) ヒートシンク
JP6665804B2 (ja) 半導体装置
KR102486784B1 (ko) 반도체 패키지
JP2020188082A (ja) 半導体パッケージ
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板
US20230057025A1 (en) Semiconductor package including lid with integrated heat pipe for thermal management and methods for forming the same