CN107564871A - 具有散热器的半导体封装装置 - Google Patents

具有散热器的半导体封装装置 Download PDF

Info

Publication number
CN107564871A
CN107564871A CN201710451577.8A CN201710451577A CN107564871A CN 107564871 A CN107564871 A CN 107564871A CN 201710451577 A CN201710451577 A CN 201710451577A CN 107564871 A CN107564871 A CN 107564871A
Authority
CN
China
Prior art keywords
chip
radiator
heat energy
rated value
semiconductor encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710451577.8A
Other languages
English (en)
Inventor
谢政傑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107564871A publication Critical patent/CN107564871A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本揭露提供一种具有散热器的半导体封装装置。一种具有散热器的半导体封装装置包含：第一芯片，其与第二芯片分开地放置在衬底上；第二芯片，其放置在所述衬底上，其中所述第一芯片及所述第二芯片分别包括第一热能产生额定值及第二热能产生额定值，所述第一热能产生额定值不同于所述第二热能产生额定值；及散热器，其被布置成与所述第一芯片及所述第二芯片热连通，其中所述散热器经布置以具有大体上沿着所述第一芯片与所述第二芯片之间的分离区配置的第一狭槽。本揭露提供的具有散热器的半导体封装装置能够耗散芯片的热能。

Description

具有散热器的半导体封装装置
技术领域
本揭露的实施例涉及半导体封装装置，尤指具有散热器的半导体封装装置。
背景技术
为减小电子装置的总体大小，应用多芯片模块。在所述多芯片模块中，多个芯片安装至单个衬底。相应地，这些芯片的封装的热移除变得愈来愈重要以确保适当操作。使用共同散热器来耗散来自这些芯片产生的热为众所周知的。然而，在操作期间，所述芯片可产生不同热。针对某些极端情况，两个芯片之间的热差可高达10倍或高于10倍。因此，采用具有大冷却能力(其可大于所需冷却能力)的散热器来维持所有芯片的良好热耗散。另外，当应用共同散热器时，芯片之间或当中的热干扰可为严重的。
发明内容
本揭露的某些实施例提供一种半导体封装装置。所述半导体封装装置包括第一芯片、第二芯片及散热器。所述第一芯片与所述第二芯片分开地放置在衬底上。所述第二芯片放置在所述衬底上，其中所述第一芯片及所述第二芯片分别包括第一热能产生额定值及第二热能产生额定值，所述第一热能产生额定值不同于所述第二热能产生额定值。所述散热器布置为与所述第一芯片及所述第二芯片热连通，其中所述散热器经布置以具有大体上沿着所述第一芯片与所述第二芯片之间的分离区配置的第一狭槽。
本揭露的某些实施例提供一种半导体封装装置。所述半导体封装装置包括第一芯片、第二芯片、散热器及热管。所述第一芯片放置在衬底上。所述第二芯片与所述第一芯片分开地放置在所述衬底上。所述散热器放置为与所述第一芯片热连通且至少部分地布置在所述第二芯片上方，所述散热器包括对应于所述第一芯片的热能产生额定值的第一热能耗散额定值。所述热管放置在所述第二芯片上且至少部分地在所述散热器的平面突出部下方，所述热管包括对应于所述第二芯片的第二热能产生额定值的第二热能耗散额定值；其中所述热管具有直接附接至所述第二芯片的第一端及延伸超过所述散热器的第二端，且所述第一热能产生额定值不同于所述第二热能产生额定值。
本揭露的某些实施例提供一种半导体封装装置。所述半导体封装装置包括第一芯片、第二芯片及散热器。所述第二芯片与所述第一芯片分开地放置。所述散热器布置为与所述第一芯片及所述第二芯片热连通，其中所述散热器经布置以具有第一狭槽以用于限制所述第一芯片与所述第二芯片之间经由所述散热器的热转移。
附图说明
当借助附图阅读时，自以下详细说明最佳地理解本揭露的方面。应注意，根据业内标准惯例，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。
图1为图解说明根据某些实施例的半导体封装装置的剖面图的图式。
图2为图解说明根据某些实施例的图1的半导体封装装置的俯视图的图式。
图3为图解说明根据某些实施例的不具有散热器的图1的半导体封装装置的俯视图的另一图式。
图4为图解说明根据某些实施例的图1的第一芯片的第一热能与第二芯片的第二热能加第三芯片的第三热能的总和之间的关系的图式。
图5为图解说明根据某些实施例的半导体封装装置的剖面图的图式。
图6为图解说明根据某些实施例的图5的半导体封装装置的俯视图的图式。
图7为图解说明根据某些实施例的半导体封装装置的俯视图的图式。
图8为图解说明根据某些实施例的半导体封装装置的俯视图的图式。
图9为图解说明根据某些实施例的半导体封装装置的剖面图的图式。
图10为图解说明根据某些实施例的半导体封装装置的剖面图的图式。
图11为图解说明根据某些实施例的半导体封装装置的剖面图的图式。
图12为图解说明根据某些实施例的半导体封装装置的俯视图的图式。
图13为图解说明根据某些实施例的图12的半导体封装装置的分解图的图式。
图14为图解说明根据某些实施例的一半导体封装装置的一俯视图的一图式。
具体实施方式
以下揭露提供用于实施所提供目标物的不同构件的许多不同实施例或实例。下文阐述组件及布置的具体实例以简化本揭露。当然，存在仅实例且不意欲为限制性。举例而言，在以下说明中，第一构件形成于第二构件上方或上可包含其中第一构件及第二构件形成为直接接触的实施例，且也可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复组件符号及/或字母。此重复是为了简单及清晰目的且其本身不指示所论述的各种实施例及/或配置之间的关系。
下文详细地论述本揭露的实施例。然而，应了解，本揭露提供可体现在各种各样具体内容脉络中的许多可适用发明性概念。所论述的具体实施例仅仅是说明性且不限制本揭露的范围。
进一步地，为了说明方便，本文中可使用空间相对术语(例如，“在…下面”、“在…下方”、“在…上面”、“上部”、“下部”、“左”、“右”及例如此类)来阐述一个组件或构件与另一(些)组件或构件的关系，如各图中所图解说明。所述空间相对术语意欲囊括除各图中所绘示的定向之外的装置在使用或操作中的不同定向。装置可以其它方式经定向(旋转90度或处于其它定向)且相应地可同样地解释本文中所使用的空间相对叙述语。将理解，当将一组件称为“连接到”或“耦合到”另一组件时，其可直接连接至或耦合至另一组件，或者可存在介入组件。
尽管陈述本揭露的宽广范围的数值范围及参数为近似值，但尽可能精确地报告在具体实例中陈述的数值。然而，任一数值固有地含有必然由在各别测试量测中存在的标准偏差所引起的特定误差。而且，如本文中所使用，术语“大约”一般意指在一给定值或范围的10％、5％、1％或0.5％内。另一选择为，术语“大约”意味在由所属领域的技术人员考虑时在平均值的可接受标准误差内。除在操作/工作实例中以外，或除非明确规定，否则本文中所揭露的所有数值范围、量、值及百分比(例如材料量、时间持续、温度、操作条件、量比及其类似者的那些百分比)应被理解为在所有例项中由术语“大约”来修饰。相应地，除非相反地指示，否则本揭露及随附申请专利范围中陈述的数值参数为可视需要变化的近似值。起码，每一数值参数应至少根据所报告的有效数字的数目且借由应用普通舍入技术来解释。范围可在本文中表达为从一个端点到另一端点或在两个端点之间。本文中所揭露的所有范围包括端点，除非另有规定。
图1为图解说明根据某些实施例的半导体封装装置100的剖面图的图式。图2为图解说明根据某些实施例的半导体封装装置100的俯视图的图式。半导体封装装置100包括衬底102、第一芯片104、第二芯片106、第三芯片108、盖110及散热器112。第一芯片104、第二芯片106及第三芯片108彼此分开地放置在衬底102上。第一芯片104、第二芯片106及第三芯片108可为集成电路或半导体裸片。盖110放置在第一芯片104、第二芯片106及第三芯片108上。散热器112放置在盖110上。因此，散热器112与第一芯片104、第二芯片106及第三芯片108热连通。散热器112经布置以耗散由第一芯片104、第二芯片106及第三芯片108产生的热。出于图解说明目的，图3为图解说明根据某些实施例的不具有散热器112的半导体封装装置100的俯视图的另一图式。散热器112的材料可由铜、铝或这些金属的合金构成。散热器112的材料可由铜及/或铝构成。盖110的材料可由铜、铝及/或碳化硅(SiC)构成。
根据某些实施例，第一芯片104、第二芯片106及第三芯片108在正常操作期间分别包括第一热能产生额定值、第二热能产生额定值及第三热能产生额定值。在正常操作期间，第一芯片104、第二芯片106及第三芯片108分别执行预定功能。举例而言，所述第二热能产生额定值可大体上等于所述第三热能产生额定值，且所述第一热能产生额定值可大于所述第二热能产生额定值及所述第三热能产生额定值。换句话说，第一芯片104需要具有大于第二芯片106及第三芯片108的热耗散能力。根据某些实施例，散热器112经布置以具有狭槽1122，且狭槽1122定位在第一芯片104、第二芯片106及第三芯片108当中的间隙114上或上面。具体地说，狭槽1122大体上沿着第一芯片104、第二芯片106及第三芯片108当中的分离区配置。狭槽1122经布置以穿透散热器112。换句话说，狭槽1122从散热器112的顶部表面1124传到底部表面1126。根据某些实施例，第一芯片104安装在衬底102的左侧上，且第二芯片106及第三芯片108安装在衬底102的右侧上。因此，狭槽1122从顶部观看为用以将第一芯片104与第二芯片106及第三芯片108实体地分开的矩形狭槽，如图2中所展示。在此实施例中，狭槽1122不将散热器112实体地划分成两个分开部分。替代地，散热器112为单件装置。然而，此并非是对本揭露实施例的限制。狭槽1122可将散热器112实体地划分成两个或多于两个分开部分，这也属于本揭露的范围。
另外，盖110也经布置以具有狭槽1102。根据某些实施例，狭槽1102与散热器112的狭槽1122对准。换句话说，狭槽1102也定位在第一芯片104、第二芯片106及第三芯片108当中的间隙114上面。狭槽1102经布置以穿透盖110。换句话说，狭槽1102从盖110的顶部表面1104传到底部表面1106。在此实施例中，狭槽1102不将盖110实体地划分成两个分开部分，如图3中所展示。替代地，盖110为单件装置。然而，这并非是对本揭露实施例的限制。狭槽1102可将盖110实体地划分成两个或多于两个分开部分，这也属于本揭露的范围。
相应地，当散热器112放置在盖110上时，对应于第一芯片104、第二芯片106及第三芯片108当中的间隙114的部分暴露于半导体封装装置100的外部环境。根据某些实施例，第一芯片104、第二芯片106及第三芯片108当中的间隙114放置有聚合物层。因此，聚合物层的顶部表面经由狭槽1102及狭槽1122暴露于半导体封装装置100的外部环境。然而，此并非是对本揭露的限制。在另一实施例中，第一芯片104、第二芯片106及第三芯片108当中的间隙114为空白空间。当盖110及散热器112放置在第一芯片104、第二芯片106及第三芯片108上时，对应于间隙114的衬底102的顶部表面经由狭槽1102及狭槽1122暴露于半导体封装装置100的外部环境。
当散热器112以及盖110经设计以具有在第一芯片104、第二芯片106及第三芯片108当中的间隙114上面的狭槽1102时，当第一热能产生额定值大于第二热能产生额定值及第三热能产生额定值时第一芯片104的热能可不影响第二芯片106及第三芯片108。根据某些实施例，第一芯片104的热能由狭槽1102及狭槽1122阻挡或隔离。第一芯片104的热能不经由散热器112直接转移至第二芯片106及第三芯片108。换句话说，狭槽1102及狭槽1122经设计以用于隔离或限制第一芯片104的热以免经由散热器112转移至第二芯片106及第三芯片108。因此，散热器112为能够缓解第一芯片104、第二芯片106及第三芯片108之间或当中的热干扰的适应性散热器。
图4为图解说明根据某些实施例的第一芯片104的第一热能产生额定值与第二芯片106的第二热能产生额定值加第三芯片108的第三热能产生额定值的总和之间的关系的图式。X轴表示第二热能产生额定值及第三热能产生额定值的总和。Y轴表示第一热能产生额定值。虚线402为当停用或关断第一芯片时可由具有狭槽1122的散热器112耗散的第二芯片106及第三芯片108的最大总热能产生额定值。虚线404为当停用第二芯片106及第三芯片108时可由具有狭槽1122的散热器112耗散的第一芯片104的最大热能产生额定值。线406为当启用或接通第一芯片104时可由具有狭槽1122的散热器112耗散的第二芯片106及第三芯片108的最大总热能产生额定值。线408为当启用第二芯片106及第三芯片108时可由具有狭槽1122的散热器112耗散的第一芯片104的最大热能产生额定值。线410为当启用第一芯片时可由不具有狭槽1122的散热器112耗散的第二芯片106及第三芯片108的最大总热能产生额定值。线412为当启用第二芯片106及第三芯片108时可由不具有狭槽1122的散热器112耗散的第一芯片104的最大热能产生额定值。
由X轴、Y轴、线410及线412环绕的区域414为不具有狭槽1122的散热器112的热操作区。由X轴、Y轴、线406及线408环绕的区域416为具有狭槽1122的散热器112的热操作区。与不具有狭槽1122的散热器112相比较，具有狭槽1122的散热器112获得由线410、线412、线406及线408环绕的额外操作空间。相应地，当启用第一芯片104、第二芯片106及第三芯片108时，可由散热器112耗散的总热能产生额定值增加。
根据以上实施例，借由分别适应性地设计散热器112上的狭槽1122及盖110上的狭槽1102而极大地改良半导体封装装置100的热耗散效能。本揭露散热器容易实施，且因此本揭露散热器为用于改良多芯片封装的热耗散能力的相对低成本散热器。本揭露散热器也与现有热解决方案供应链兼容。此外，本揭露散热器容许不同芯片迭放高度。
根据图1及图2，由散热器112执行半导体封装装置100中的第一芯片104、第二芯片106及第三芯片108的热耗散。然而，此并非是对本揭露的限制。可由散热器连同热管执行半导体封装装置100中的第一芯片104、第二芯片106及第三芯片108的热耗散。
图5为图解说明根据某些实施例的半导体封装装置500的剖面图的图式。图6为图解说明根据某些实施例的半导体封装装置500的俯视图的图式。半导体封装装置500包括衬底502、第一芯片504、第二芯片506、第三芯片508、盖510、散热器512、环514、第一热管516及第二热管518。为了简明，图6中省略散热器512。第一芯片504、第二芯片506及第三芯片508彼此分开地放置在衬底502上。环514经布置以环绕第一芯片504、第二芯片506及第三芯片508。盖510放置在第一芯片504上。散热器512放置在盖510上。具体来说，散热器512放置为与第一芯片504热连通。散热器512至少部分地布置在第二芯片506及第三芯片508上方。第一芯片504、第二芯片506及第三芯片508分别包括第一热能产生额定值、第二热能产生额定值及第三热能产生额定值。散热器512包括对应于第一热能产生额定值的第一热能耗散额定值以用于耗散由第一芯片504产生的热能。第一热管516及第二热管518分别放置或直接附接在第二芯片506及第三芯片508上。第一热管516及第二热管518至少部分地在散热器512的平面突出部下方。第一热管516包括对应于第二热能产生额定值的第二热能耗散额定值以用于耗散由第二芯片506产生的热能。第二热管518包括对应于第三热能产生额定值的第三热能耗散额定值以用于耗散由第三芯片508产生的热能。第一热管516及第二热管518自剖面结构观看放置在散热器512与衬底502之间，且第一热管516及第二热管518与散热器512实体地分开。此外，第一热管516具有直接附接至第二芯片506的第一端及延伸超过散热器512的第二端。第二热管518具有直接附接至第三芯片508的第一端及延伸超过散热器512的第二端。散热器512系不具有狭槽的单件装置，且散热器512的大小大于衬底502的大小，如图5中所展示。散热器512的材料可由铜及/或铝构成。盖510的材料可由铜、铝及/或碳化硅(SiC)构成。环514的材料可由铜及/或铝构成。热管516的材料可由铜及/或铝构成。
根据某些实施例，第二热能产生额定值可等于第三热能产生额定值，且第一热能产生额定值可大于第二热能产生额定值及第三热能产生额定值。换句话说，第一芯片504需要具有大于第二芯片506及第三芯片508的热耗散能力。根据某些实施例，散热器512具有大于第一热管516及第二热管518的热耗散能力。
另外，当第一芯片504的第一热能由与第一热管516及第二热管518实体地分开的散热器512耗散时，散热器512的效率系相对高的，此乃因避免第一芯片504及第二芯片506及第三芯片508当中的热干扰。
在图6中，第一热管516及第二热管518的形状为大体上矩形。然而，此并非是对本揭露的限制。第一热管516及第二热管518可经设计以具有其它形状。图7为图解说明根据某些实施例的半导体封装装置700的俯视图的图式。为了简明，图7中省略散热器。半导体封装装置700的组件的编号类似于半导体封装装置500中的那些组件的编号，惟第一热管及第二热管除外。与半导体封装装置500相比较，半导体封装装置700的第一热管716及第二热管718分别经设计以具有用于接触第二芯片506及第三芯片508的第一正方形部分720及第二正方形部分722。第一正方形部分720及第二正方形部分722的大小大体上分别等于第二芯片506及第三芯片508的大小。当半导体封装装置700的热管与芯片之间的接触面积大于半导体封装装置500的热管与芯片之间的接触面积时，第一热管716及第二热管718具有大于第一热管516及第二热管518的热耗散能力。
在图6中，盖510的形状为大体上矩形。然而，此并非是对本揭露的限制。盖510可经设计以具有其它形状。图8为图解说明根据某些实施例的半导体封装装置800的俯视图的图式。为了简明，图8中省略散热器。半导体封装装置800的组件的编号类似于半导体封装装置500中的那些组件的编号，惟盖除外。与半导体封装装置500相比较，半导体封装装置800的盖810经设计以具有第一开口820及第二开口822。出于图解说明目的，盖810复制在图8的左侧上。第一开口820及第二开口822的位置分别对应于第二芯片506及第三芯片508。当盖810放置在衬底502上时，第二芯片506及第三芯片508分别经由第一开口820及第二开口822暴露。然后，第一热管516及第二热管518可分别放置在第二芯片506及第三芯片508上。应注意，第二芯片506及第三芯片508的高度大于盖510的高度使得第一热管516及第二热管518不与盖510接触。
在图6中，第一芯片504、第二芯片506及第三芯片508经设计以具有相同高度。然而，此并非是对本揭露的限制。第一芯片504、第二芯片506及第三芯片508可经设计以具有不同高度。图9为图解说明根据某些实施例的半导体封装装置900的剖面图的图式。为了简明，半导体封装装置900的组件的编号类似于半导体封装装置500中的那些组件的编号，惟第二芯片906除外。与半导体封装装置500相比较，第二芯片906以及第三芯片(未展示)的高度H2大于第一芯片504的高度H1。当第二芯片906高于第一芯片504时，第一热管516以及第二热管(未展示)可不触碰环514。相应地，可避免第一芯片504、第二芯片906及第三芯片(未展示)当中的热干扰。
在图9中，盖510放置在环514上。然而，此并非是对本揭露的限制。可省略环514。图10为图解说明根据某些实施例的半导体封装装置1000的剖面图的图式。为了简明，半导体封装装置1000的组件的编号类似于半导体封装装置900中的那些组件的编号，惟盖1010除外。与半导体封装装置900相比较，盖1010经设计以具有支撑框架1012。支撑框架1012附接至衬底502以用于支撑盖1010。
图11为图解说明根据某些实施例的半导体封装装置1100的剖面图的图式。为了简明，半导体封装装置1100的组件的编号类似于半导体封装装置500中的那些组件的编号，惟第二芯片1126及第一热管1116除外。与半导体封装装置500相比较，第二芯片1126以及第三芯片(未展示)的高度H2小于第一芯片504的高度H1。当第二芯片1126短于第一芯片504时，第一热管1116以及第二热管(未展示)经设计以具有弯曲部分1118。弯曲部分1118经布置以绕过环514使得第一热管1116以及第二热管(未展示)可不触碰环514。相应地，可避免第一芯片504、第二芯片1126及第三芯片(未展示)当中的热干扰。
在图6中，两个芯片(即第二芯片506及第三芯片508)包括低于一个芯片(也即第一芯片504)的热能产生额定值的热能产生额定值。然而，此并非是对本揭露的限制。图12为图解说明根据某些实施例的半导体封装装置1200的俯视图的图式。图13为图解说明根据某些实施例的半导体封装装置1200的分解图的图式。为了简明，图12中省略散热器。半导体封装装置1200包括衬底1202、第一芯片1204、第二芯片1206、第三芯片1208、第四芯片1210、第五芯片1212、环1214、盖1216、第一铜垫1218、第一热管1220、第二热管1222、第二铜垫1224、第三热管1226及第四热管1228。第一芯片1204、第二芯片1206、第三芯片1208、第四芯片1210及第五芯片1212放置在衬底1202上，其中第一芯片1204放置在衬底1202的中间，第二芯片1206及第三芯片1208放置在衬底1202的一侧上，且第四芯片1210及第五芯片1212放置在衬底1202的另一侧上。环1214经布置以环绕第一芯片1204、第二芯片1206、第三芯片1208、第四芯片1210及第五芯片1212。盖1216放置在第一芯片1204上。散热器(未展示)放置在盖1216上。散热器(未展示)包括热能耗散额定值以用于耗散由第一芯片1504产生的热能。第一铜垫1218放置在第二芯片1206及第三芯片1208上。第二铜垫1224放置在第四芯片1210及第五芯片1212上。第一热管1220及第二热管1222经由第一铜垫1218分别放置在第二芯片1206及第三芯片1208上。第三热管1226及第四热管1228经由第二铜垫1224分别放置在第四芯片1210及第五芯片1212上。第一热管1220、第二热管1222、第三热管1226及第四热管1228分别包括第一、第二、第三及第四热能耗散额定值以用于耗散由第二芯片1206、第三芯片1208、第四芯片1210及第五芯片1212产生的热能。第一热管1220、第二热管1222、第三热管1226、第四热管1228及散热器(未展示)彼此实体地分开。
根据半导体封装装置1200，由第二芯片1206、第三芯片1208、第四芯片1210及第五芯片1212产生的热能产生额定值低于第一芯片1204的热能产生额定值。因此，第二芯片1206、第三芯片1208、第四芯片1210及第五芯片1212的热能可分别由第一热管1220、第二热管1222、第三热管1226及第四热管1228耗散。第一芯片1204的热能单独由散热器(未展示)耗散。因此，散热器的效率为相对高的，此乃因避免第一芯片1204、第二芯片1206、第三芯片1208、第四芯片1210及第五芯片1212当中的热干扰。
在图1中，盖110及散热器112经设计以具有用于隔离热能以免从第一芯片104转移到第二芯片106及第三芯片108的狭槽1102及1122。然而，此并非是对本揭露的限制。图14为图解说明根据某些实施例的半导体封装装置1400的俯视图的图式。为了简明，图14中省略散热器。半导体封装装置1400包括衬底1402、第一芯片1404、第二芯片1406、第三芯片1408、盖1410、热管1412及散热器1414。第一芯片1404、第二芯片1406及第三芯片1408在正常操作期间分别包括第一热能产生额定值、第二热能产生额定值及第三热能产生额定值，且所述第一热能产生额定值大于所述第二热能产生额定值及所述第三热能产生额定值。另外，第一芯片1404、第二芯片1406及第三芯片1408分别具有第一高度、第二高度及第三高度，且所述第三高度可不同于所述第一高度及所述第二高度。盖1410以及放置在盖1410上的散热器1414经布置以具有在第一芯片1404与第三芯片1408之间的间隙上的狭槽1416。狭槽1416经布置以隔离或限制第三芯片1408与第一芯片1404之间的热转移。热管1412放置或直接附接在第二芯片1406上。热管1412包括对应于第二热能产生额定值的热能耗散额定值以用于耗散由第二芯片1406产生的热能。热管1412与盖1410及散热器1414实体地分开。相应地，可避免第一芯片1404、第二芯片1406及第三芯片1408当中的热干扰。应注意，已在以上实施例中阐述狭槽1416及热管1412的构件，在此处为了简明而省略详细说明。
简而言之，在某些实施例中，本揭露半导体封装装置经布置以借由使用具有狭槽的散热器而耗散芯片的热能，其中所述狭槽适应性地经设计以隔离产生不同热能产生额定值的两个芯片之间的热转移。此外，本揭露半导体封装装置进一步经布置以使用热管来耗散具有相对低热能产生额定值的芯片的热能。所述热管与所述散热器实体地分开。因此，散热器及热管能够缓解芯片之间或当中的热干扰。由于散热器及热管与现有热解决方案供应链兼容，因此本揭露多芯片封装的成本是相对低的。
本揭露的某些实施例提供一种半导体封装装置。所述半导体封装装置包括第一芯片、第二芯片及散热器。所述第一芯片与所述第二芯片分开地放置在衬底上。所述第二芯片放置在所述衬底上，其中所述第一芯片及所述第二芯片分别包括第一热能产生额定值及第二热能产生额定值，所述第一热能产生额定值不同于所述第二热能产生额定值。所述散热器布置为与所述第一芯片及所述第二芯片热连通，其中所述散热器经布置以具有大体上沿着所述第一芯片与所述第二芯片之间的分离区配置的第一狭槽。
本揭露的某些实施例提供一种半导体封装装置。所述半导体封装装置包括第一芯片、第二芯片、散热器及热管。所述第一芯片放置在衬底上。所述第二芯片与所述第一芯片分开地放置在所述衬底上。所述散热器放置为与所述第一芯片热连通且至少部分地布置在所述第二芯片上方，所述散热器包括对应于所述第一芯片的热能产生额定值的第一热能耗散额定值。所述热管放置在所述第二芯片上且至少部分地在所述散热器的平面突出部下方，所述热管包括对应于所述第二芯片的第二热能产生额定值的第二热能耗散额定值；其中所述热管具有直接附接至所述第二芯片的第一端及延伸超过所述散热器的第二端，且所述第一热能产生额定值不同于所述第二热能产生额定值。
本揭露的某些实施例提供一种半导体封装装置。所述半导体封装装置包括第一芯片、第二芯片及散热器。所述第二芯片与所述第一芯片分开地放置。所述散热器布置为与所述第一芯片及所述第二芯片热连通，其中所述散热器经布置以具有第一狭槽以用于限制所述第一芯片与所述第二芯片之间经由所述散热器的热转移。
前文概括数个实施例的构件使得所属领域的技术人员可更好地理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实行相同目的及/或达成本文中介绍的实施例的相同优点的其它制程及结构的基础。所属领域的技术人员也认识到，这些等效构造不背离本揭露的精神及范围，且其可在本文中做出各种改变、替代及变更而不背离本揭露的精神及范围。
符号说明
100 半导体封装装置
102 衬底
104 第一芯片
106 第二芯片
108 第三芯片
110 盖
112 散热器
114 间隙
402 虚线
404 虚线
406 线
408 线
410 线
412 线
414 区域
416 区域
500 半导体封装装置
502 衬底
504 第一芯片
506 第二芯片
508 第三芯片
510 盖
512 散热器
514 环
516 第一热管/热管
518 第二热管
700 半导体封装装置
716 第一热管
718 第二热管
720 第一正方形部分
722 第二正方形部分
800 半导体封装装置
810 盖
820 第一开口
822 第二开口
900 半导体封装装置
906 第二芯片
1000 半导体封装装置
1010 盖
1012 支撑框架
1102 狭槽
1104 顶部表面
1106 底部表面
1118 弯曲部分
1122 狭槽
1124 顶部表面
1126 底部表面/第二芯片
1200 半导体封装装置
1202 衬底
1204 第一芯片
1206 第二芯片
1208 第三芯片
1210 第四芯片
1212 第五芯片
1214 环
1216 盖
1218 第一铜垫
1220 第一热管
1222 第二热管
1224 第二铜垫
1226 第三热管
1228 第四热管
1400 半导体封装装置
1402 衬底
1404 第一芯片
1406 第二芯片
1408 第三芯片
1410 盖
1412 热管
1414 散热器
1416 狭槽
H1 高度
H2 高度
X 轴
Y 轴

Claims (1)

1.一种半导体封装装置，其包括：
第一芯片，其放置在衬底上；
第二芯片，其与所述第一芯片分开地放置在所述衬底上，其中所述第一芯片及所述第二芯片分别包括第一热能产生额定值及第二热能产生额定值，所述第一热能产生额定值不同于所述第二热能产生额定值；及
散热器，其被布置成与所述第一芯片及所述第二芯片热连通，其中所述散热器经布置以具有大体上沿着所述第一芯片与所述第二芯片之间的分离区配置的第一狭槽。
CN201710451577.8A 2016-06-30 2017-06-15 具有散热器的半导体封装装置 Pending CN107564871A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662356998P 2016-06-30 2016-06-30
US62/356,998 2016-06-30
US15/356,440 US10062664B2 (en) 2016-06-30 2016-11-18 Semiconductor packaging device with heat sink
US15/356,440 2016-11-18

Publications (1)

Publication Number Publication Date
CN107564871A true CN107564871A (zh) 2018-01-09

Family

ID=60807129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710451577.8A Pending CN107564871A (zh) 2016-06-30 2017-06-15 具有散热器的半导体封装装置

Country Status (3)

Country Link
US (1) US10062664B2 (zh)
CN (1) CN107564871A (zh)
TW (1) TW201802992A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320051B2 (en) * 2017-06-30 2019-06-11 Intel Corporation Heat sink for 5G massive antenna array and methods of assembling same
US10424527B2 (en) * 2017-11-14 2019-09-24 International Business Machines Corporation Electronic package with tapered pedestal
KR20190055662A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 열 재분배 패턴을 포함하는 반도체 패키지
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
US10775576B2 (en) * 2018-03-01 2020-09-15 Ayar Labs, Inc. Thermal management system for multi-chip-module and associated methods
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes
WO2022187986A1 (en) * 2021-03-06 2022-09-15 Intel Corporation Technologies for isolated heat dissipating devices
US20240243545A1 (en) * 2023-01-17 2024-07-18 Lawrence Livermore National Security, Llc Systems and methods for cooling high power devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833567A (en) * 1986-05-30 1989-05-23 Digital Equipment Corporation Integral heat pipe module
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US10062664B2 (en) 2018-08-28
TW201802992A (zh) 2018-01-16
US20180005985A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN107564871A (zh) 具有散热器的半导体封装装置
US9941251B2 (en) 3DIC packages with heat dissipation structures
US9076754B2 (en) 3DIC packages with heat sinks attached to heat dissipating rings
EP0209208A2 (en) Low-stress-inducing omnidirectional heat sink with domed attachment portion
CA3078843C (en) Heat sink, integrated circuit chip and circuit board
TW200733322A (en) Semiconductor package with heat dissipating device and fabrication method thereof
EP2784810A1 (en) Chip packaging structure and chip packaging method
CN106793675A (zh) 包括集成吸热器的板级屏蔽
US10147666B1 (en) Lateral cooling for multi-chip packages
CN102956582A (zh) 散热装置
WO2007035234A3 (en) Semiconductor stacked die/wafer configuration and packaging and method thereof
JP2018078284A5 (zh)
WO2012154148A2 (en) Heat transporting unit and electronic device
US20140051211A1 (en) Multichip electronic packages and methods of manufacture
TWM497253U (zh) 傳熱效果良好的均溫板
US11915997B2 (en) Thermal management of GPU-HBM package by microchannel integrated substrate
CN114937660A (zh) 一种电子封装结构
US10502775B2 (en) Testing equipment for semiconductor element and its carrying device
US20070044941A1 (en) Heatsink having porous fin
TWI784161B (zh) 導電蓋及半導體器件封裝
TWM621524U (zh) 用於半導體晶片封裝的複合式封閉型金屬蓋板
Raj et al. New packages for disc type power diodes
CN108470704A (zh) 传片腔室及半导体加工设备
TWI488029B (zh) 非對稱式散熱片
EP0094200A1 (en) Low-stress-inducing omnidirectional heat sink

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180109

WD01 Invention patent application deemed withdrawn after publication