TW201801582A - 電路板的製備方法 - Google Patents
電路板的製備方法 Download PDFInfo
- Publication number
- TW201801582A TW201801582A TW105114799A TW105114799A TW201801582A TW 201801582 A TW201801582 A TW 201801582A TW 105114799 A TW105114799 A TW 105114799A TW 105114799 A TW105114799 A TW 105114799A TW 201801582 A TW201801582 A TW 201801582A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive circuit
- cover film
- circuit board
- cover
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種電路板的製備方法，包括：提供覆銅基板，包括基層及銅箔層；在銅箔層中蝕刻出導電線路，得到導電線路層；在導電線路層上覆蓋第一覆蓋膜，使其填充於導電線路層所形成的間隙中；移除基層以暴露導電線路層，在其暴露的表面上覆蓋感光層，感光層包括與填充於間隙中的第一覆蓋膜所對應的第一部分以及除第一部分外的第二部分；以導電線路層作為光罩和底片進行曝光顯影以移除第二部分以暴露導電線路層；在暴露的導電線路層上形成鍍銅層；剝離第一部分以暴露填充於間隙中的第一覆蓋膜；在鍍銅層上覆蓋第二覆蓋膜使其與暴露的第一覆蓋膜結合。
Description
本發明涉及一種電路板的製備方法。
隨著手機等可擕式電子設備的功能的不斷增加，電路板也朝向多元化多類別的方向發展。雖然電路板的輕、薄、短、小為未來發展的趨勢，在一些特殊領域（例如，電子設備電源消耗的增加導致電源不能滿足電子設備的續航要求，由於快速充電技術在一定程度上解決了這一問題，因此需要電路板可滿足大電流充電的需求），也需要電路板具有較大的銅厚以及較小的線寬線距。
目前，單層板通常為由下料、壓合幹膜、曝光顯影、蝕刻、壓合覆蓋膜等步驟製備。然而，由於蝕刻能力的限制，此類製備方法並不能用於製備銅厚較大（如大於30μm）的單層板。
有鑑於此，本發明提供一種能夠用於製備具有較大銅厚的電路板。
本發明提供一種電路板的製備方法，包括：提供一覆銅基板，其包括一絕緣的基層以及形成於該基層表面上的一銅箔層；在該銅箔層中蝕刻出所需的導電線路，從而得到一導電線路層；在該導電線路層遠離該基層的表面上覆蓋一透明的第一覆蓋膜，使該第一覆蓋膜填充於該導電線路層所形成的間隙中；移除該基層以暴露該導電線路層，並在該導電線路層所暴露的表面上覆蓋一感光層，其中，該感光層包括一與填充於該間隙中的第一覆蓋膜所對應的第一部分以及除該第一部分之外的第二部分；以該導電線路層作為光罩和底片，進行曝光顯影以移除該感光層的第二部分以暴露該導電線路層；在該暴露的導電線路層上鍍銅以形成一與該導電線路層對應的鍍銅層；剝離該感光層的第一部分以暴露填充於該間隙中的第一覆蓋膜；以及在該鍍銅層遠離該第一覆蓋膜的表面上覆蓋一第二覆蓋膜，使該第二覆蓋膜與該暴露的第一覆蓋膜結合，從而得到該電路板。
本發明還提供一種電路板的製備方法，包括：提供一銅箔層；在該銅箔層的其中一表面上覆蓋一透明的第一覆蓋膜；在該銅箔層中蝕刻出所需的導電線路，從而得到一導電線路層；在該導電線路層上覆蓋一感光層，使該感光層填充於該導電線路層所形成的間隙中，其中，該感光層包括一與該導電線路層所形成的間隙所對應的第一部分以及除該第一部分之外的第二部分；以該導電線路層作為光罩和底片，進行曝光顯影以移除該感光層的第二部分以暴露該導電線路層；在該暴露的導電線路層上鍍銅以形成一與該導電線路層對應的鍍銅層；剝離該感光層的第一部分以暴露與該間隙所對應的第一覆蓋膜；以及在該鍍銅層遠離該第一覆蓋膜的表面上覆蓋一第二覆蓋膜，使該第二覆蓋膜與該暴露的第一覆蓋膜結合，從而得到該電路板。
由本發明的製備方法製備的電路板的銅厚為該銅箔層的厚度和該鍍銅層的厚度之和，由於該鍍銅層的厚度可藉由控制鍍銅時間來調整，因此，該電路板的銅厚可控，即，可根據具體需求獲得銅厚較大的電路板。
圖1為本發明一較佳實施方式提供的一覆銅基板的剖視圖。
圖2為在圖1所示的雙面覆銅基板上進行影像轉移以形成導電線路層後的剖視圖。
圖3為在圖2所示的導電線路層上壓合一第一覆蓋膜後的剖視圖。
圖4為在圖3所示的導電線路層上覆蓋一感光層後的剖視圖。
圖5為將圖4所示的部分感光層移除以暴露導電線路層後的剖視圖。
圖6為在圖5所示的在導電線路層上形成鍍銅層後的剖視圖。
圖7為將圖6所示的剩餘的感光層剝離以暴露部分第一覆蓋膜後的剖視圖。
圖8為在圖7所示的鍍銅層上覆蓋第二覆蓋膜後得到的電路板的剖視圖。
圖9為本發明另一實施方式提供的銅箔層的剖視圖。
圖10為在圖9所示的銅箔層上覆蓋第一覆蓋膜後的剖視圖。
圖11為在圖10所示的銅箔層上進行影像轉移以得到導電線路層後的剖視圖。
圖12為在圖11所示的導電線路層上覆蓋感光層後的剖視圖。
圖13為將圖12所示的部分感光層移除以暴露導電線路層後的剖視圖。
圖14為在圖13所示的暴露的導電線路層上形成鍍銅層後的剖視圖。
圖15為在圖14所示的剩餘的感光層剝離以暴露第一覆蓋膜後的剖視圖。
下面將結合圖1~15及實施例對本發明提供的電路板100及其製備方法作進一步說明。其中，所述電路板100可為剛撓結合板、高密度集成板以及IC載板。
請參閱圖1~8，本發明一較佳實施方式提供的電路板100的製備方法包括如下步驟：
步驟一，請參閱圖1，提供一覆銅基板10。
該覆銅基板10包括一絕緣的基層11以及形成於該基層11的表面上的一銅箔層12。其中，該銅箔層12的厚度為a。該基層11的材質可選自聚醯亞胺（polyimide，PI）、聚對苯二甲酸乙二醇酯（Polyethylene Terephthalate，PET）以及聚萘二甲酸乙二醇酯（Polyethylene Naphthalate，PEN）等中的一種。
步驟二，請參閱圖2，採用影像轉移技術在該銅箔層12中蝕刻出所需的導電線路，從而得到一導電線路層120。其中，該導電線路層120的線寬線距分別為b和c。
步驟三，請參閱圖3，在該導電線路層120遠離該基層11的表面上覆蓋一透明的第一覆蓋膜20，並壓合該第一覆蓋膜20以使其流動並填充於該導電線路層120所形成的間隙中。
可以理解的，該第一覆蓋膜20呈半固化狀態，因此，其在壓合過程中可流動並填充於該導電線路層120所形成的間隙中。
在本實施方式中，該第一覆蓋膜20包括疊層設置的一第一膠合層21以及一第一覆蓋層22，該第一膠合層21覆蓋於該導電線路層120上並填充於該導電線路層120所形成的間隙中，該第一覆蓋層22覆蓋於該第一膠合層21遠離該導電線路層120的表面上。
步驟四，請參閱圖4，移除該基層11以暴露該導電線路層120，並在該導電線路層120所暴露的表面上覆蓋一感光層30。其中，該感光層30包括一與填充於該導電線路層120所形成的間隙中的第一覆蓋膜20所對應的第一部分31以及除該第一部分31之外的第二部分32。
在本實施方式中，所述感光層30為一光聚合型感光幹膜。
步驟五，請參閱圖5，以導電線路層120作為光罩和底片，利用曝光顯影技術移除該感光層30的第二部分32以暴露該導電線路層120。
在本實施方式中，該第一覆蓋膜20的透光度大於90%。優選的，該第一覆蓋膜20的第一膠合層21的材質為常用的純膠，第一覆蓋層22的材質為聚對苯二甲酸乙二醇酯，其可藉由低溫傳壓的方式獲得。
具體的，將該移除基層11後的導電線路層120和第一覆蓋膜20放置於一曝光機（圖未示）中，使該第一覆蓋膜20與該曝光機的紫外光光源相對，然後控制紫外光光源朝向該第一覆蓋膜20發射紫外光。由於該第一覆蓋膜20透光度較高而該導電線路層120不透光，因此，在曝光時，紫外線僅可穿過填充於該導電線路層120所形成的間隙中的第一覆蓋膜20並照射至該感光層30的第一部分31上。可以理解的，光聚合型感光幹膜由高分子化合物製成，在曝光時，該第一部分31能夠在紫外線的照射下發生聚合反應並附著於該第一覆蓋膜20。在顯影時，未發生聚合反應的第二部分32在顯影劑的作用被移除，而發生聚合反應的該第一部分31則被保留。此外，由於該導電線路層120不透光，在曝光顯影的過程中，該導電線路層120可直接作為光罩和底片使用，有利於避免線路加工時圖案偏移。
步驟六，請參閱圖6，在該暴露的導電線路層120上鍍銅以形成一與該導電線路層120對應的鍍銅層40。
可以理解，該鍍銅層40的厚度f可藉由控制鍍銅時間來調整。此外，若該鍍銅層40中存在孤立區域，可藉由鍍銅引線的方式連接該孤立區域。
步驟七，請參閱圖7，剝離該感光層30的第一部分31以暴露填充於該導電線路層120所形成的間隙中的第一覆蓋膜20。
步驟八，請參閱圖8，在該鍍銅層40遠離該第一覆蓋膜20的表面上覆蓋一第二覆蓋膜50，並壓合該第二覆蓋膜50以使其與該暴露的第一覆蓋膜20結合，從而得到該電路板100。
可以理解的，該第二覆蓋膜50呈半固化狀態，其在壓合過程中流動並與該暴露的第一覆蓋膜20結合。
在本實施方式中，該第二覆蓋膜50包括疊層設置的一第二膠合層51以及一第二覆蓋層52，該第二膠合層51覆蓋於該鍍銅層40上並填充於該暴露的第一覆蓋膜20上，該第二覆蓋層52覆蓋於該第二膠合層51遠離該鍍銅層40的表面上。其中，該第二膠合層51以及第二覆蓋層52的材質可分別與該第一膠合層21和第一覆蓋層22的材質相同或不同。
請參閱圖9~15，本發明另一實施方式提供的電路板100的製備方法包括如下步驟：
步驟一，請參閱圖9，提供一銅箔層12。
步驟二，請參閱圖10，在該銅箔層12的其中一表面上覆蓋一透明的第一覆蓋膜20。
在本實施方式中，該第一覆蓋膜20包括疊層設置的一第一膠合層21以及一第一覆蓋層22，該第一膠合層21覆蓋於該銅箔層12上，該第一覆蓋層22覆蓋於該第一膠合層21遠離該銅箔層12的表面上。
步驟三，請參閱圖11，採用影像轉移技術在該銅箔層12中蝕刻出所需的導電線路，從而得到一導電線路層120。
步驟四，請參閱圖12，在該導電線路層120上覆蓋一感光層30，並壓合該感光層30以使其填充於該導電線路層120所形成的間隙中。其中，該感光層30包括一與該導電線路層120所形成的間隙所對應的第一部分31以及除該第一部分31之外的第二部分32。
在本實施方式中，所述感光層30為一光聚合型感光幹膜。
可以理解的，該感光層30呈半固化狀態，其在壓合過程中流動並填充於該導電線路層120所形成的間隙中。
步驟五，請參閱圖13，以導電線路層120作為光罩和底片，利用曝光顯影技術移除該感光層30的第二部分32以暴露該導電線路層120。
步驟六，請參閱圖14，在該暴露的導電線路層120上鍍銅以形成一與該導電線路層120對應的鍍銅層40。
步驟七，請參閱圖15，剝離該感光層30的第一部分31以暴露與該導電線路層120所形成的間隙所對應的第一覆蓋膜20。
步驟八，請再次參閱圖8，在該鍍銅層40遠離該第一覆蓋膜20的表面上覆蓋一第二覆蓋膜50，並壓合該第二覆蓋膜50以使其與該暴露的第一覆蓋膜20結合，從而得到該電路板100。
可以理解，由於該實施方式的製備方法不需要移除覆銅基板的基層，從而可避免電路板100表面產生皺褶和斷裂。
以上電路板100的銅厚為該銅箔層12的厚度a（即該導電線路層120的厚度）和該鍍銅層40的厚度f之和，由於該鍍銅層40的厚度f可藉由控制鍍銅時間來調整，因此，該電路板100的銅厚可控，即，可根據具體需求獲得銅厚較大的電路板100。此外，該銅箔層12的厚度a可根據蝕刻能力進行選擇，因此可獲得具有較小線寬b和較小線距c的導電線路層120。
可以理解，以上實施例僅用來說明本發明，並非用作對本發明的限定。對於本領域的普通技術人員來說，根據本發明的技術構思做出的其它各種相應的改變與變形，都落在本發明權利要求的保護範圍之內。
100‧‧‧電路板
10‧‧‧覆銅基板
11‧‧‧基層
12‧‧‧銅箔層
120‧‧‧導電線路層
20‧‧‧第一覆蓋膜
21‧‧‧第一膠合層
22‧‧‧第一覆蓋層
30‧‧‧感光層
31‧‧‧第一部分
32‧‧‧第二部分
40‧‧‧鍍銅層
50‧‧‧第二覆蓋膜
51‧‧‧第二膠合層
52‧‧‧第二覆蓋層
無
100‧‧‧電路板
120‧‧‧導電線路層
20‧‧‧第一覆蓋膜
21‧‧‧第一膠合層
22‧‧‧第一覆蓋層
40‧‧‧鍍銅層
50‧‧‧第二覆蓋膜
51‧‧‧第二膠合層
52‧‧‧第二覆蓋層
Claims (9)
- 一種電路板的製備方法，包括：
提供一覆銅基板，其包括一絕緣的基層以及形成於該基層表面上的一銅箔層；
在該銅箔層中蝕刻出所需的導電線路，從而得到一導電線路層；
在該導電線路層遠離該基層的表面上覆蓋一透明的第一覆蓋膜，使該第一覆蓋膜填充於該導電線路層所形成的間隙中；
移除該基層以暴露該導電線路層，並在該導電線路層所暴露的表面上覆蓋一感光層，其中，該感光層包括一與填充於該間隙中的第一覆蓋膜所對應的第一部分以及除該第一部分之外的第二部分；
以該導電線路層作為光罩和底片，進行曝光顯影以移除該感光層的第二部分以暴露該導電線路層；
在該暴露的導電線路層上鍍銅以形成一與該導電線路層對應的鍍銅層；
剝離該感光層的第一部分以暴露填充於該間隙中的第一覆蓋膜；以及
在該鍍銅層遠離該第一覆蓋膜的表面上覆蓋一透明的第二覆蓋膜，使該第二覆蓋膜與該暴露的第一覆蓋膜結合，從而得到該電路板。 - 如申請專利範圍第1項所述的電路板的製備方法，其中，該基層的材質選自聚醯亞胺、聚對苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的一種。
- 如申請專利範圍第1項所述的電路板的製備方法，其中，該第一覆蓋膜包括疊層設置的一第一膠合層以及一第一覆蓋層，該第一膠合層覆蓋於該導電線路層上並填充於該間隙，該第一覆蓋層覆蓋於該第一膠合層遠離該導電線路層的表面上。
- 如申請專利範圍第3項所述的電路板的製備方法，其中，該第一膠合層的材質為純膠，第一覆蓋層的材質為聚對苯二甲酸乙二醇酯。
- 如申請專利範圍第1項所述的電路板的製備方法，其中，所述感光層為一光聚合型感光幹膜。
- 如申請專利範圍第1項所述的電路板的製備方法，其中，該第一覆蓋膜的透光度大於90%。
- 如申請專利範圍第1項所述的電路板的製備方法，其中，該第二覆蓋膜包括疊層設置的一第二膠合層以及一第二覆蓋層，該第二膠合層覆蓋於該鍍銅層上並填充於該暴露的第一覆蓋膜上，該第二覆蓋層覆蓋於該第二膠合層遠離該鍍銅層的表面上。
- 如申請專利範圍第1項所述的電路板的製備方法，其中，所述第一覆蓋膜在壓合時流動並填充於該導電線路層所形成的間隙中，所述第二覆蓋膜在壓合時與該暴露的第一覆蓋膜結合。
- 一種電路板的製備方法，包括：
提供一銅箔層；
在該銅箔層的其中一表面上覆蓋一透明的第一覆蓋膜；
在該銅箔層中蝕刻出所需的導電線路，從而得到一導電線路層；
在該導電線路層上覆蓋一感光層，使該感光層填充於該導電線路層所形成的間隙中，其中，該感光層包括一與該導電線路層所形成的間隙所對應的第一部分以及除該第一部分之外的第二部分；
以該導電線路層作為光罩和底片，進行曝光顯影以移除該感光層的第二部分以暴露該導電線路層；
在該暴露的導電線路層上鍍銅以形成一與該導電線路層對應的鍍銅層；
剝離該感光層的第一部分以暴露與該間隙所對應的第一覆蓋膜；以及
在該鍍銅層遠離該第一覆蓋膜的表面上覆蓋一第二覆蓋膜，使該第二覆蓋膜與該暴露的第一覆蓋膜結合，從而得到該電路板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610295557.1A CN107347230B (zh) | 2016-05-06 | 2016-05-06 | 电路板的制备方法 |
| ??201610295557.1 | 2016-05-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201801582A true TW201801582A (zh) | 2018-01-01 |
| TWI630854B TWI630854B (zh) | 2018-07-21 |
Family
ID=60253932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105114799A TWI630854B (zh) | 2016-05-06 | 2016-05-13 | 電路板的製備方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107347230B (zh) |
| TW (1) | TWI630854B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111629527B (zh) * | 2020-06-12 | 2023-07-04 | 东莞市龙谊电子科技有限公司 | 一种柔性电路板的制作方法及其柔性电路板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04294594A (ja) * | 1991-03-25 | 1992-10-19 | Fujitsu Ltd | プリント回路基板の配線パターン形成方法 |
| TW592007B (en) * | 2003-10-17 | 2004-06-11 | Phoenix Prec Technology Corp | Build-up circuit board with conductive barrier structure and method for fabricating the same |
| CN102196668B (zh) * | 2010-03-08 | 2013-06-19 | 宏恒胜电子科技（淮安）有限公司 | 电路板制作方法 |
| JP6009300B2 (ja) * | 2012-09-27 | 2016-10-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| CN202998646U (zh) * | 2012-12-17 | 2013-06-12 | 四川深北电路科技有限公司 | 一种hdi印制板 |
-
2016
- 2016-05-06 CN CN201610295557.1A patent/CN107347230B/zh active Active
- 2016-05-13 TW TW105114799A patent/TWI630854B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI630854B (zh) | 2018-07-21 |
| CN107347230B (zh) | 2019-08-20 |
| CN107347230A (zh) | 2017-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI534916B (zh) | 晶片封裝基板和結構及其製作方法 | |
| TW201131735A (en) | Semiconductor package with embedded die and its methods of fabrication | |
| TW201640965A (zh) | 可撓性印刷電路板之製造方法 | |
| JP2010258468A (ja) | 半導体パッケージ基板の製造方法 | |
| TWI602481B (zh) | 嵌入電子元件之印刷電路板及其製造方法 | |
| TW201408147A (zh) | 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法 | |
| TW201446084A (zh) | 電路板及其製作方法 | |
| KR20110025250A (ko) | 미세 피치의 구리 범프 제조 방법 | |
| TWI630854B (zh) | 電路板的製備方法 | |
| US8828247B2 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
| KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
| JP2009278070A (ja) | 配線回路基板の製造方法 | |
| US20190306987A1 (en) | Circuit board, package structure and method of manufacturing the same | |
| TW201422088A (zh) | 承載板及其製作方法 | |
| JP2014039032A (ja) | プリント回路基板の製造方法 | |
| JP2009206409A (ja) | 配線基板の製造方法 | |
| TWI676404B (zh) | 鏤空柔性電路板及製作方法 | |
| KR101046255B1 (ko) | 반도체 패키지 제조용 인쇄회로기판의 패턴 형성 방법 | |
| JP5640613B2 (ja) | 半導体パッケージ基板の製造方法 | |
| TW201417663A (zh) | 承載板的製作方法 | |
| JP2009016518A (ja) | 多層配線基板 | |
| JP7342445B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP4681023B2 (ja) | 配線基板の製造方法 | |
| KR20150064445A (ko) | 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법 | |
| US11764344B2 (en) | Package structure and manufacturing method thereof |