TW201801142A - 整合架構之各種階段期間用於圖案化之修整方法 - Google Patents

整合架構之各種階段期間用於圖案化之修整方法

Info

Publication number
TW201801142A
TW201801142A TW106106770A TW106106770A TW201801142A TW 201801142 A TW201801142 A TW 201801142A TW 106106770 A TW106106770 A TW 106106770A TW 106106770 A TW106106770 A TW 106106770A TW 201801142 A TW201801142 A TW 201801142A
Authority
TW
Taiwan
Prior art keywords
trimming
substrate
layer
structural pattern
pattern
Prior art date
Application number
TW106106770A
Other languages
English (en)
Other versions
TWI681443B (zh
Inventor
安潔莉 萊利
高明輝
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201801142A publication Critical patent/TW201801142A/zh
Application granted granted Critical
Publication of TWI681443B publication Critical patent/TWI681443B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本揭露內容提供一種用於基板中之結構圖案的臨界尺寸(CD, critical dimension)修整方法，該方法包含：在圖案化系統的製程腔室中設置基板，該基板包含第一結構圖案及下方層，該下方層包含矽抗反射塗層(SiARC, silicon anti-reflective coating)或矽氧氮化物(SiON)層、光學平坦化層、及目標圖案化層；執行第一結構圖案的光學CD修整製程；執行打開SiARC或SiON層的一序列製程，以及視需要執行額外的CD修整；以及執行打開光學平坦化層的一序列製程，該序列製程產生最終結構圖案，以及視需要執行額外的CD修整；其中，平坦化層係包含以下者之群組的其中一者：先進圖案化膜(APF, advance patterning film)、有機介電層(ODL, organic dielectric layer)、及旋塗硬遮罩(SOH, spin-on hardmask)層。

Description

整合架構之各種階段期間用於圖案化之修整方法
本發明相關於基板處理的系統及方法，且更特別地相關於在處理基板中之結構圖案的一或更多階段期間，用於圖案化的臨界尺寸修整方法。 [相關申請案之交互參考]
本申請案相關於2016年3月4日申請的美國臨時申請案第62/303928號，並主張其優先權，該美國臨時申請案的整體內容係併入於此，以供參考。
本發明相關於使用電漿修整製程的結構圖案化。在於基板上製作圖案的典型方法中，沉積諸多材料的堆疊，以及然後使基板經歷在基板上塗佈光阻並進行曝露的微影製程，以製作圖案。然後透過一系列電漿步驟將光阻圖案轉移至下方層。對熟悉目前技術者而言，通常使用兩架構來使基板圖案化。第一架構涉及:光學平坦化層(OPL, optical planarizing layer)的沉積(通常為旋塗材料)、隨後之矽抗反射塗層(SiARC, silicon anti-reflective coating)的沉積(亦為旋塗)、隨後之光阻塗佈及微影製程。在另一架構中：使用CVD沉積之非晶碳層的沉積、使用CVD製程的SiON膜沉積、底部抗反射塗層(BARC, bottom anti-reflective coating)沉積(其中BARC利用旋塗製程)、隨後之光阻塗佈及微影製程。在該等覆層之每一者的蝕刻過程中，臨界尺寸(CD, critical dimension)的控制係重要的，且已使用若干方法/策略來達成最終目標CD。
關於最終目標CD有若干結果的可能性。第一情形係最終CD目標與印刷CD目標相同，意謂著SiARC/OPL/下方層的打開需對CD有零偏差影響(0 bias impact)。第二情形係最終CD目標需小於印刷CD，這在產業推向更小節點且EUV製程目前仍非處於「可製造階段」時係相當普遍的事件。第三情形係最終CD目標相較於印刷CD目標過小之時。第三情形中的最終圖案可能具有無法接受的線邊緣粗糙度(LER, line edge roughness)值/線寬度粗糙度(LWR, line width roughness)值。在極端情形中，結構圖案可能經歷崩塌，並且使基板無法使用。本發明相關於第二及第三情形。因為在整合架構中有可進行CD修整的複數階段，故需要使最終目標CD最可能在可接受目標CD範圍內的方法。或者，完成所需CD修整的策略亦可實施。
本揭露內容提供一種用於基板中之結構圖案的臨界尺寸(CD)修整方法，該方法包含：在圖案化系統的製程腔室中設置基板，該基板包含第一結構圖案及下方層，該下方層包含矽抗反射塗層(SiARC)或矽氧氮化物(SiON)層、光學平坦化層、及目標圖案化層；執行第一結構圖案的光學CD修整製程；執行打開SiARC或SiON層的一序列製程，以及視需要執行額外的CD修整；以及執行打開光學平坦化層的一序列製程，該序列製程產生最終結構圖案，以及視需要執行額外的CD修整；其中，平坦化層係包含以下者之群組中的其中一者：先進圖案化膜(APF, advance patterning film)、有機介電層(ODL, organic dielectric layer)、或旋塗硬遮罩(SOH, spin-on hardmask)層。
本揭露內容亦提供用於基板中之結構圖案之臨界尺寸(CD)修整的另一方法，該方法包含：在圖案化系統的製程腔室中設置基板，該基板包含第一結構圖案及下方層，該下方層包含矽抗反射塗層(SiARC)或矽氧氮化物(SiON)層、光學平坦化層、及目標圖案化層；產生完成所需CD修整的CD修整策略；藉由該CD修整策略視需要執行第一結構圖案的可選CD修整製程；藉由該CD修整策略，執行打開該SiARC或SiON層的一序列製程，以及視需要執行額外的CD修整；以及藉由該CD修整策略，執行打開該光學平坦化層的一序列製程，該序列製程產生最終結構圖案，以及視需要執行額外的CD修整；其中，該平坦化層係包含以下者之群組中的其中一者：先進圖案化膜(APF)、有機介電層(ODL)、或旋塗硬遮罩(SOH)層。
該方法更包含同時控制以下製程的二或更多選擇操作變數來達成整合目的：包含SiARC/SiON打開製程、APF/ODL/SOH打開製程、及/或最終轉移製程之群組中的一或更多製程；其中第一結構圖案係使用微影製程產生的光阻圖案。
完成所需CD修整的策略可包含：可執行CD修整之三階段之任一者、或任兩者、或全部者中的CD修整；及/或使用CD修整氣體的固定或可變流速；及/或使用曝露於CD修整氣體之固定或可變時間長度。可執行以下者：線上原位計量裝置量測第一或最終結構圖案的目前CD寬度；以及基於目前CD寬度與目標CD修整寬度的比較調整修整氣體流速或曝露於CD修整氣體的時間長度。
本揭露內容呈現使側壁形狀圖案化的方法及系統。然而，熟悉相關技術領域者將察知諸多實施例可在沒有一或更多特定細節的情況下實施，或者利用其他替換及/或額外方法、材料、或元件而實施。在其他情形中，已熟知的結構、材料、或操作未詳細顯示或描述，以免模糊本發明之諸多實施例的實施態樣。
類似地，針對解釋的目的，提出特定的數目、材料、及配置，以提供對本發明的透徹理解。然而，本發明可在沒有特定細節的情況下實施。再者，應理解，圖式中顯示的諸多實施例係說明性的代表，且未必依比例繪製。參考圖式時，圖式範圍內相似的數字是指相似的部件。
本說明書範圍內所提及之「一實施例」或「實施例」或其變化意指結合該實施例所描述之特定特徵、結構圖案、材料或特性係包含於本發明的至少一實施例中，但不表示其出現在每一實施例中。因此，本說明書範圍內各個地方中例如「在一實施例中」或「在實施例中」之詞組的出現未必是指本發明的同一實施例。再者，特定特徵、結構圖案、材料或特性可在一或更多實施例中以任何適當的方式組合。在其他實施例中，可包含諸多額外的覆層及/或結構圖案，且/或可省略所述的特徵。
此外，應理解，除非以其他方式明確聲明，否則「一」或「一個」可意指「一或更多」。
諸多操作將以最有助於理解本發明的方式依序描述為複數的分離操作。然而，描述內容的順序不應被解讀為暗示該等操作必須順序相依。特別地，該等操作無需以所呈現之順序執行。所描述之操作可按照與所述實施例不同的順序執行。在額外的實施例中，可執行諸多額外的操作、且/或可省略所描述的操作。
如本文中所使用，詞彙「基板」意指並包含基礎材料或材料形成於其上的結構。將察知，基板可包含單一材料、複數層的不同材料、其中具有不同材料區或不同結構圖案區的(複數)覆層等。該等材料可包含半導體、絕緣體、導體、或其組合。例如，基板可為半導體基板、支撐結構圖案上的基礎半導體層、金屬電極，或其上形成有一或更多覆層、結構、或區域的半導體基板。基板可為習知的矽基板、或包含半傳導材料層的其他主體基板。如本文中所使用，詞彙「主體基板」不僅意指並包含矽基板，也意指並包含矽絕緣體 (「SOI」, silicon-on-insulator)基板(例如，矽藍寶石(「SOS」, silicon-on-sapphire)基板、及矽玻璃(「SOG」, silicon-on-glass)基板)、基礎半導體基底上的矽磊晶層、以及其他半導體或光電材料(例如，矽-鍺、鍺、砷化鎵、氮化鎵、及磷化銦)。基板可為摻雜的或非摻雜的。
現在參考圖式，其中相似的參考數字指定若干圖式範圍內相同或相應的部件。
圖1描繪具有基板124中之起始結構圖案104的例示性示意圖100，該基板124包含用於典型微影堆疊及臨界尺寸(CD)轉移圖案化製程中的覆層。頂部覆層通常係使用已知微影製程已進行圖案化的光阻，例如具有CD寬度102之基板124上的光阻結構圖案104。額外的有機底部抗反射塗層(BARC)108可與化學氣相沉積(CVD)堆疊結合使用。BARC厚度可在從9nm至50nm的範圍內變化。就旋塗SiARC/OPL 膜整合架構而言，不需BARC 108。往下的下一層可為使用CVD製程而施加的矽氧氮化物(SiON)、使用旋塗製程所施加的SiARC、或底部抗反射膜112。往下的下一層可為平坦化層116，其可為旋塗物(如ODL、OPL、或SOH)或CVD施加物(如APF)，其大多為非晶碳膜。往下的下一層係目標圖案化層120。圖2A描繪基板224之CD修整圖案化製程起點時，光阻結構圖案204的示意圖200，其中光阻結構圖案204係在以SiON或SiARC層212為首之下方層226的頂部上。進一步講，SiON或SiARC層212係在平坦化層216的頂部上，該平坦化層216可包含ODL、OPL、或SOH層，或者如APF的CVD施加物，其通常為非晶碳膜。目標圖案化層220係基板224之下方層226的下一層。通常，CD修整需以轉移較小的最終CD至目標圖案化層220中為目標。CD修整可在整合架構中的一或更多階段執行。整合架構中可進行CD修整的第一階段係產生光阻結構圖案204之後，在此情形中，該光阻結構圖案204係在之前的微影製程(未顯示)中產生。基板224上的光阻結構圖案204具有CD寬度202，其就整合架構之該階段的應用而言，可能大於所需CD寬度。CD修整可在將CD轉移至SiARC或SiON層中之前執行。第二階段係在SiON或SiARC打開製程期間或之後。第三階段係在APF、或ODL、或SOH打開製程期間或之後。
圖2B描繪矽氧氮化物(SiON)或矽抗反射塗層(SiARC)打開製程期間或之後，CD圖案化製程之結構圖案234的示意圖230。基板246包含具有CD寬度232的結構圖案234，其中結構圖案234包含光阻部分236及SiON或SiARC部分238。下一層係平坦化層242，其包含ODL、OPL、或SOH層、或如APF的CVD施加物。目標圖案化層250(基板246之下方層248的下一層)在平坦化層242下方。若需要進一步的修整，則具有CD寬度232的結構圖案234可在SiON或SiARC打開製程期間或之後進行修整。是否需要CD修整的判定係藉由對比目前CD寬度與目標CD寬度而進行。目前的CD寬度可藉由使用計量資料而獲得，該計量資料係利用以下進一步討論之原位線上計量裝置所量測。
圖2C描繪先進圖案化膜(APF)、有機介電層(ODL)、或旋塗硬遮罩(SOH)打開製程後，CD圖案化製程中基板286之結構圖案274的示意圖270。具有CD寬度282的結構圖案274包含：SiON/SiARC部分272、(APF、ODL、或SOH打開製程之後的)ODL/OPL/SOH部分276、及目標圖案化層280。若需進一步的CD修整，則可在APF、ODL、或SOH打開製程期間或之後修整結構圖案274。如以上所提及，是否需要CD修整的判定係藉由對比目前CD寬度與目標CD寬度而進行。
在一實施例中，最終的CD目標/修整量可使用以上所提及之一或更多階段中之CD修整方法的任何組合而達成。特別地，可執行計量步驟來判定是否需要進一步的CD修整。CD修整可在結構圖案層的打開期間或之後進行，或在整合架構的後續步驟進行。
圖3A描繪平坦化層316的處理之前，CD圖案化製程中基板324之起始結構圖案326的示意圖300。具有CD寬度302的光阻結構圖案304係在SiON或SiARC圖案結構312的頂部上。再者，SiON或SiARC圖案結構312係在平坦化層316的頂部上，該平坦化層316包含ODL、OPL、或SOH層、或如APF的CVD施加物。目標圖案化層320(基板324之下方層的下一層)在平坦化層316下方。若需要進一步的修整，則可在APF、ODL、或SOH打開製程期間或之後修整結構圖案326。
圖3B描繪基板356中之結構圖案348的示意圖330，其中該基板356係使用選擇性化學物質處理成具有CD寬度332，其中無需進行進一步的CD修整。具有CD寬度332的結構圖案348包含SiON或SiARC層342。再者，SiON或SiARC層342在平坦化層部分346的頂部上，該平坦化層部分346包含ODL、OPL、或SOH層、或如APF的CVD施加物。目標圖案化層350(基板356之下方層的下一層)在結構圖案348下方。在該實施例中，因為考量之前(複數)修整步驟中的修整量足夠符合圖案化應用的需求，故無需進一步的CD修整。CD寬度332在整合架構的此階段中係期望的目標CD寬度。
圖3C描繪使用選擇性化學物質之基板396中結構圖案398的示意圖370，其中當打開平坦化層時或之後，使用受控制量的氟碳化合物氣體來修整結構圖案398。具有CD寬度372的結構圖案398包含SiARC或SION部分378及平坦化層部分386，該平坦化層部分386包含ODL、OPL、或SOH層、或如APF的CVD施加物，通常為非晶碳膜。基板396的目標圖案化層390在平坦化層下方。在該實施例中，因為考量之前步驟中的修整量不足夠符合圖案化應用的需求，故需要進一步的CD修整。可在打開製程期間或之後使用氟碳化合物氣體。例如氟碳化合物氣體流速及氟碳化合物氣體開啟時間長度的操作變數控制此步驟中所進行的CD修整量。
圖4A描繪僅使用CO2/Ar化學物質之APF打開製程的CD修整製程之後，顯示線408及416的俯視圖400及基板468上的CD寬度分佈圖432。兩個線/間距俯視圖包含：(1)基板中之線/間距結構圖案的上圖444，其中在APF打開製程期間所使用的化學物只有CO2及Ar；以及(2)基板中同一線/間距結構圖案之放大的下圖412，其顯示具有2.1nm的線邊緣粗糙度(LER) 418、及具有2.9nm的線寬度粗糙度(LWR) 420。CD寬度分佈圖432係基板468範圍內之CD寬度的分佈，且其中平均CD寬度為40.78nm、具有1.45nm之三倍標準差(3-sigma)、CD寬度的範圍係從39.88至41.52nm、且具有1.64nm或2.01%的全距。如CD寬度分佈圖432中可見，CD寬度的分佈係在具有小三倍標準差的極小範圍內，且結構圖案的線定義良好並具有良好的LER/LWR數字。
圖4B描繪使用CO2/Ar及C4F8化學物質之APF打開步驟的CD修整製程之後，顯示線408及456的俯視圖440及基板468上的CD寬度分佈圖。兩個線/間距俯視圖包含：(1)基板中之線/間距結構圖案的上圖444，其中在APF打開製程期間所使用的化學物只有CO2及Ar；以及(2)基板中同一線/間距結構圖案之放大的下圖452，其顯示具有2.4nm的線邊緣粗糙度(LER) 458、及具有2.9nm的線寬度粗糙度(LWR) 460。陰影分佈圖472係基板468範圍內CD寬度的分佈，且其中平均CD寬度為27.77nm、1.85nm之三倍標準差、CD寬度的範圍係從26.56至28.67nm、且具有2.11nm或3.80%的全距。類似於圖4A，CD寬度分佈圖472中CD寬度的分佈係在具有小三倍標準差的極小範圍內，且結構圖案的線定義良好並具有良好的LER/LWR數字。
圖5A、圖5B、及圖5C描繪起因於整合架構中使用或不使用進一步CD修整的差異、及APF打開製程中結構圖案對氟碳化合物氣體之較長曝露時間的效應。圖5A描繪在尚未執行進一步CD修整的基礎情形中，利用橫剖面掃描電子顯微鏡(X-SEM, cross section scanning electron microscope)剖面儀影像之結構圖案502的側視圖500。該情形之結構圖案502包含具有以下者的結構：42.69nm的頂部CD 504、39.53 nm的底部CD 512、及177.1 nm的CD高度508。結構圖案502係400sccm Ar及180sccm CO2之流速的結果。
圖5B描繪修整示範後，利用X-SEM剖面儀影像之結構圖案532的側視圖530。該情形之結構圖案532包含具有以下者的結構：27.67nm的頂部CD 534、28.46 nm的底部CD 538、及151.8 nm的CD高度542。結構圖案532係400sccm Ar、180sccm CO2、及3sccm C4F8之流速的結果。
圖5C描繪65秒之總蝕刻時間的修整示範後，利用X-SEM剖面儀影像之結構圖案562的側視圖560。結構圖案562包含具有頂部CD 568、底部CD 572、及CD高度564的結構。結構圖案562係針對APF打開製程之持續時間的整個長度之400sccm Ar、180sccm CO2、及3sccm C4F8的流速的結果。如圖5B及圖5C中之結構圖案的圖中可見，結構圖案的CD修整係流速、及結構圖案對CD縮減氣體之曝露長度的函數。因此，氣體混合物之各氣體的流速、及結構圖案曝露的持續時間必須緊密控制，以獲得整合架構的目標結果。
圖6A、圖6B、及圖6C描繪量測曝露時間對CD寬度及CD高度之影響的另一測試中的結構圖案圖。圖6A描繪結構圖案612的側視圖600，其中在APF打開製程中不使用C4F8。該基礎情形之結構圖案612包含43.58 nm的頂部CD 604、42.79nm的底部CD 616、及179.1nm的CD高度608。
圖6B描繪結構圖案642的側視圖630，其中針對APF打開製程的第一個15秒使用C4F8。該基礎情形之結構圖案642包含38.83 nm的頂部CD 634、37.24nm的底部CD 646、及159.3 nm的CD高度638。
圖6C描繪結構圖案672的側視圖660，其中在APF打開製程的第一個30秒中使用C4F8。該情形之結構圖案672包含30.92 nm的頂部CD 664、31.71 nm的底部CD 676、及156.2 nm的CD高度668。如以上所提及，結構圖案的CD修整係結構圖案對CD縮減氣體之曝露長度的函數。如上，氣體混合物之各氣體的流速及結構圖案曝露的持續時間必須緊密控制，以獲得整合架構之所需結果。
圖7係APF CD的圖表700，該APF CD係利用C4F8之APF打開步驟時間的函數。X軸708代表以秒為單位之利用C4F8的APF打開步驟時間，而Y軸712代表以nm為單位的APF CD。曲線704係略微向下傾斜的曲線，其中：第一資料點716代表利用C4F8的零點，且APF CD的值約為43.5 nm；第二資料點720代表利用C4F8之15秒的打開步驟時間，且APF CD的值約為39.5 nm；以及第三資料點724代表利用C4F8之30秒的打開步驟時間，且APF CD的值約為31.0 nm。APF打開期間的CD修整量可藉由以下者調整：APF打開製程期間添加C4F8氣體的時間期間、或整個步驟期間所添加之C4F8的總量。該圖表提供藉由增加C4F8添加時間而將CD從43.5 nm下調至31.0 nm的證據。
圖8A係在整合架構的若干階段中執行結構圖案CD修整製程之方法的例示性處理流程圖800。在操作804中，包含結構圖案(通常為光阻結構圖案)及下方層的基板係設置於CD修整系統的處理腔室中。下方層包含SiON或SiARC層。再者，SiON或SiARC層在平坦化層的頂部上，該平坦化層包含ODL、OPL、或SOH層，或者如APF的CVD施加物，其通常為非晶碳膜。在平坦化層下方係目標圖案化層。
在操作808中，在將具有臨界尺寸(CD)的結構圖案轉移至矽抗反射塗層(SiARC)或矽氧氮化物(SiON)層之前，執行可選的CD修整製程。執行該步驟的判定係利用利用經驗及歷史資料作為導引而基於應用的要求。在操作812中，執行打開SiARC或SiON層的一序列製程，以及視需要執行額外的CD修整。打開SiARC或SiON層的該序列製程中所涉及的技術對於本技術領域者為已知，且本文將不再討論。
在操作816中，執行打開先進圖案化膜(APF)、有機介電層(ODL)、或旋塗硬遮罩(SOH)的一序列製程，以及視需要執行額外的CD修整，從而產生最終結構圖案。蝕刻APF或OPL的典型化學物質通常使用O2及CO2結合如Ar或He之稀釋劑氣體的混合物，其中O2及CO2作為化學移除有機層的自由基來源，如Ar或He的稀釋劑氣體提供蝕刻的離子/物理成分。取決於應用，亦可使用其他化學物質。有時使用鈍化劑氣體來保護有機層的側壁免於被打開，鈍化劑氣體的範例包含HBr、或COS、或類似者。大多數情況下，該等化學物質對留下的SiON或SiARC遮罩有選擇性，且在OPL或APF的打開期間幾乎沒有CD修整。
操作816中是否需要CD修整的判定係藉由對比目前CD寬度與目標CD寬度而進行。目前的CD寬度可藉由使用以原位線上計量裝置所量測的計量資料而獲得。計量裝置可包含使用寬帶束的光學計量裝置(例如，反光計、分光計、橢圓偏光計)或使用雷射束的裝置。亦可使用例如光發射光譜儀(OES, optical emission spectroscopy)的其他裝置、以及其他的感測器與監控器。為執行CD修整，添加受控制之少量CxFy氣體至常用的CO2或O2/Ar混合物，以修整留下的SiON或SiARC遮罩，同時圖案化OPL/APF。針對最大修整能力，可在蝕刻步驟的全長添加如此的量，或可僅在決定的時間期間添加，以控制該步驟中所達成的修整量。例如，在雙CCP腔室中，180sccm之CO2與400 sccm之Ar的混合物可用來使APF層圖案化成具有垂直輪廓，且起始的SiON CD無CD修整。例如，若在APF層的打開期間添加3sccm的CxFy至該化學物質，則可獲得超過9nm的修整。通常所使用的CxFy為C4F8。
在操作820中，將最終圖案轉移至基板的目標圖案化層中。在操作824中，以下製程的二或更多選擇操作變數係同時加以控制來達成整合目的：包含SiARC/SiON打開製程、APF/ODL/SOH打開製程、及/或最終圖案轉移製程之群組中的一或更多製程。
整合目的可包含目標CD修整寬度、目標LER、目標LWR、目標基板產量、及目標持有成本。二或更多選擇操作變數可包含氟碳化合物氣體的流速、氟碳化合物氣體曝露的時間長度、腔室壓力、腔室溫度、及執行CD修整的階段。
發明人發現APF/ODL/SOH打開製程期間或之後的CD修整提供意想不到的正面結果，包含好的LER及LWR、良好的三倍標準差範圍、及最小與最大CD間的小比例範圍。CD被一直修整成低至13nm。在緊密控制二或更多選擇操作變數的情況下，發明人亦發現CD可被修整至9nm、或更小。
圖8係使用選擇的CD修整策略在整合架構的一或更多階段中執行結構圖案化修整製程的方法的例示性處理流程圖850。圖8B中的許多操作類似於結合圖8A所描述的相同操作。差異將在以下描述內容中強調。在操作854中，包含結構圖案及下方層的基板係設置於CD修整系統的處理腔室中。下方層包含SiON或SiARC層。再者，SiON或SiARC層在平坦化層的頂部上，該平坦化層包含ODL、OPL、或SOH層、或如APF的CVD施加物，其通常為非晶碳膜。在平坦化層的下方係目標圖案化層(基板之下方層的下一層)。若需要進一步的CD修整，則可在以下所討論之整合架構的一或更多階段中修整結構圖案。
在操作858中，用以完成所需CD修整的CD修整策略係從針對應用基於經驗資料而籌備的一組CD修整策略中產生或選擇。這係在圖8A中無對等者的新步驟。整合架構中可執行CD修整的三階段或時間點包含：(1)第一階段，其發生在產生第一結構圖案的光阻微影製程之後；(2)第二階段，其發生在SiARC/SiON的打開期間或之後；及/或(3)第三階段，其發生在APF/ODL/SOH的打開製程期間或之後。策略可包含整合架構中可執行CD修整之三階段之任一者、任兩者、或全部者中的CD修整。此外，策略可包含：使用固定或可變的蝕刻劑修整氣體或氣體混合物流速、對受修整之結構圖案使用固定或可變的蝕刻劑修整氣體曝露時間長度。
再者，包含可變蝕刻劑修整氣體流速、及/或可變曝露時間長度的CD修整策略將導致需要聯機(inline)計量裝置、感測器、及/或監控器，其可在線並原位地(即在操作正在進行時)量測結構圖案的臨界尺寸。如第一範例，CD修整策略可包含：在SiARC/SiON打開期間及APF/ODL/SOH打開製程期間之CD修整的選擇、2-5sccm之固定流速的C4F8、可變時間、及使用線上原位計量資料。第二範例可包含：在全部3階段中的CD修整、使用可變CD修整氣體流速、以及使用可變曝露時間長度，其中在控制器的輔助下使用線上計量資料來調整流速及曝露時間長度。在第三範例中，CD修整策略係藉由在耦接至CD修整系統的控制器中程式設定一序列控制演算法而實施。在又另一範例中，CD修整策略可使用一或更多的CD修整階段，且使用源自應用之經驗資料的固定CD修整氣體流速及(對CD修整氣體之)固定曝露時間長度。
在操作862中，藉由所選定的CD剝除策略，在具有臨界尺寸(CD)的結構圖案轉移至矽抗反射塗層(SiARC)或矽氧氮化物(SiON)之前，視需要執行可選的光阻修整製程。在操作812中，藉由所選定的CD剝除策略，執行打開SiARC或SiON的一序列製程、以及視需要執行額外的CD修整。
在操作866中，藉由所選定的CD修整策略，執行打開SiARC或SiON的一序列製程，以及視需要執行額外的CD修整。在操作870中，執行打開先進圖案化膜(APF)、有機介電層(ODL)、或旋塗硬遮罩(SOH)的一序列製程，以及視需要執行額外的CD修整，從而產生最終結構圖案。在操作874中，將最終圖案轉移至基板的目標圖案化層中。在操作878中，以下製程的二或更多選擇操作變數係同時控制來達成整合目的：包含SiARC/SiON打開製程、APF/ODL/SOH打開製程、及/或最終轉移製程之群組中的一或更多製程。
如以上所提及，整合目的可包含目標CD修整寬度、目標LER、目標LWR、目標基板產量、及目標持有成本。二或更多選擇操作變數可包含氟碳化合物氣體的流速、氟碳化合物氣體曝露的時間長度、腔室壓力、腔室溫度、及執行CD修整之操作或製程的數目。
圖9係本發明的一實施例中，用以控制結構圖案修整之執行的例示性系統圖。電漿蝕刻系統900係配置成執行以上所標識的製程條件，包含：電漿處理腔室910、基板固持器920(待處理之基板925係固定於該基板固持器920上)、及真空泵抽系統950。基板925可為半導體基板、基板、平板顯示器、或液晶顯示器。電漿處理腔室910可配置成促進基板925表面附近之電漿處理區域945中電漿的產生。可離子化氣體或製程氣體混合物係經由氣體分佈系統940引入。就給定製程氣體流而言，製程壓力係使用真空泵抽系統950調整。電漿可用以產生預定材料製程所特定的材料，及/或用以輔助材料從基板925之曝露表面的移除。電漿處理系統900可配置成處理具有任何期望尺寸的基板，例如200mm基板、300mm基板、或更大的基板。
基板925可經由例如機械夾持系統或電夾持系統(例如，靜電夾持系統)的夾持系統928而固定於基板固持器920。再者，基板固持器920可包含配置成調整及/或控制基板固持器920及基板925之溫度的加熱系統(未顯示)或冷卻系統(未顯示)。加熱系統或冷卻系統可包含熱轉移流體的循環流，其接收來自基板固持器920的熱，且在冷卻時將熱轉移至熱交換系統(未顯示)，或在加熱時將來自熱交換系統的熱轉移至基板固持器920。在其他實施例中，加熱/冷卻元件(例如，電阻加熱元件、或熱電加熱器/冷卻器)可包含於基板固持器920、及電漿處理腔室910的腔室壁、及電漿處理系統900內的任何其他元件中。
此外，熱轉移氣體可經由背側氣體供應系統926傳送至基板925的背側，以改善基板925及基板固持器920之間的氣隙熱傳導性。如此之系統可在基板的溫度控制需處於升高溫度或降低溫度時加以利用。例如，背側氣體供應系統可包含雙區域氣體分佈系統，其中基板925之中心及邊緣之間的氦氣隙壓力可獨立改變。
在圖9顯示的實施例中，基板固持器920可包含電極922，RF功率係透過該電極922耦合至電漿處理區域945中的處理電漿。例如，藉由RF功率從RF產生器930透過可選阻抗匹配網路932傳輸至基板固持器920，基板固持器920可於RF電壓下受電性偏壓。RF電性偏壓可用以加熱電子，以形成並維持電漿。在該配置中，系統可操作成反應性離子蝕刻(RIE, reactive ion etch)反應器，其中腔室與上部氣體注入電極用作接地面。用於RF偏壓的典型頻率可在從約0.1MHz至約90MHz的範圍內。熟悉該領域者熟知用於電漿處理的RF系統。
在一實施例中，DC電源990可包含可變DC電源。此外，DC電源990可包含雙極DC電源。DC電源990可更包含配置成執行以下至少一者的系統：(對DC電源990之極性、電流、電壓、或開啟/關閉狀態的)監控、調整、或控制。一旦形成電漿，DC電源990促進彈道電子束的形成。電濾波器(未顯示)可用以使RF功率從DC電源990解耦。
再者，在RF電壓下之電極922的電性偏壓可使用脈衝偏壓訊號控制器931而脈衝化。例如，從RF產生器930輸出之RF功率可在關閉狀態與開啟狀態之間脈衝化。或者，以多重頻率施加RF功率至基板固持器電極。再者，阻抗匹配網路932可藉由減少反射功率而改善RF功率至電漿處理腔室910中電漿的傳輸。熟悉該領域者熟知匹配網路拓撲(例如，L型、π型、T型等)與自動控制方法。
氣體分佈系統940可包含用以引入製程氣體之混合物的噴淋頭設計。或者，氣體分佈系統940可包含用以引入製程氣體之混合物並用以調整基板925上方製程氣體混合物之分佈的多區域噴淋頭設計。例如，相對於基板925上方實質上中心區域之製程氣體流或組成物的量，多區域噴淋頭設計可配置成將製程氣體流或組成物調整於基板925上方的實質上外圍區域。
真空泵抽系統950可包括能具有高達約每秒8000公升 (及更大)之泵抽速率的渦輪分子真空泵(TMP, turbo-molecular vacuum pump)及用以節流腔室壓力的閘閥。在用於乾式電漿蝕刻的習知電漿處理裝置中，可採用每秒900至3000公升的TMP。就低壓處理(通常小於約50mTorr)而言，TMP係有用的。就高壓處理(亦即，大於約90mTorr)而言，可使用機械增壓泵及乾式粗抽泵。再者，用以監控腔室壓力的裝置(未顯示)可耦接至電漿處理腔室910。
如以上所提及，控制器955可包含微處理器、記憶體、及數位I / O埠，其能夠產生足以傳達並啟動至電漿處理系統900之輸入及監控來自電漿處理系統900之輸出的控制電壓。再者，控制器955可耦合至RF產生器930、脈衝偏壓訊號控制器931、阻抗匹配網路932、氣體分佈系統940、真空泵抽系統950、及基板加熱/冷卻系統(未顯示)、背側氣體供應系統926、及/或靜電夾持系統928，並可與其交換資訊。例如，儲存於記憶體中的程式可用以根據製程配方啟動對電漿處理系統900之前述元件的輸入，以執行基板925上的電漿輔助製程，例如電漿蝕刻製程，或CD修整。
此外，電漿處理系統900可更包含上電極970，RF功率可從RF產生器972透過可選阻抗匹配網路974耦合至該上電極970。施加於上電極之RF功率的頻率可在從約0.1MHz至約200MHz的範圍內。此外，施加於下電極之功率的頻率可在從約0.1MHz至約90MHz的範圍內。再者，控制器955係耦合至RF產生器972及阻抗匹配網路974，以控制RF功率對上電極970的施加。熟悉該領域者熟知上電極的設計及實施。如顯示，上電極970及氣體分佈系統940可設計在同一腔室組件內。或者，上電極970可包含用以調整耦合至基板925上電漿之RF功率分佈的多區域電極設計。例如，上電極970可分成中心電極及邊緣電極。
取決於應用，例如感測器或計量裝置的額外裝置可耦合至電漿處理腔室910與控制器955，以收集即時資料，並使用如此之即時資料在涉及整合架構之以下製程的二或更多步驟中同時控制二或更多選擇的整合操作變數：CD修整、沉積製程、RIE製程、拉式製程、輪廓重整製程、及/或圖案轉移製程。再者，相同的資料可用以確保達成包括以下者的整合目標：CD修整寬度、圖案化均勻性(均勻性)、結構的折疊(折疊)、結構的縮減(縮減)、結構的縱橫比(縱橫比)、線邊緣粗糙度、線寬度粗糙度、持有成本、基板產量、及類似者。
額外的優點與修改對熟悉本領域者將顯而易見。因此，本發明在其較廣泛實施態樣方面不受限於特定細節、代表性設備及方法、以及所顯示及描述的說明性範例。據此，在不背離概括性發明概念之範疇的情況下，可脫離此類細節。
100‧‧‧示意圖
102‧‧‧寬度
104‧‧‧結構圖案
108‧‧‧BARC
112‧‧‧底部抗反射膜
116‧‧‧平坦化層
120‧‧‧目標圖案化層
124‧‧‧基板
202‧‧‧寬度
204‧‧‧結構圖案
212‧‧‧SiON或SiARC層
216‧‧‧平坦化層
220‧‧‧目標圖案化層
224‧‧‧基板
226‧‧‧下方層
230‧‧‧示意圖
232‧‧‧寬度
234‧‧‧結構圖案
236‧‧‧光阻部分
238‧‧‧SiON或SiARC部分
242‧‧‧平坦化層
246‧‧‧基板
248‧‧‧下方層
250‧‧‧目標圖案化層
270‧‧‧示意圖
272‧‧‧SiON/SiARC部分
274‧‧‧結構圖案
276‧‧‧ODL/OPL/SOH部分
280‧‧‧目標圖案化層
282‧‧‧寬度
286‧‧‧基板
300‧‧‧示意圖
302‧‧‧寬度
304‧‧‧結構圖案
312‧‧‧SiON或SiARC圖案結構
316‧‧‧平坦化層
320‧‧‧目標圖案化層
324‧‧‧基板
326‧‧‧結構圖案
330‧‧‧示意圖
332‧‧‧寬度
342‧‧‧SiON或SiARC層
346‧‧‧平坦化層部分
348‧‧‧結構圖案
350‧‧‧目標圖案化層
356‧‧‧基板
370‧‧‧示意圖
372‧‧‧寬度
378‧‧‧SiARC或SION部分
386‧‧‧平坦化層部分
390‧‧‧目標圖案化層
396‧‧‧基板
398‧‧‧結構圖案
400‧‧‧俯視圖
408‧‧‧線
412‧‧‧下圖
416‧‧‧線
418‧‧‧LER
420‧‧‧LWR
432‧‧‧分佈圖
440‧‧‧俯視圖
444‧‧‧上圖
452‧‧‧下圖
456‧‧‧線
458‧‧‧LER
460‧‧‧LWR
468‧‧‧基板
472‧‧‧分佈圖
500‧‧‧側視圖
502‧‧‧結構圖案
504‧‧‧頂部CD
508‧‧‧CD高度
512‧‧‧底部CD
530‧‧‧側視圖
532‧‧‧結構圖案
534‧‧‧頂部CD
538‧‧‧底部CD
542‧‧‧CD高度
560‧‧‧側視圖
562‧‧‧結構圖案
564‧‧‧CD高度
568‧‧‧頂部CD
572‧‧‧底部CD
600‧‧‧側視圖
604‧‧‧頂部CD
608‧‧‧CD高度
612‧‧‧結構圖案
616‧‧‧底部CD
630‧‧‧側視圖
634‧‧‧頂部CD
638‧‧‧CD高度
642‧‧‧結構圖案
646‧‧‧底部CD
660‧‧‧側視圖
664‧‧‧頂部CD
668‧‧‧CD高度
672‧‧‧結構圖案
676‧‧‧底部CD
700‧‧‧圖表
704‧‧‧曲線
708‧‧‧X軸
712‧‧‧Y軸
716‧‧‧第一資料點
720‧‧‧第二資料點
724‧‧‧第三資料點
800‧‧‧流程圖
804‧‧‧操作
808‧‧‧操作
812‧‧‧操作
816‧‧‧操作
820‧‧‧操作
824‧‧‧操作
850‧‧‧流程圖
854‧‧‧操作
858‧‧‧操作
862‧‧‧操作
866‧‧‧操作
870‧‧‧操作
874‧‧‧操作
878‧‧‧操作
900‧‧‧系統
910‧‧‧電漿處理腔室
920‧‧‧基板固持器
922‧‧‧電極
925‧‧‧基板
926‧‧‧背側氣體供應系統
928‧‧‧夾持系統
930‧‧‧RF產生器
931‧‧‧脈衝偏壓訊號控制器
932‧‧‧阻抗匹配網路
940‧‧‧氣體分佈系統
945‧‧‧電漿處理區域
950‧‧‧真空泵抽系統
955‧‧‧控制器
970‧‧‧上電極
972‧‧‧RF產生器
974‧‧‧阻抗匹配網路
990‧‧‧DC電源
隨附圖式說明本發明的實施例，並與以上提出之本發明的概括性描述及以下提出之詳細描述一起用以描述本發明，該等隨附圖式併入本說明書中並構成本說明書的一部分。
圖1描繪基板中的例示性起始結構圖案，該基板包含用於典型微影堆疊及臨界尺寸(CD)修整圖案化製程中的覆層。
圖2A描繪CD轉移圖案化製程起點的結構圖案。
圖2B描繪矽氧氮化物(SiON)或矽抗反射塗層(SiARC)打開製程後，CD圖案化製程的結構圖案。
圖2C描繪先進圖案化膜(APF)、有機介電層(ODL)、或旋塗硬遮罩(SOH)打開製程後，CD圖案化製程的結構圖案。
圖3A描繪產生平坦化圖案之前，CD圖案化製程的起始結構圖案。
圖3B描繪對SiARC或SiON層使用選擇性化學物質的平坦化圖案，其中未進行CD修整。
圖3C描繪使用選擇性化學物質的平坦化圖案，其中當平坦化層已打開時，使用受控制量之氟碳化合物氣體來修整SiARC或SiON層。
圖4A描繪使用CO2/Ar及C4F8化學物質之APF打開步驟的CD修整製程之後，基板上的兩俯視圖及CD寬度分佈圖。
圖4B描繪僅使用CO2/Ar化學物質之APF打開步驟的CD修整製程之後，基板上的兩俯視圖及CD寬度分佈圖。
圖5A描繪一流速之Ar/CO2的修整示範後，利用X-SEM剖面儀影像之結構圖案的側視圖。
圖5B描繪改變流速之Ar/CO2/C4F8的修整示範後，利用X-SEM剖面儀影像之結構圖案的側視圖。
圖5C描繪65秒之總蝕刻時間的修整示範後，利用X-SEM剖面儀影像之結構圖案的側視圖。
圖6A描繪結構圖案的側視圖，其中在APF打開蝕刻製程中不使用C4F8。
圖6B描繪結構圖案的側視圖，其中在APF打開蝕刻製程的第一個15秒使用C4F8。
圖6C描繪結構圖案的側視圖，其中在APF打開蝕刻製程的第一個30秒使用C4F8。
圖7係APF CD的圖表，其乃利用C4F8之APF打開步驟時間的函數。
圖8A係在整合架構的若干階段中執行結構圖案CD修整製程之方法的例示性處理流程圖。
圖8B係在使用選擇CD修整策略之整合架構的一或更多階段中執行結構圖案修整製程之方法的例示性處理流程圖。
圖9係在本發明的實施例中，用以控制結構圖案修整之執行的例示性系統圖。
850‧‧‧流程圖
854‧‧‧操作
858‧‧‧操作
862‧‧‧操作
866‧‧‧操作
870‧‧‧操作
874‧‧‧操作
878‧‧‧操作

Claims (23)

  1. 一種用於基板中之結構圖案的臨界尺寸(CD, critical dimension)修整方法，該方法包含： 在一CD修整系統的一製程腔室中設置一基板，該基板包含一第一結構圖案及一下方層，該下方層包含一矽抗反射塗層(SiARC, silicon anti-reflective coating)或矽氧氮化物(SiON)層、一光學平坦化層、及一目標圖案化層； 執行該第一結構圖案的一可選的CD修整製程； 執行打開該SiARC或SiON層的一序列製程，以及視需要執行額外的CD修整；以及 執行打開該光學平坦化層的一序列製程，該序列製程產生一最終結構圖案，以及視需要執行額外的CD修整； 其中，該光學平坦化層係包含以下者之群組中的其中一者：一先進圖案化膜(APF, advance patterning film)、一有機介電層(ODL, organic dielectric layer)、或一旋塗硬遮罩(SOH, spin-on hardmask)層。
  2. 如申請專利範圍第1項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，更包含： 將該最終結構圖案轉移至該基板的該目標圖案化層中； 同時控制以下製程的二或更多選定的操作變數來達成整合目的：包含SiARC/SiON打開製程、APF/ODL/SOH打開製程、及/或最終轉移製程之群組中的一或更多製程； 其中該第一結構圖案係使用一微影製程所產生的一光阻圖案。
  3. 如申請專利範圍第2項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該整合目的包含：目標CD修整寬度、目標線邊緣粗糙度(LER, line edge roughness)、目標線寬度粗糙度(LWR, line width roughness)、目標基板產量、及/或目標持有成本。
  4. 如申請專利範圍第3項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該二或更多選定的操作變數包含：用於一CD修整製程中之氟碳化合物氣體的流速、氟碳化合物氣體曝露的時間長度、腔室壓力、腔室溫度、及整合架構中執行CD修整之選定的一或更多階段。
  5. 如申請專利範圍第4項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該二或更多選定的操作變數包含：氟碳化合物氣體的流速、及氟碳化合物氣體曝露的時間長度。
  6. 如申請專利範圍第5項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該氟碳化合物氣體的流速係2~6sccm。
  7. 如申請專利範圍第6項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該氟碳化合物氣體係C4F8，且該氟碳化合物氣體曝露的時間長度係在從5至65秒的範圍內。
  8. 如申請專利範圍第7項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中APF、ODL、或SOH的打開係使用180sccm之CO2及400sccm之Ar的一氣體混合物而執行。
  9. 如申請專利範圍第8項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該氣體混合物包含例如HBr或COS的一鈍化劑氣體。
  10. 如申請專利範圍第9項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該目標LER係在從2.0至2.5nm的範圍內，且該目標LWR係在從2.6至3.4nm的範圍內。
  11. 一種用於基板中之結構圖案的臨界尺寸(CD)修整方法，該方法包含： 在一CD修整系統的一製程腔室中設置一基板，該基板包含一第一結構圖案及一下方層，該下方層包含一矽抗反射塗層(SiARC)或矽氧氮化物(SiON)層、一光學平坦化層、及一目標圖案化層； 產生一CD修整策略，用以達成整合目的； 藉由該CD修整策略，視需要執行該第一結構圖案的一可選的CD修整製程； 藉由該CD修整策略，執行打開該SiARC或SiON層的一序列製程，以及視需要執行額外的CD修整；以及 藉由該CD修整策略，執行打開該光學平坦化層的一序列製程，該序列製程產生一最終結構圖案，以及視需要執行額外的CD修整； 其中，該光學平坦化層係包含以下者之群組中的其中一者：一先進圖案化膜(APF)、一有機介電層(ODL)、或一旋塗硬遮罩(SOH)層。
  12. 如申請專利範圍第1項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，更包含： 將該最終結構圖案轉移至該基板的該目標圖案化層中； 同時控制以下製程的二或更多選定的操作變數來達成整合目的：包含SiARC/SiON打開製程、APF/ODL/SOH的打開製程、及/或最終轉移製程之群組中的一或更多製程； 其中該第一結構圖案係使用一微影製程所產生的一光阻圖案。
  13. 如申請專利範圍第2項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該整合目的包含：目標CD修整寬度、目標線邊緣粗糙度(LER)、目標線寬度粗糙度(LWR)、目標基板產量、及/或目標持有成本。
  14. 如申請專利範圍第3項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該二或更多選定的操作變數包含：用於CD修整製程中之氟碳化合物氣體的流速、氟碳化合物氣體曝露的時間長度、腔室壓力、腔室溫度、及執行CD修整之整合架構的選定的一或更多階段。
  15. 如申請專利範圍第4項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該二或更多選定的操作變數包含：氟碳化合物氣體的流速、及氟碳化合物氣體曝露的時間長度。
  16. 如申請專利範圍第5項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該氟碳化合物氣體的流速係2~6sccm。
  17. 如申請專利範圍第6項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該氟碳化合物氣體係C4F8，且該氟碳化合物氣體曝露的時間長度係在從5至65秒的範圍內。
  18. 如申請專利範圍第7項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中APF、ODL、或SOH的打開係使用180sccm之CO2及400sccm之Ar的一氣體混合物而執行。
  19. 如申請專利範圍第8項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該氣體混合物包含例如HBr或COS的一鈍化劑氣體。
  20. 如申請專利範圍第9項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該目標LER係在從2.0至2.5nm的範圍內，且該目標LWR係在從2.6至3.4nm的範圍內。
  21. 如申請專利範圍第11項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，產生該CD修整策略包含選擇可執行CD修整的複數階段，且其中該複數階段包含： (1)一第一階段，其發生在設置具有該第一結構圖案的該基板之後； (2)一第二階段，其發生在SiARC/SiON的打開製程期間或之後；及/或 (3) 一第三階段，其發生在APF/ODL/SOH的打開製程期間或之後。
  22. 如申請專利範圍第21項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中該CD修整策略包含： 使用可執行CD修整之該第一、第二、及/或第三階段的任何組合；及/或 使用一CD修整氣體的固定或可變流速；及/或 使用曝露於該CD修整氣體的固定或可變時間長度。
  23. 如申請專利範圍第22項之用於基板中之結構圖案的臨界尺寸(CD)修整方法，其中線上原位計量裝置量測該第一或最終結構圖案的目前CD寬度，以及基於該目前CD寬度與目標CD修整寬度的比較，調整該CD修整氣體的流速或曝露於該CD修整氣體的時間長度。
TW106106770A 2016-03-04 2017-03-02 整合架構之各種階段期間用於圖案化之修整方法 TWI681443B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662303928P 2016-03-04 2016-03-04
US62/303,928 2016-03-04

Publications (2)

Publication Number Publication Date
TW201801142A true TW201801142A (zh) 2018-01-01
TWI681443B TWI681443B (zh) 2020-01-01

Family

ID=59723900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106770A TWI681443B (zh) 2016-03-04 2017-03-02 整合架構之各種階段期間用於圖案化之修整方法

Country Status (5)

Country Link
US (1) US10049875B2 (zh)
KR (1) KR20180113585A (zh)
CN (1) CN108885977B (zh)
TW (1) TWI681443B (zh)
WO (1) WO2017151622A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841853B (zh) * 2020-07-02 2024-05-11 美商應用材料股份有限公司 用於微影應用之光阻層上之碳的選擇性沉積

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020183B1 (en) * 2017-06-29 2018-07-10 Lam Research Corporation Edge roughness reduction
TWI777063B (zh) 2018-05-03 2022-09-11 日商東京威力科創股份有限公司 設計成使線寬粗糙度及線邊緣粗糙度最小化的臨界尺寸修整方法
US11715640B2 (en) * 2020-09-30 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning material including silicon-containing layer and method for semiconductor device fabrication

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0369053B1 (de) * 1988-11-17 1994-03-02 International Business Machines Corporation Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
US6107172A (en) * 1997-08-01 2000-08-22 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using an SiON BARC
TW557489B (en) * 2001-10-05 2003-10-11 Taiwan Semiconductor Mfg Method of using stack hard mask to perform critical size reduction
US6828205B2 (en) * 2002-02-07 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd Method using wet etching to trim a critical dimension
US6960416B2 (en) * 2002-03-01 2005-11-01 Applied Materials, Inc. Method and apparatus for controlling etch processes during fabrication of semiconductor devices
US6900139B1 (en) * 2002-04-30 2005-05-31 Advanced Micro Devices, Inc. Method for photoresist trim endpoint detection
JP2004174622A (ja) * 2002-11-25 2004-06-24 Nippei Toyama Corp 研磨方法及び研磨システム
US6911399B2 (en) * 2003-09-19 2005-06-28 Applied Materials, Inc. Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition
US20050227494A1 (en) * 2004-03-30 2005-10-13 Tokyo Electron Limited Processing system and method for treating a substrate
US7162133B2 (en) 2004-08-20 2007-01-09 Agency For Science Technology And Research Method to trim and smooth high index contrast waveguide structures
US7328418B2 (en) 2005-02-01 2008-02-05 Tokyo Electron Limited Iso/nested control for soft mask processing
US7209798B2 (en) * 2004-09-20 2007-04-24 Tokyo Electron Limited Iso/nested cascading trim control with model feedback updates
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7435671B2 (en) * 2006-08-18 2008-10-14 International Business Machines Corporation Trilayer resist scheme for gate etching applications
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
CN100527356C (zh) * 2007-01-12 2009-08-12 联华电子股份有限公司 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构
US7807064B2 (en) 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
US20090004875A1 (en) * 2007-06-27 2009-01-01 Meihua Shen Methods of trimming amorphous carbon film for forming ultra thin structures on a substrate
US7785484B2 (en) * 2007-08-20 2010-08-31 Lam Research Corporation Mask trimming with ARL etch
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
CN102194675B (zh) * 2010-03-11 2013-06-12 中芯国际集成电路制造(上海)有限公司 制作半导体器件栅极的方法
JP6108832B2 (ja) * 2011-12-31 2017-04-05 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ フォトレジストパターントリミング方法
US9305804B2 (en) 2013-10-07 2016-04-05 Applied Materials, Inc. Plasma etch processes for opening mask layers
US9391141B2 (en) * 2014-02-24 2016-07-12 Imec Vzw Method for producing fin structures of a semiconductor device in a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841853B (zh) * 2020-07-02 2024-05-11 美商應用材料股份有限公司 用於微影應用之光阻層上之碳的選擇性沉積

Also Published As

Publication number Publication date
TWI681443B (zh) 2020-01-01
CN108885977A (zh) 2018-11-23
WO2017151622A1 (en) 2017-09-08
US20170256395A1 (en) 2017-09-07
KR20180113585A (ko) 2018-10-16
CN108885977B (zh) 2023-08-08
US10049875B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
KR102445013B1 (ko) 하드 마스크들을 사용하지 않고서 자기 정렬 패터닝 방식들에서 패턴 밀도를 증가시키는 방법
KR101821056B1 (ko) 다중 패턴화 스킴에 대한 선택적 스페이서 에칭을 위한 방법 및 시스템
TW201810370A (zh) 有機芯模保護程序
KR102436638B1 (ko) Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
US7094613B2 (en) Method for controlling accuracy and repeatability of an etch process
US7732340B2 (en) Method for adjusting a critical dimension in a high aspect ratio feature
US7846645B2 (en) Method and system for reducing line edge roughness during pattern etching
JP5608920B2 (ja) 二酸化炭素／一酸化炭素に基づく処理を利用した基板アッシング方法
US11243465B2 (en) Plasma treatment method to enhance surface adhesion for lithography
TWI681443B (zh) 整合架構之各種階段期間用於圖案化之修整方法
KR20110018266A (ko) Ｓｆ６ 및 탄화수소를 이용하여 ａｒｃ층을 패터닝하는 방법
TWI627673B (zh) 具有第一材料與第二材料之結構圖案層的蝕刻方法
CN108885402B (zh) 选择性SiARC去除
TW202004910A (zh) 用於低深寬比堆疊圖案化的方法和系統
TWI635545B (zh) 以選擇的蝕刻劑氣體混合物與操作變數之調變修整無機光阻
KR102223708B1 (ko) 유기 멘드렐 보호 공정
US20100248487A1 (en) Method and apparatus for elimination of micro-trenching during etching of a hardmask layer
KR102471380B1 (ko) 인 시추 하드 마스크 제거 방법
CN108701612B (zh) 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法
JP7426840B2 (ja) エッチング方法及びプラズマ処理装置