TW201801099A - 蛇行傳輸線結構 - Google Patents
蛇行傳輸線結構 Download PDFInfo
- Publication number
- TW201801099A TW201801099A TW105120201A TW105120201A TW201801099A TW 201801099 A TW201801099 A TW 201801099A TW 105120201 A TW105120201 A TW 105120201A TW 105120201 A TW105120201 A TW 105120201A TW 201801099 A TW201801099 A TW 201801099A
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- line width
- routing
- transmission line
- wire
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/02—Bends; Corners; Twists
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一種蛇行傳輸線結構包含第一傳輸線及第二傳輸線。第一傳輸線包含第一走線部、第二走線部及第三走線部。第二傳輸線包含第四走線部、第五走線部及第六走線部。第一走線部、第二走線部、第四走線部及第五走線部均沿第一方向延伸且均具有第一線寬。第三走線部沿第二方向延伸並電性連接於第一走線部與第二走線部。第六走線部沿第二方向延伸並電性連接於第四走線部與第五走線部。第三走線部與第六走線部均具有第二線寬。第二線寬大於第一線寬。第三走線部向第二方向的投影至少部分重疊於第六走線部向第二方向的投影。
Description
本發明係關於一種傳輸線結構,特別關於一種蛇行傳輸線結構。
由於高速數位化通訊時代的來臨,高頻化電子產品、電腦高速信號硬體和軟體,以及積體電路快速地發展。因此,對於信號的工作頻率與頻寬的要求變高。再加上信號傳輸速度的提升,以及產品縮小化的需求使得電路的佈局越來越緊密,進而使得信號在傳輸的過程中造成信號的完整性受到影響。
本發明在於提供一種蛇行傳輸線結構,藉由增加電容性來降低遠端串音雜訊的干擾,以改善信號的完整性。
依據本發明之一實施例提供一種蛇行傳輸線結構,包含第一傳輸線及第二傳輸線。第一傳輸線包含第一走線部、第二走線部及第三走線部。第二傳輸線包含第四走線部、第五走線部及第六走線部。第一走線部、第二走線部、第四走線部及第五走線部均沿第一方向延伸且均具有第一線寬。第三走線部沿第二方向延伸並電性連接於第一走線部與第二走線部,第二方向垂直於第一方向。第六走線部沿第二方向延伸並電性連接於第四走線部與第五走線部。第三走線部與第六走線部均具有第二線寬。第二線寬大於第一線寬。第三走線部向第二方向的投影至少部分重疊於第六走線部向第二方向的投影。
本發明係藉由第一傳輸線所包含的第三走線部耦合第二傳輸線所包含的第六走線部,使得電容性增加,降低遠端串音雜訊的干擾,進而改善信號的完整性。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參照圖1,圖1係依據本發明之一實施例所繪示的蛇行傳輸線結構的俯視圖。如圖1所示,蛇行傳輸線結構10包含第一傳輸線11及第二傳輸線12。第一傳輸線11包含第一走線部L1、第二走線部L2及第三走線部L3。第二傳輸線包含第四走線部L4、第五走線部L5及第六走線部L6。於一個例子中,第一傳輸線11及第二傳輸線12係為微帶線,設置於電路板上,用以傳輸信號。第一走線部L1、第二走線部L2、第四走線部L4及第五走線部L5均沿著第一方向(圖1中的X軸方向)延伸,且均具有第一線寬W1。第三走線部L3沿第二方向(圖1中的Y軸方向)延伸並電性連接於第一走線部L1與第二走線部L2,第二方向垂直於第一方向。第六走線部L6沿第二方向延伸並電性連接於第四走線部L4與第五走線部L5。第三走線部L3與第六走線部L6均具有第二線寬W2,第二線寬W2大於第一線寬W1。第三走線部L3向第二方向的投影部分重疊於第六走線部L6向第二方向的投影。
本發明藉由具有第二線寬W2的第三走線部L3與第六走線部L6的在第二方向的投影部分重疊,使第一傳輸線11耦合第二傳輸線12而增加電容性,進而使得第二傳輸線12的遠端串音雜訊的干擾得以降低。以一個實際的例子來說,假設相鄰的第一傳輸線11與第二傳輸線12之間的距離接近,當信號通過第一傳輸線11時,第二傳輸線12會產生遠端串音雜訊。此時,由於第三走線部L3與第六走線部L6具有較大的第二線寬W2,且向第二方向的投影部分重疊,通過耦合作用增加了電容性,使得第二傳輸線12的遠端串音雜訊降低。於實務上,第三走線部L3與第六走線部L6之間的間距大於或等於相關領域之可製程的最小尺寸,例如3密耳(mil)。而上述實施例所述的第一線寬W1為第二線寬W2的三分之一僅係作為舉例說明,本發明並不以此線寬比例為限。
請參照圖2,圖2係依據本發明之另一實施例所繪示的蛇行傳輸線結構的俯視圖。圖2實施例的結構大致與圖1實施例的結構相同,不同之處係在於第三走線部L3向第二方向的投影與第六走線部L6向第二方向的投影的重疊程度。如圖2所示,由於第三走線部L3向第二方向的投影完全重疊於第六走線部L6向第二方向的投影,相較於圖1實施例,圖2實施例的耦合作用的程度提高,更增加了電容性,使得遠端串音雜訊更有效地降低。於另一實施例中,第一傳輸線11與第二傳輸線12包含了多個走線部延第二方向延伸,且各自對應的走線部向第二方向的投影互相重疊,使得電容性顯著地增加,進而使遠端串音雜訊降低的程度更為明顯。
請參照圖3,圖3係依據本發明之另一實施例所繪示的蛇行傳輸線結構的俯視圖。相較於圖1及圖2的實施例,圖3的實施例的第一傳輸線11更包含了第七走線部L7與第八走線部L8。第七走線部L7分別電性連接於第一走線部L1與第三走線部L3。第八走線部L8分別電性連接於第二走線部L2與該第三走線部L3。第七走線部L7具有第三線寬W3,第八走線部L8具有第四線寬W4,第三線寬W3與第四線寬W4均小於第一線寬W1。
於一實施例中,第一傳輸線11更包含第一連接部C1。第一連接部C1分別連接第一走線部L1與第七走線部L7。第二連接部C2分別連接第三走線部L3與第七走線部L7。第三連接部C3分別連接第三走線部L3與第八走線部L8。第四連接部分C4別連接第二走線部L2與第八走線部L8。第一連接部C1、第二連接部C2、第三連接部C3及第四連接部C4均為梯形。值得注意的是,連接部以梯形的形式呈現,是為了使不同線寬的走線部可以被平緩地連接在一起。以避免因走線部之間的線寬差異,導致整體傳輸線的不連續性。本發明的連接部不限於梯形,只要連接部的形狀是可以使不同線寬的走線部被平緩地連接,皆屬於本發明的保護範圍。於一實施例中,當第一走線部L1的第一線寬W1與第七走線部L7的第三線寬W3之間的差值越大,第一連接部C1的長度越大。當第二走線部L2的第一線寬W1與第八走線部L8的第四線寬W4之間的差值為大,第四連接部C4的長度越大。 表一
於一實施例中,第七走線部L7的第三線寬W3為第七走線部L7的長度D1的八分之一,第八走線部L8的第四線寬W4為第八走線部L8的長度D2的八分之一。舉例來說,如表一所示,當第七走線部L7的長度D1及第八走線部L8的長度D2皆為24密耳時,第七走線部L7的第三線寬W3的第八走線部L8的第四線寬W4則為3密耳。上述實施例的線寬與長度的比例僅係作為舉例說明,本發明不以此為限。
第二傳輸線12更包含第九走線部L9及第十走線部L10。第九走線部L9分別電性連接於第四走線部L4與第六走線部L6。第十走線部L10分別電性連接於第五走線部L5與第六走線部L6。第九走線部L9具有第五線寬W5,第十走線部L10具有第六線寬W6。第五線寬W5與第六線寬W6均小於第一線寬W1。
於一實施例中,第二傳輸線12更包含第五連接部C5分別連接第四走線部L4與第九走線部L9。第六連接部C6分別連接第六走線部L6與第九走線部L9。第七連接部C7分別連接第六走線部L6與第十走線部L10。第八連接部C8分別連接第五走線部L5與第十走線部L10。第五連接部C5、第六連接部C6、第七連接部C7及第八連接部C8均為梯形。於一實施例中,當第四走線部L4的第一線寬W1與第九走線部L9的第五線寬W5之間的差值越大,第五連接部C5的長度越大。當第五走線部L5的第一線寬W1與第十走線部L10的第六線寬W6之間的差值越大,第八連接部C8的長度越大。
於一實施例中,第九走線部L9的第五線寬W5為第九走線部L9的長度D3的八分之一,第十走線部L10的第六線寬W6為第十走線部L10的長度D4的八分之一。舉例來說,如表一所示,當第九走線部L9的長度D3及第十走線部L10的長度D4皆為24密耳(mil)時,第九走線部L9的第五線寬W5及第十走線部L10的第六線寬W6則為3密耳。上述實施例的線寬與長度的比例僅係作為舉例說明,本發明不以此為限。然而,本發明不以上述線寬的比例為限。而於一實施例中,第一線寬W1為第二線寬W2的三分之一。舉例來說,如表一所示,若第一線寬W1為3密耳,則第二線寬W2為18密耳。
如前述所說,圖3的實施例的第三走線部L3向第二方向的投影完全重疊於第六走線部L6向第二方向的投影,耦合作用增加了電容性,使得遠端串音雜訊得以降低。然而,電容性的增加會造成阻抗不匹配。具體來說,由於阻抗與電容性呈反比關係。在電感性不變的情況下,當電容性增加時,阻抗會降低,此時會造成阻抗不匹配。當阻抗不匹配時,所輸入的信號會產生反射作用,在傳輸線上形成駐波,進而導致傳輸線的有效的功率容量降低。因此,於一實施例中,透過縮小走線部的線寬,使電感性提升,進而解決阻抗不匹配的問題。
以一個實際的例子來說,圖3的實施例的第一傳輸線11的第七走線部L7具有第三線寬W3,而第八走線部L8具有第四線寬W4。第三線寬W3與第四線寬W4均小於第一線寬W1。當第三走線部L3向第二方向的投影完全重疊於第六走線部L6向第二方向的投影產生耦合作用而使電容性增加時,第一傳輸線11藉由具有第三線寬W3的第七走線部L7與具有第四線寬W4的第八走線部L8的設置,使得電感性提升,進而讓阻抗匹配。於一實施例中,第七走線部L7的第三線寬W3與第八走線部L8的第四線寬W4相同。於另一實施例中,第七走線部L7的第三線寬W3與第八走線部L8的第四線寬W4不相同。同樣地,第二傳輸線12的第九走線部L9具有第五線寬W5,而第十走線部L10具有第六線寬W6。第五線寬W5與第六線寬W6均小於第一線寬W1。藉由具有第五線寬W5的第九走線部L9與具有第六線寬W6的第十走線部L10的設置,使得電感性提升,進而讓阻抗匹配。
請一併參照圖3及圖4,圖4係依據本發明之一實施例所繪示之遠端串音雜訊的波形圖。如圖4所示,參數S41係用以表示遠端串音雜訊的程度,其計算公式為。電壓V1係輸入第一傳輸線11的信號電壓,而電壓V4係第二傳輸線12在遠端所產生的遠端串音雜訊的電壓。由上述公式可得知,當電壓V4越大,參數S41的值越大。而曲線越靠近上方,遠端串音雜訊就越大。如圖4所示,曲線P1係依據第一傳輸線11與第二傳輸線12完全平行的直線型傳輸線結構(不具有沿第二方向沿伸的走線部)所繪示的參數S41的變化量,曲線P2係依據圖3實施例的結構所繪示的參數S41的變化量。由圖3可以看出,曲線P2位於曲線P1 的下方,也就是說,圖3實施例的結構所產生的遠端串音雜訊小於第一傳輸線11與第二傳輸線12完全平行的直線型傳輸線結構所產生的遠端串音雜訊。於一實施例中,圖3實施例的結構包含更多沿第二方向的延伸的走線部,而其對應的曲線(圖中未示)會位於曲線P2下方。也就是說,包含越多的沿第二方向的延伸的走線部的傳輸線結構使得遠端串音雜訊越顯著地降低。
請一併參照圖3及圖5,圖5係依據本發明之一實施例所繪示之反射頻域波形圖。如圖5所示,參數Sr1係用以表示第一傳輸線11信號反射的程度,其計算公式為。電壓V1係輸入第一傳輸線11的信號電壓,而電壓Vr係在第一傳輸線11中反射回來的信號電壓。在信號傳遞的過程中,若是信號的反射現象越弱,表示阻抗匹配的程度越高。相反地,若是信號的反射現象越強,表示阻抗匹配的程度越低。由上述公式可得知,當電壓Vr越大,參數Sr1的值越大。也就是說,曲線越靠近上方,其阻抗匹配的程度越低。如圖5所示,曲線P3係依據圖2實施例的結構所繪示的參數Sr1的變化量,曲線P4係依據圖3實施例的結構所繪示的參數Sr1的變化量。由圖5可以看出,曲線P4位於曲線P3下方。也就是說,圖3實施例的結構所產生的信號反射程度小於圖2實施例的結構所產生的信號反射程度,也就代表圖3實施例的結構的阻抗匹配程度高於圖2實施例的結構的阻抗匹配程度。
綜合以上所述,本發明的蛇行傳輸線結構藉由增加沿第二方向延伸的走線部的線寬所產生的耦合作用,增加電容性,使得遠端串音雜訊的干擾降低。且藉由縮小與沿第二方向延伸的走線部連接的走線部的線寬,增加電感性而使阻抗匹配,進而達到改善信號在傳輸的過程中的信號完整性。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10‧‧‧蛇行傳輸線結構
11‧‧‧第一傳輸線
12‧‧‧第二傳輸線
L1‧‧‧第一走線部
L2‧‧‧第二走線部
L3‧‧‧第三走線部
L4‧‧‧第四走線部
L5‧‧‧第五走線部
L6‧‧‧第六走線部
L7‧‧‧第七走線部
L8‧‧‧第八走線部
L9‧‧‧第九走線部
L10‧‧‧第十走線部
W1‧‧‧第一線寬
W2‧‧‧第二線寬
W3‧‧‧第三線寬
W4‧‧‧第四線寬
W5‧‧‧第五線寬
W6‧‧‧第六線寬
D1~D4‧‧‧長度
C1‧‧‧第一連接部
C2‧‧‧第二連接部
C3‧‧‧第三連接部
C4‧‧‧第四連接部
C5‧‧‧第五連接部
C6‧‧‧第六連接部
C7‧‧‧第七連接部
C8‧‧‧第八連接部
P1~P4‧‧‧曲線
Sr1、S41‧‧‧參數
11‧‧‧第一傳輸線
12‧‧‧第二傳輸線
L1‧‧‧第一走線部
L2‧‧‧第二走線部
L3‧‧‧第三走線部
L4‧‧‧第四走線部
L5‧‧‧第五走線部
L6‧‧‧第六走線部
L7‧‧‧第七走線部
L8‧‧‧第八走線部
L9‧‧‧第九走線部
L10‧‧‧第十走線部
W1‧‧‧第一線寬
W2‧‧‧第二線寬
W3‧‧‧第三線寬
W4‧‧‧第四線寬
W5‧‧‧第五線寬
W6‧‧‧第六線寬
D1~D4‧‧‧長度
C1‧‧‧第一連接部
C2‧‧‧第二連接部
C3‧‧‧第三連接部
C4‧‧‧第四連接部
C5‧‧‧第五連接部
C6‧‧‧第六連接部
C7‧‧‧第七連接部
C8‧‧‧第八連接部
P1~P4‧‧‧曲線
Sr1、S41‧‧‧參數
圖1係依據本發明之一實施例所繪示的蛇行傳輸線結構的俯視圖。 圖2係依據本發明之另一實施例所繪示的蛇行傳輸線結構的俯視圖。 圖3係依據本發明之另一實施例所繪示的蛇行傳輸線結構的俯視圖。 圖4係依據本發明之一實施例所繪示之遠端串音雜訊的波形圖。 圖5係依據本發明之一實施例所繪示之反射頻域波形圖。
10‧‧‧蛇行傳輸線結構
11‧‧‧第一傳輸線
12‧‧‧第二傳輸線
L1‧‧‧第一走線部
L2‧‧‧第二走線部
L3‧‧‧第三走線部
L4‧‧‧第四走線部
L5‧‧‧第五走線部
L6‧‧‧第六走線部
L7‧‧‧第七走線部
L8‧‧‧第八走線部
L9‧‧‧第九走線部
L10‧‧‧第十走線部
W1‧‧‧第一線寬
W2‧‧‧第二線寬
W3‧‧‧第三線寬
W4‧‧‧第四線寬
W5‧‧‧第五線寬
W6‧‧‧第六線寬
D1~D4‧‧‧長度
C1‧‧‧第一連接部
C2‧‧‧第二連接部
C3‧‧‧第三連接部
C4‧‧‧第四連接部
C5‧‧‧第五連接部
C6‧‧‧第六連接部
C7‧‧‧第七連接部
C8‧‧‧第八連接部
Claims (8)
- 一種蛇行傳輸線結構,包含:一第一傳輸線,包含:一第一走線部沿一第一方向延伸;一第二走線部沿該第一方向延伸;以及一第三走線部沿一第二方向延伸並電性連接於該第一走線部與該第二走線部,該第二方向垂直於該第一方向;以及一第二傳輸線,包含:一第四走線部沿該第一方向延伸;一第五走線部沿該第一方向延伸;以及一第六走線部沿該第二方向延伸並電性連接於該第四走線部與該第五走線部;其中該第一走線部、該第二走線部、該第四走線部與該第五走線部均具有一第一線寬,該第三走線部與該第六走線部均具有一第二線寬,該第二線寬大於該第一線寬,該第三走線部向該第二方向的投影至少部分重疊於該第六走線部向該第二方向的投影。
- 如請求項1所述的蛇行傳輸線結構,其中該第一傳輸線更包含:一第七走線部,分別電性連接於該第一走線部與該第三走線部;以及一第八走線部,分別電性連接於該第二走線部與該第三走線部;其中該第七走線部具有一第三線寬,該第八走線部具有一第四線寬,該第三線寬與該第四線寬均小於該第一線寬。
- 如請求項2所述的蛇行傳輸線結構,其中該第一傳輸線更包含:一第一連接部分別連接該第一走線部與該第七走線部;一第二連接部分別連接該第三走線部與該第七走線部;一第三連接部分別連接該第三走線部與該第八走線部;以及一第四連接部分別連接該第二走線部與該第八走線部;其中該第一連接部、該第二連接部、該第三連接部及該第四連接部均為梯形。
- 如請求項3所述的蛇行傳輸線結構,其中該第七走線部的線寬為該第七走線部的長度的八分之一,該第八走線部的線寬為該第八走線部的長度的八分之一。
- 如請求項1所述的蛇行傳輸線結構,其中該第二傳輸線更包含:一第九走線部,分別電性連接於該第四走線部與該第六走線部;以及一第十走線部,分別電性連接於該第五走線部與該第六走線部;其中該第九走線部具有一第五線寬,該第十走線部具有一第六線寬,該第五線寬與該第六線寬均小於該第一線寬。
- 如請求項5所述的蛇行傳輸線結構,其中該第二傳輸線更包含:一第五連接部分別連接該第四走線部與該第九走線部;一第六連接部分別連接該第六走線部與該第九走線部;一第七連接部分別連接該第六走線部與該第十走線部;以及一第八連接部分別連接該第五走線部與該第十走線部;其中該第五連接部、該第六連接部、該第七連接部及該第八連接部均為梯形。
- 如請求項6所述的蛇行傳輸線結構,其中該第九走線部的線寬為該第九走線部的長度的八分之一,該第十走線部的線寬為該第十走線部的長度的八分之一。
- 如請求項1至7任一項所述的蛇行傳輸線結構,其中該第一線寬為該第二線寬的三分之一。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105120201A TWI614769B (zh) | 2016-06-27 | 2016-06-27 | 蛇行傳輸線結構 |
US15/236,208 US20170373362A1 (en) | 2016-06-27 | 2016-08-12 | Structure of serpentine transmssion line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105120201A TWI614769B (zh) | 2016-06-27 | 2016-06-27 | 蛇行傳輸線結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201801099A true TW201801099A (zh) | 2018-01-01 |
TWI614769B TWI614769B (zh) | 2018-02-11 |
Family
ID=60677088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105120201A TWI614769B (zh) | 2016-06-27 | 2016-06-27 | 蛇行傳輸線結構 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170373362A1 (zh) |
TW (1) | TWI614769B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI661437B (zh) * | 2018-08-24 | 2019-06-01 | 中原大學 | 傳輸線結構 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5093640A (en) * | 1989-09-29 | 1992-03-03 | Hewlett-Packard Company | Microstrip structure having contact pad compensation |
US7142073B2 (en) * | 2004-06-29 | 2006-11-28 | Intel Corporation | Transmission line impedance matching |
JP2009049146A (ja) * | 2007-08-17 | 2009-03-05 | Univ Kinki | 配線構造及び該配線構造を有する集積回路並びに該配線構造を有する固体撮像素子、さらには該固体撮像素子を有する撮影装置 |
KR100923928B1 (ko) * | 2007-10-29 | 2009-10-28 | 포항공과대학교 산학협력단 | 서펜타인 형태의 마이크로 스트립 전송선 구조 |
GB0904387D0 (en) * | 2009-03-13 | 2009-04-29 | Texas Instruments Ltd | Improved package traces with reduced impedance to compensate for capacitance at output nodes of IC transceivers |
TWI463940B (zh) * | 2011-08-31 | 2014-12-01 | 中原大學 | 弱耦合結構之差模傳輸線 |
TWM505126U (zh) * | 2014-10-13 | 2015-07-11 | Walsin Technology Corp | 微型化非平衡至平衡訊號轉換器 |
-
2016
- 2016-06-27 TW TW105120201A patent/TWI614769B/zh not_active IP Right Cessation
- 2016-08-12 US US15/236,208 patent/US20170373362A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI661437B (zh) * | 2018-08-24 | 2019-06-01 | 中原大學 | 傳輸線結構 |
Also Published As
Publication number | Publication date |
---|---|
TWI614769B (zh) | 2018-02-11 |
US20170373362A1 (en) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8476533B2 (en) | Printed circuit board | |
TWI565375B (zh) | 傳輸線佈線結構 | |
TWI434528B (zh) | Differential signal line structure | |
JP6299445B2 (ja) | コネクタ付きケーブル及びコネクタ | |
US9462679B2 (en) | Attenuation reduction grounding pattern structure for connection pads of flexible circuit board | |
US9313890B2 (en) | Attenuation reduction structure for high frequency signal contact pads of circuit board | |
US9918379B2 (en) | Circuit board | |
TWI463940B (zh) | 弱耦合結構之差模傳輸線 | |
US9577304B2 (en) | Attenuation reduction structure for high frequency signal connection pads of circuit board with insertion component | |
US20160088724A1 (en) | Grounding pattern structure for high-frequency connection pad of circuit board | |
TWI614769B (zh) | 蛇行傳輸線結構 | |
US9706642B2 (en) | Method and device for differential signal channel length compensation in electronic system | |
TWI661437B (zh) | 傳輸線結構 | |
CN108811315B (zh) | 金手指结构 | |
EP2874474A2 (en) | Crosstalk reduction in signal lines by crosstalk introduction | |
TW201304628A (zh) | 差模蛇形延遲線結構 | |
TWI477213B (zh) | 換層佈線式差模蛇形延遲線結構 | |
JP2020145398A (ja) | 高速差動信号配線のためのループ状の放射低減フィルタ | |
TWI812914B (zh) | 濾波器及其等效濾波電路 | |
US11419205B1 (en) | Circuit board structure and layout structure thereof | |
TWI518868B (zh) | 積體電路 | |
JP2012186724A (ja) | フィルタ回路 | |
JP5487779B2 (ja) | プリント配線基板及びプリント配線方法 | |
TW202230969A (zh) | 濾波器 | |
Yeh et al. | A new common-mode noise reduction scheme for weakly coupled differential serpentine delay microstrip lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |