TW201742379A - 使用正交時脈之高速序列轉換器 - Google Patents

使用正交時脈之高速序列轉換器 Download PDF

Info

Publication number
TW201742379A
TW201742379A TW106113439A TW106113439A TW201742379A TW 201742379 A TW201742379 A TW 201742379A TW 106113439 A TW106113439 A TW 106113439A TW 106113439 A TW106113439 A TW 106113439A TW 201742379 A TW201742379 A TW 201742379A
Authority
TW
Taiwan
Prior art keywords
switch
data
clock signal
data stream
component
Prior art date
Application number
TW106113439A
Other languages
English (en)
Inventor
威傑 古普塔
坎堤 古普塔
Original Assignee
Macom連接解決有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macom連接解決有限公司 filed Critical Macom連接解決有限公司
Publication of TW201742379A publication Critical patent/TW201742379A/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691Synchronisation in a TDM node
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • H04L7/0037Delay of clock signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本發明提供使用正交時脈以有效地序列化多重資料串流之技術。序列化轉換器使用第一、第二、第三及第四時脈訊號。序列轉換器經由暫存器接收多重資料串流,其中,四個路徑之每一個均包括暫存器、緩衝器及開關,第一及第四路徑之暫存器與第三時脈訊號相關,第二及第三路徑之暫存器與第一時脈訊號相關,第一及第四路徑之開關與第一時脈訊號相關,而第二及第三路徑之開關與第三時脈訊號相關。第一及第二路徑之開關經由另一個緩衝器轉移個別的資料位元至第五開關,其中,第五開關與時間延遲組件(TDC,Time Delay Component)之延遲的第二時脈訊號相關。第三及第四路徑之開關經由另一個緩衝器轉移個別的資料位元至第六開關,其中,第六開關與時間延遲組件之延遲的第四時脈訊號相關。

Description

使用正交時脈之高速序列轉換器 相關申請案之交互參照
本申請案為依據及要求於2016年4月25日提交的美國申請序號15/137,187之優先權,該申請之全部內容為在此參照併入。
本發明揭露之目的一般係關於資訊之通訊,例如,係關於經由使用正交時脈之高速序列轉換器而溝通資訊。
一種裝置,諸如發送器或數位至類比轉換器(DAC,digital-to-analog converter),可以經由使用以發送資料(例如,語音資料或其它資料)至另一個裝置(例如,接收器)。該語音資料或其它資料可以經由有線或無線通訊連接而通訊。其中一項趨勢在於提昇資料通訊之速度。
為了藉由裝置(例如,發送器、數位至類比轉換器)促進溝通資料,該裝置可以使用序列轉換器(例如,2:1序列轉換器,4:1序列轉換器,8:1序列轉換器,…),該序列轉換器可以經由使用,例如,以接收及序 列化多重(例如,2,4,8,…)並列資料串流以產生包括該多重資料串流之該資料之單一序列資料串流作為輸出。序列轉換器亦可以稱為多工器。
該上文提及的說明僅意在提供與溝通資訊之裝置相關之目前的系統之上下文的概述並且並非意在詳盡無遺。
由於各種問題,習知的序列轉換器之速度可能會受到負面影響或限制,諸如關於可能限制在該序列轉換器可以操作之該最大頻率下的切換之電容及/或可能因為在該序列轉換器中不同的開關之間的電荷共享之符碼間干擾。再者,某些習知的序列轉換器關於功率消耗上可能是效率不佳的及/或可能遭受到衰退的訊號完整性。在努力克服這些缺陷中,在列舉的實施例中,在此所揭露的為含有序列轉換器組件之系統,該序列轉換器組件依據至少部分的包括第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號之正交時脈訊號轉換多重資料串流成為序列資料串流,其中該多重資料串流包括第一資料串流、第二資料串流、第三資料串流及第四資料串流。該系統亦可以含有時間延遲組件,該時間延遲組件依據至少部分該第二時脈號而產生第一時間延遲時脈訊號,以及依據至少部分該第四時脈號而產生第二時間延遲時脈訊號,其中該時間延遲組件提供該第一時間延遲時脈訊號至與該第一資料串流及該第二資料串流相關之開關以促進該開關之切換之 控制,並且提供該第二時間延遲時脈訊號至與該第三資料串流及該第四資料串流相關之另一個開關以促進該另一個開關之切換之控制。
在另一個例示性的實施例中,本發明在此所揭露為包括依據包括第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號之至少部分正交時脈訊號而轉換多重資料串流成為序列化資料串流之方法,其中該多重資料串流包括第一資料串流、第二資料串流、第三資料串流及第四資料串流。該方法亦可以包含依據至少部分該第二時脈訊號而產生第一匹配延遲時脈訊號,其中該第一匹配延遲時脈訊號為提供至與該第一資料串流及該第二資料串流相關之開關以促使控制該開關之切換以促使該轉換。該方法亦可以包含依據至少部分該第四時脈訊號而產生第二匹配延遲時脈訊號,其中該第二匹配延遲時脈訊號為提供至與該第三資料串流及該第四資料串流相關之另一個開關以促使該另一個開關之切換之控制以促使該轉換。
在又另一個例示性的實施例中,本發明在此所揭露為含有依據包括第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號之至少部分正交時脈訊號而轉換多重資料串流成為單一序列化資料串流之序列轉換器組件之裝置,其中該多重資料串流包括第一資料串流、第二資料串流、第三資料串流及第四資料串流。該系統亦可以含有包括第一暫存器組件、第二暫存器組件、第三暫存器組件及第四暫存器組件之一組暫存器組件,其中該組暫存 器組件接收該多重資料串流,其中依據至少部分該第三時脈訊號,該第一暫存器組件轉移該第一資料串流之第一資料及該第四暫存器組件轉移該第四資料串流之第四資料,並且其中依據至少部分該第一時脈訊號,該第二暫存器組件轉移該第二資料串流之第二資料及該第三暫存器組件轉移該第三資料串流之第三資料。該系統復可以含有包括第一開關組件、第二開關組件、第三開關組件、第四開關組件、第五開關組件及第六開關組件之一組開關組件,其中依據至少部分該第一時脈訊號,該第一開關組件轉移該第一資料及該第四開關組件轉移該第四資料,並且其中依據至少部分該第三時脈訊號,該第二開關組件轉移該第二資料及該第三開關組件轉移該第三資料。該系統亦可以含有時間延遲組件,該時間延遲組件依據至少部分該第二時脈訊號而產生第一匹配延遲時脈訊號,以及依據至少部分該第四時脈訊號而產生第二匹配延遲時脈訊號,其中該時脈延遲組件提供該第一匹配延遲時脈訊號至與該第一資料串流及該第二資料串流相關之該第五開關組件以促進該第五開關組件之切換之控制,以及提供該第二匹配延遲時脈訊號至與該第三資料串流及該第四資料串流相關之第六開關組件以促進該第六開關組件之切換之控制。
100‧‧‧序列轉換器組件
102‧‧‧輸入組件(I/P組件)
104‧‧‧第一輸入子組件
106‧‧‧第二輸入子組件
108‧‧‧第三輸入子組件
110‧‧‧第四輸入子組件
112‧‧‧第一緩衝器
114‧‧‧第一開關
116‧‧‧第二緩衝器
118‧‧‧第二開關
120‧‧‧第三緩衝器
122‧‧‧第三開關
124‧‧‧第四緩衝器
126‧‧‧第四開關
128‧‧‧第五緩衝器
130‧‧‧第五開關
132‧‧‧第六緩衝器
134‧‧‧第六開關
136‧‧‧第七緩衝器
138‧‧‧時間延遲組件
140‧‧‧時脈組件
200‧‧‧時序圖
202‧‧‧第一時脈訊號
204‧‧‧第二時脈訊號
206‧‧‧第三時脈訊號
208‧‧‧第四時脈訊號
210‧‧‧資料d0
212‧‧‧資料d1
214‧‧‧資料d2
216‧‧‧資料d3
218‧‧‧資料ds1_0
220‧‧‧資料ds1_1
222‧‧‧資料串流dout
300‧‧‧序列轉換器組件
302‧‧‧時間延遲組件
304‧‧‧開關
306‧‧‧開關
308‧‧‧開關
310‧‧‧開關
312‧‧‧緩衝器
314‧‧‧緩衝器
400‧‧‧系統
402‧‧‧裝置
404‧‧‧序列轉換器組件
406‧‧‧時間延遲組件
410‧‧‧發送器組件
412‧‧‧接收器組件
414‧‧‧轉換器組件
416‧‧‧處理器組件
418‧‧‧資料儲存
500‧‧‧方法
502‧‧‧區塊
504‧‧‧區塊
506‧‧‧區塊
600‧‧‧方法
602‧‧‧區塊
604‧‧‧區塊
606‧‧‧區塊
608‧‧‧區塊
610‧‧‧區塊
612‧‧‧區塊
614‧‧‧區塊
616‧‧‧區塊
618‧‧‧區塊
620‧‧‧區塊
622‧‧‧區塊
624‧‧‧區塊
700‧‧‧方法
702‧‧‧區塊
704‧‧‧區塊
706‧‧‧區塊
708‧‧‧區塊
710‧‧‧區塊
712‧‧‧區塊
714‧‧‧區塊
716‧‧‧區塊
718‧‧‧區塊
720‧‧‧區塊
722‧‧‧區塊
724‧‧‧區塊
726‧‧‧區塊
728‧‧‧區塊
730‧‧‧區塊
800‧‧‧計算系統環境
810‧‧‧電腦
820‧‧‧處理單元
821‧‧‧系統匯流排
830‧‧‧系統記憶體
840‧‧‧使用者輸入
850‧‧‧輸出介面
860‧‧‧網路介面
870‧‧‧遠端電腦
871‧‧‧區域網路
900‧‧‧網路化或分散式計算環境
910‧‧‧計算物件
912‧‧‧計算物件
920‧‧‧計算物件或裝置
922‧‧‧計算物件或裝置
924‧‧‧計算物件或裝置
926‧‧‧計算物件或裝置
928‧‧‧計算物件或裝置
930‧‧‧應用
932‧‧‧應用
934‧‧‧應用
936‧‧‧應用
938‧‧‧應用
940‧‧‧資料儲存
942‧‧‧通訊網路
1000‧‧‧序列轉換器
1002‧‧‧時序圖
1004‧‧‧暫存器
1006‧‧‧暫存器
1008‧‧‧暫存器
1010‧‧‧暫存器
1012‧‧‧緩衝器
1014‧‧‧緩衝器
1016‧‧‧緩衝器
1018‧‧‧緩衝器
1020‧‧‧開關
1022‧‧‧開關
1024‧‧‧開關
1026‧‧‧開關
1028‧‧‧開關
1030‧‧‧開關
1032‧‧‧開關
1034‧‧‧開關
1036‧‧‧緩衝器
1200‧‧‧序列轉換器
1202‧‧‧時序圖
1204‧‧‧暫存器
1206‧‧‧暫存器
1208‧‧‧暫存器
1210‧‧‧暫存器
1212‧‧‧緩衝器
1214‧‧‧緩衝器
1216‧‧‧緩衝器
1218‧‧‧緩衝器
1220‧‧‧開關
1222‧‧‧開關
1224‧‧‧開關
1226‧‧‧開關
1228‧‧‧緩衝器
第1圖依據本發明揭露的主要事項之各種目的及實施例,說明可以使用正交時脈而有效率地序列化多重(例如,多重並列的)資料串流之非限定的序列轉換器 組件之例子之圖式。
第2圖依據該揭露的發明標的之各種目的及實施例而顯示藉由使用正交時脈之第1圖之該序列轉換器組件之關於轉換多重資料串流至序列化資料串流之時序圖之例子。
第3圖依據該揭露的發明標的之各種目的及實施例而顯示使用正交時脈及匹配延遲訊號可以有效率地序列化多重(例如,多重並列的)資料串流之非限定的序列轉換器組件之例子之圖式。
第4圖依據該揭露的發明標的之各種目的及實施例而說明可以使用序列轉換器組件之系統之非限定的實施例之例子之區塊圖。
第5圖依據該揭露的發明標的之各種目的及實施例而描述使用正交時脈及匹配延遲訊號可以有效率地序列化多重(例如,多重並列的)資料串流之例示性的方法之流程圖。
第6圖依據該揭露的發明標的之各種目的及實施例而說明使用正交時脈及匹配延遲訊號可以有效率地序列化多重(例如,多重並列的)資料串流之另一個例示性的方法之流程圖。
第7圖依據該揭露的發明標的之各種目的及實施例而顯示用於架構使用正交時脈及匹配延遲訊號可以有效率地序列化多重資料串流之序列轉換器組件之例示性的方法之流程圖。
第8圖說明可以實現於結合在此所描述之一個或一個以上之目的之例示性的電子計算環境之區塊圖。
第9圖描述可以操作結合在此所描述之各種目的之例示性的資料通訊網路之區塊圖。
第10圖說明包括使用具有多重開關串聯於每一個該多重資料串流中之正交時脈之例示性的4:1序列轉換器之圖式。
第11圖顯示用於第10圖之該序列轉換器之關於時脈訊號及資料轉移之該時序之例示性的時序圖。
第12圖描述包括使用具有開關於每一個該多重資料串流中之正交時脈之另一個例示性的4:1序列轉換器之圖式,其中多重時脈是組合於每一個開關之前。
第13圖顯示用於第12圖之該序列轉換器之關於時脈訊號及資料轉移之該時序之例示性的時序圖。
為了藉由裝置,諸如發送器或數位至類比轉換器(DAC,Digital-to-Analog Converter),而促進溝通資料,該裝置可以使用序列轉換器(例如,2:1序列轉換器、4:1序列轉換器、8:1序列轉換器,…),該序列轉換器可以經由使用,例如,以接收及序列化多重(例如,2、4、8…)並列的資料串流以轉換該多重並列的資料串流以產生包括該多重資料串流之該資料之單一序列資料串流作為輸出。序列轉換器亦可以稱為多工器(MUX,Multiplexer)(例如,2:1多工器、4:1多工器、8:1多工器)。各種類型 的習知序列轉換器可以使用正交時脈作為部分本身的結構及操作。
然而,習知的序列轉換器可能具有幾項缺點。例如,由於各種問題,習知的序列轉換器之速度可能會受到負面影響或限制,諸如關於可能限制在該序列轉換器可以操作之該最大頻率下的切換之電容及/或可能因為在該序列轉換器中之不同的開關之間的電荷共享之符碼間干擾(ISI,Inter Symbol Interference)。再者,某些習知的序列轉換器對於功率消耗可能是效率低落及/或可能遭遇衰退的訊號完整性情況。
主要參考第10及11圖,第10圖說明包括使用具有多重開關串聯於每一個該多重資料串流中之正交時脈之例示性的4:1序列轉換器1000之圖式。第11圖顯示關於用於該序列轉換器1000之時脈訊號及資料轉移之該時序之例示性的時序圖1002。
該序列轉換器1000可以並列接收個別的資料串流並且可以轉換該並列資料串流成為單一序列串流,該單一序列串流可以經由提供作為輸出dout。該序列轉換器1000可以包括可以在本身個別的輸入端(例如,個別的Ds)並列接收該個別的資料串流之暫存器1004、1006、1008及1010。在依據至少部分該時脈之該個別的時脈訊號之個別的時間下,該暫存器1004、1006、1008及1010可以分開地(例如,不同地)計時(例如,循環)或使用正交時脈而操作,該正交時脈可以提供個別的時脈訊號(例如, CK4_180、CK4_270、CK4_0、CK4_90)至該暫存器1004、1006、1008及1010以促進轉移該暫存器1004、1006、1008及1010之該個別的輸入資料串流之個別的資料位元至該暫存器1004、1006、1008及1010之該個別的輸出,作為輸出端d0、d1、d2及d3
由該暫存器1004、1006、1008及1010之該輸出端(例如,個別的Qs)所提供之該輸出位元,d0、d1、d2及d3可以遞送(例如,通訊)至可以與在該個別的訊號路徑中之該暫存器1004、1006、1008及1010個別地相關(例如,通訊上連接至)之個別的緩衝器1012、1014、1016及1018。該緩衝器1012、1014、1016及1018可以暫時地儲存本身個別的資料位元,並且依據與該暫存器1004、1006、1008及1010相關之該個別的時脈訊號,可以提供本身個別的資料位元(d0、d1、d2及d3)至第一組開關之個別的輸入端(包括開關1020、開關1022、開關1024及開關1026)於該個別的訊號路徑中。
在該第一訊號路徑中之開關1020可以與時脈訊號CK4_0相關。在該第二訊號路徑中之開關1022可以與時脈訊號CK4_90相關。在該第三訊號路徑中之開關1024可以與時脈訊號CK4_180相關。在該第四訊號路徑中之開關1026可以與時脈訊號CK4_270相關。在該第一組開關中之該個別的開關1020、1022、1024及1026,依據本身個別的時脈訊號,可以提供(例如,通訊)本身個別的資料位元作為在個別的時間下來自該開關1020、1022、1024及 1026之輸出。在該個別的時間下,來自該第一組開關之該開關1020、1022、1024及1026之該輸出可以提供至第二組開關之個別的開關(包括開關1028、開關1030、開關1032及開關1034)於該個別的訊號路徑中。
對於每一個訊號路徑,來自該第一組開關之該開關可以是與來自該第二組開關之該相關的開關不同的時脈。例如,在該第一訊號路徑中之開關1028可以與時脈訊號CK4_90相關,而開關1020可以與時脈訊號CK4_0相關;在該第二訊號路徑中之開關1030可以與時脈訊號CK4_180相關,而開關1022可以與時脈訊號CK4_90相關;在該第三訊號路徑中之開關1032可以與時脈訊號CK4_270相關,而開關1024可以與時脈訊號CK4_180相關;以及在該第四訊號路徑中之開關1034可以與時脈訊號CK4_0相關,而開關1026可以與時脈訊號CK4_270相關;依據該並列的資料串流之該輸入位元,在每一個訊號路徑中之多重開關之該使用可以促進協調該個別的資料串流之該個別的資料位元以促進組合該個別的資料位元成為以所需的(例如,適當的)位元順序之序列化資料位元串流。
該個別的位元(d0、d1、d2及d3)可以提供作為由該第二組開關之該個別的開關1028、1030、1032及1034至在節點Y處之單一訊號路徑之輸出,其中依據與該第二組開關相關之該個別的開關1028、1030、1032及1034,該個別的位元在個別的時間下可以輸入至緩衝器1036之該輸入端。輸入至該緩衝器1036之該個別的位元 可以是序列化成為單一資料位元串流之該四個訊號路徑之該個別的資料位元。該緩衝器1036可以提供來自該序列轉換器1000之該序列化資料串流作為輸出,dout
該時序圖1002說明該個別的時脈訊號,CK4_0、CK4_90、CK4_180及CK4_270、該個別的位元,d0、d1、d2及d3、來自該個別的暫存器1004、1006、1008及1010之輸出及該序列化資料串流,dout,之該個別的訊號時序,該dout可以經提供作為來自該序列轉換器1000之輸出。該時序圖1002顯示來自該暫存器1004於該第一訊號路徑中關於與該暫存器1004相關之該時脈訊號CK4_180之該輸出,d0,(例如,A0、A1、…)之該個別的時序。該時序圖1002亦顯示來自該暫存器1006於該第二訊號路徑中關於與該暫存器1006相關之該時脈訊號CK4_270之該輸出,d1,(例如,B0、B1、…)之該個別的時序。相應地,該時序圖1002顯示來自該暫存器1008於該第三訊號路徑中關於與該暫存器1008相關之該時脈訊號CK4_0之該輸出,d2,(例如,C0、C1、…)之該個別的時序,以及來自該暫存器1010於該第四訊號路徑中關於與該暫存器1010相關之該時脈訊號CK4_90之該輸出,d3,(例如,D0、D1、…)之該個別的時序。
該時序圖1002亦說明經提供作為來自該序列轉換器1000之輸出dout的該序列化資料串流之該時序及序列化,係有關於該個別的位元,d0、d1、d2及d3,之該時序,由該個別的暫存器1004、1006、1008及1010之輸出及係 有關於該個別的時脈訊號,CK4_0、CK4_90、CK4_180及CK4_270。如同可以由該時序圖1002所看到的,該序列化資料串流,dout,依據與該個別的暫存器1004、1006、1008及1010相關之至少部分該時脈訊號之該個別的循環可以包括該個別的並列資料串流之個別的資料位元以所需的(例如,適當的)順序(例如,A0、B0、C0、D0、A1、B1、C1、D1、…)於單一序列化資料串流中。
雖然該序列轉換器1000可以轉換四個並列資料串流成為單一序列化資料串流,但該序列轉換器1000可能遭受許多操作上的效率低落及/或問題,該問題使得本身的使用於資料通訊中不受歡迎。例如,該序列轉換器1000之該速度可能是不符需要地緩慢及受到限制。在節點Y處之該波形可能至少部分因為在該單一路徑中之該多重切換而不符需要地緩慢,該單一路徑可能降低該訊號之驅動強度及可能增加電容。這可能限制在該序列轉換器1000可以操作之該最大頻率,該情況可能限制該序列轉換器1000之速度至不符需要地緩慢速度。再者,該序列轉換器1000可能至少部分因為在該序列轉換器1000之該不同的開關之間之電荷共享而遭遇符碼間干擾。
主要參考第12及13圖,第12圖描述包括使用具有開關於每一個該多重資料串流中之正交時脈之另一個例示性的4:1序列轉換器1200之圖式,其中多重時脈在每一個開關之前組合。第13圖顯示關於用於該序列轉換器1200之時脈訊號及資料轉移之該時序之例示性的時序 圖1202。
該序列轉換器1200可以並列接收個別的資料串流及可以轉換該並列的資料串流成為單一序列串流,該單一序列串流可以經由提供作為輸出dout。該序列轉換器1200可以包括在本身個別的輸入端(例如,個別的Ds)可以並列接收該個別的資料串流之暫存器1204、1206、1208及1210。在依據至少部分該時脈之該個別的時脈訊號之個別的時間下,該暫存器1204、1206、1208及1210可以分開地(例如,不同地)計時(例如,循環)或使用正交時脈而操作,該正交時脈可以提供個別的時脈訊號(例如,CK4_180、CK4_270、CK4_0、CK4_90)至該暫存器1204、1206、1208及1210以促進轉移該暫存器1204、1206、1208及1210之該個別的輸入資料串流之個別的資料位元至該暫存器1204、1206、1208及1210之該個別的輸出(例如,個別的Qs),作為輸出端d0、d1、d2及d3
由該暫存器1204、1206、1208及1210之該輸出端所提供之該輸出位元,d0、d1、d2及d3可以提供(例如,通訊)至可以與在該個別的訊號路徑中之該暫存器1204、1206、1208及1210個別地相關之個別的緩衝器1212、1214、1216及1218。該緩衝器1212、1214、1216及1218可以暫時地儲存本身個別的資料位元,並且依據與該暫存器1204、1206、1208及1210相關之該個別的時脈訊號,可以提供本身個別的資料位元,d0、d1、d2及d3,至一組開關之個別的輸入端,包括開關1220、開關1222、開關 1224及開關1226,於該個別的訊號路徑中。
關於每一個開關,該序列轉換器1200可以經由結構化以在該開關之前組合兩個個別的時脈訊號。例如,開關1220於該第一訊號路徑中可以與時脈訊號CK4_0_90相關,該時脈訊號CK4_0_90可以是時脈訊號CK4_0及CK4_90之組合。開關1222於該第二訊號路徑中可以與時脈訊號CK4_90_180相關,該時脈訊號CK4_90_180可以是時脈訊號CK4_90及CK4_180之組合。開關1224於該第三訊號路徑中可以與時脈訊號CK4_180_270相關,該時脈訊號CK4_180_270可以是時脈訊號CK4_180及CK4_270之組合。開關1226於該第四訊號路徑中可以與時脈訊號CK4_270_0相關,該時脈訊號CK4_270_0可以是時脈訊號CK4_270及CK4_0之組合。依據與該並列的資料串流相關之該輸入位元,具有該個別的開關1220、1222、1224及1226之個別組合的時脈訊號之該使用,在該個別的訊號路徑中可以促進協調該個別的資料串流之該個別的資料位元以促進組合該個別的資料位元成為以所需的(例如,適當的)位元順序之序列化資料位元串流。
依據該個別組合的時脈訊號,該個別的資料位元,d0、d1、d2及d3,可以提供(例如,通訊)作為由該個別的開關1220、1222、1224及1226至在節點Y處之單一訊號路徑之輸出,其中依據與該個別的開關1220、1222、1224及1226相關之該個別組合的時脈訊號,該個別的資料位元在個別的時間下可以輸入至緩衝器1228之該輸入 端。輸入至該緩衝器1228之該個別的位元可以是序列化成為單一資料位元串流之該四個訊號路徑之該個別的資料位元。該緩衝器1228可以提供來自該序列轉換器1200之該序列化資料串流作為輸出,dout
該時序圖1202說明該個別的時脈訊號,CK4_0、CK4_90、CK4_180及CK4_270、該個別組合的時脈訊號,CK4_0_90、CK4_90_180、CK4_180_270及CK4_270_0、該個別的位元,d0、d1、d2及d3、來自該個別的暫存器1204、1206、1208及1210之輸出及該序列化資料串流,dout,之該個別的訊號時序,該dout可以經提供作為來自該序列轉換器1200之輸出。該時序圖1202顯示來自該暫存器1204於該第一訊號路徑中關於與該暫存器1204相關之該時脈訊號CK4_180之該輸出,d0,(例如,A0、A1、…)之該個別的時序。相應地,該時序圖1202亦顯示來自該暫存器1206於該第二訊號路徑中關於與該暫存器1206相關之該時脈訊號CK4_270之該輸出,d1,(例如,B0、B1、…)之該個別的時序。該時序圖1002亦說明來自該暫存器1208於該第三訊號路徑中關於與該暫存器1208相關之該時脈訊號CK4_0之該輸出,d2,(例如,C0、C1、…)之該個別的時序,以及來自該暫存器1210於該第四訊號路徑中關於與該暫存器1210相關之該時脈訊號CK4_90之該輸出,d3,(例如,D0、D1、…)之該個別的時序。
該時序圖1202亦說明經提供作為來自該序列 轉換器1200之輸出dout的該序列化資料串流之該時序及序列化,係有關於該個別的位元,d0、d1、d2及d3,之該時序,由該個別的暫存器1204、1206、1208及1210之輸出、係有關於該個別的時脈訊號,CK4_0、CK4_90、CK4_180及CK4_270,相關於該個別的暫存器,以及係有關於該個別組合的時脈訊號,CK4_0_90、CK4_90_180、CK4_180_270及CK4_270_0,相關於該個別的開關1220、1222、1224及1226。如同可以由該時序圖1202所看到的,該序列化資料串流,dout依據與該個別的暫存器1204、1206、1208及1210相關之至少部分該時脈訊號之該個別的循環,以及與該個別的開關1220、1222、1224及1226相關之至少部分該組合的時脈訊號之該個別的循環,可以包括該個別的並列資料串流之個別的資料位元以所需的(例如,適當的)順序(例如,A0、B0、C0、D0、A1、B1、C1、D1、…)於單一序列化資料串流中。
雖然該序列轉換器1200可以轉換四個並列資料串流成為單一序列化資料串流,但該序列轉換器1200可能遭受許多操作上的效率低落及/或問題,該問題使得本身的使用於資料通訊中不受歡迎。例如,該序列轉換器1200之該速度可能是不符需要地緩慢及受到限制。在節點Y處之該波形可能至少部分因為增加的電容而不符需要地緩慢,並且這可能限制在該序列轉換器1200可以操作之該最大頻率。再者,該序列轉換器1200之該結構於組合兩個高速時脈中以產生25%的工作週期時脈可能消耗不必要的 電量並且可能降低訊號完整性,該情況使得安排該25%的工作週期時脈變得相對地困難。
為了克服習知的序列轉換器裝置之各種低效能,對於使用正交時脈有效地序列化多重(例如,多重並列的)資料串流之技術將作呈現。序列轉換器組件可以使用,例如,能夠施加至該序列轉換器組件之個別的組件的第一、第二、第三及第四時脈訊號以促進轉移多重資料串流(例如,四個並列的資料串流)之資料位元及轉換該多重資料串流成為單一序列化資料串流。該序列轉換器組件可以包括暫存器、緩衝器、開關及時間延遲組件,並且可以經由該暫存器接收該多重資料串流,其中,四個資料路徑的每一個均包括暫存器、緩衝器及開關。該第一及第四資料路徑之該暫存器可以與該第三時脈訊號相關,並且該第二及第三路徑之該暫存器可以與該第一時脈訊號相關。該第一及第四路徑之該開關可以與該第一時脈訊號相關,並且該第二及第三路徑之該開關可以與該第三時脈訊號相關。該第一及第二資料路徑之該開關可以經由緩衝器轉移個別的資料位元至第五開關,其中該第五開關可以與由該時間延遲組件所提供之第一匹配時間延遲時脈訊號相關,其中該時間延遲組件依據至少部分該第二時脈訊號可以產生該第一匹配時間延遲時脈訊號(例如,時間延遲第二時脈訊號)。該第三及第四資料路徑之該開關可以經由另一個緩衝器轉移個別的資料位元至第六開關,其中該第六開關可以與由該時間延遲組件所提供之第二匹配時間延遲時脈 訊號相關,其中該時間延遲組件依據至少部分該第四時脈訊號可以產生該第二匹配時間延遲時脈訊號(例如,時間延遲第四時脈訊號)。分別地依據該第一時間延遲時脈訊號及第二時間延遲時脈訊號,該第五開關及第六開關可以提供(例如,通訊、轉移)該個別的資料位元至該序列轉換器組件之輸出緩衝器之輸入埠。該輸出緩衝器可以提供該資料位元作為包括該多重資料串流之該資料以序列化形式之序列化單一資料串流。
該揭露的發明標的之這些及其它目的與實現今將相關於該圖式而作描述。
第1圖說明例示性之圖式,依據該揭露的發明標的之各種目的及實施例,可以使用正交時脈而有效率地序列化多重(例如,多重並列的)資料串流之非限定序列轉換器組件100。例如,該序列轉換器組件100可以是或可以部分是多工器。依據各種實施例,該序列轉換器組件可以是裝置的部分或與該裝置相關,該裝置能夠使用該序列轉換器組件以轉換多重資料串流成為單一序列化資料串流之裝置。此類的裝置可以是或可以包括,例如,收發器(例如,電機收發器、光學收發器、無線收發器、背板收發器、晶片對晶片收發器或其它類型的收發器)、發送器、數位至類比(DAC,Digital-to-Analog)轉換器或通訊及/或轉換資料之其它類型的裝置。收發器可以是,或者可以部分是,例如,數據機或路由器(例如,10G數據機或路由器(例如,10G-baseT數據機或路由器)、40G數據 機或路由器(例如,40G-baseT數據機或路由器)、100G數據機或路由器(例如,100G-baseT數據機或路由器)或可以使用另一個(例如,較快的或不同的)通訊速率之數據機或路由器)、可以促進流量通訊之交換機、可以使用光學通訊技術之通訊裝置及/或無線通訊技術或其它類型的通訊裝置。
在某些實施例中,該序列轉換器組件100可以是能夠並列接收四個資料串流及能夠轉換該四個資料串流成為單一序列化資料串流之4對1(4:1)序列轉換器組件,例如,如同在第1圖中所描述。應該瞭解及理解的是,雖然該揭露的發明標的描述4:1序列轉換器組件,該揭露的發明標的是並非限定於經使用作為4:1序列轉換器組件,如同該揭露的發明標的之該技術及目的可以適用或延伸(例如,以修正的形式)以配置序列轉換器組件至成為x至y的序列轉換器組件,其中該序列轉換器組件可以並列接收x資料串流及可以轉換該x資料串流成為可以由該序列轉換器組件輸出之y資料串流,其中x可以是大於1的所需數字,並且其中y可以是1或1以上之所需數字,但是小於x。如同某些非限定的例子,該揭露的發明標的之該技術及目的可以適用或延伸(例如,以修正的形式)以配置序列轉換器組件作為8對1的序列轉換器組件、16對1的序列轉換器組件、8對2的序列轉換器組件、16對2的序列轉換器組件或5對1的序列轉換器組件。
該序列轉換器組件100可以包括一組資料路 徑,資料(例如,語音或資料流量)可以在該組資料路徑上通訊,其中該組資料路徑可以包含第一資料路徑、第二資料路徑、第三資料路徑及第四資料路徑。該序列轉換器組件100亦可以包括輸入組件(I/P組件)102(例如,暫存器組件),該輸入組件102可以包含一組輸入子組件(例如,暫存器),包括,例如,第一輸入子組件104、第二輸入子組件106、第三輸入子組件108、第四輸入子組件110,其中個別的輸入子組件(例如,104、106、108、110)可以與(例如,部分)個別的資料路徑相關。
關於該第一資料路徑,該第一輸入子組件104之輸出(例如,輸出埠)可以與(例如,通訊地連接至)第一緩衝器112之輸入(例如,輸入埠)相關。該第一緩衝器112之輸出可以與在該第一資料路徑中之第一開關114之輸入相關。
關於該第二資料路徑,第二輸入子組件106之輸出可以與第二緩衝器116之輸入相關。該第二緩衝器116之輸出可以與在該第二資料路徑中之第二開關118之輸入相關。
關於該第三資料路徑,第三輸入子組件108之輸出可以與第三緩衝器120之輸入相關。該第三緩衝器120之輸出可以與於該第三資料路徑中之第三開關122之輸入相關。
關於該第四資料路徑,第四輸入子組件110之輸出可以與第四緩衝器124之輸入相關。該第四緩衝器 124之輸出可以與於該第四資料路徑中之第四開關126之輸入相關。
參考回到該第一及第二資料路徑,於該第一資料路徑中之該第一開關114之在該輸出端及於該第二資料路徑中之該第二開關116之在該輸出端,該第一資料路徑及該第二資料路徑可以連接一起以形成可以與(例如,通訊地連接至)第五緩衝器128的輸入相關之單一資料路徑。例如,在該第一資料路徑中之第一節點(例如,節點n0)及在該第二資料路徑中之第二節點(例如,節點n1)可以短路以形成可以與該第五緩衝器128的該輸入相關之單一資料路徑。該第五緩衝器128之該輸出可以連接至於該單一資料路徑中之第五開關130之輸入。
於該第三資料路徑中之該第三開關120之在該輸出端及於該第四資料路徑中之該第四開關124之在該輸出端,該第三資料路徑及該第四資料路徑可以連接一起以形成可以與第六緩衝器132的輸入相關之另一個單一資料路徑。例如,在該第三資料路徑中之第三節點(例如,節點n2)及在該第四資料路徑中之第四節點(例如,節點n3)可以短路以形成可以與該第六緩衝器132的該輸入相關之其它單一資料路徑。該第六緩衝器132之該輸出可以連接至於該其它單一資料路徑中之第六開關134之輸入。在某些實現中,該開關(例如,114、118、122、126、130及/或134)可以是互補式金屬氧化物半導體(CMOS,Complementary Metal-Oxide-Semiconductor)開關。在其它 實施例中,開關之另一種類型可以使用於該序列轉換器組件中。
更進而關於該單一資料路徑及該其它單一資料路徑,在該第五開關130之該輸出端及該第六開關134之該輸出端,該單一資料路徑及其它單一資料路徑可以連接一起以形成可與第七緩衝器136(例如,輸出緩衝器)在該序列轉換器組件100的該輸出端相關之資料路徑(例如,輸出資料路徑)。該第七緩衝器136可以提供該序列化資料串流作為來自該序列轉換器組件100之輸出(例如,dout)。
在某些實現中,如同在此更完整揭露的,該序列轉換器組件100可以包括能夠與該第五開關130及該第六開關134相關之時間延遲組件138(TDC138,Time Delay Component)以促進實現可以施加至該第五開關130及第六開關134之該時脈輸入端(例如,時脈輸入埠)之時間延遲時脈訊號(例如,匹配時間延遲時脈訊號)以促進控制來自該第五開關130及來自該第六開關134之該個別的資料位元之該輸出或轉移之該時序。
該序列轉換器100亦可以與時脈組件140相關或可以包括該時脈組件140,該時脈組件140能夠產生該時脈訊號,該時脈訊號可以提供至(例如施加至)該序列轉換器組件100之該各種組件(例如,輸入子組件、開關、時間延遲組件)之該時脈輸入端。例如,如同在此更完整揭露的,該時脈組件140可以使用能夠提供第一時脈 訊號(CK4_0)、第二時脈訊號(CK4_90)、第三時脈訊號(CK4_180)及第四時脈訊號(CK4_270)之一組正交時脈至該序列轉換器組件100之個別的組件。該時脈組件140可以產生該時脈訊號在所需的速度上,諸如,例如,5千兆赫茲(GHz,gigahertz)、2.4GHz或高於或低於5GHz之其它需要的時脈速度。
該第一輸入子組件104、第二輸入子組件106、第三輸入子組件108及第四輸入子組件110可以使用由該時脈組件140所產生之所需的時脈訊號而分別地(例如,個別地)計時(例如,循環)或操作。在某些實現上,該時脈組件140可以提供(例如,施加)該第一時脈訊號(例如,CK4_0)至該第二輸入子組件106之該時脈輸入及該第三輸入子組件108之該時脈輸入。該時脈組件140亦可以提供該第三時脈訊號(例如,CK4_180)至該第一輸入子組件104之該時脈輸入及該第四輸入子組件110之該時脈輸入。
該第一開關114、第二開關118、第三開關122及第四開關126亦可以使用由該時脈組件140所產生之所需的時脈訊號而分別地(例如,個別地)計時(例如,循環)或操作。在某些實現上,該時脈組件140可以提供(例如,施加)該第一時脈訊號(例如,CK4_0)至該第一開關114之該時脈輸入及該第四開關126之該時脈輸入。該時脈組件140亦可以提供該第三時脈訊號(例如,CK4_180)至該第二開關118之該時脈輸入及該第三開關122之該時 脈輸入。可以觀察到,對於每一個資料路徑,施加至該輸入子組件之該時脈訊號可以是不同於施加至該開關(例如,可以是遠離施加至該開關之該時脈訊號之半個時間循環)之該時脈訊號,其中,例如,關於正交時脈之該使用,在該第一資料路徑中,該第一時脈訊號可以是遠離該第三時脈訊號之半個時間循環。
在某些實現中,該時脈組件140可以提供該第二時脈訊號(例如,CK4_90)及該第四時脈訊號(例如,CK4_270)至該時間延遲組件138,分別地依據至少部分該第二時脈訊號及第四時脈訊號,以促進使得該時間延遲組件138能夠產生個別的匹配時間延遲時脈訊號(例如,CK4_90_DEL、CK4_270_DEL)。關於正交時脈之使用,該第二時脈訊號可以是遠離該第四時脈訊號半個時間循環,並且可以是遠離每一個該第一時脈訊號及第三時脈訊號四分之一個時間循環。
如同所揭示的,該時間延遲組件138可以提供該第一時間延遲時脈訊號(例如,CK4_90_DEL)(在此亦稱之為該第一匹配延遲訊號或第一匹配時間延遲時脈訊號)至該第五開關130之該時脈輸入及該第二時間延遲時脈訊號(例如,CK4_270_DEL)(在此亦稱之為該第二匹配延遲訊號或第二匹配時間延遲時脈訊號)至該第六開關134之該時脈輸入。該第一時間延遲時脈訊號(例如,CK_90_DEL)可以從該第一時間延遲時脈訊號所依據之該第二時脈訊號而延遲定義的時間長度,並且該第二時間延 遲時脈訊號(例如,CK_270_DEL)可以從該第二時間延遲時脈訊號所依據之該第四時脈訊號而延遲定義的時間長度。
進一步考慮該序列轉換器組件100之該結構及操作,該序列轉換器組件100可以,例如,並列接收資料之個別的資料串流(例如,資料串流A、資料串流B、資料串流C、資料串流D),並且可以轉換該並列資料串流以產生單一序列資料串流,該單一序列資料串流可以提供作為來自該輸出緩衝器之輸出dout。例如,該第一輸入子組件104可以經由本身的輸入埠接收該第一資料串流(例如,資料串流A),該第二輸入子組件106可以經由本身的輸入埠接收該第二資料串流(例如,資料串流B),該第三輸入子組件108可以經由本身的輸入埠接收該第三資料串流(例如,資料串流C),以及該第四輸入子組件110可以經由本身的輸入埠接收該第四資料串流(例如,資料串流D)。該個別的資料串流可以由該個別的輸入子組件(例如,104、106、108、110)所同步地(例如,並列)接收。該第一資料串流(例如,資料串流A)可以包括第一組資料位元(例如,資料位元A0、資料位元A1、資料位元A2、…),該第二資料串流(例如,資料串流B)可以包括第二組資料位元(例如,資料位元B0、資料位元B1、資料位元B2、…),該第三資料串流(例如,資料串流C)可以包括第三組資料位元(例如,資料位元C0、資料位元C1、資料位元C2、…),以及該第四資料串流(例如,資料串 流D)可以包括第四組資料位元(例如,資料位元D0、資料位元D1、資料位元D2、…)。
依據至少部分施加至該輸入子組件之該時脈之該個別的時脈訊號(例如,在當該個別的時脈訊號是在高電位或1的二位元值時之個別的時間處),該輸入子組件(例如,104、106、108、110)可以使用施加至該輸入子組件之該個別的時脈訊號(例如,CK4_180、CK4_0)而分別地(例如,個別地)計時(例如,循環)或操作以促進由該輸入子組件之該個別的輸出端(例如,輸出埠)轉移該輸入子組件之該個別的輸入資料串流之個別的資料位元,作為在個別的時間之輸出d0、d1、d2及d3。例如,關於該第一資料串流之資料位元,在該第三時脈訊號之時脈循環期間,依據至少部分該第三時脈訊號所提供至該第一輸入子組件104(例如,在當該第三時脈訊號是或者轉變成高電位或二位元1值時之該時脈循環之部分期間),該第一輸入子組件104可以轉移該第一資料串流之資料位元作為來自該第一輸入子組件104之該輸出埠之輸出。對於該第二資料串流之資料位元,在該第一時脈訊號之時脈循環期間,依據至少部分該第一時脈訊號所提供至該第二輸入子組件106(例如,在當該第一時脈訊號是在或者轉變成高電位或二位元1值時之該時脈循環之部分期間),該第二輸入子組件106可以轉移該第二資料串流之資料位元作為來自該第二輸入子組件106之該輸出埠之輸出。關於該第三資料串流之資料位元,在該第一時脈訊號之時脈循環期 間,依據至少部分該第三時脈訊號所提供至該第三輸入子組件108,該第三輸入子組件108可以轉移該第三資料串流之資料位元作為來自該第三輸入子組件108之該輸出埠之輸出。關於該第四資料串流之資料位元,在該第三時脈訊號之時脈循環期間,依據至少部分該第一時脈訊號所提供至該第四輸入子組件110,該第四輸入子組件110可以轉移該第四資料串流之資料位元作為來自該第四輸入子組件110之該輸出埠之輸出。
由該輸入子組件104、106、108及110之該輸出端(例如,個別的Qs)所提供之該輸出資料位元,d0、d1、d2及d3可以遞送(例如,通訊、轉移)至個別的緩衝器,例如,該第一緩衝器112、該第二緩衝器116、該第三緩衝器120及第四緩衝器124,該個別的緩衝器可以與(例如,通訊上連接至)在該個別的資料路徑(例如,訊號路徑)中之該輸入子組件104、106、108及110相關。該緩衝器112、116、120及124可以暫時地儲存或維持本身接收之該個別的資料位元,並且依據與該輸入子組件104、106、108及110相關之該個別的時脈訊號,可以提供本身個別的資料位元,d0、d1、d2及d3,至第一組開關之個別的輸入端,該第一組開關可以包括該第一開關114、第二開關118、第三開關122及第四開關126,於該個別的訊號路徑中。
該個別的開關,第一開關114、第二開關118、第三開關122及第四開關126,可以由該個別的緩衝器 112、116、120及124接收該個別的資料位元,d0、d1、d2及d3。依據至少部分該第一時脈訊號,CK4_0,(例如,在當該第一時脈訊號是在或者轉變成高電位或二位元1值時之該時脈循環之部分期間),在該第一資料路徑中之該第一開關114可以經由使用以通訊資料ds1_0及與該短路節點n0及n1相關之資料路徑,轉移資料位元,d0,意即,在該時間處經由轉移之該資料位元(例如,資料位元A0、資料位元A1、資料位元A2、…),至該第五緩衝器128之該輸入,其中該資料ds1_0可以是在個別的時間經由該第一資料路徑或第二資料路徑而通訊之該資料位元。依據至少部分該第三時脈訊號,CK4_180,(例如,在當該第三時脈訊號是在或者轉變成高電位或二位元1值時之該時脈循環之部分期間),在該第二資料路徑中之該第二開關118可以經由使用以通訊該資料ds1_0轉移資料位元,d1,意即,在該時間處經由轉移之該資料位元(例如,資料位元B0、資料位元B1、資料位元B2、…),至該第五緩衝器128之該輸入。依據至少部分該第三時脈訊號,CK4_180,(例如,在當該第三時脈訊號是在或者轉變成高電位或二位元1值時之該時脈循環之部分期間),在該第三資料路徑中之該第三開關122可以經由使用以通訊資料ds1_1及與該短路節點n2及n3相關之另一個資料路徑,轉移資料位元,d2,意即,在該時間處經由轉移之該資料位元(例如,資料位元C0、資料位元C1、資料位元C2、…),至該第六緩衝器132之該輸入,其中該資料ds1_0可以是在個別的時間經由該 第三資料路徑或第四資料路徑而通訊之該資料位元。依據至少部分該第一時脈訊號,CK4_0,(例如,在當該第一時脈訊號是在或者轉變成高電位或二位元1值時之該時脈循環之部分期間),在該第四資料路徑中之該第四開關126可以經由使用以通訊該資料ds1_1轉移資料位元,d3,意即,在該時間處經由轉移之該資料位元(例如,資料位元D0、資料位元D1、資料位元D2、…),至該第六緩衝器132之該輸入。
在個別的時間處,該第五緩衝器128可以暫時地儲存或維持本身所接收之該資料位元(例如,由第一開關114所接收之資料位元d0,或者由第二開關118所接收之資料位元d1)。在個別的時間處,該第五緩衝器128可以提供該資料位元,d0或d1,該資料位元儲存至該第五開關130之該輸入,該第五開關130經由與該資料ds1_0相關之該資料路徑可以與(例如,通訊地連接至)該第一資料路徑及該第二資料路徑相關。在個別的時間處,該第六緩衝器132可以暫時地儲存或維持本身所接收之該資料位元(例如,由第三開關122所接收之資料位元d2,或者由第四開關126所接收之資料位元d3)。在個別的時間處,該第六緩衝器132可以提供該資料位元,d2或d3,該資料位元儲存至該第六開關134之該輸入,該第六開關134經由與該資料ds1_1相關之另一個資料路徑可以與該第三資料路徑及該第四資料路徑相關。
在個別的時間處,該第五開關130可以接收 來自該第五緩衝器128之該個別的資料位元,d0或d1。依據至少部分該第一時間延遲時脈訊號,CK4_90_DEL,(例如,在當該第一時間延遲時脈訊號是位在或轉變成高電位或二位元1值時之該時脈循環的部分期間),該第五開關130可以轉移資料位元,d0或d1,意即,該資料位元(例如,資料位元A0、資料位元A1、資料位元A2、…,或者資料位元B0、資料位元B1、資料位元B2、…)在該時間下經由轉移,至該緩衝器136(例如,輸出緩衝器)之該輸入。
在個別的時間處,該第六開關134可以接收來自該第六緩衝器132的該個別的資料位元,d2或d3。依據至少部分該第二時間延遲時脈訊號,CK4_270_DEL,(例如,在當該第二時間延遲時脈訊號是位在或轉變成高電位或二位元1值時之該時脈循環的部分期間),該第六開關134可以轉移資料位元,d2或d3,意即,該資料位元(例如,資料位元C0、資料位元C1、資料位元C2、…,或者資料位元D0、資料位元D1、資料位元D2、…)在該時間下經由轉移至該緩衝器136之該輸入。
該緩衝器136(例如,該輸出緩衝器)可以提供該序列化的資料串流(例如,資料位元A0、資料位元B0、資料位元C0、資料位元D0、資料位元A1、資料位元B1、資料位元C1、資料位元D1、資料位元A2、資料位元B2、資料位元C2、資料位元D2、…)作為輸出,例如,至與(例如,通訊地連接至)該序列轉換器組件100相關 之另一個裝置或組件。
使用該揭露的發明標的之該技術及目的,相較於習知的序列轉換器,該序列轉換器組件100可以提供改善的速度(例如,更快的速度)及/或改善的架構(例如,較不複雜的架構)。再者,相較於習知的序列轉換器,該序列轉換器組件100可以改善(例如,減輕或減少)電荷共享問題。
主要參考第2圖(結合第1圖),依據該揭露的發明標的之各種目的及實施例,第2圖描述關於藉由該序列轉換器組件100(例如,4:1序列轉換器)使用正交時脈轉換多重資料串流成為序列化的資料串流之例示性的時序圖200。該時序圖200說明該第一時脈訊號202(例如,CK4_0)、第二時脈訊號204(例如,CK4_90)、第三時脈訊號206(例如,CK4_180)、及第四時脈訊號208(例如,CK4_270)之時序,其中時脈訊號之較高的區域可以指示該時脈訊號是位在高電位或1的二位元值,而該時脈訊號之較低的區域可以指示該時脈訊號是位在低電位或0的二位元值。
該時序圖200亦說明資料d0 210之該轉移的時序,依據至少部分該第三時脈訊號206,作為來自該第一輸入子組件104之輸出;資料d1 212之該轉移的時序,依據至少部分該第一時脈訊號202,經由該第二輸入子組件106;資料d2 214之該轉移的時序,依據至少部分該第一時脈訊號202,作為來自該第三輸入子組件108之輸出; 以及資料d3 216之該轉移的時序,依據至少部分該第三時脈訊號206,經由該第四輸入子組件110。分別地,依據該第一時脈訊號202及第三時脈訊號206,該時序圖200亦顯示該資料ds1_0 218之該轉移之該時序,該資料ds1_0 218包括經由該第一資料路徑之該第一開關114所轉移之該第一資料串流之該第一組的資料位元及經由該第二資料路徑之該第二開關118所轉移之該第二資料串流之該第二組的資料位元。分別地,依據該第三時脈訊號206及第一時脈訊號202,該時序圖200復描述該資料ds1_1 220之該轉移之該時序,該資料ds1_1 220包括經由該第三資料路徑之該第三開關122所轉移之該第三資料串流之該第三組的資料位元及經由該第四資料路徑之該第四開關126所轉移之該第四資料串流之該第四組的資料位元。
基於至少部分該第二時脈訊號204及第四時脈訊號208,依據該正交時脈訊號(例如,第一、第二、第三及第四時脈訊號)及由該時間延遲組件138所產生之該時間延遲時脈訊號,該時序圖200說明該序列化的資料串流dout 222(例如,資料位元A0、資料位元B0、資料位元C0、資料位元D0、資料位元A1、資料位元B1、…)作為來自該序列轉換器組件100之輸出之該轉移的時序。
如同可以在該時序圖200中所觀察到的,在資料線路d0 210上之該第一資料串流之該資料位元A0可以在該第三時脈訊號206之該上升緣之時間處或附近從該第一輸入子組件104轉移出來。如同可以在該時序圖200中 所觀察到的,該資料位元A0可以在與(例如,供給至)該第一開關114相關之該第一時脈訊號202之該上升緣之時間處或附近經由該第一開關114轉移至資料線路ds1_0。依據由來自該時序延遲組件138之該開關130所接收之該第一時間延遲時脈訊號(例如,CK4_90_DEL),該資料位元A0可以轉移作為在來自該序列轉換器組件100之該序列化資料串流dout 222中之輸出。
亦如同在第2圖(及由第1圖)中之該時序圖200中可以觀察到的,依據由來自該時序延遲組件138之該開關130所接收之該第一時間延遲時脈訊號(例如,CK4_90_DEL),該第二資料串流之該資料位元B0可以轉移作為在來自該序列轉換器組件100之該序列化的資料串流dout 222中之輸出。依據由來自該時序延遲組件138之該開關134所接收之該第二時間延遲時脈訊號(例如,CK4_270_DEL),該第三資料串流之該資料位元C0可以轉移作為在來自該序列轉換器組件100之該序列化的資料串流dout 222中之輸出。依據由來自該時序延遲組件138之該開關134所接收之該第二時間延遲時脈訊號,該第四資料串流之該資料位元D0可以轉移作為在來自該序列轉換器組件100之該序列化的資料串流dout 222中之輸出。
參考第3圖,第3圖顯示例示性之圖式,依據該揭露的發明標的之各種目的及實施例,可以使用正交時脈及匹配時間延遲訊號之有效率地序列化多重(例如,多重並列的)資料串流之非限定的序列轉換器組件300。 該序列轉換器組件300可以包括該輸入組件102,該輸入組件102可以包括該第一輸入子組件104、第二輸入子組件106、第三輸入子組件108、及第四輸入子組件110。
該序列轉換器組件300亦可以包括該第一緩衝器112及第一開關114,結合該第一輸入子組件104,該第一緩衝器112及第一開關114可以與該第一資料路徑相關。該序列轉換器組件300復可以包括該第二緩衝器116及第二開關118,其中該第二輸入子組件106、第二緩衝器116,以及第二開關118可以與該第二資料路徑相關。該序列轉換器組件300亦可以包括該第三緩衝器120及第三開關122,結合該第三輸入子組件108,該第三緩衝器120及第三開關122可以與該第三資料路徑相關。該序列轉換器組件300復可以包括該第四緩衝器124及第四開關126,其中該第四輸入子組件110、第四緩衝器124,以及第四開關126可以與該第四資料路徑相關。
該序列轉換器組件300復可以包含可以與資料路徑相關之該第五緩衝器128及第五開關130,該資料路徑可以與該第一資料路徑及該第二資料路徑相關,其中,與該第一資料路徑相關之該節點n1及與該第二資料路徑相關之該節點n2可以短路一起,如同在此所揭露的。該序列轉換器組件300亦可以包括可以與另一個資料路徑相關之該第六緩衝器132及第六開關134,該另一個資料路徑可以與該第三資料路徑及該第四資料路徑相關,其中,與該第三資料路徑相關之該節點n2及與該第四資料路徑相 關之該節點n3可以短路一起,如同在此所揭露的。該第五開關130及第六開關之該輸出端可以與在單一資料路徑上之該第七緩衝器136(例如,輸出緩衝器)相關,該單一資料路徑可以提供該序列化資料串流作為來自該第七緩衝器136及來自該序列轉換器組件300之輸出。
該序列轉換器組件300亦可以包括該時脈組件140或與該時脈組件140相關,該時脈組件140經由個別的時脈供給線路在該時脈組件140及該序列轉換器組件300之該各種組件之間而可以提供個別的時脈訊號至該序列轉換器組件300之該各種組件(例如,輸入子組件、開關、時間延遲組件)。該時脈訊號可以在預定的速度下循環,如同在此所揭示的。
該序列轉換器件300之該個別的組件(例如,第一、第二、第三及第四輸入子組件;第一、第二、第三、第四、第五、第六及第七緩衝器;第一、第二、第三、第四、第五及第六開關)可以相同或實質上相同於、及/或可以包括相同或類似功能性相同於,經描述相對於第1圖之該序列轉換器組件100之該對應的組件及/或在此所揭露之該系統、方法及/或組件。
該序列轉換器組件300亦可以包括可以與(例如,連接至)該第五開關130及該第六開關134相關之時間延遲組件302以促進實現可以施加至該第五開關130及第六開關134之該時脈輸入(例如,時脈輸入埠)之時間延遲時脈訊號(例如,匹配時間延遲時脈訊號)以促進控 制來自該第五開關130及來自該第六開關134之該個別的資料位元之該輸出或轉移之該時序。
在某些實施例中,該時間延遲組件302可以包括開關304、開關306、開關308及開關310。該開關304可以在本身的輸入埠接收高電位或二位元1值,並且可以在本身的時脈埠接收該第二時脈訊號(例如,CK4_90)。該開關306可以在本身的輸入埠接收低電位或二位元0值,並且可以在本身的時脈埠接收該第四時脈訊號(例如,CK4_270)。該開關308可以在本身的輸入埠接收低電位或二位元0值,並且可以在本身的時脈埠接收該第二時脈訊號(例如,CK4_90)。該開關310可以在本身的輸入埠接收高電位或二位元1值,並且可以在本身的時脈埠接收該第四時脈訊號(例如,CK4_270)。
該開關304及開關306之該輸出埠可以與(例如,通訊上連接至)緩衝器312之輸入埠相關。該開關308及開關310之該輸出埠可以與(例如,通訊上連接至)緩衝器314之輸入埠相關。該緩衝器312之該輸出可以與該第五開關130之該時脈埠相關。該緩衝器314之該輸出可以與該第六開關134之該時脈埠相關。
該開關304、開關306及緩衝器312可以使用以提供該第一匹配延遲(例如,第一時間延遲時脈訊號)。該開關308、開關310及緩衝器314可以使用以提供該第二匹配延遲(例如,第二時間延遲時脈訊號)。
關於該第一匹配延遲(例如,第一時間延遲 時脈訊號),回應於該第二時脈訊號轉變至或位在高電位或二位元1電位,該開關304可以在本身的輸入埠提供(例如,轉移)該高電位或1訊號作為輸出至該緩衝器312,並且該緩衝器312可以提供該高電位或1訊號作為來自該時間延遲組件302之輸出至該第五開關130之該時脈埠。回應於在該時脈埠接收該高電位或1訊號,該第五開關130可以切換以轉移在本身的輸入埠之該資料位元至本身的輸出埠以提供此類的資料位元作為輸出至該輸出緩衝器136。
回應於該第四時脈訊號轉變成或位在高電位或二位元1電位,該開關306可以提供該低電位或0訊號作為輸出至該緩衝器312,並且該緩衝器312可以提供該低電位或0訊號作為來自該時間延遲組件302之輸出至該第五開關130之該時脈埠。回應於接收該低電位或0訊號在該時脈埠,該第五開關130可以位在或切換以避免或不允許資料從本身的輸入埠至本身的輸出埠之該轉移。
關於該第二匹配延遲(例如,第二時間延遲時脈訊號),回應於該第二時脈訊號轉變成或位在高電位或二位元1電位,該開關308可以提供該低電位或0訊號作為輸出至該緩衝器314,並且該緩衝器314可以提供該低電位或0訊號作為來自該時間延遲組件302之輸出至該第六開關134之該時脈埠。回應於接收該低電位或0訊號在該時脈埠,該第六開關134可以位在或切換以避免或不允許資料從本身的輸入埠至本身的輸出埠之該轉移。
回應於該第四時脈訊號轉變成或位在高電位或二位元1電位,該開關310可以提供(例如,轉移)該高電位或1訊號在本身的輸入埠作為輸出至該緩衝器314,並且該緩衝器314可以提供該高電位或1訊號作為來自該時間延遲組件302之輸出至該第六開關134之該時脈埠。回應於接收該高電位或1訊號在該時脈埠,該第六開關134可以切換狀態(例如,至開啟狀態)以在本身的輸入埠轉移該資料位元至本身的輸出埠以提供此類的資料位元作為輸出至該輸出緩衝器136。
使用該時間延遲組件302及藉由該時脈組件140及該時間延遲組件302之該第一及第二匹配延遲訊號提供至該序列轉換器組件300之該各種組件之該時脈訊號之該時序配置,該序列轉換器組件300可以有效地轉移該多重資料串流之該資料位元及轉換該多重資料串流成為單一序列轉換器資料串流。當該第一時脈訊號轉變成或是位在高電位(例如,二位元1值)時,該第一開關114可以轉移該第一資料串流之該資料位元(例如,A0)至該緩衝器128並且該資料位元可以由該緩衝器128轉移至該第五開關130之該輸入。當該第二時脈訊號是位在高電位(例如,二位元1值),該第五開關130可以轉移該第一資料串流之該資料位元(例如,A0)至該輸出緩衝器136,其中該輸出緩衝器可以提供該第一資料串流之該資料位元(例如,A0)作為來自該序列轉換器組件300之輸出。
關於該第二資料串流之該資料,當該第三時 脈訊號轉變成或是位在高電位時,該第二開關118可以轉移該第二資料串流之該資料位元(例如,B0)至該緩衝器128並且該資料位元可以由該緩衝器128轉移至該第五開關130之該輸入。再者,在該時間,該第二時脈訊號仍然可以位在高電位,並且,回應於該第二時脈訊號位在高電位,該第五開關130可以轉移該第二資料串流之該資料位元(例如,B0)至該輸出緩衝器136,其中該輸出緩衝器可以提供該第二資料串流之該資料位元(例如,B0)作為來自該序列轉換器組件300之輸出。
關於該第三資料串流之該資料,當該第三時脈訊號轉變成或是位在高電位時,該第三開關122可以轉移該第三資料串流之該資料位元(例如,C0)至該緩衝器132並且該資料位元可以由該緩衝器132轉移至該第六開關134之該輸入。當該第四時脈訊號是位在高電位(例如,二位元1值)時,該第六開關134可以切換狀態(例如,由關閉狀態至開啟狀態)以轉移該第三資料串流之該資料位元(例如,C0)至該輸出緩衝器136,其中該輸出緩衝器可以提供該第三資料串流之該資料位元(例如,C0)作為來自該序列轉換器組件300之輸出。
關於該第四資料串流之該資料,當該第一時脈訊號轉變成或是位在高電位時,該第四開關126可以切換狀態(例如,由關閉狀態至開啟狀態)以轉移該第四資料串流之該資料位元(例如,D0)至緩衝器132,並且該資料位元可以由該緩衝器132轉移至該第六開關134之該 輸入。再者,在該時間,該第四時脈訊號仍然可以位在高電位,並且,回應於該第四時脈訊號位在高電位,該第六開關134可以轉移該第四資料串流之該資料位元(例如,D0)至該輸出緩衝器136,其中該輸出緩衝器可以提供該第四資料串流之該資料位元(例如,D0)作為來自該序列轉換器組件300之輸出。
第4圖說明例示性之區塊圖,依據各種目的及該揭露的發明標的之實施例,可以使用序列轉換器組件之系統400之非限定的實施例。依據各種實施例,該系統400可以包括可以是或可以包括收發器、發送器、數位至類比轉換器、路由器、數據機或可以通訊及/或轉換資料之其它類型的裝置之裝置402。
依據該揭露的發明標的之各種目的及實施例,該裝置402可以包括能夠使用正交時脈及匹配時間延遲訊號有效率地序列化多重(例如,多重並列的)資料串流之序列轉換器組件404。該序列轉換器組件404可以經由配置,並且可以操作或功能上,如同在此更詳細之描述。依據各種實現,該序列轉換器組件404可以是x至y序列轉換器組件(例如4至1序列轉換器組件)。
該序列轉換器組件404可以包括能夠產生各種時脈訊號之時脈組件406,諸如正交時脈訊號,該正交時脈訊號可以藉由該序列轉換器組件404之使用以促進控制該個別的開關之個別的切換及該序列轉換器組件404之輸入子組件並且以藉由該時間延遲組件406促進匹配時間 延遲訊號之產生。例如,該時脈組件406可以產生該第一時脈訊號(例如,CK4_0)、第二時脈訊號(例如,CK4_90)、第三時脈訊號(例如,CK_180)、及第四時脈訊號(CK4_270)。
該時間延遲組件406依據至少部分該第二時脈訊號及該第四時脈訊號可以產生個別的匹配時間延遲訊號。該時間延遲組件406可以提供(例如,通訊、供給)第一匹配時間延遲訊號(例如,CK4_90_DEL)至與該第一資料路徑及第二資料路徑相關之開關(例如,該第五開關)之時脈埠以促進控制此類開關(例如,控制在不同的狀態之間之此類開關之轉換,諸如關閉狀態及開啟或轉移狀態)之切換。該時間延遲組件406亦可以提供第二匹配時間延遲訊號(例如,CK4_270_DEL)至與該第三資料路徑及第四資料路徑相關之另一個開關(例如,該第六開關)之時脈埠以促進控制此類開關(例如,控制在不同的狀態之間之此類開關之轉換,諸如關閉狀態及開啟或轉移狀態)之切換。在某些實施例中,該時間延遲組件406亦可以提供其它時間延遲訊號以促進控制開關之切換狀態或控制該序列轉換器組件404之其它組件之操作。該時間延遲組件406可以經由配置,並且可以操作或功能上,如同在此更詳細之描述。
該裝置402(例如,選擇上)可以包括發送器組件410、接收器組件412及/或轉換器組件414。該發送器組件410可以包括能夠促進發送來自該裝置402(例 如,收發器或發送器裝置)之語音資訊或資料至通訊裝置之一個或一個以上之發送器子組件(例如,發送器),該通訊裝置為經由有線、光學或無線通訊連接(例如,通訊頻道)而通訊地連接至該裝置402。在某些實現中,該發送器組件410可以包含,例如,一組(例如,2、3、4、…)發送器子組件。
該接收器組件412可以包括能夠促進接收來自通訊裝置之語音資訊或資料之一個或一個以上之接收器子組件(例如,接收器),該通訊裝置為經由有線、光學或無線通訊連接(例如,通訊頻道)而通訊地連接至該裝置402。在某些實現中,該接收器組件412可以包含,例如,一組(例如,2、3、4、…)接收器子組件。
該轉換器組件414可以轉換資料從其中一種格式至另一種格式。例如,該轉換器組件414可以轉換數位訊號(例如,數位資料訊號)至類比訊號(例如,類比資料訊號),其中,例如,該類比訊號可以依需求經由提供作為輸出。例如,該轉換器組件414可以是或可以包括用於轉換數位資料串流至類比資料串流之數位至類比轉換器。
該裝置402可以包括能夠結合其它組件(例如,序列轉換器組件404、發送器組件410、接收器組件412、轉換器組件414)而操作之處理器組件416以促進執行該系統400之該各種功能,諸如在此所揭露的。該處理器組件416可以使用能夠處理資料(諸如關於由該系統400 等等所執行之操作之資訊(例如,語音或資料資訊))之一個或一個以上之處理器(例如,中央處理器(CPU,Central Processing Unit))、圖形處理單元(GPU,Graphical Processing Unit)、場域可程式化閘陣列(FPGA,Field-Programmable Gate Array)、微處理器或控制器,以促進轉換資料串流成為序列化資料串流、發送訊號、接收訊號、轉換資料由其中一種格式至另一種格式、執行計算、過濾訊號及/或執行其它操作;並且可以控制在該裝置402及與(例如,連接至)該裝置402相關之其它組件之間之資料流動及可以控制在該裝置402之各種組件之間之資料流動。
又在另一個目的中,該裝置402亦可以包含能夠儲存資料結構(例如,語音資訊、資料、後設資料);編碼結構(例如,模組、物件、類別、程序),命令或指令;關於轉換資料串流成為序列化資料串流之資訊、發送訊號、接收訊號、轉換資料由其中一種格式至另一種格式、執行計算、過濾訊號及/或執行其它操作;參數資料;關於演算法(例如,關於發送資料之演算法、關於接收資料之演算法、關於轉換資料之演算法)之資訊;以及等等之資料儲存418。在一方面,該處理器組件416可以功能上連結(例如,透過記憶體匯流排)至該資料儲存418以至少部分地儲存及取回所需操作及/或授予功能性之資訊至該序列轉換器組件404、發送器組件410、接收器組件412、轉換器組件414等等、及/或該裝置402之實質上任何其它操作方面。應該要瞭解及理解的是該裝置402之該各種 組件可以依所需在彼此之間及/或與該裝置402相關之其它組件之間而通訊資訊以執行該裝置402之操作。應該更進而瞭解及理解的是該裝置402之個別的組件(例如,序列轉換器組件404、時脈組件406、時間延遲組件408、發送器組件410、接收器組件412、轉換器組件414)的每一個依所需可以是獨立的單元、可以包含於該裝置402(如同所述)之內、可以併入於該裝置402(例如,在該序列轉換器組件404之內之時脈組件406及時間延遲組件408,如同所述)之另一個組件之內或是由該裝置402所分離之組件,以及實際上該個別的組件之任何適當的組合。
依據上文所描述之該例示性系統,可以依據該描述的發明標的而實現之方法可以參考第5-7圖之該流程圖而有更佳的瞭解。雖然為了解釋簡化之目的,該方法以一系列的區塊圖而顯示及描述,應該瞭解及理解的是該申請專利範圍的發明標的並非由該區塊圖之該順序所限定,如同某些區塊圖可能以不同的順序而發生及/或與由所謂在此所描述及說明之其它區塊圖同時發生。再者,並非需要所有說明的區塊圖以實現以下所說明之該方法。
第5圖描述依據該揭露的發明標的之各種目的及實施例可以使用正交時脈及匹配延遲訊號而有效率地序列化多重(例如,多重並列的)資料串流之例示性方法500之流程圖。該方法500例如可以藉由序列轉換器組件而實現。
在區塊502,依據至少部分包括第一時脈訊 號、第二時脈訊號、第三時脈訊號及第四時脈訊號之正交時脈訊號,多重資料串流可以經由轉換以產生序列化資料串流,其中該多重資料串流包括第一資料串流、第二資料串流、第三資料串流及第四資料串流。該序列轉換器組件可以(例如,並列)接收該多重資料串流。依據至少部分該正交時脈訊號(例如,該第一時脈訊號、該第二時脈訊號、該第三時脈訊號及該第四時脈訊號),該序列轉換器組件可以轉換該多重資料串流以產生該序列化的資料串流。
在區塊504,依據至少部分該第二時脈訊號,第一匹配時間延遲訊號(例如,第一時間延遲時脈訊號)可以產生,其中該第一匹配時間延遲訊號可以提供至與該第一資料串流及該第二資料串流相關之開關(例如,該序列轉換器組件之該第五開關)以促進該開關之切換的控制。依據至少部分該第二時脈訊號之該電位或數值及輸入電位或數值(例如,高電位或1值,或者低電位或0值),該序列轉換器組件之時間延遲組件可以產生該第一匹配時間延遲訊號。該時間延遲組件可以提供該第一匹配時間延遲訊號至與(例如,可以接收資料位元之)該第一資料串流及該第二資料串流相關之該開關(例如,第五開關)之該時脈埠以促進控制該開關之切換以促進控制來自該開關之資料位元之該轉移至該序列轉換器組件之該輸出緩衝器。
在區塊506,依據至少部分該第四時脈訊號,第二匹配時間延遲訊號(例如,第二時間延遲時脈訊號) 可以產生,其中該第二匹配時間延遲訊號可以提供至與該第三資料串流及該第四資料串流相關之另一個開關(例如,該序列轉換器組件之該第六開關)以促進該其它開關之切換的控制。依據至少部分該第四時脈訊號之該電位或數值及輸入電位或數值(例如,高電位或1值,或者低電位或0值),該時間延遲組件可以產生該第二匹配時間延遲訊號。該時間延遲組件可以提供該第二匹配時間延遲訊號至與(例如,可以接收資料位元之)該第三資料串流及該第四資料串流相關之該其它開關(例如,第六開關)之該時脈埠以促進控制該其它開關之切換以促進控制來自該其它開關之資料位元之該轉移至該序列轉換器組件之該輸出緩衝器。分別地使用該第一及第二匹配時間延遲訊號之該開關(例如,該第五開關)及該其它開關(例如,第六開關)之該開關之該控制,可以促進該多重資料串流之該轉換以產生該序列化資料串流,該序列化資料串流可以包括在具有以所需的順序之該資料位元的序列化形式之該多重資料串流之該資料位元。
第6圖說明依據該揭露的發明標的之各種目的及實施例可以使用正交時脈及匹配延遲訊號而有效率地序列化多重(例如,多重並列的)資料串流之另一個例示性方法600之流程圖。該方法600例如可以藉由序列轉換器組件而實現。該方法600可以使用以轉換多重資料資料串流,該多重資料串流可以藉由該序列轉換器組件而並列接收,以產生可以包括該多重資料串流之該資料位元以所 需的順序之單一序列化資料串流。該多重資料串流可以包括,例如,第一資料串流、第二資料串流、第三資料串流及第四資料串流。
在區塊602,對於該第一資料串流之每一個資料位元,依據至少部分該第三時脈訊號,該第一資料串流之資料位元可以由第一輸入子組件轉移至第一開關。該第一輸入子組件,經由可以位於該第一輸入子組件之該輸出及該第一開關之該輸入之間之第一緩衝器,可以轉移該第一資料串流之該資料位元至該第一開關,以回應於該第一輸入子組件由該時脈組件接收已經轉變成或位在高電位或數值之該第三時脈訊號。
在區塊604,對於該第一資料串流之每一個資料位元,依據至少部分該第一時脈訊號,該第一資料串流之該資料位元可以由該第一開關轉移至第五開關。該第一開關,經由可以位於該第一開關之該輸出及該第五開關之該輸入之間之第五緩衝器,可以轉變狀態(例如,從關閉狀態至開啟狀態)以轉移該第一資料串流之該資料位元至該第五開關,以回應於該第一開關由該時脈組件接收已經轉變成或位在高電位或數值之該第一時脈訊號。
在區塊606,對於該第一資料串流之每一個資料位元,依據至少部分該第一匹配時間延遲訊號,該第一資料串流之該資料位元可以由該第五開關轉移至輸出緩衝器,其中依據至少部分該第二時間訊號,該第一匹配時間延遲訊號可以產生。該第五開關可以轉變狀態(例如, 從關閉狀態至開啟狀態)以轉移該第一資料串流之該資料位元至用於由該序列轉換器組件輸出之該輸出緩衝器,以回應於該第五開關由該序列轉換器組件之該時間延遲組件接收已經轉變成或位在高電位或數值之該第一匹配時間延遲訊號。
在區塊608,對於該第二資料串流之每一個資料位元,依據至少部分該第一時脈訊號,該第二資料串流之資料位元可以由第二輸入子組件轉移至第二開關。該第二輸入子組件,經由可以位於該第二輸入子組件之該輸出及該第二開關之該輸入之間之第二緩衝器,可以轉移該第二資料串流之該資料位元至該第二開關,以回應於該第二輸入子組件由該時脈組件接收已經轉變成或位在高電位或數值之該第一時脈訊號。
在區塊610,對於該第二資料串流之每一個資料位元,依據至少部分該第三時脈訊號,該第二資料串流之該資料位元可以由該第二開關轉移至該第五開關。該第二開關,經由該第五緩衝器,可以轉變狀態(例如,從關閉狀態至開啟狀態)以轉移該第二資料串流之該資料位元至該第五開關,以回應於該第二開關由該時脈組件接收已經轉變成或位在高電位或數值之該第三時脈訊號。
在區塊612,對於該第二資料串流之每一個資料位元,依據至少部分該第一匹配時間延遲訊號,該第二資料串流之該資料位元可以由該第五開關轉移至該輸出緩衝器。該第五開關可以轉變狀態(例如,從關閉狀態至 開啟狀態)以轉移該第二資料串流之該資料位元至用於由該序列轉換器組件輸出之該輸出緩衝器,以回應於該第五開關由該時間延遲組件接收已經轉變成或位在高電位或數值之該第一匹配時間延遲訊號。
在區塊614,對於該第三資料串流之每一個資料位元,依據至少部分該第一時脈訊號,該第三資料串流之資料位元可以由第三輸入子組件轉移至第三開關。該第三輸入子組件,經由可以位於該第三輸入子組件之該輸出及該第三開關之該輸入之間之第三緩衝器,可以轉移該第三資料串流之該資料位元至該第三開關,以回應於該第三輸入子組件由該時脈組件接收已經轉變成或位在高電位或數值之該第一時脈訊號。
在區塊616,對於該第三資料串流之每一個資料位元,依據至少部分該第三時脈訊號,該第三資料串流之該資料位元可以由該第三開關轉移至該第六開關。該第三開關,可以位於該第三開關之該輸出及該第六開關之該輸入之間之第六緩衝器,可以轉變狀態(例如,從關閉狀態至開啟狀態)以轉移該第三資料串流之該資料位元至該第六開關,以回應於該第三開關由該時脈組件接收已經轉變成或位在高電位或數值之該第三時脈訊號。
在區塊618,對於該第三資料串流之每一個資料位元,依據至少部分該第二匹配時間延遲訊號,該第三資料串流之該資料位元可以由該第六開關轉移至輸出緩衝器,其中依據至少部分該第四時間訊號,該第二匹配時 間延遲訊號可以產生。該第六開關可以轉變狀態(例如,從關閉狀態至開啟狀態)以轉移該第三資料串流之該資料位元至用於由該序列轉換器組件輸出之該輸出緩衝器,以回應於該第六開關由該時間延遲組件接收已經轉變成或位在高電位或數值之該第二匹配時間延遲訊號。
在區塊620,對於該第四資料串流之每一個資料位元,依據至少部分該第三時脈訊號,該第四資料串流之資料位元可以由第四輸入子組件轉移至第四開關。該第四輸入子組件,經由可以位於該第四輸入子組件之該輸出及該第四開關之該輸入之間之第四緩衝器,可以轉移該第四資料串流之該資料位元至該第四開關,以回應於該第四輸入子組件由該時脈組件接收已經轉變成或位在高電位或數值之該第三時脈訊號。
在區塊622,對於該第四資料串流之每一個資料位元,依據至少部分該第一時脈訊號,該第四資料串流之該資料位元可以由該第四開關轉移至該第六開關。該第四開關,經由該第六緩衝器,可以轉變狀態(例如,從關閉狀態至開啟狀態)以轉移該第四資料串流之該資料位元至該第六開關,以回應於該第四開關由該時脈組件接收已經轉變成或位在高電位或數值之該第一時脈訊號。
在區塊624,對於該第四資料串流之每一個資料位元,依據至少部分該第二匹配時間延遲訊號,該第四資料串流之該資料位元可以由該第六開關轉移至該輸出緩衝器。該第六開關可以轉變狀態(例如,從關閉狀態至 開啟狀態)以轉移該第四資料串流之該資料位元至用於由該序列轉換器組件輸出之該輸出緩衝器,以回應於該第六開關由該時間延遲組件接收已經轉變成或位在高電位或數值之該第二匹配時間延遲訊號。
第7圖顯示用於結構化序列轉換器組件之例示性方法700之流程圖,依據該揭露的發明標的之各種目的及實施例,該序列轉換器組件可以使用正交時脈及匹配延遲訊號而有效率地序列化多重(例如,多重並列的)資料串流。例如,該方法700可以藉由一個或一個以上之組件製造裝置而實現。該一個或一個以上之組件製造裝置可以包括例如電腦或與電腦相關。
在區塊702,第一資料路徑可以形成,其中,該第一資料路徑可以包括與第一緩衝器之第一輸入子組相關,該第一緩衝器可以與第一開關相關。該組件製造裝置可以形成該第一資料路徑,其中,該第一輸入子組件之該輸出可以與(例如,連接至)該第一緩衝器之該輸入相關,並且該第一緩衝器之該輸出可以與該第一開關之該輸入相關。
在區塊704,第二資料路徑可以形成,其中該第二資料路徑可以包括與第二緩衝器之第二輸入子組件相關,該第二緩衝器可以與第二開關相關。該組件製造裝置可以形成該第二資料路徑,其中該第二輸入子組件之該輸出可以與(例如,連接至)該第二緩衝器之該輸入相關,並且該第二緩衝器之該輸出可以與該第二開關之該輸入相 關。
在區塊706,第三資料路徑可以形成,其中該第三資料路徑可以包括與第三緩衝器相關之第三輸入子組件,該第三緩衝器可以與第三開關相關。該組件製造裝置可以形成該第三資料路徑,其中,該第三輸入子組件之該輸出可以與(例如,連接至)該第三緩衝器之該輸入相關,並且該第三緩衝器之該輸出可以與該第三開關之該輸入相關。
在區塊708,第四資料路徑可以形成,其中,該第四資料路徑可以包括與第四緩衝器相關之第四輸入子組件,該第四緩衝器可以與第四開關相關。該組件製造裝置可以形成該第四資料路徑,其中,該第四輸入子組件之該輸出可以與(例如,連接至)該第四緩衝器之該輸入相關,並且該第四緩衝器之該輸出可以與該第四開關之該輸入相關。
在區塊710,該第一開關及該第二開關之該輸出可以與第五緩衝器之輸入相關。該組件製造裝置可以與該第一開關及該第二開關之該輸出與該第五緩衝器之該輸入相關。
在區塊712,該第五緩衝器之該輸出可以與第五開關之輸入相關。該組件製造裝置可以與該第五緩衝器之該輸出與該第五開關之該輸入相關。
在區塊714,該第五開關之該輸出可以與輸出緩衝器相關。該組件製造裝置可以與該第五開關之該輸 出與該輸出緩衝器之該輸入相關。
在區塊716,該第三開關及該第四開關之該輸出可以與第六緩衝器之輸入相關。該組件製造裝置可以與該第三開關及該第四開關之該輸出與該第六緩衝器之該輸入相關。
在區塊718,該第六緩衝器之該輸出可以與第六開關之輸入相關。該組件製造裝置可以與該第六緩衝器之該輸出與該第六開關之該輸入相關。
在區塊720,該第六開關之該輸出可以與該輸出緩衝器之輸入埠相關。該組件製造裝置可以與該第六開關之該輸出與該輸出緩衝器之該輸入相關。
在區塊722,該第一時脈訊號可以與該第二輸入子組件、第三輸入子組件、第一開關及第四開關之該個別的時脈埠相關。該組件製造裝置可以與該第一時脈訊號與(例如,可以連接該第一時脈訊號至)該第二輸入子組件、第三輸入子組件、第一開關及第四開關之該個別的時脈埠相關以促進提供該第一時脈訊號至該第二輸入子組件、第三輸入子組件、第一開關及第四開關之該個別的時脈埠。
在區塊724,該第三時脈訊號可以與該第一輸入子組件、第四輸入子組件、第二開關及第三開關之該個別的時脈埠相關。該組件製造裝置可以與該第三時脈訊號與(例如,可以連接該第三時脈訊號至)該第一輸入子組件、第三輸入子組件、第一開關及第四開關之該個別的 時脈埠相關以促進提供該第三時脈訊號至該第一輸入子組件、第四輸入子組件、第二開關及第三開關之該個別的時脈埠。
在區塊726,該第二時脈訊號及該第四時脈訊號可以與該時間延遲組件相關。該組件製造裝置可以與(例如,連接)該第二時脈訊號及該第四時脈訊號與該時間延遲組件相關。
在區塊728,該第一匹配時間延遲訊號可以與該第五開關之時脈埠相關。該組件製造裝置可以與(例如,連接)該第一匹配時間延遲訊號與該第五開關之該時脈埠相關以促進提供該第一匹配時間延遲訊號至該第五開關。
在區塊730,該第二匹配時間延遲訊號可以與該第六開關之時脈埠相關。該組件製造裝置可以與(例如,連接)該第二匹配時間延遲訊號與該第六開關之該時脈埠相關以促進提供該第二匹配時間延遲訊號至該第六開關。
例示性計算環境
如同提及的,在優勢上,在此所描述之該技術可以適用於任何裝置及/或網路,其中資料之該通訊(包含多重資料串流之該轉換成為序列化資料串流)最好是在包括裝置(例如,收發器、發送器、數位至類比轉換器)之系統中。然而,應該瞭解的是,手持式、攜帶式及所有 種類之其它計算裝置及計算物件是經過考量而使用於與該各種非限定的實施例連接,例如,在任何地方最好裝置可以使用以促進序列轉換器組件之產生而使用於轉換多重資料串流成為序列化資料串流,或經由使用以包括或與序列轉換器組件相關以促進資料之通訊,包含多重資料串流之該轉換成為序列化資料串流。因此,在下文第8圖中所描述之該下方的一般用途遠端電腦僅是其中一個例子,並且該揭露的發明標的可以使用具有網路/匯流排相互操作性及互動之任何從屬端而實現。因此,該揭露的發明標的可以實現於其中涉及到非常少量或最少的從屬端資源之網路化主機的服務之環境中,例如,其中該從屬端裝置僅僅提供針對該網路/匯流排的介面之網路化環境,諸如放置於應用中之物件。
雖然不是必需的,但該揭露的發明標的之某些方面可以部分地經由操作系統而實現,用於由服務的開發者使用於裝置或物件、及/或包含於操作關聯於該揭露的發明標的的該組件之應用軟體內。軟體可以描述於電腦可執行的指令之該一般情況中,諸如程式模組或組件,由一個或一個以上之電腦所執行,諸如投影顯示裝置、瀏覽裝置或其它裝置。熟習該項技藝之人士將會瞭解該揭露的發明標的可以使用其它電腦系統配置及協定而執行。
第8圖因此說明其中該揭露的發明標的之某些目的可以實現之適當的計算系統環境800之例子,雖然如同上文描述,該計算系統環境800只是用於裝置之適當 的計算環境之其中一個例子並且並非意在建議關於使用之該範疇或該揭露的發明標的之功能性的任何限定。該計算環境800也不應該解讀為具有關於在該例示性的操作環境800中所說明之組件的任何一個或組合之任何附屬或要求。
參考第8圖,用於實現該揭露的發明標的之例示性的裝置包含以電腦形式810之一般用途計算裝置。電腦810之組件可以包含、但不限於處理單元820、系統記憶體830及連結包含該系統記憶體之各種系統組件至該處理單元820之系統匯流排821。該系統匯流排821可以是使用任何各種的匯流排架構之包含記憶體匯流排或記憶體控制器、周邊匯流排及區域匯流排之任何數種類型的匯流排結構。
電腦810通常包含各種電腦可讀取媒介。電腦可讀取媒介可以是能夠由電腦810存取之任何可取得的媒介。藉由例子,並且是非限定,電腦可讀取媒介可以包括電腦儲存媒介及通訊媒介。電腦儲存媒介包含以任何方法或技術所實現而用於資訊,諸如電腦可讀取指令、資料結構、程式模組或其它資料,的儲存之揮發性及非揮發性、可移除及不可移除媒介。電腦儲存媒介包含、但不限於隨機存取記憶體、唯讀記憶體、電子可抹除式唯讀記憶體、快閃記憶體或其它記憶體技術、唯讀記憶光碟、數位多功能光碟(DVD,Digital Versatile Disks)或其它光學式碟片儲存、磁式卡匣、磁帶、磁式碟片儲存或其它磁式儲存裝 置,或者可以使用以儲存該所需的資訊及可以由電腦810所存取之任何其它媒介。通訊媒介通常實現電腦可讀取指令、資料結構、程式模組或在諸如載波或其它傳輸機制之調變資料訊號中之其它資料及包含任何資訊遞送媒介。
該系統記憶體830可以包含以諸如唯讀記憶體(ROM,Read Only Memory)及/或隨機存取記憶體(RAM,Random Access Memory)之揮發及/或非揮發記憶體的形式之電腦儲存媒介。基本輸入/輸出系統(BIOS,Basic Input/Output System),含有輔助以在電腦810內之元件之間轉移資訊之該基本例程,諸如在啟動期間,可以儲存於記憶體830中。記憶體830通常亦含有為可即時取得及/或目前由處理單元820操作之資料及/或程式模組。藉由例子,並且並非限定,記憶體830亦可以包含操作系統、應用程式、其它程式模組及程式資料。
該電腦810亦可以包含其它可移除的/不可移除的、揮發性/非揮發性電腦儲存媒介。例如,電腦810可以包含由不可移除的、非揮發性的磁性媒體所讀取或寫入之硬式磁碟機、由可移除的、非揮發性磁式片所讀取或寫入之磁碟驅動器及/或由可移除的、非揮發性光碟,諸如唯讀記憶光碟或其它光學媒體所讀取或寫入之光碟機。可以使用於該例示性的操作環境中之其它可移除的/不可移除的、揮發性/非揮發性的電腦儲存媒體包含,但不限於,磁帶式卡匣、快閃記憶體、數位多功能光碟、數位錄影帶、固態隨機存取記憶體、固態唯讀式記憶體及類似裝 置。硬式磁碟機通常透過諸如介面之不可移除記憶體介面而連接至該系統匯流排821,並且磁碟機或光碟機通常是藉由諸如介面之可移除式記憶體介面而連接至該系統821。
使用者透過諸如鍵盤及指標裝置(一般稱為滑鼠、軌跡球或觸控板)的輸入裝置可以輸入指令及資訊進入該電腦810內。其它輸入裝置可以包含麥克風、搖桿、遊戲手把、衛星天線、掃描器、無線裝置鍵盤、語音指令或類似裝置。這些及其它輸入裝置通常是透過連結至該系統匯流排821之使用者輸入840及相關的介面而連接至該處理單元820,但是可以藉由其它介面及匯流排結構而連接,諸如並列埠、遊戲埠或通用序列匯流排(USB,Universal Serial Bus)。圖形子系統亦可以連接至該系統匯流排821。在投影顯示器裝置中之投影單元,或者在瀏覽裝置中之抬頭顯示器或其它類型的顯示器裝置亦可以經由介面連接至該系統匯流排821,諸如輸出介面850,該輸出介面850接著與影像記憶體通訊。除了螢幕之外,電腦亦可以包含可以透過輸出介面850而連接之諸如喇叭之其它周邊輸出裝置。
該電腦810可以使用邏輯連接至一個或一個以上之其它遠端電腦,諸如遠端電腦870,而操作於網路或分散式環境中,該遠端電腦870接著可以具有不同於裝置870之媒體能力。該遠端電腦870可以是個人電腦、伺服器、路由器、網路型個人電腦、等同裝置、個人數位助 理(PDA,Personal Digital Assistant)、手機、手持式計算裝置、投影顯示器裝置、瀏覽裝置或其它常見網路節點,或者任何其它遠端媒體消費或傳輸裝置,並且可以包含上文相對於該電腦810所描述之任何或所有的該元件。在第8圖中所描述之該邏輯連線包含網路871,諸如區域網路(LAN,Local Area Network)或廣域網路(WAN,Wide Area Network),但是亦可以包含其它網路/匯流排,不論是有線或無線。此類網路環境在家庭、辦公室、企業規模的電腦網路、內部網路及該網際網路中是普遍常見的。
當使用於區域網路環境中時,該電腦810可以透過網路介面或轉接器連接至該區域網路871。當使用於廣域網路的網路化環境中時,該電腦810通常可以包含通訊組件,諸如數據機,或者用於經由該廣域網路建立通訊之其它裝置,諸如網際網路。通訊組件,諸如無線通訊組件、數據機及類似組件,該通訊組件可以是內部的或外部的,可以經由輸入840之該使用者輸入介面,或者其它適當的機制而連接至該系統匯流排821。在網路化環境中,相對於該電腦810所描述之程式模組,或者該程式模組之部分,可以儲存於遠端記憶體儲存裝置中。將會瞭解的是所顯示及描述之該網路連接是例示性的並且在該電腦之間建立通訊連結之其它裝置可以使用。
例示性網路環境
第9圖提供例示性網路化或分散式計算環境 900之概要圖示。該分散式計算環境包括計算物件910、912等等及計算物件或裝置920、922、924、926、928等等,該計算物件可以包含程式、方法、資料儲存、可程式化邏輯等等,如同由應用930、932、934、936、938及資料儲存940所表示。可以瞭解的是計算物件910、912等等及計算物件或裝置920、922、924、926、928等等可以包括不同的裝置,包含多媒體顯示裝罝或描述於該說明中之類似的裝置,或者諸如行動電話、個人數位助理(PDA,Personal Digital Assistant)、影/音裝置、MP3播放器、個人電腦、筆記型電腦等等之其它裝置。應該更進一步瞭解的是資料儲存940可以包含一個或一個以上之快取記憶體、一個或一個以上之暫存器或在此所揭露之其它類似的資料儲存。
每一個計算物件910、912等等及計算物件或裝置920、922、924、926、928等等藉由該通訊網路942,不論是直接地或間接地,可以與一個或一個以上之其它計算物件910、912等等及計算物件或裝置920、922、924、926、928等等通訊。即使如同在第9圖中之單一元件之說明,通訊網路942可以包括提供服務至第9圖之該系統之其它計算物件及計算裝置,及/或可以呈現未在此顯示之多重內連線的網路。每一個計算物件910、912等等或計算物件或裝置920、922、924、926、928等等亦可以含有應用,諸如應用930、932、934、936、938,該應用可以使用適合於通訊或該技術之實現及在此所描述之揭露的應用程式介面或其它物件、軟體、靭體及或硬體。
本發明可具有支持分散式計算環境之各種系統、組件及網路配置。例如,計算系統可以藉由有線或無線系統、藉由區域網路或廣域分散式網路連接一起。如同在此描述於各種實施例中,雖然任何網路設施可以使用於產生關於該系統自動診斷資料收集之例示性的通訊,目前,很多網路是連接至該網際網路,該網路網路提供用於廣泛地分散式計算之網路設施及包含很多不同的網路。
因此,網路拓撲及網路設施之主機,諸如從屬端/伺服器、點對點或複合架構,可以使用。該”從屬端”為使用不相關的另一個類別或群組的服務之類別或群組之成員。從屬端可以是程序,意即,大致為一組指令或任務,該指令或任務請求由另一個程式或程序所提供之服務。該從屬端程序使用該請求的服務,在某些例子中並不需要必須”知道”關於該其它程式或該本身的服務之任何工作細節。
在從屬端/伺服器架構中,特別是網路系統,從屬端通常是存取藉由另一個電腦,例如,伺服器所提供之共享的網路資源之電腦。在第9圖之該說明中,如同非限定的例子,雖然視該環境而定,任何電腦可以考量為從屬端、伺服器或兩者,計算物件或裝置920、922、924、926、928等等可以考量為從屬端並且計算物件910、912等等可以考量為伺服器,其中計算物件910、912等等,擔任提供資料服務之伺服器,諸如接收來自從屬端計算物件或裝置920、922、924、926、928等等之資料、儲存資料、 處理資料、傳輸資料至從屬端計算物件或裝置920、922、924、926、928等等。
伺服器通常為可經由遠端或區域網路存取之遠端電腦系統,諸如該網際網路或無線網路設施。該從屬端程序在第一電腦系統中可以是主控的,並且該伺服器程序在第二電腦系統中可以是主控的,經由通訊媒介而彼此通訊,因此提供分散式功能性及允許多重從屬端以利用該伺服器之該資訊擷取能力之優點。關於在此所描述之該技術所使用之任何軟體物件可以單獨提供或透過多重計算裝置或物件而分散。
在其中該通訊網路942或匯流排為該網際網路之網路環境中,例如,該計算物件910、912等等可以是其它計算物件或裝置920、922、924、926、928等等透過任何數量的已知協定(諸如該超文字傳輸協定(HTTP,HyperText Transfer Protocol))而與其通訊之網頁伺服器。作為伺服器之計算物件910、912等等亦可以擔任從屬端,例如,計算物件或裝置920、922、924、926、928等等,如同可以具有分散式計算環境之特性。
於本說明書所引用”其中一項實施例”、”實施例”、”例子”、”實現”、”揭露目的”或”目的”意指結合該實施例、實現或目的所描述之特定的特徵、結構或特性是包含在本發明揭露之至少一個實施例、實現或目的內。因此,該片語”在其中一項實施例中”、”在其中一項例子中”、”在其中一項目的中”、”在實現中 ”或”在實施例中”之呈現於本說明書之各種地方並非必須全部參照相同的實施例。再者,該特定的特徵、結構或特性可以組合於在各種揭露的實施例內之任何適當的方式中。
如同在此所使用的,語詞”組件”、”系統”、”架構”、”引擎”及類似用語是意在參考電腦或電子相關的實體、任何硬體、硬體及軟體之組合、軟體(例如,在執行中)或靭體。例如,組件可以是一個或一個以上之電晶體、記憶體單元、電晶體或記憶體單元之配置、閘陣列、可程式化閘陣列、特殊應用積體電路、控制器、處理器、在處理器上運行之程序、物件、執行檔、存取或介面接合半導體記憶體之程式或應用、電腦或類似組件,或者該組件之適當的組合。該組件可以包含可抹除程式化(例如,至少部分儲存於可抹除記憶體中之程序指令)或硬式程式化(例如,在製造端燒錄至不可抹除記憶體內之程序指令)。
藉由說明,由記憶體及該處理器兩者所執行之程序可以是組件。如同另一個例子,架構可以包含電子硬體(例如,並聯或串聯電晶體)之配置、處理指令及處理器,該架構以適合電子硬體之該配置之方式實現該處理指令。此外,架構可以包含單一組件(例如,電晶體、閘陣列,…)或組件之配置(例如,電晶體之串聯或並聯配置、與程式電路連接之閘陣列、電源線、電氣接地、輸入訊號線路及輸出訊號線路及相關配置等等)。系統可以包含 一個或一個以上之組件以及一個或一個以上之架構。其中一個例示性系統可以包含切換區塊架構包括交叉輸入/輸出線路及傳輸閘極電晶體,以及電源、訊號產生器、通訊匯流排、控制器、輸入/輸出介面、位址暫存器及相關架構等等。應該瞭解的是在定義上的某些重疊是可預期的,並且架構或系統可以是單獨的組件或另一個架構、系統等等之組件。
除了前述之外,該揭露的發明標的可以以方法、裝置或使用典型的加工之製品、程式化或工程技術而實現以產生硬體、靭體、軟體或該應用之任何適當的組合以控制電子裝置以實現該揭露的發明標的。在此所使用之該語詞”裝置”及”製品”是意在含括電子裝置、半導體裝置、電腦或由任何電腦可讀取的裝置、載體或媒介可存取之電腦程式。電腦可讀取媒介可以包含硬體媒介或軟體媒介。此外,該媒介可以包含非暫時性媒介或傳輸媒介。在其中一個例子中,非暫時性媒介可以包含電腦可讀取硬體媒介。電腦可讀取硬體媒介之特定的例子可以包含但是不限於磁式儲存裝置(例如,硬碟、軟碟、磁帶…)、光碟(例如,雷射唱片(CD,Compact Disk)、數位多功能光碟(DVD,Digital Versatile Disk))、智慧卡及快閃記憶體裝置(例如,卡、棒、鑰匙插槽…)。電腦可讀取傳輸媒介可以包含載波或類似傳輸媒介。當然,熟習該項技藝之人士將會瞭解對於該配置可以做到很多修正而不會脫離該揭露的發明標的之該範疇或精神。
上文已經描述的包含該揭露的發明標的之例子。當然,不可能描述用於說明該揭露發明標的之目的之組件或方法之每一個可以想像到的組合,但是熟習該項技藝之人士可以認知到該揭露的發明標的之很多更進一步的組合及排列是可能的。因此,該揭露的發明標的是意在含括落在該揭露之該精神及範疇內之所有此類的替代、修正及變化。
因此,該詳細的描述之某些部分已經依據在電子記憶體內之資料位元上之演算法或程序運作而呈現。這些程序描述或表示是由在該項技藝中所認知的人士所使用之機制以有效地傳遞本身工作的實質至其它同等熟習技藝之人士。在此之程序通常考量為導致所需結果之自我一致的行為順序。該行為是需要實質數量的實質操作之行為。通常,雖然不是必須的,這些數量是採用電子及/或磁性訊號之形式能夠儲存、傳送、組合、比較及/或其它操作。
主要是為了一般使用方便之原因,已經證實稱呼這些訊號為位元、數值、元件、符號、字元、詞語、數字或類似稱呼。然而,應該謹記在心的是所有這些及類似的語詞是在結合該適當的物理量並且只是施加至這些數量的標記。除非另外特別地陳述或由該上述討論所看出,應該要瞭解的是於全部該揭露的發明標的中,使用諸如處理、計算、推算、決定或顯示及類似的詞句之詞語的討論,意指處理系統之該行動及程序及/或類似的消費性或工業 電子裝置或機器,該裝置操作或轉換在該電子裝置之暫存器或記憶體內以物理(電氣及/或電子)量所呈現之資料,成為在該機器及/或電腦系統記憶體或暫存器或其它此類資訊儲存、傳輸及/或顯示裝置之內類似以物理量所呈現之其它資料。
關於由該上文描述的組件、架構、電路、程序及類似裝置所執行之該各種功能,即使並非結構上等同於該揭露的結構,經使用以描述此類的組件之該語詞(包含提及的”構件”),除非另有指示,是意在對應執行該描述的組件(例如,功能上等同的)之該特定的功能之任何組件,該組件執行於在此該實施例之說明的例示性目的中之該功能。此外,雖然特定的特徵已經依據數個實現之僅其中一項而揭露,此類的特徵可以與其它實現之一個或一個以上之其它特徵而結合,如同可以預期或有利於任何給定或特定應用。亦可以瞭解的是該實施例包含系統以及具有電腦可執行的指令之電腦可讀取的媒介而用於執行該各種程序之該行為及/或事件。
100‧‧‧序列轉換器組件
102‧‧‧輸入組件(I/P組件)
104‧‧‧第一輸入子組件
106‧‧‧第二輸入子組件
108‧‧‧第三輸入子組件
110‧‧‧第四輸入子組件
112‧‧‧第一緩衝器
114‧‧‧第一開關
116‧‧‧第二緩衝器
118‧‧‧第二開關
120‧‧‧第三緩衝器
122‧‧‧第三開關
124‧‧‧第四緩衝器
126‧‧‧第四開關
128‧‧‧第五緩衝器
130‧‧‧第五開關
132‧‧‧第六緩衝器
134‧‧‧第六開關
136‧‧‧第七緩衝器
138‧‧‧時間延遲組件
140‧‧‧時脈組件

Claims (15)

  1. 一種資料傳輸系統,包括:序列轉換器組件,經由配置以依據至少部分包括第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號之正交時脈訊號而轉換多重資料串流成為序列化資料串流,該多重資料串流包括第一資料串流、第二資料串流、第三資料串流及第四資料串流;以及時間延遲組件,經由配置以依據至少部分該第二時脈號而產生第一時間延遲時脈訊號、以及依據至少部分該第四時脈號而產生第二時間延遲時脈訊號,該時間延遲組件提供該第一時間延遲時脈訊號至與該第一資料串流及該第二資料串流相關之開關以促進該開關之切換之控制,並且提供該第二時間延遲時脈訊號至與該第三資料串流及該第四資料串流相關之另一個開關以促進該另一個開關之切換之控制。
  2. 如申請專利範圍第1項所述之系統,其中,該序列轉換器組件包括並列接收該多重資料串流之輸入組件。
  3. 如申請專利範圍第1項所述之系統,其中,由第一輸入子組件所接收之該第一資料串流之第一資料是藉由該第一輸入子組件轉移至第一開關以回應於與該第一輸入子組件相關之該第三時脈訊號是位在第一電位,其中,由第二輸入子組件所接收之該第二資料串流之第二資料是藉由該第二輸入子組件轉移至第二開關以回應於與該第二輸入子組件相關之該第一時脈訊號是位在 該第一電位,其中,由第三輸入子組件所接收之該第三資料串流之第三資料是藉由該第三輸入子組件轉移至第三開關以回應於與該第三輸入子組件相關之該第一時脈訊號是位在該第一電位,並且其中,由第四輸入子組件所接收之該第四資料串流之第四資料是藉由該第四輸入子組件轉移至第四開關以回應於與該第四輸入子組件之該第三時脈訊號是位在該第一電位。
  4. 如申請專利範圍第1項所述之系統,其中,緩衝器組件是與第一資料路徑及第二資料路徑相關,其中,另一個緩衝器組件是與第三資料路徑及第四資料路徑相關,其中,該開關是與該緩鵆器組件相關,並且其中,該另一個開關是與該另一個緩衝器組件相關。
  5. 如申請專利範圍第4項所述之系統,其中,由與該第一資料路徑相關之第一開關所接收之該第一資料串流之第一資料是由該第一開關轉移至該開關以回應於與該第一開關相關之該第一時脈訊號是位在第一電位,並且其中,該開關轉移該第一資料至輸出緩衝器以促進該序列化資料串流之該產生以回應於與該開關相關之該第一時間延遲時脈訊號是位在該第一電位。
  6. 如申請專利範圍第4項所述之系統,其中,由與該第二資料路徑相關之第二開關所接收之該第二資料串流之第二資料是由該第二開關轉移至該開關以回應於與該第二開關相關之該第三時脈訊號是位在該第一電位,並且其中,該開關轉移該第二資料至輸出緩衝器以促進該 序列化資料串流之該產生以回應於與該開關相關之該第一時間延遲時脈訊號是位在該第一電位。
  7. 如申請專利範圍第1項所述之系統,其中,該第一時脈訊號具有第一時間循環,該第二時脈訊號具有第二時間循環,該第二時間循環在該第一時間循環之開始後的四分之一個時間循環開始,該第三時脈訊號具有第三時間循環,該第三時間循環在該第一時間循環之該開始後的半個該時間循環開始,以及該第四時脈訊號具有第四時間循環,該第四時間循環在該第一時間循環之該開始後的四分之三個該時間循環開始。
  8. 如申請專利範圍第1項所述之系統,其中,該序列轉換器組件與裝置相關,其中,該裝置包括收發器、發送器、數位至類比轉換器、路由器或數據機。
  9. 一種資料發送方法,包括:依據包括第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號之至少部分正交時脈訊號轉換多重資料串流成為序列化資料串流,該多重資料串流包括第一資料串流、第二資料串流、第三資料串流及第四資料串流;依據至少部分該第二時脈訊號而產生第一匹配延遲時脈訊號,該第一匹配延遲時脈訊號為提供至與該第一資料串流及該第二資料串流相關之開關以促進控制該開關之切換以促進該轉換;以及依據至少部分該第四時脈訊號而產生第二匹配延 遲時脈訊號,該第二匹配延遲時脈訊號為提供至與該第三資料串流及該第四資料串流相關之另一個開關以促進控制該另一個開關之該切換以促進該轉換。
  10. 如申請專利範圍第9項所述之方法,復包括:同步地接收該多重資料串流。
  11. 如申請專利範圍第9項所述之方法,復包括:轉移該第一資料串流之第一資料至第一開關以回應於該第三時脈訊號是位在定義的電位;轉移該第二資料串流之第二資料至第二開關以回應於該第一時脈訊號是位在該定義的電位;轉移該第三資料串流之第三資料至第三開關以回應於該第一時脈訊號是位在該定義的電位;以及轉移該第四資料串流之第四資料至第四開關以回應於該第三時脈訊號是位在該定義的電位。
  12. 如申請專利範圍第11項所述之方法,復包括:回應於與該第一開關相關之該第一時脈訊號是位在該定義的電位,切換該第一開關至開啟狀態以使得由該第一開關所接收之該第一資料能夠轉移至該開關;以及回應於與該開關相關之該第一匹配延遲時脈訊號是位在該定義的電位,切換該開關至該開啟狀態以使得由該開關所接收之該第一資料能夠轉移至輸出緩衝器以促進產生該序列化的資料串流。
  13. 如申請專利範圍第11項所述之方法,復包括: 回應於與該第二開關相關之該第三時脈訊號是位在該定義的電位,切換該第二開關至開啟狀態以使得由該第二開關所接收之該第二資料能夠轉移至該開關;以及回應於與該開關相關之該第一匹配延遲時脈訊號是位在該定義的電位,切換該開關至該開啟狀態以使得由該開關所接收之該第二資料能夠轉移至輸出緩衝器以促進產生該序列化的資料串流。
  14. 一種資料發送裝置,包括:序列轉換器組件,經由配置以依據至少部分包括第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號之正交時脈訊號而轉換多重資料串流成為單一序列化資料串流,其中,該多重資料串流包括第一資料串流、第二資料串流、第三資料串流及第四資料串流;一組暫存器組件,包括第一暫存器組件、第二暫存器組件、第三暫存器組件及第四暫存器組件,其中,該組暫存器組件接收該多重資料串流,其中,依據至少部分該第三時脈訊號,該第一暫存器組件轉移該第一資料串流之第一資料而該第四暫存器組件轉移該第四資料串流之第四資料,並且其中,依據至少部分該第一時脈訊號,該第二暫存器組件轉移該第二資料串流之第二資料而該第三暫存器組件轉移該第三資料串流之第三資料;一組開關組件,包括第一開關組件、第二開關組 件、第三開關組件、第四開關組件、第五開關組件及第六開關組件,其中,依據至少部分該第一時脈訊號,該第一開關組件轉移該第一資料而該第四開關組件轉移該第四資料,並且其中,依據至少部分該第三時脈訊號,該第二開關組件轉移該第二資料而該第三開關組件轉移該第三資料;以及時間延遲組件,依據至少部分該第二時脈號而產生第一匹配延遲時脈訊號,以及依據至少部分該第四時脈號而產生第二匹配延遲時脈訊號,其中,該時間延遲組件提供該第一匹配延遲時脈訊號至與該第一資料串流及該第二資料串流相關之該第五開關組件以促進該第五開關組件之切換之控制,並且提供該第二匹配延遲時脈訊號至與該第三資料串流及該第四資料串流相關之第六開關組件以促進該第六開關組件之切換之控制。
  15. 如申請專利範圍第14項所述之裝置,其中,該裝置包括收發器、發送器、數位至類比轉換器、路由器或數據機。
TW106113439A 2016-04-25 2017-04-21 使用正交時脈之高速序列轉換器 TW201742379A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/137,187 US10110334B2 (en) 2016-04-25 2016-04-25 High speed serializer using quadrature clocks

Publications (1)

Publication Number Publication Date
TW201742379A true TW201742379A (zh) 2017-12-01

Family

ID=60089090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113439A TW201742379A (zh) 2016-04-25 2017-04-21 使用正交時脈之高速序列轉換器

Country Status (3)

Country Link
US (1) US10110334B2 (zh)
TW (1) TW201742379A (zh)
WO (1) WO2017189497A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340904B2 (en) * 2016-06-28 2019-07-02 Altera Corporation Method and apparatus for phase-aligned 2X frequency clock generation
KR20190006627A (ko) * 2017-07-10 2019-01-21 에스케이하이닉스 주식회사 직렬화기, 이를 포함하는 데이터 전송 회로, 반도체 장치 및 시스템
US10484165B2 (en) * 2017-12-19 2019-11-19 Stmicroelectronics International N.V. Latency buffer circuit with adaptable time shift
JP7223387B2 (ja) * 2018-05-24 2023-02-16 ザインエレクトロニクス株式会社 デューティ補償装置
CN109444856B (zh) * 2018-08-31 2020-07-31 西安电子科技大学 一种应用于高分辨率时间数字转换器的整数周期测量电路
US10511322B1 (en) * 2019-01-31 2019-12-17 Avago Technologies International Sales Pte. Limited High-speed digital transmitter for wireless communication systems

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US7106227B2 (en) * 2001-09-28 2006-09-12 Agilent Technologies, Inc. Method and apparatus for synchronizing a multiple-stage multiplexer
US7006021B1 (en) * 2003-06-27 2006-02-28 Cypress Semiconductor Corp. Low power serializer circuit and method
KR100841456B1 (ko) 2006-10-19 2008-06-26 고려대학교 산학협력단 지연 부정합을 보상하는 직렬화기
US7624297B2 (en) 2006-12-13 2009-11-24 International Business Machines Corporation Architecture for a physical interface of a high speed front side bus
US7576584B2 (en) 2007-12-14 2009-08-18 Analog Devices, Inc. Clock generators for generation of in-phase and quadrature clock signals
US8934890B2 (en) 2008-01-11 2015-01-13 Texas Instruments Incorporated Transmission of data bursts on a constant data rate channel
US8044833B2 (en) * 2009-01-16 2011-10-25 Raytheon Company High speed serializer
DE102011119915A1 (de) 2011-12-04 2013-06-06 Rwth Aachen Senderfrontendvorrichtung zur Erzeugung von Ausgangssignalen auf Basis mehrphasiger Modulation
US8995600B1 (en) 2012-03-30 2015-03-31 Inphi Corporation CMOS interpolator for a serializer/deserializer communication application
US8885691B1 (en) 2013-02-22 2014-11-11 Inphi Corporation Voltage regulator for a serializer/deserializer communication application
US9219470B1 (en) 2013-04-30 2015-12-22 Pmc-Sierra Us, Inc. Systems and methods for clock path single-ended DCD and skew correction
US9374098B2 (en) * 2014-02-04 2016-06-21 GlobalFoundries, Inc. Transmitter serializer latency trim
US9178521B2 (en) 2014-02-28 2015-11-03 Intel Corporation Fast settling mixed signal phase interpolator with integrated duty cycle correction
US9674025B2 (en) * 2014-07-01 2017-06-06 International Business Machines Corporation 4-level pulse amplitude modulation transmitter architectures utilizing quadrature clock phases

Also Published As

Publication number Publication date
US20170310412A1 (en) 2017-10-26
WO2017189497A1 (en) 2017-11-02
US10110334B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
TW201742379A (zh) 使用正交時脈之高速序列轉換器
JP4832020B2 (ja) プリエンファシス回路
US7864084B2 (en) Serializer architecture for serial communications
JP5671752B2 (ja) タイミング再生のための装置、システムおよび方法
EP3248290B1 (en) Serializing transmitter
JP5716609B2 (ja) 多相クロック発生回路、及び多相クロック発生方法
US20100135430A1 (en) Data transmitting device, data receiving device, data transmitting system, and data transmitting method
WO2016041278A1 (zh) 时钟动态切换方法、装置及计算机可读介质
US9531572B1 (en) Interface circuit for high speed communication and system including the same
US8930742B2 (en) Clock signals for dynamic reconfiguration of communication link bundles
JP3696812B2 (ja) 入出力インタフェースおよび半導体集積回路
JP4602451B2 (ja) データ送信装置及びデータ送信方法
CN107102683B (zh) 一种基于soc的逐点任意波形发生器和产生方法
US10177901B2 (en) Serializer, and semiconductor apparatus and system including the same
US9537477B2 (en) Semiconductor apparatus capable of converting a frequency of an input clock
WO2016027329A1 (ja) 分周回路及び半導体集積回路
US20200151135A1 (en) Data transmission circuit, and semiconductor apparatus and semiconductor system including the data transmission circuit
CN107592099B (zh) D触发器
US10305500B1 (en) Amplification circuit, and frequency dividing circuit, semiconductor apparatus and semiconductor system including the amplification circuit and or frequency dividing circuit
JP2006287163A (ja) 半導体集積回路
US20020178392A1 (en) Method and apparatus for generating a second signal having a clock based on a second clock from a first signal having a first clock
JP6127759B2 (ja) 伝送回路および出力回路
US20200252068A1 (en) Single supply clocked voltage level translator with latch functionality
US7239254B1 (en) Programmable multi-cycle signaling in integrated circuits
CN103713880A (zh) 一种序列生成器及其设计方法