TW201742175A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201742175A
TW201742175A TW106111791A TW106111791A TW201742175A TW 201742175 A TW201742175 A TW 201742175A TW 106111791 A TW106111791 A TW 106111791A TW 106111791 A TW106111791 A TW 106111791A TW 201742175 A TW201742175 A TW 201742175A
Authority
TW
Taiwan
Prior art keywords
insulator
oxide
conductor
transistor
film
Prior art date
Application number
TW106111791A
Other languages
English (en)
Other versions
TWI804463B (zh
Inventor
山崎舜平
Original Assignee
半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源硏究所股份有限公司 filed Critical 半導體能源硏究所股份有限公司
Publication of TW201742175A publication Critical patent/TW201742175A/zh
Application granted granted Critical
Publication of TWI804463B publication Critical patent/TWI804463B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01F—COMPOUNDS OF THE METALS BERYLLIUM, MAGNESIUM, ALUMINIUM, CALCIUM, STRONTIUM, BARIUM, RADIUM, THORIUM, OR OF THE RARE-EARTH METALS
    • C01F7/00—Compounds of aluminium
    • C01F7/02—Aluminium oxide; Aluminium hydroxide; Aluminates
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

具有良好的可靠性的半導體裝置依次包括第一絕緣體、第二絕緣體、第一導電體、第三絕緣體、氧化物半導體、第二及第三導電體、第四絕緣體、與第二和第三導電體之間的區域重疊的第四導電體、第五絕緣體、第六絕緣體。第四絕緣體與氧化物半導體的頂面及側面以及第三絕緣體的頂面接觸。第五絕緣體以覆蓋氧化物半導體、第二導電體至第四導電體以及第四絕緣體的方式與氧化物半導體的側面及第三絕緣體的頂面接觸。第一、第二、第五及第六絕緣體的氫、水及氧的透過性比第三及第四絕緣體低，第一及第六絕緣體的厚度分別比第二及第五絕緣體薄。

Description

半導體裝置及半導體裝置的製造方法
本發明的一個實施方式係關於一種半導體裝置及半導體裝置的製造方法。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、成像裝置及電子裝置等可能包括半導體裝置。
使用半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地 周知。但是，作為其他材料，氧化物半導體受到關注。
例如，公開了作為氧化物半導體使用以氧化鋅或In-Ga-Zn類氧化物為活性層的電晶體來製造顯示裝置的技術(參照專利文獻1及專利文獻2)。
近年來，公開了使用包含氧化物半導體的電晶體來製造記憶體裝置的積體電路的技術(參照專利文獻3)。此外，除了記憶體裝置之外，算術裝置等也可以使用包含氧化物半導體的電晶體製造。
然而，作為活性層設置有氧化物半導體的電晶體有如下問題：由於氧化物半導體中的雜質及氧缺陷而其電特性容易變動，因此其可靠性低。例如，在偏壓-熱壓力測試(BT測試)的前後，電晶體的臨界電壓可能會變動。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-119674號公報
於是，本發明的一個實施方式的目的之一是提供一種具有良好的可靠性的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有雜質得到降低的氧化物半導體的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有氧缺陷得到降低的氧化物半導體的半導體裝置。
另外，本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種耗電量得到降低的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種可以實現微型化或高集成化的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
此外，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些目的以外的目的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些目的以外的目的。
在本發明的一個實施方式中，藉由從氧化物半導體的周圍的氧化物絕緣體將過量氧供應給氧化物半導體，實現氧化物半導體中的氧缺陷的降低。
再者，在本發明的一個實施方式中，為了防止水或氫等雜質從氧化物半導體的周圍的氧化物絕緣體等混入氧化物半導體，藉由加熱處理等進行脫水化、脫氫化。並且，為了防止水或氫等雜質從外部混入經過脫水化、脫氫化的氧化物絕緣體等，以覆蓋該氧化物絕緣體及氧化物半導體的方式形成對水或氫等雜質具有阻擋性的絕緣體。
並且，作為上述對水或氫等雜質具有阻擋性的絕緣體，使用不容易使氧透過的絕緣體。由此，可以防止氧向外擴散而有效地對氧化物半導體及周圍的氧化物絕緣體供應氧。
如上所述，可以降低氧化物半導體及周圍的氧化物絕緣體所包含的水或氫等雜質的濃度並降低氧化物半導體中的氧缺陷。
(1)本發明的一個實施方式是一種半導體裝置，該半導體裝置包括：第一絕緣體；配置在第一絕緣體上的第二絕緣體；配置在第二絕緣體上的第一導電體；配置在第一導電體上的第三絕緣體；配置在第三絕緣體上的氧化物半導體；在氧化物半導體上彼此分開地配置的第二導電體及第三導電體；配置在氧化物半導體、第二導電體以及第三導電體上的第四絕緣體；在第四絕緣體上以至少其一部分與第二導電體和第三導電體之間的區域重疊的方式配置的第四導電體；以覆蓋氧化物半導體、第二導電體至第四導電體以及第四絕緣體的方式與氧化物半導體的側面及第三絕緣體的頂面接觸地配置的第五絕緣體；以及配置在第五絕緣體上的第六絕緣體，其中，第一絕緣體、第二絕緣體、第五絕緣體以及第六絕緣體的氫、水及氧的透過性比第三絕緣體及第四絕緣體低，第一絕緣體及第六絕緣體的厚度分別比第二絕緣體及第五絕緣體薄。
(2)本發明的一個實施方式是一種半導體裝置，該半導體裝置包括：第一絕緣體；配置在第一絕緣體上的第二絕緣體；配置在第二絕緣體上的第一導電體；配置在第一導電體上的第三絕緣體；配置在第三絕緣體上的第一氧化物；配置在第一氧化物上的第二氧化物；在第二氧化物上彼此分開地配置的第二導電體及第三導電體；配置在第二氧化物、第二導電體以及第三導電體上且接觸於第二氧化物的頂面、第二氧化物的側面、第一氧化物的側面以及第三絕緣體的頂面的第三氧化物；配置在第三氧化物上的第四絕緣體；在第四絕緣體上以至少其一部分與第二導電體和第三導電體之間的區域重疊的方式配置的第四導電體；以覆蓋第一氧化物至第三氧化物、第二導電體至第四導電體以及第四絕緣體的方式與第二氧 化物的側面及第三絕緣體的頂面接觸地配置的第五絕緣體；以及配置在第五絕緣體上的第六絕緣體，其中，第一絕緣體、第二絕緣體、第五絕緣體以及第六絕緣體的氫、水及氧的透過性比第三絕緣體及第四絕緣體低，第一絕緣體及第六絕緣體的厚度分別比第二絕緣體及第五絕緣體薄。
在(2)所述的半導體裝置中，較佳為還包括與第四導電體的頂面接觸地配置的第七絕緣體，並且較佳為該第七絕緣體的氧的透過性比第三絕緣體及第四絕緣體低。在(2)所述的半導體裝置中，第三氧化物的端部與第七絕緣體的端部也可以大致一致。在(2)所述的半導體裝置中，第三氧化物的端部、第四絕緣體的端部以及第七絕緣體的端部也可以大致一致。
在(2)所述的半導體裝置中，還包括配置在第六絕緣體上的第八絕緣體、配置在第八絕緣體上的第九絕緣體以及配置在第九絕緣體上的第十絕緣體，第三絕緣體、第五絕緣體、第六絕緣體及第八絕緣體具有到達第二絕緣體的開口，第九絕緣體藉由該開口與第二絕緣體的頂面接觸，開口以圍繞第二氧化物的外側的方式設置，第九絕緣體及第十絕緣體的氫、水及氧的透過性比第八絕緣體低，第十絕緣體的厚度比第九絕緣體薄。
在(2)所述的半導體裝置中，第一氧化物至第三氧化物較佳為包含In、M(M為Al、Ga、Y或Sn)以及Zn。在(2)所述的半導體裝置中，第三絕緣體及第四絕緣體較佳為包含氧及矽。在(2)所述的半導體裝置中，第一絕緣體、第二絕緣體、第五絕緣體以及第六絕緣體較佳為包含氧及鋁。
(3)本發明的其他一個實施方式是一種半導體裝置的製造方法，該製造方法包括如下步驟：形成第一絕緣體；形成配置在第一絕緣體上的第二絕緣體；形成配置在第二絕緣體上的第一導電體；形成配置在第一導電體上的第三絕緣體；形成配置在第三絕緣體上的第一氧化物；形成配置在第一氧化物上的第二氧化物；形成在第二氧化物上以彼此分開的方式配置的第二導電體及第三導電體；形成配置在第二氧化物、第二導電體及第三導電體上且與第二氧化物的頂面、第二氧化物的側面、第一氧化物的側面以及第三絕緣體的頂面接觸的第三氧化物；形成配置在第三氧化物上的第四絕緣體；形成在第四絕緣體上且其至少一部分與第二導電體和第三導電體之間的區域重疊地配置的第四導電體；在第四導電體及第三氧化物上形成第五絕緣體；使用第五絕緣體作為遮罩而對第三氧化物進行濕蝕刻來形成第四氧化物；在使用具有多個處理室的成膜裝置的第一處理室中進行第一加熱處理；在成膜裝置的第二處理室中邊對基板進行加熱邊利用濺射法形成第六絕緣體；在氮氛圍下進行第二加熱處理；在第六絕緣體上利用原子層沉積法形成第七絕緣體。
在(3)所述的半導體裝置中，較佳的是，在形成第五絕緣體時，去除第三氧化物的一部分，利用濕蝕刻去除殘留在第二氧化物的側面上的第三氧化物的殘渣。在(3)所述的半導體裝置中，較佳為在氧氛圍下進行第一加熱處理。在(3)所述的半導體裝置中，較佳的是，在第七絕緣體上形成第八絕緣體，在第三絕緣體、第六絕緣體及第七絕緣體中形成到達第二絕緣體的開口，在具有多個處理室的成膜裝置的第一處理室中進行第三加熱處理，在成膜裝置的第二處理室中邊加熱基板邊利用濺射法形 成第九絕緣體，在氮氛圍下進行第四加熱處理，在第九絕緣體上利用原子層沉積法形成第十絕緣體。
根據本發明的一個實施方式，可以提供一種具有良好的可靠性的半導體裝置。根據本發明的一個實施方式，可以提供一種雜質得到降低的氧化物半導體的半導體裝置。根據本發明的一個實施方式，可以提供一種具有氧缺陷得到降低的氧化物半導體的半導體裝置。
根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。根據本發明的一個實施方式，可以提供一種耗電量得到降低的半導體裝置。根據本發明的一個實施方式，可以提供一種可以實現微型化或高集成化的半導體裝置。根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
此外，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要實現所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些效果以外的效果，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。
100‧‧‧電容器
101‧‧‧電容器
110‧‧‧絕緣體
112‧‧‧導電體
116‧‧‧導電體
130‧‧‧絕緣體
132‧‧‧絕緣體
134‧‧‧絕緣體
150‧‧‧絕緣體
200‧‧‧電晶體
201‧‧‧電晶體
205‧‧‧導電體
205a‧‧‧導電體
205b‧‧‧導電體
205c‧‧‧導電體
207‧‧‧導電體
207a‧‧‧導電體
207b‧‧‧導電體
207c‧‧‧導電體
210‧‧‧絕緣體
212‧‧‧絕緣體
214‧‧‧絕緣體
216‧‧‧絕緣體
218‧‧‧導電體
220‧‧‧絕緣體
222‧‧‧絕緣體
224‧‧‧絕緣體
230‧‧‧氧化物
230a‧‧‧氧化物
230A‧‧‧氧化膜
230b‧‧‧氧化物
230B‧‧‧氧化膜
230c‧‧‧氧化物
230C‧‧‧氧化膜
240‧‧‧導電體
240a‧‧‧導電體
240A‧‧‧導電膜
240b‧‧‧導電體
240B‧‧‧導電膜
245‧‧‧層
245a‧‧‧層
245A‧‧‧膜
245b‧‧‧層
245B‧‧‧膜
247a‧‧‧導電體
247A‧‧‧導電膜
247b‧‧‧導電體
247B‧‧‧導電膜
250‧‧‧絕緣體
250A‧‧‧絕緣膜
260‧‧‧導電體
260a‧‧‧導電體
260A‧‧‧導電膜
260b‧‧‧導電體
260B‧‧‧導電膜
260c‧‧‧導電體
260C‧‧‧導電膜
270‧‧‧層
272‧‧‧絕緣體
274‧‧‧絕緣體
280‧‧‧絕緣體
282‧‧‧絕緣體
284‧‧‧絕緣體
285‧‧‧導電體
287‧‧‧導電體
290‧‧‧光阻遮罩
299‧‧‧區域
300‧‧‧電晶體
301‧‧‧電晶體
311‧‧‧基板
312‧‧‧半導體區域
314‧‧‧絕緣體
316‧‧‧導電體
318a‧‧‧低電阻區域
318b‧‧‧低電阻區域
320‧‧‧絕緣體
322‧‧‧絕緣體
324‧‧‧絕緣體
326‧‧‧絕緣體
328‧‧‧導電體
330‧‧‧導電體
350‧‧‧絕緣體
352‧‧‧絕緣體
354‧‧‧絕緣體
356‧‧‧導電體
358‧‧‧絕緣體
400‧‧‧電晶體
403‧‧‧導電體
403a‧‧‧導電體
403b‧‧‧導電體
403c‧‧‧導電體
405‧‧‧導電體
405a‧‧‧導電體
405b‧‧‧導電體
405c‧‧‧導電體
407‧‧‧導電體
407a‧‧‧導電體
407b‧‧‧導電體
407c‧‧‧導電體
430‧‧‧氧化物
450‧‧‧絕緣體
460‧‧‧導電體
460a‧‧‧導電體
460b‧‧‧導電體
460c‧‧‧導電體
470‧‧‧層
480‧‧‧開口
1000‧‧‧半導體裝置
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3006‧‧‧佈線
3007‧‧‧佈線
3008‧‧‧佈線
3009‧‧‧佈線
3010‧‧‧佈線
在圖式中：圖1A至圖1E是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖2是示出本發明的一個實施方式的半導體裝置的製造方法的流程圖；圖3是示出本發明的一個實施方式的半導體裝置的製造方法的流程圖； 圖4A至圖4E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖5A至圖5E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖6A至圖6E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖7A至圖7E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖8A至圖8E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖9A至圖9E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖10A至圖10E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖11A至圖11E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖12A至圖12E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖13A至圖13E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖14A至圖14E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖15A至圖15E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖16A至圖16E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖17A至圖17E是示出本發明的一個實施方式的電晶體的製造方法的圖； 圖18A至圖18F是示出本發明的一個實施方式的電晶體的製造方法的圖；圖19A至圖19E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖20A至圖20E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖21A至圖21E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖22A至圖22E是示出本發明的一個實施方式的電晶體的製造方法的圖；圖23A至圖23E是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖24是本發明的一個實施方式的半導體裝置的剖面圖；圖25是本發明的一個實施方式的半導體裝置的剖面圖；圖26是本發明的一個實施方式的半導體裝置的剖面圖；圖27A至圖27C是說明本發明的氧化物半導體的原子數比的範圍的圖；圖28A至圖28C是實施例的Id-Vg特性的圖表；圖29A至圖29C是實施例+GBT應力測試前後的Id-Vg特性的圖表；圖30A至圖30C是實施例的△Vsh的應力時間依賴性的圖表；圖31是實施例的△Vsh的應力時間依賴性的圖表。
參照圖式對實施方式進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。注意，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而有時省略其重複說明。
此外，為了便於對發明的理解，圖式等示出的各結構的位置、大小和範圍等有時不表示實際上的位置、大小和範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等被非意圖性地蝕刻，但是為了便於理解有時省略圖示。
另外，尤其在俯視圖(也稱為平面圖)或透視圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。
本說明書等中的“第一”、“第二”等的序數詞是為了避免組件的混同而使用的，其並不表示製程順序或者層疊順序等的順序或次序。另外，關於本說明書等中不附加序數詞的用詞，為了避免組件的混同在申請專利範圍中有時對該用詞附加序數詞。注意，關於本說明書等中附加序數詞的用詞，在申請專利範圍中有時對該用詞附加其他序數詞。注意，關於本說明書等中附加有序數詞的術語，在申請專利範圍中有時省略其序 數詞。
另外，在本說明書等中，“電極”或“佈線”不在功能上限定其組件。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
另外，在本說明書等中，“上”或“下”不侷限於組件的位置關係為“正上”或“正下”且直接接觸的情況。例如，“絕緣層A上的電極B”不需要在絕緣層A上直接接觸地形成有電極B，也可以包括在絕緣層A與電極B之間包括其他組件的情況。
另外，由於“源極”及“汲極”的功能，例如在採用不同極性的電晶體時或在電路工作中電流的方向變化時等，根據工作條件等而相互調換，因此很難限定哪個是“源極”哪個是“汲極”。因此，在本說明書中，“源極”及“汲極”可以互相調換。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區 域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“外觀上的通道寬度”)不同。例如，在閘極電極覆蓋半導體層的側面的情況下，有時因為實效通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效通道寬度大於外觀上的通道寬度。
在此情況下，有時難以藉由實測估計有效通道寬度。例如，為了根據設計值估計實效的通道寬度，需要預先知道半導體的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效的通道寬度。
於是，在本說明書中，有時將外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、有效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為 與使用實效的通道寬度進行計算時不同的值。
另外，半導體的“雜質”例如是構成半導體的主要成分之外的物質。例如，濃度小於0.1atomic%的元素可以說是雜質。有時由於包含雜質而半導體的DOS(Density Of States：態密度)變高，載子移動率降低或結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。在是氧化物半導體的情況下，有時水也作為雜質起作用。另外，在是氧化物半導體時，有時例如由於雜質的混入導致氧缺陷的產生。此外，在半導體是矽時，作為改變半導體的特性的雜質，例如有氧、除了氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
另外，在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態。因此，也包括角度為-5°以上且5°以下的情況。此外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”或“正交”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態。因此，也包括角度為85°以上且95°以下的情況。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的情況。
另外，在本說明書等中，除非特別敘述，計數值或計量值“同一”、“相同”、“相等”或“均勻”等的情況包括±20%的變動作為誤差。
另外，在本說明書等中，當在利用光微影法形成光阻遮罩之後進行蝕刻製程(去除製程)時，在沒有特別說明的情況下，在蝕刻製程 結束之後去除該光阻遮罩。
另外，根據情況或狀態，可以互相調換“膜”和“層”。例如，有時可以將“導電層”調換為“導電膜”。此外，有時可以將“絕緣膜”調換為“絕緣層”。注意，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。此外，可以將“氧化物”換稱為“氧化膜”。
另外，本說明書等所示的電晶體除明確地表示的情況外為增強型(常關閉型)的場效應電晶體。此外，本說明書等所示的電晶體除明確地表示的情況外為n通道電晶體。由此，其臨界電壓(也稱為“Vth”)除明確地表示的情況外大於0V。
實施方式1
在本實施方式中，參照圖1A至圖23E說明設置有具有良好的可靠性的電晶體的半導體裝置以及該半導體裝置的製造方法。在設置於本實施方式所示的半導體裝置中的電晶體中，使用氧化物半導體作為活性層。藉由降低該氧化物半導體中的水或氫等雜質的濃度並供應過量氧來減少氧缺陷，可以提高設置於半導體裝置中的電晶體的可靠性。
〈半導體裝置1000的結構實例〉
圖1A至圖1E是示出半導體裝置1000的俯視圖及剖面圖。半導體裝置1000包括電晶體200及電晶體400。形成在基板(未圖示)上的電晶體200及電晶體400都具有不同結構。例如，當背閘極電壓及頂閘極電壓為0V時，電 晶體400的汲極電流(以下，稱為Icut)可以比電晶體200的小。使用電晶體400作為切換元件，來可以控制電晶體200的背閘極的電位。由此，藉由在使與電晶體200的背閘極連接的節點成為所希望的電位之後使電晶體400成為關閉狀態，可以抑制與電晶體200的背閘極連接的節點的電荷消失。
在此，圖1A是半導體裝置1000的俯視圖。圖1B是電晶體200及電晶體400的通道長度方向上的沿著圖1A中的點劃線L1-L2的剖面圖。圖1C是電晶體200的通道寬度方向上的沿著於圖1A中的點劃線W1-W2的剖面圖。圖1D是電晶體200的通道寬度方向上的沿著圖1A中的點劃線W3-W4的剖面圖。圖1E是電晶體400的通道寬度方向上的沿著圖1A中的點劃線W5-W6的剖面圖。
下面，參照圖1A至圖1E說明電晶體200及電晶體400的結構。注意，關於電晶體200及電晶體400的構成材料的詳細內容，在〈構成材料〉中進行詳細的說明。
〔電晶體200〕
如圖1A至圖1D所示，電晶體200包括：配置在絕緣體210上的絕緣體212；配置在絕緣體212上的絕緣體214；配置在絕緣體214上的導電體205(導電體205a、導電體205b以及導電體205c)；配置在導電體205上的絕緣體220、絕緣體222以及絕緣體224；配置在絕緣體224上的氧化物230(氧化物230a、氧化物230b以及氧化物230c)；配置在氧化物230b上的導電體240(導電體240a及導電體240b)；配置在導電體240上的層245(層245a及層245b)；配置在氧化物230c上的絕緣體250；配置在絕緣體250上的導電體260(導電體260a、導電體260b以及導電體260c)；配置在導電體260c上的層270；配置在 層270上的絕緣體272；以及配置在絕緣體272上的絕緣體274。
絕緣體212及絕緣體214較佳為使用不容易使水或氫等雜質透過的絕緣性材料，例如較佳為使用氧化鋁等。由此，可以抑制水或氫等雜質從絕緣體210的下層向絕緣體212及絕緣體214的上層擴散。另外，絕緣體212及絕緣體214較佳為不容易使氫原子、氫分子、水分子、氧原子、氧分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)和銅原子等雜質中的至少一種透過。另外，同樣適用於下面關於不容易使雜質透過的絕緣性材料的記載。
另外，例如較佳為利用原子層沉積(ALD：Atomic Layer Deposition)法形成絕緣體212。由此，可以使絕緣體212具有良好的覆蓋性，從而抑制裂縫或針孔等的形成。另外，例如較佳為利用濺射法形成絕緣體214。由此，可以以比絕緣體212快的沉積速度形成絕緣體214，從而能夠比絕緣體212以更高的生產率形成厚的膜。藉由層疊上述絕緣體212與絕緣體214，可以提高對水或氫等雜質的阻擋性。另外，也可以將絕緣體212設置於絕緣體214的下面。另外，當絕緣體214具有對雜質的充分高的阻擋性時，也可以不設置絕緣體212。
另外，絕緣體212及絕緣體214較佳為使用不容易使氧透過的絕緣性材料。由此，可以抑制絕緣體224等所包含的氧向下方擴散。由此，可以有效地對氧化物230b供應氧。
在此，形成有貫穿絕緣體210、絕緣體212及絕緣體214的開口。另外，在絕緣體216中形成有多個開口，其中至少一個開口以與絕緣體210、絕緣體212及絕緣體214的開口的位置重疊的方式形成，該開口的直徑 比絕緣體210、絕緣體212及絕緣體214的開口大。另外，絕緣體216的其他開口到達絕緣體214的頂面。
以接觸於絕緣體216的開口的內壁的方式形成有導電體205a，在開口的內側形成有導電體205b。並且，在導電體205a及導電體205b上設置有導電體205c。在此，可以使導電體205a及導電體205b的頂面的高度與絕緣體216的頂面的高度大致相同。
另外，也可以將導電體207設置於與導電體205為同一層的層中。導電體207設置在形成於絕緣體210、絕緣體212、絕緣體214及絕緣體216中的開口中。導電體207的形成於與絕緣體216為同一層的層中的部分被用作佈線，導電體207的形成於與絕緣體210、絕緣體212及絕緣體214為同一層的層中的部分被用作插頭。作為導電體207，以接觸於上述開口的內壁的方式形成有導電體207a，隔著導電體207a在該開口的內側形成有導電體207b。在導電體207a及導電體207b上形成有導電體207c。在此，可以使導電體207a及導電體207b的頂面的高度與絕緣體216的頂面的高度大致相同。導電體207可以與位於絕緣體210之下的佈線、電路元件、半導體元件等連接。另外，藉由在導電體207之上設置與此同樣的佈線插頭，可以使導電體207與位於上層的佈線、電路元件、半導體元件等連接。
在此，導電體205a及導電體207a較佳為使用不容易使水或氫等雜質透過的導電性材料。例如較佳為使用鉭、氮化鉭、釕或氧化釕等的單層或疊層。由此，可以抑制水或氫等雜質藉由導電體205或導電體207從絕緣體210的下層向上層擴散。另外，導電體205a及導電體207a較佳為不容易使氫原子、氫分子、水分子、氧原子、氧分子、氮原子、氮分子、氧 化氮分子(N2O、NO、NO2等)和銅原子等雜質中的至少一種透過。另外，同樣適用於下面關於不容易使雜質透過的導電性材料的記載。
另外，導電體205c及導電體207c較佳為使用不容易吸收氧的導電性材料。由此，可以抑制絕緣體224等所包含的氧被導電體205b或導電體207b吸收。
另外，當將銅等容易在氧化矽中擴散的金屬用於導電體205b及導電體207b時，藉由作為絕緣體220使用氮化矽、氮氧化矽等不容易使銅透過的絕緣性材料，可以防止銅等雜質擴散至絕緣體220的上面。此時，較佳的是，導電體205a、導電體207a也使用不容易使銅透過的導電性材料，以不使銅等雜質擴散至導電體205a、導電體207a的外側。
絕緣體222較佳為使用不容易使水或氫等雜質及氧透過的絕緣性材料，例如較佳為使用氧化鉿等。由此，可以抑制水或氫等雜質從絕緣體210的下層向絕緣體212及絕緣體214的上層擴散。並且，可以抑制絕緣體224等所包含的氧向下方擴散。
絕緣體224較佳為使用藉由加熱釋放氧的絕緣體形成。明確地說，較佳為使用在熱脫附譜分析(TDS(Thermal Desorption Spectroscopy))中換算為氧原子時的氧脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的絕緣體。另外，將藉由加熱釋放的氧稱為“過量氧”。藉由以接觸於氧化物230的方式設置上述絕緣體224，可以有效地將氧供應到氧化物230b。
此外，較佳為減少絕緣體224中的水、氫或氮氧化物等雜質的濃度。例如，在50℃至500℃的範圍內的TDS中，絕緣體224的單位面積的 換算為氫分子的氫脫離量為2×1015molecules/cm2以下，較佳為1×1015molecules/cm2以下，更佳為5×1014molecules/cm2以下。
作為氧化物230a，例如較佳為使用在氧氛圍下形成的氧化物。由此，可以實現氧化物230a的形狀的穩定化。另外，後面將說明氧化物230a至氧化物230c的結構的詳細內容。
為了使電晶體200具有穩定的電特性及良好的可靠性，氧化物230b較佳為氧化物中的雜質及氧缺陷得到降低且高純度本質或實質上高純度本質的氧化物。高純度本質或實質上高純度本質的氧化物具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
此外，被氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物中形成有通道區域的電晶體的電特性不穩定，並且其可靠性降低。
因此，為了使電晶體的電特性穩定而提高可靠性，降低氧化物中的氧缺陷及雜質濃度是有效的。為了降低氧化物中的雜質濃度，較佳為也降低附近膜中的雜質濃度。
另外，作為氧化物230b，使用其電子親和力大於氧化物230a及氧化物230c的氧化物。例如，作為氧化物230b使用如下氧化物，該氧化物的電子親和力比氧化物230a及氧化物230c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是真空能階和導帶底之間的能量差。
氧化物230b包括第一區域、第二區域及第三區域。第三區域在俯視圖中夾在第一區域與第二區域之間。在電晶體200中，在氧化物 230b的第一區域上具有導電體240a，在氧化物230b的第二區域上具有導電體240b。導電體240a和導電體240b中的一個可以被用作源極導電體和汲極導電體中的一個，另一個可以被用作源極導電體和汲極導電體中的另一個。由此，氧化物230b的第一區域和第二區域中的一個可以被用作源極區域，另一個可以被用作汲極區域。另外，氧化物230b的第三區域可以被用作通道形成區域。
在此，導電體240a及導電體240b的接觸於氧化物230c的一側的側面較佳為具有錐角。導電體240a或導電體240b的接觸於氧化物230c的一側的側面與底面所形成的角度較佳為45°以上且75°以下。藉由如上所述地形成導電體240a及導電體240b，在導電體240所形成的步階部中也可以以良好的覆蓋率形成氧化物230c。由此，可以防止由於氧化物230c的斷開等而使氧化物230b與絕緣體250等接觸。
另外，在導電體240a上形成有層245a，在導電體240b上形成有層245b。在此，層245a及層245b較佳為使用不容易使氧透過的材料，例如可以使用氧化鋁等。由此，可以防止周圍的過量氧因導電體240a及導電體240b的氧化而被消耗。
氧化物230c形成在層245a、層245b、導電體240a、導電體240b以及氧化物230b上。在此，氧化物230c與氧化物230b的頂面、氧化物230b的通道寬度方向上的側面以及氧化物230a的通道寬度方向上的側面接觸。氧化物230c有時具有將氧供應給氧化物230b的功能。另外，藉由在氧化物230c上形成絕緣體250，可以防止水或氫等雜質從絕緣體250直接進入氧化物230b。氧化物230c例如較佳為使用在氧氛圍下形成的氧化物。由此，可 以實現氧化物230c的形狀的穩定化。
絕緣體250可以被用作閘極絕緣膜。絕緣體250與絕緣體224同樣地較佳為使用藉由加熱釋放氧的絕緣體形成。藉由以接觸於氧化物230的方式設置上述絕緣體250，可以有效地將氧供應到氧化物230b。另外，與絕緣體224同樣，較佳為絕緣體250中的水或氫等雜質的濃度得到降低。
在絕緣體250上形成有導電體260a，在導電體260a上形成有導電體260b，在導電體260b上形成有導電體260c。絕緣體250及導電體260包括重疊於第三區域的區域。另外，絕緣體250、導電體260a、導電體260b以及導電體260c的端部都大致一致。
此外，導電體205和導電體260中的一個可以被用作閘極電極，另一個可以被用作背閘極電極。閘極電極和背閘極電極以夾著半導體的通道形成區域的方式配置。背閘極電極的電位既可以為與閘極電極相同的電位，又可以為接地電位或任意電位。另外，藉由不跟閘極電極聯動而獨立地改變背閘極電極的電位，可以改變電晶體的臨界電壓。
作為導電體260a，較佳為使用具有導電性的氧化物。例如，在作為氧化物230可以使用的In-Ga-Zn類氧化物中，較佳為使用金屬的原子數比滿足[In]：[Ga]：[Zn]=4：2：3至4.1及其附近值的導電性高的In-Ga-Zn類氧化物。
導電體260b較佳為能夠對導電體260a添加氮等雜質而提高導電體260a的導電性的導電體。例如，作為導電體260b較佳為使用氮化鈦等。
另外，在導電體260上形成有層270。在此，層270較佳為使 用具有氧的透過性低的材料，例如可以使用氧化鋁等。由此，可以防止周圍的過量氧因導電體260的氧化而被消耗。如上所述，層270具有保護閘極的閘極蓋的功能。層270及氧化物230c超過導電體260的端部而延伸並具有在該延伸部分彼此重疊的區域，層270的端部與氧化物230c的端部大致一致。
絕緣體272以覆蓋氧化物230、導電體240、層245、絕緣體250、導電體260以及層270的方式設置。並且，絕緣體272以與氧化物230b的側面及絕緣體224的頂面接觸的方式設置。並且，在絕緣體272上設置有絕緣體274。
在此，絕緣體272較佳為使用利用濺射法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由使用上述絕緣體272，可以對絕緣體224及氧化物230b的與絕緣體272接觸的面添加氧使其成為氧過剩的狀態。
另外，絕緣體272較佳為具有藉由進行加熱處理吸雜氧化物230及絕緣體224中的氫的性質，例如，較佳為使用氧化鋁。由此，可以降低絕緣體224及氧化物230b中的水或氫等雜質的濃度。
另外，絕緣體272及絕緣體274較佳為使用具有水或氫等雜質的透過性低的絕緣性材料，例如較佳為使用氧化鋁等。藉由使用上述絕緣體272，可以抑制水或氫等雜質從絕緣體274的上層向絕緣體272的下層擴散。
在此，絕緣體274較佳為使用利用ALD法形成的氧化物絕緣體，例如較佳為使用氧化鋁。利用ALD法形成的絕緣體274具有良好的覆蓋性，並且為裂縫或針孔等的形成得到抑制的膜。絕緣體272及絕緣體274雖 然設置在具有凹凸的結構上，但是藉由使用利用ALD法形成的絕緣體274，可以在不形成斷開、裂縫、針孔等的情況下由絕緣體274覆蓋電晶體200。由此，即使在絕緣體272中產生斷開等，也可以由絕緣體274覆蓋絕緣體272，因此可以顯著地提高絕緣體272與絕緣體274的疊層膜對水或氫等雜質的阻擋性。
另外，當藉由濺射法形成絕緣體272並藉由ALD法形成絕緣體274時，有時絕緣體272中的導電體260c的頂面成為被形成面的部分的厚度(以下，稱為第一厚度)與氧化物230a、氧化物230b以及導電體240的側面成為被形成面的部分的厚度(以下，稱為第二厚度)之比與絕緣體274中的厚度比不同。在絕緣體272中，可以使第一厚度與第二厚度大致相同。而在絕緣體274中，在很多情況下第一厚度比第二厚度大，例如有時第一厚度為第二厚度的兩倍左右。
另外，絕緣體272及絕緣體274較佳為使用不容易使氧透過的絕緣性材料。由此，可以抑制絕緣體224、絕緣體250等所包含的氧向上方擴散。
如上所述，藉由使電晶體200具有被絕緣體274、絕緣體272、絕緣體214及絕緣體212夾住的結構，可以在不使氧向外擴散的情況下使絕緣體224、氧化物230及絕緣體250含有大量的氧。並且，可以防止水或氫等雜質從絕緣體274的上方及絕緣體212的下方混入，並減少絕緣體224、氧化物230及絕緣體250中的雜質濃度。
如此，藉由減少被用作電晶體200的活性層的氧化物230b中的氧缺陷，並降低水或氫等雜質的濃度，可以使電晶體200的電特性穩定而 提高可靠性。
在絕緣體274上設置有絕緣體280。與絕緣體224等同樣，較佳為絕緣體280中的水或氫等雜質的濃度得到降低。
並且，在絕緣體280上設置有絕緣體282，在絕緣體282上設置有絕緣體284。與絕緣體272及絕緣體274同樣，絕緣體282及絕緣體284較佳為使用不容易使水或氫等雜質及氧透過的絕緣性材料，例如較佳為使用氧化鋁。
與絕緣體272同樣，絕緣體282較佳為具有藉由進行加熱處理吸雜絕緣體280中的氫的吸雜，例如，較佳為使用氧化鋁。藉由設置絕緣體282，可以降低絕緣體280中的水或氫等雜質的濃度。
另外，與絕緣體274同樣，絕緣體284較佳為使用利用ALD法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由使用上述絕緣體284，可以抑制水或氫等雜質從絕緣體284的上層向絕緣體282的下層擴散。
在此，在絕緣體216、絕緣體220、絕緣體222、絕緣體224、絕緣體272、絕緣體274及絕緣體280中形成有到達絕緣體214的開口480。絕緣體282也形成在開口480的內壁，並與絕緣體214的頂面接觸。另外，在圖1A中只示出延伸在W1-W2方向上的開口480的一部分，但是開口480以圍繞電晶體200及電晶體400且至少圍繞氧化物230的外側的方式形成。另外，較佳的是，俯視時開口480的形狀為封閉的形狀，開口480的內側的區域與開口480的外側的區域分開。在開口480中，絕緣體214的頂面與絕緣體282的底面接觸，也可以將由開口480圍繞的區域稱為由絕緣體214及絕緣體282圍繞的區域。
藉由採用上述結構，不僅可以在基板的上下方向還可以在基板的側面方向上以絕緣體282及絕緣體284圍繞電晶體200而進行密封。由此，可以防止水或氫等雜質從絕緣體284的外側擴散至電晶體200及電晶體400。並且，藉由利用ALD法形成絕緣體284，在開口480中也可以在不產生斷開等的情況下形成絕緣體284。由此，即使絕緣體282中產生斷開等，也可以被絕緣體284覆蓋，因此顯著地提高絕緣體282與絕緣體284的疊層膜對雜質的阻擋性。
另外，開口480較佳為以位於切割半導體裝置1000的切割線(scribe line或dicing line)的內側的方式設置。由此，即便切割出半導體裝置1000，絕緣體280、絕緣體224、絕緣體216等的側面依然被絕緣體282及絕緣體284密封，因此可以防止水或氫等雜質從上述絕緣體進入而擴散至電晶體200及電晶體400。另外，也可以採用如下結構：在切割線的內側設置多個由開口480圍繞的區域，多個半導體裝置的每一個由絕緣體282及絕緣體284密封。
〔電晶體400〕
如圖1A、圖1B及圖1E所示，電晶體400包括：配置在絕緣體210上的絕緣體212；配置在絕緣體212上的絕緣體214；配置在絕緣體214上的導電體403(導電體403a、導電體403b以及導電體403c)、導電體405(導電體405a、導電體405b以及導電體405c)及導電體407(導電體407a、導電體407b以及導電體407c)；配置在導電體403、導電體405以及導電體407上的絕緣體220、絕緣體222以及絕緣體224；配置在絕緣體224、導電體405c以及導電體407c上的氧化物430：配置在氧化物430上的絕緣體450；配置在絕緣體450 上的導電體460(導電體460a、導電體460b以及導電體460c)；配置在導電體460c上的層470；配置在層470上的絕緣體272；以及配置在絕緣體272上的絕緣體274。下面，省略已在電晶體200中進行過說明的結構。
在絕緣體216的開口中設置有導電體403、導電體405以及導電體407。導電體403、導電體405以及導電體407較佳為具有與導電體205相同的結構。以接觸於絕緣體216的內壁的方式形成有導電體403a，在開口的內側形成有導電體403b。並且，在導電體403a及導電體403b上設置有導電體403c。導電體405及導電體407也具有與導電體403相同的結構。導電體405和導電體407中的一個可以被用作源極導電體和汲極導電體中的一個，另一個可以被用作源極導電體和汲極導電體中的另一個。
氧化物430較佳為具有與氧化物230c相同的結構。另外，氧化物430包括第一區域、第二區域及第三區域。第三區域在俯視圖中夾在第一區域與第二區域之間。在電晶體400中，在氧化物430的第一區域下具有導電體405c，在氧化物430的第二區域下具有導電體407c。由此，氧化物430的第一區域和第二區域中的一個可以被用作源極區域，另一個可以被用作汲極區域。另外，氧化物430的第三區域可以被用作通道形成區域。
另外，在電晶體200中，在氧化物230b中形成通道，而在電晶體400中，在氧化物430中形成通道。氧化物230b及氧化物430較佳為使用具有不同電特性的半導體材料形成。藉由作為氧化物230b及氧化物430分別使用具有不同電特性的半導體材料，可以使電晶體200的電特性與電晶體400的電特性不同。
另外，例如，藉由將其電子親和力小於氧化物230b的半導 體用於氧化物430，可以使電晶體400的臨界電壓比電晶體200大。明確地說，在氧化物430及氧化物230b為In-M-Zn氧化物(包含In、元素M以及Zn的氧化物)的情況下，當以In：M：Zn=x1：y1：z1[原子數比]表示氧化物430並且以In：M：Zn=x2：y2：z2[原子數比]表示氧化物230b時，可以使用y1/x1大於y2/x2的氧化物430及氧化物230b。例如，氧化物230b較佳為使用其原子數比為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1、In：M：Zn=4：2：3、In：M：Zn=5：1：7等的靶材形成。另外，例如，氧化物430較佳為使用其原子數比為In：M：Zn=1：2：4、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M：Zn=1：4：3、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：4：6、In：M：Zn=1：6：3、In：M：Zn=1：6：4、In：M：Zn=1：6：5、In：M：Zn=1：6：6、In：M：Zn=1：6：7、In：M：Zn=1：6：8、In：M：Zn=1：6：9、In：M：Zn=1：10：1等的靶材形成。注意，靶材不侷限於此，可以在滿足上述式的範圍中適當地設定氧化物430及氧化物230b的原子數比。藉由使用上述In-M-Zn氧化物，可以使電晶體400的Vth大於電晶體200。
另外，在電晶體400中，氧化物430的形成有通道的區域與絕緣體224及絕緣體450直接接觸，因此容易受到介面散射或陷阱能階的影響。由此，可以減小電晶體400的場效移動率及載子密度。另外，可以使電晶體400的臨界電壓大於電晶體200。
氧化物430較佳為包含大量過量氧，例如較佳為使用在氧氛圍下形成的氧化物。藉由將上述氧化物430用作活性層，可以使電晶體400的臨界電壓大於0V，降低關態電流，並且使Icut非常小。
絕緣體450較佳為具有與絕緣體250相同的結構，可以被用作閘極絕緣膜。藉由以接觸於氧化物430的方式設置上述絕緣體450，可以有效地將氧供應到氧化物430。另外，與絕緣體224同樣，較佳為絕緣體450中的水或氫等雜質的濃度得到降低。
導電體460較佳為具有與導電體260相同的結構。在絕緣體450上具有導電體460a，在導電體460a上具有導電體460b，在導電體460b上具有導電體460c。絕緣體450及導電體460包括重疊於第三區域的區域。另外，絕緣體450、導電體460a、導電體460b及導電體460c的端部都大致一致。另外，導電體403和導電體460中的一個可以被用作閘極電極，另一個可以被用作背閘極電極。
層470較佳為具有與層270相同的結構。在導電體460上形成有層470。由此，可以防止周圍的過量氧因導電體460的氧化而被消耗。層470及氧化物430超過導電體460的端部而延伸並具有在該延伸部分彼此重疊的區域，層470的端部與氧化物430的端部大致一致。
與電晶體200同樣，藉由使電晶體400也具有被絕緣體274、絕緣體272、絕緣體214以及絕緣體212夾住的結構，可以在不使氧向外擴散的情況下使絕緣體224、氧化物430及絕緣體450含有大量的氧。並且，可以防止水或氫等雜質從絕緣體274的上方及絕緣體212的下方混入，並降低絕緣體224、氧化物430及絕緣體450中的雜質濃度。
如上所述，藉由降低被用作電晶體400的活性層的氧化物430中的氧缺陷及水或氫等雜質的濃度，可以使電晶體400的臨界電壓大於0V，減少關態電流，並且使Icut非常小。並且，可以使電晶體400的電特性穩定 而提高可靠性。
藉由將上述電晶體400用作能夠保持電晶體200的背閘極的電位的切換元件，可以長時間維持電晶體200的關閉狀態。
〈構成材料〉
〔絕緣體〕
絕緣體210、絕緣體216、絕緣體220、絕緣體224、絕緣體250、絕緣體450以及絕緣體280例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣性材料的單層或疊層。例如，採用如下材料的單層或疊層，該材料為選自氧化矽、氧氮化矽、氮氧化矽、氮化矽、氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、鋁矽酸鹽等中的材料。另外，也可以使用混合了氧化物材料、氮化物材料、氧氮化物材料和氮氧化物材料中的多種材料的材料。
注意，在本說明書中，氮氧化物是指氮含量大於氧含量的化合物。另外，氧氮化物是指氧含量大於氮含量的化合物。另外，例如可以使用拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)等來測量各元素的含量。
絕緣體212、絕緣體214、絕緣體222、絕緣體272、絕緣體274、絕緣體282以及絕緣體284較佳為使用與絕緣體224、絕緣體250、絕緣體450以及絕緣體280相比更不容易使水或氫等雜質透過的絕緣性材料。例如，作為不容易使雜質透過的絕緣性材料，可以舉出氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、 氧化鉿、氧化鉭、氮化矽等。可以採用上述材料的單層或疊層。
藉由將不容易使雜質透過的絕緣性材料用於絕緣體212、絕緣體214以及絕緣體222，可以抑制從基板一側向電晶體的雜質的擴散，從而提高電晶體的可靠性。藉由將不容易使雜質透過的絕緣性材料用於絕緣體272、絕緣體274、絕緣體282以及絕緣體284，可以抑制從絕緣體280的上層向電晶體的雜質的擴散，從而提高電晶體的可靠性。
另外，作為絕緣體212、絕緣體214、絕緣體272、絕緣體282以及絕緣體284，可以使用由上述材料形成的絕緣層的疊層。另外，也可以省略絕緣體212和絕緣體214中的任一個。另外，也可以省略絕緣體282和絕緣體284中的任一個。
在此，不容易使雜質透過的絕緣性材料是指如下材料：具有抑制以氫或水為代表的雜質的擴散的功能，具有高耐氧化性，並且具有抑制氧的擴散的功能。
例如，與氧化矽相比，氧化鋁在350℃或400℃的氛圍下每小時的氧或氫的擴散距離非常小。由此，可以說氧化鋁是不容易使雜質透過的材料。
另外，作為不容易使雜質透過的材料的一個例子，可以使用藉由CVD法形成的氮化矽。在此，當氫擴散到電晶體200等具有氧化物半導體的半導體元件時，該半導體元件的特性有時會降低。由此，電晶體200較佳為被抑制氫的擴散的膜密封。明確地說，抑制氫的擴散的膜是指氫脫離量少的膜。
氫脫離量例如可以利用TDS等測定。例如，在50℃至500℃ 的範圍內的TDS中，絕緣體212的單位面積的換算為氫分子的氫脫離量為2×1015molecules/cm2以下，較佳為1×1015molecules/cm2以下，更佳為5×1014molecules/cm2以下。
另外，尤其是，絕緣體216、絕緣體224以及絕緣體280的介電常數較佳為低。例如，絕緣體216、絕緣體224以及絕緣體280的相對介電常數較佳為小於3，更佳為小於2.4，進一步較佳為小於1.8。藉由使用介電常數低的材料作為層間膜，可以降低產生在佈線間的寄生電容。另外，上述絕緣體較佳為使用不容易使雜質的絕緣性材料形成。
另外，當使用氧化物半導體作為氧化物230時，為了防止氧化物230的氫濃度增加，較佳為降低絕緣體中的氫濃度。明確地說，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的絕緣體的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。尤其是，較佳為降低絕緣體216、絕緣體224、絕緣體250、絕緣體450以及絕緣體280的氫濃度。較佳為至少降低與氧化物230或氧化物430接觸的絕緣體224、絕緣體250以及絕緣體450的氫濃度。
另外，為了防止氧化物230的氮濃度的增加，較佳為降低絕緣體的氮濃度。明確地說，藉由SIMS測量的絕緣體的氮濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
另外，較佳為絕緣體224的至少與氧化物230接觸的區域及絕緣體250的至少與氧化物230接觸的區域的缺陷少，典型的是較佳為儘可 能地使藉由電子自旋共振法(ESR：Electron Spin Resonance)觀察到的信號少。例如，作為上述信號可舉出在g值為2.001時觀察到的E’中心。此外，E’中心起因於矽的懸空鍵。當使用氧化矽層或氧氮化矽層作為絕緣體224及絕緣體250時，可以使用起因於E’中心的自旋密度為3×1017spins/cm3以下、較佳為5×1016spins/cm3以下的氧化矽層或氧氮化矽層。
有時除了上述信號以外還觀察到起因於二氧化氮(NO2)的信號。該信號因N的核自旋而分裂成如下三個信號：g值為2.037以上且2.039以下(第一信號)、g值為2.001以上且2.003以下(第二信號)及g值為1.964以上且1.966以下(第三信號)。
例如，絕緣體224及絕緣體250較佳為使用起因於二氧化氮(NO2)的自旋密度為1×1017spins/cm3以上且低於1×1018spins/cm3的絕緣層。
二氧化氮(NO2)等氮氧化物(NOx)在絕緣層中形成能階。該能階位於氧化物半導體的能隙中。由此，當氮氧化物(NOx)擴散到絕緣層與氧化物半導體的介面時，有時該能階在絕緣層一側俘獲電子。其結果是，被俘獲的電子留在絕緣層與氧化物半導體的介面附近，由此使電晶體的臨界電壓向正方向漂移。因此，當作為絕緣體224及絕緣體250使用氮氧化物的含量少的膜時，可以降低電晶體的臨界電壓的漂移。
作為氮氧化物(NOx)的釋放量少的絕緣層例如可以使用氧氮化矽層。該氧氮化矽層是在TDS中氨釋放量比氮氧化物(NOx)的釋放量多的膜，典型的是氨釋放量為1×1018/cm3以上且5×1019/cm3以下。此外，上述氨釋放量為TDS中的加熱處理溫度為50℃以上且650℃以下或50℃以上 且550℃以下的範圍內的總量。
由於當進行加熱處理時，氮氧化物(NOx)與氨及氧起反應，所以藉由使用氨釋放量多的絕緣層可以減少氮氧化物(NOx)。
另外，絕緣體216、絕緣體224、絕緣體250、絕緣體450中的至少一個較佳為使用藉由加熱釋放氧的絕緣體形成。明確地說，較佳為使用在TDS中換算為氧原子時的氧脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的絕緣體。
另外，包含過量氧的絕緣層可以進行對絕緣層添加氧的處理來形成。作為氧的添加處理，可以使用氧氛圍下的加熱處理、離子植入法、離子摻雜法、電漿浸沒離子佈植技術或電漿處理等。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿而生成的氧自由基高效地導入將成為對象的膜中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。作為用來添加氧的氣體，可以使用16O2或18O2等氧氣體、一氧化二氮氣體或臭氧氣體等。注意，在本說明書中，有時將添加氧的處理稱為“氧摻雜處理”。
另外，藉由進行氧摻雜處理，有時可以提高結晶性，並可以去除水或氫等雜質。就是說，也可以將“氧摻雜處理”稱為“雜質去除處理”。尤其是，藉由作為氧摻雜處理在減壓下進行包含氧的電漿處理，可以切斷被處理的絕緣體或氧化物中的有關氫及水的鍵合，從而變為氫及 水容易脫離的狀態。由此，較佳為邊加熱邊進行電漿處理，或者較佳為在電漿處理後進行加熱處理。另外，藉由在加熱處理後進行電漿處理，然後再進行加熱處理，可以降低處理的膜的雜質濃度。
對絕緣體的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸塗法、噴塗法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)等形成。
另外，作為層245a、層245b以及層270，可以使用上述絕緣層。當將絕緣層用作層245a、層245b以及層270時，較佳為使用不容易釋放氧並且/或者不容易吸收氧的絕緣層。
〔氧化物〕
作為氧化物230及氧化物430，可以單獨使用單晶氧化物半導體、CAAC-OS(c-axis-aligned crystalline oxide semiconductor：c軸配向氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體或非晶氧化物半導體等或者組合上述半導體而使用。在此，CAAC-OS是指如下結構：具有c軸配向性，並且多個顆粒(奈米晶)在a-b面方向上連結而具有畸變的結晶結構。另外，作為氧化物230a、氧化物230b、氧化物230c以及氧化物430，既可以分別使用具有不同的結晶狀態的氧化物半導體，又可以分別使用不同的半導體材料。
另外，在本實施方式中，雖然電晶體200的氧化物230具有上述三層結構，但是本發明的一個實施方式不侷限於此。例如，氧化物230也可以採用不具有氧化物230a和氧化物230c中的一個的兩層結構。另外，也可以採用氧化物230a、氧化物230b和氧化物230c中的任一個的單層結構。或 者，也可以採用在氧化物230a上或氧化物230a下或者在氧化物230c上或氧化物230c下設置上述半導體中的任一個的四層結構。或者，也可以採用在氧化物230a上、氧化物230a下、氧化物230c上、氧化物230c下中的任何兩個以上的位置設置作為氧化物230a、氧化物230b和氧化物230c所例舉的半導體中的任一個的n層結構(n為5以上的整數)。
另外，由於氧化物半導體的能帶間隙為2eV以上，如上所述，當作為氧化物半導體使用氧缺陷及雜質濃度得到降低的氧化物230及氧化物430時，可以實現關態電流極小的電晶體。明確地說，可以將源極與汲極間的電壓為3.5V且室溫(典型地是25℃)下的每通道寬度為1μm的關態電流設定為低於1×10-20A，較佳為低於1×10-22A，更佳為低於1×10-24A。就是說，可以將導通截止比設定為20位數以上且150位數以下。另外，將氧化物半導體用於氧化物230的電晶體的源極與汲極間的絕緣耐壓高。由此，可以提供可靠性良好的電晶體。另外，可以提供輸出電壓大且高耐壓的電晶體。另外，可以提供一種可靠性良好的半導體裝置等。另外，可以提供輸出電壓大且高耐壓的半導體裝置。
作為用於氧化物230及氧化物430的氧化物半導體，較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鋁、鎵、釔或錫等。另外，也可以包含選自硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
在此考慮氧化物半導體包含銦、元素M及鋅的情況。注意，元素M為鋁、鎵、釔或錫等。作為其他的可用作元素M的元素，除了上述元素以外，還有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、 鎢、鎂等。注意，作為元素M有時可以組合多個上述元素。
首先，參照圖27A至圖27C說明根據本發明的氧化物半導體所包含的銦、元素M及鋅的較佳的原子數比範圍。注意，在圖27A至圖27C中，沒有記載氧的原子數比。將氧化物半導體所包含的銦、元素M及鋅的原子數比的各項分別稱為[In]、[M]及[Zn]。
在圖27A至圖27C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子數比(-1α1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子數比的線。
點劃線表示[In]：[M]：[Zn]=5：1：β(β0)的原子數比的線、[In]：[M]：[Zn]=2：1：β的原子數比的線、[In]：[M]：[Zn]=1：1：β的原子數比的線、[In]：[M]：[Zn]=1：2：β的原子數比的線、[In]：[M]：[Zn]=1：3：β的原子數比的線及[In]：[M]：[Zn]=1：4：β的原子數比的線。
此外，圖27A至圖27C所示的具有[In]：[M]：[Zn]=0：2：1的原子數比或其近似值的氧化物半導體容易具有尖晶石型結晶結構。
圖27A和圖27B示出本發明的一個實施方式的氧化物半導體所包含的銦、元素M及鋅的較佳的原子數比範圍的例子。
例如，當使用濺射裝置形成氧化物半導體時，形成其原子數比與靶材的原子數比錯開的膜。尤其是，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。
InMZnO有具有層狀結晶結構(也稱為層狀結構)的傾向， 在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。
有時在氧化物半導體中，多個相共存(例如，二相共存、三相共存等)。例如，在是[In]：[M]：[Zn]=0：2：1的原子數比的附近值的原子數比的情況下，尖晶石型結晶結構和層狀結晶結構的二相容易共存。在是[In]：[M]：[Zn]=1：0：0的原子數比的附近值的原子數比的情況下，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在氧化物半導體中多個相共存時，在不同的結晶結構之間有時形成晶界(也稱為grain boundary)。
藉由增高銦含量，可以提高氧化物半導體的載子移動率(電子移動率)。這是因為：在包含銦、元素M及鋅的氧化物半導體中，重金屬的s軌域主要有助於載子傳導，藉由增高銦含量，s軌域重疊的區域變大，由此銦含量高的氧化物半導體的載子移動率比銦含量低的氧化物半導體高。
另一方面，氧化物半導體的銦含量及鋅含量變低時，載子移動率變低。因此，在是[In]：[M]：[Zn]=0：1：0的原子數比及其附近值的原子數比(例如，圖27C中的區域C)的情況下，絕緣性變高。
因此，本發明的一個實施方式的氧化物半導體較佳為具有圖27A的以區域A表示的原子數比，此時該氧化物半導體容易具有載子移動率高且晶界少的層狀結構。
圖27B中的區域B示出[In]：[M]：[Zn]=4：2：3至4.1的原子數比及其附近值。附近值例如包含[In]：[M]：[Zn]=5：3：4的原子數比。具有以區域B表 示的原子數比的氧化物半導體尤其是具有高的結晶性及優異的載子移動率的氧化物半導體。
注意，氧化物半導體所具有的性質不是僅由原子數比決定的。即使在原子數比相同的情況下，也根據形成條件，有時氧化物半導體的性質不同。因此，圖示的區域是表示氧化物半導體有具有特定特性的傾向時的原子數比的區域，區域A至區域C的邊界不嚴格。
接著，說明將上述氧化物半導體用於電晶體的情況。
藉由將氧化物半導體用於電晶體，可以減少晶界中的載子散亂等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
此外，作為電晶體較佳為使用載子密度低的氧化物半導體。例如，將氧化物半導體的載子密度設定為低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3且1×10-9/cm3以上。
另外，因為在高純度本質或實質上高純度本質的氧化物半導體中，載子發生源少，所以可以降低載子密度。此外，高純度本質或實質上高純度本質的氧化物半導體的缺陷態密度低，所以有時其陷阱態密度也降低。
此外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成通道區域的電晶體的電特性不穩定，而其可靠性下降。
因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降 低靠近的膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。因此，將氧化物半導體中的矽或碳的濃度、與氧化物半導體的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為降低氧化物半導體中的鹼金屬或鹼土金屬的濃度。明確地說，使藉由SIMS測得的氧化物半導體中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物半導體包含氮時，產生作為載子的電子，並載子密度增加，而氧化物半導體容易被n型化。其結果是，將含有氮的氧化物半導體用於半導體的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物半導體中的氮，例如，利用SIMS測得的氧化物半導體中的氮濃度較佳為小於5×1019atoms/cm3、更佳為5×1018atoms/cm3以下，進一步較佳為1×1018atoms/cm3以下，還較佳為5×1017atoms/cm3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子 的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體中的氫。明確地說，在氧化物半導體中，利用SIMS測得的氫濃度低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質及氧缺陷充分得到降低的氧化物用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性及良好的可靠性。
注意，在本說明書等中，將將氧化物半導體用於形成有通道的半導體的電晶體也稱為“OS電晶體”。另外，在本說明書等中，將將具有結晶性的矽用於形成有通道的半導體的電晶體也稱為“結晶性Si電晶體”。
與OS電晶體相比，結晶性Si電晶體容易獲得較高的移動率。但是，結晶性Si電晶體難以實現像OS電晶體那樣的極小的關態電流。因此，根據目的或用途適當地選擇用於半導體的半導體材料是極為重要的。例如，根據目的或用途，可以使用OS電晶體和結晶性Si電晶體等的組合。
銦鎵氧化物具有小電子親和力及高氧阻擋性。由此，氧化物230c較佳為包含銦鎵氧化物。鎵原子比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
注意，氧化物230a及氧化物230c也可以使用氧化鎵。例如，當使用氧化鎵作為氧化物230c時，可以降低產生在導電體205與氧化物230間的洩漏電流。就是說，可以降低電晶體200的關態電流。
在此情況下，當施加閘極電壓時，通道形成在氧化物230a、氧化物230b和氧化物230c中的電子親和力最大的氧化物230b中。
為了使使用氧化物半導體的電晶體具有穩定的電特性及良好的可靠性，較佳為降低氧化物半導體中的雜質及氧缺陷而使其高純度本質，至少使氧化物230b成為本質或實質上本質的氧化物半導體。另外，較佳為至少使氧化物230b中的通道形成區域成為本質或實質上本質的半導體。
另外，層245a、層245b、層270以及層470可以使用與氧化物230或氧化物430同樣的材料及方法形成。當將氧化物半導體用於層245a、層245b、層270以及層470時，較佳為使用不容易釋放氧並且/或者不容易吸收氧的氧化物半導體。
〔導電體〕
作為用來形成導電體205、導電體207、導電體403、導電體405、導電體407、導電體240、導電體260以及導電體460的導電性材料，可以使用如下材料，該材料包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦等金屬元素中的一種以上。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
另外，也可以使用包含上述金屬元素及氧的導電性材料。另外，也可以使用包含上述金屬元素及氮的導電性材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電性材料。另外，也可以使用銦錫氧化物(ITO：Indium Tin Oxide)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧 化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。另外，也可以使用包含氮的銦鎵鋅氧化物。
另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
作為導電體205b、導電體207b、導電體403b、導電體405b以及導電體407b，例如可以使用鎢、多矽等導電性材料。另外，作為與絕緣體212及絕緣體214接觸的導電體205a、導電體207a、導電體403a、導電體405a以及導電體407a，可以使用鈦層、氮化鈦層、氮化鉭層等障壁層(擴散防止層)的疊層或單層。
藉由將不容易使雜質透過的絕緣性材料用於絕緣體212及絕緣體214且將不容易使雜質透過的導電性材料用於與絕緣體212及絕緣體214接觸的導電體205a、導電體207a、導電體403a、導電體405a以及導電體407a，可以進一步抑制向電晶體200及電晶體400的雜質的擴散。由此，可以進一步提高電晶體200及電晶體400的可靠性。
另外，作為層245a、層245b、層270以及層470，可以使用上述導電性材料。當將導電性材料用於層245a、層245b、層270以及層470時，較佳為使用不容易釋放氧並且/或者不容易吸收氧的導電性材料。
[基板]
雖然對可用於基板的材料沒有較大的限制，但是基板必需至少具有足 夠高的耐熱性來耐受後面進行的加熱處理。例如，作為基板，可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板等。此外，也可以使用SOI基板或者在半導體基板上設置有應變電晶體或FIN型電晶體等半導體元件的基板等。另外，也可以使用可用於高電子移動率電晶體(HEMT：High Electron Mobility Transistor)的砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦、矽鍺等。也就是說，基板不僅是支撐基板，也可以是形成有電晶體等其他裝置的基板。此時，電晶體200或電晶體400的閘極、源極和汲極中的至少一個可以與上述其他裝置電連接。
此外，作為基板，可以使用硼矽酸鋇玻璃和硼矽酸鋁玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板可以使用撓性基板。在使用撓性基板時，既可以在撓性基板上直接製造電晶體和電容器等，又可以在其他形成用基板上製造電晶體和電容器等，然後將其剝離並轉置到撓性基板上。另外，為了從形成用基板剝離電晶體和電容器等並將其轉置到撓性基板上，較佳為在形成用基板與電晶體和電容器等之間設置剝離層。
作為撓性基板，例如可以使用金屬、合金、樹脂或玻璃或其纖維等。被用作基板的撓性基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。被用作基板的撓性基板例如可以使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料。作為樹脂例如有聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是，芳族聚醯胺具有低線性膨脹係數，因此適用 於撓性基板。
〈半導體裝置1000的製造方法例子〉
參照圖2至圖22E說明半導體裝置1000的製造方法例子。在此，圖2及圖3是示出半導體裝置1000的製程的一部分的流程圖。圖2是對應於絕緣體272及絕緣體274的製程的流程圖，圖3是對應於絕緣體280、絕緣體282及絕緣體284的製程的流程圖。
另外，圖4A至圖22E對應於圖1A至圖1E。圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A、圖14A、圖15A、圖16A、圖17A、圖18A、圖19A、圖20A、圖21A及圖22A是半導體裝置1000的俯視圖。圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B、圖13B、圖14B、圖15B、圖16B、圖17B、圖18B、圖19B、圖20B、圖21B及圖22B相當於上述圖4A至圖22A的點劃線L1-L2在電晶體200及電晶體400的通道長度方向上的剖面圖。圖4C、圖5C、圖6C、圖7C、圖8C、圖9C、圖10C、圖11C、圖12C、圖13C、圖14C、圖15C、圖16C、圖17C、圖18C、圖19C、圖20C、圖21C及圖22C相當於上述圖4A至圖22A的點劃線W1-W2在電晶體200的通道寬度方向上的剖面圖。圖4D、圖5D、圖6D、圖7D、圖8D、圖9D、圖10D、圖11D、圖12D、圖13D、圖14D、圖15D、圖16D、圖17D、圖18D、圖19D、圖20D、圖21D及圖22D相當於上述圖4A至圖22A的點劃線W3-W4在電晶體200的通道寬度方向上的剖面圖。圖4E、圖5E、圖6E、圖7E、圖8E、圖9E、圖10E、圖11E、圖12E、圖13E、圖14E、圖15E、圖16E、圖17E、圖18E、圖19E、圖20E、圖21E及圖22E相當於上述圖4A至圖22A的點劃線W5-W6在電晶體400的通道寬度方向上的剖面圖。
下面，可以適當地利用如下方法形成用來形成絕緣體的絕緣性材料、用來形成導電體的導電性材料或用來形成半導體的半導體材料：濺射法、旋塗法、化學氣相沉積(CVD：Chemical Vapor Deposition)法(包括熱CVD法、有機金屬CVD(MOCVD：Metal Organic Chemical Vapor Deposition)法、電漿增強CVD(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、高密度電漿CVD(HDPCVD：High density plasma CVD)法、減壓CVD(LPCVD：low pressure CVD)法、常壓CVD(APCVD：atmospheric pressure CVD)等)、原子層沉積(ALD：Atomic Layer Deposition)法或分子束磊晶(MBE：Molecular Beam Epitaxy)法或者脈衝雷射沉積(PLD：Pulsed Laser Deposition)法。
利用電漿CVD法可以以較低的溫度得到高品質的膜。在利用不使用電漿的諸如MOCVD法、ALD法或熱CVD法等成膜方法的情況下，被形成面不容易產生損傷，由此可以獲得缺陷少的膜。
另外，在利用ALD法進行成膜的情況下，作為材料氣體較佳為使用不包含氯的氣體。
首先，在基板(未圖示)上依次形成絕緣體210、絕緣體212、絕緣體214以及絕緣體216。在本實施方式中，作為基板使用單晶矽基板(包括p型半導體基板或n型半導體基板)(參照圖4A至圖4E)。
在本實施方式中，作為絕緣體212，利用ALD法形成氧化鋁膜。藉由利用ALD法形成絕緣層，可以形成裂縫或針孔等缺陷少或具有均勻厚度的緻密的絕緣層。
在本實施方式中，作為絕緣體214，利用濺射法形成氧化鋁 膜。另外，如上所述，絕緣體216較佳為包含過量氧的絕緣體。另外，也可以在形成絕緣體216之後進行氧摻雜處理。
接著，在絕緣體216上形成光阻遮罩，在絕緣體216中形成對應於導電體205、導電體405、導電體403以及導電體407的開口。另外，在絕緣體210、絕緣體212、絕緣體214以及絕緣體216中形成對應於導電體207的開口。光阻遮罩可以適當地利用光微影法、印刷法、噴墨法等來形成。當利用印刷法或噴墨法形成光阻遮罩時，不使用光罩，因此可以減少製造成本。
隔著光罩對感光光阻劑照射光，使用顯影液去除感光部分(或非感光部分)的光阻劑，由此可以利用光微影法形成光阻遮罩。作為對感光光阻劑照射的光，可以舉出KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等。此外，也可以利用在基板與投影透鏡之間填滿液體(例如，水)而進行曝光的液浸技術(liquid immersion technique)。另外，也可以使用電子束或離子束代替上述光。當使用電子束或離子束時，不需要光罩。另外，可以藉由利用灰化等乾蝕刻法或使用專用剝離液等的濕蝕刻法去除光阻遮罩。此外，也可以利用乾蝕刻法和濕蝕刻法。
另外，當形成開口時，有時絕緣體214的一部分也被去除。當對絕緣體210、絕緣體212、絕緣體214以及絕緣體216進行蝕刻時，可以利用乾蝕刻法或濕蝕刻法等。此外，也可以利用乾蝕刻法和濕蝕刻法。在形成開口之後，去除光阻遮罩。
接著，在絕緣體214及絕緣體216上形成成為導電體207a、 導電體205a、導電體403a、導電體405a及導電體407a的導電膜以及成為導電體207b、導電體205b、導電體403b、導電體405b以及導電體407b的導電膜。在本實施方式中，作為成為導電體207a、導電體205a、導電體403a、導電體405a及導電體407a的導電膜，利用濺射法形成氮化鉭和氮化鈦的疊層膜。另外，作為成為導電體207b、導電體205b、導電體403b、導電體405b以及導電體407b的導電膜，利用濺射法形成鎢膜。
接著，進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理(也稱為“CMP處理”)形成導電體207a、導電體207b、導電體205a、導電體205b、導電體403a、導電體403b、導電體405a、導電體405b、導電體407a以及導電體407b(參照圖5A至圖5E)。藉由進行CMP處理，導電膜的一部分被去除。此時，有時絕緣體216的表面的一部分也被去除。藉由進行CMP處理，可以減少樣本表面的凹凸，因此可以提高後面形成的絕緣層或導電層的覆蓋性。
另外，導電體207、導電體205、導電體405、導電體403以及導電體407可以利用雙鑲嵌法同時形成。
接著，在絕緣體216、導電體207a、導電體205a、導電體403a、導電體405a、導電體407a、導電體207b、導電體205b、導電體403b、導電體405b以及導電體407b上形成成為導電體207c、導電體205c、導電體403c、導電體405c以及導電體407c的導電膜。在本實施方式中，作為成為導電體207c、導電體205c、導電體403c、導電體405c以及導電體407c的導電膜，利用濺射法形成氮化鉭膜。
接著，使用光阻遮罩形成導電體207c、導電體205c、導電 體403c、導電體405c以及導電體407c(參照圖6A至圖6E)。如此，形成導電體207、導電體205、導電體403、導電體405以及導電體407。
在絕緣體216、導電體207、導電體205、導電體403、導電體405以及導電體407上依次形成絕緣體220、絕緣體222以及絕緣體224(參照圖7A至圖7E)。在本實施方式中，作為絕緣體220，利用ALD法形成氧化鉿膜，作為絕緣體224，利用CVD法形成氧化矽膜。
在此，在絕緣體224中，膜中的水或氫等雜質的濃度較佳為得到降低。因此，較佳為在包含氮或稀有氣體等的惰性氣體氛圍下進行加熱處理，而使水或氫等雜質向外擴散。關於加熱處理的詳細內容將在後面予以說明。另外，絕緣體224較佳為包含過量氧的絕緣層。由此，也可以在形成絕緣體224之後進行氧摻雜處理。
接著，依次形成氧化膜230A、氧化膜230B及導電膜240A、膜245A以及導電膜247A(參照圖8A至圖8E)。
當作為氧化物230及氧化物430使用氧化物半導體時，較佳為利用濺射法形成成為氧化物230及氧化物430的氧化膜。藉由利用濺射法，可以提高氧化物230及氧化物430的密度，所以是較佳的。作為濺射氣體，可以使用稀有氣體(典型的是氬)、氧或稀有氣體和氧的混合氣體。此外，也可以邊對基板進行加熱邊進行成膜。
此外，需要濺射氣體的高度純化。例如，作為被用作濺射氣體的氧氣體或稀有氣體，使用露點為-60℃以下，較佳為-100℃以下的高純度氣體。藉由使用高純度濺射氣體進行成膜，可以儘可能地防止水分等混入氧化物230及氧化物430中。
在藉由濺射法形成氧化物230及氧化物430的情況下，較佳為儘可能地去除濺射裝置的成膜室內的水分。例如，較佳為使用低溫泵等吸附式真空泵對成膜室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)。尤其是，在濺射裝置的待機時成膜室內的相當於H2O的氣體分子(相當於m/z=18的氣體分子)的分壓為1×10-4Pa以下，較佳為5×10-5Pa以下。
在本實施方式中，利用濺射法形成氧化膜230A。另外，作為濺射氣體，使用氧或者氧和稀有氣體的混合氣體。藉由提高濺射氣體所包含的氧的比例，可以增加形成的氧化膜中的過量氧。
另外，在形成氧化膜230B時，有時濺射氣體所包含的氧的一部分被供應給絕緣體224、絕緣體222及絕緣體216。濺射氣體所包含的氧越多，供應給絕緣體224、絕緣體222及絕緣體216的氧越多。由此，可以在絕緣體224、絕緣體222、絕緣體216中形成具有過量氧的區域。另外，供應到絕緣體224、絕緣體222及絕緣體216中的氧的一部分與絕緣體224、絕緣體222及絕緣體216中殘留的氫起反應而生成水，並藉由後面的加熱處理從絕緣體224、絕緣體222及絕緣體216釋放。如此，可以降低絕緣體224、絕緣體222及絕緣體216的氫濃度。
由此，濺射氣體所包含的氧的比率較佳為70%以上，更佳為80%以上，進一步較佳為100%。藉由將包含過量氧的氧化物用於氧化膜230A，可以藉由後面的加熱處理將氧供應給氧化物230b。
接著，利用濺射法形成氧化膜230B。此時，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下、較佳為5%以上且20%以下的情況下進行成膜時，形成氧缺乏型氧化物半導體。使用氧缺乏型氧化物半 導體的電晶體可以具有較高的場效移動率。
另外，當將氧缺乏型氧化物半導體用於氧化膜230B時，較佳為將包含過量氧的氧化膜用於氧化膜230A。另外，也可以在形成氧化膜230B之後進行氧摻雜處理。
另外，較佳為在形成氧化膜230A及氧化膜230B之後進行加熱處理。關於加熱處理條件的詳細內容，後面將進行說明。在本實施方式中，在氧氛圍下以400℃進行1個小時的加熱處理。由此，氧被導入氧化膜230A及氧化膜230B中。較佳的是，在進行氧氛圍下的加熱處理之前，在氮氣體氛圍下以400℃進行1個小時的加熱處理。藉由先進行氮氣體氛圍下的加熱處理，可以釋放氧化膜230A及氧化膜230B所包含水或氫等雜質，由此可以降低氧化膜230A及氧化膜230B中的雜質濃度。
接著，形成導電膜240A。在本實施方式中，作為導電膜240A，利用濺射法形成窒化鉭膜。窒化鉭的耐氧化性高，因此適用於在後面製程中進行加熱處理的情況。
另外，當導電膜240A與氧化膜230B接觸時，有時氧化膜230B的表面被導入雜質元素。藉由對氧化膜230B添加雜質元素，可以使電晶體200的臨界電壓變化。另外，可以藉由在形成導電膜240A之前進行離子植入法、離子摻雜法、電漿浸沒離子佈植技術或使用包含雜質元素的氣體的電漿處理等導入雜質元素。另外，也可以在形成導電膜240A之後，藉由進行離子植入法等導入雜質元素。
接著，形成膜245A。在本實施方式中，作為膜245A，利用ALD法形成氧化鋁膜。藉由利用ALD法，可以形成裂縫或針孔等缺陷少或 具有均勻厚度的緻密的膜。
導電膜247A在後面的製程中被用作用來形成導電體240a及導電體240b的硬遮罩。在本實施方式中，作為導電膜247A使用氮化鉭。
接著，利用光微影法對膜245A及導電膜247A進行加工，來形成膜245B及導電膜247B(參照圖9A至圖9E)。膜245B及導電膜247B具有開口。
另外，當形成開口時，較佳為膜245B及導電膜247B的開口一側的側面都相對於導電膜240A的頂面具有錐角。角度為30°以上且90°以下，較佳為45°以上且80°以下。另外，在形成該開口時，較佳為使用最小特徵尺寸。就是說，膜245B具有其寬度為最小特徵尺寸的開口部。
接著，在膜245B及導電膜247B上利用光微影法形成光阻遮罩290(參照圖10A至圖10E)。
將光阻遮罩290用作遮罩，選擇性地去除導電膜240A的一部分、膜245B的一部分以及導電膜247B的一部分，將其加工為島狀。此時，由導電膜240A形成導電膜240B，由膜245B形成層245a及層245b，由導電膜247B形成導電體247a及導電體247b。另外，當使用最小特徵尺寸形成膜245B的開口時，層245a與層245b之間的距離為最小特徵尺寸。
接著，將導電膜240B用作遮罩，選擇性地去除氧化膜230A的一部分及氧化膜230B的一部分(參照圖11A至圖11E)。此時，絕緣體224的一部分也有可能被去除。然後，去除光阻遮罩，由此可以形成島狀的氧化物230a、島狀的氧化物230b、島狀的導電膜240B、層245a、層245b、導電體247a以及導電體247b的疊層結構。
當去除氧化膜230A、氧化膜230B、導電膜240A以及膜245A時，可以利用乾蝕刻法或濕蝕刻法等。此外，也可以利用乾蝕刻法和濕蝕刻法。
接著，藉由將層245a、層245b、導電體247a以及導電體247b用作遮罩且利用乾蝕刻法，選擇性地去除導電膜240B的一部分。藉由進行該蝕刻製程，將導電膜240B分為導電體240a及導電體240b(參照圖12A至圖12E)。
作為在乾蝕刻中使用的氣體，例如可以使用C4F6氣體、C2F6氣體、C4F8氣體、CF4氣體、SF6氣體或CHF3氣體等中的一個或混合它們中的兩種以上而成的氣體。或者，可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。尤其較佳為使用能夠利用電漿生成有機物的氣體。例如，較佳為對C4F6氣體、C4F8氣體或者CHF3氣體中的任一個適當地添加氦氣體、氬氣體或氫氣體等。
在此，導電體247a及導電體247b被用作硬遮罩，隨著蝕刻的進行導電體247a及導電體247b也被去除。
藉由使用能夠生成有機物的氣體邊使有機物附著於層245a、層245b、導電體247a以及導電體247b的側面邊對導電膜240B進行蝕刻，可以使導電體240a及導電體240b的與氧化物230c接觸的側面具有錐形。
由於導電體240a及導電體240b分別具有電晶體的源極電極及汲極電極的功能，因此可以將彼此相對的導電體240a與導電體240b之間的距離稱為電晶體的通道長度。就是說，當膜245B的開口為最小特徵尺寸時，層245a與層245b之間的距離為最小特徵尺寸，因此可以形成比最小特 徵尺寸小的閘極線寬度及通道長度。
膜245B的開口的側面所具有的角度可以根據導電膜240B的蝕刻速率與沉積在層245a及層245b的側面上的有機物的沉積速率的比來進行控制。例如，當該蝕刻速率及有機物的沉積速度的比例為1時，角度可以為45°。
蝕刻速率與有機物的沉積速率的比可以根據蝕刻時所使用的氣體適當地設定蝕刻條件來決定。例如，藉由作為蝕刻氣體使用C4F8氣體與氬氣體的混合氣體並控制蝕刻裝置的高頻功率及蝕刻壓力，可以控制蝕刻速率與有機物的沉積速率的比。
另外，在利用乾蝕刻法形成導電體240a和導電體240b的情況下，有時蝕刻氣體的殘留成分等的雜質會附著於露出的氧化物230b。例如，當作為蝕刻氣體使用氯類氣體時，氯等有時會附著。另外，當作為蝕刻氣體使用烴類氣體時，碳或氫等有時會附著。因此，較佳為減少附著於氧化物230b的露出的表面的雜質。例如，可以藉由使用氫氟酸等的洗滌處理、使用臭氧等的洗滌處理或使用紫外線等的洗滌處理來減少該雜質。此外，也可以組合多個洗滌處理。
此外，也可以進行使用氧化氣體的電漿處理。例如，進行使用一氧化二氮氣體的電漿處理。藉由進行該電漿處理，可以減少氧化物230b的氟濃度。另外，該電漿處理還具有去除樣本表面上的有機物的效果。
此外，也可以對露出的氧化物230b進行氧摻雜處理。另外，也可以進行後述的加熱處理。
另外，例如，當以層245a及層245b為遮罩進行加工時，可 以使用導電膜240B相對於絕緣體224具有較高蝕刻率的蝕刻氣體。由此，即使絕緣體224的厚度薄，也可以防止絕緣體下方的佈線層被過蝕刻。另外，藉由將絕緣體224的厚度形成得薄，來自導電體205的電壓高效地施加到絕緣體224，由此可以提供一種耗電量低的電晶體。
接著，為了進一步減少氧化物230a及氧化物230b所包含的水或氫等雜質使氧化物230a及氧化物230b高度純化，較佳為進行加熱處理。
此外，也可以在加熱處理之前進行使用氧化氣體的電漿處理。例如，進行使用一氧化二氮氣體的電漿處理。藉由進行該電漿處理，可以減少露出的絕緣層的氟濃度。另外，該電漿處理還具有去除樣本表面上的有機物的效果。
例如，加熱處理在氮或稀有氣體等惰性氣體氛圍、氧化氣體氛圍或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：雷射腔內共振衰減法)方式的露點計進行測量時的水分量為20ppm(露點換算為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)氛圍下進行。另外，“氧化氣體氛圍”是指包含10ppm以上的氧、臭氧或氮化氧等氧化氣體的氛圍。此外，“惰性氣體氛圍”是指包含小於10ppm的上述氧化氣體且還填充有氮或稀有氣體的氛圍。另外，對加熱處理中的壓力沒有特別的限制，但是加熱處理較佳為在減壓下進行。
另外，藉由進行加熱處理，可以在釋放雜質的同時使包含於絕緣體224中的氧擴散至氧化物230a及氧化物230b中，由此可以減少該氧化物中的氧缺陷。另外，在惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧，可以在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍 下進行加熱處理。加熱處理可以在形成氧化物230a及氧化物230b之後的任何時間進行。
加熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。處理時間為24個小時以內。由於超過24個小時的加熱處理會導致產率的降低，所以不是較佳的。另外，當使用Cu等加熱時容易擴散的金屬作為導電體時，可以將加熱處理的溫度設定為410℃以下，較佳為400℃以下。
在本實施方式中，在氮氣體氛圍下以400℃進行1個小時的加熱處理之後，使用氧氣體代替氮氣體，再以400℃進行1個小時的加熱處理。藉由先在氮氣體氛圍下進行加熱處理，包含在氧化物230a及氧化物230b中的水或氫等雜質被釋放出去，由此可以降低氧化物230a及氧化物230b的雜質濃度。藉由接下來在氧氛圍下進行加熱處理，對氧化物230a及氧化物230b導入氧。
另外，在進行加熱處理時，由於導電膜240B的頂面的一部分由層245a及層245b覆蓋，所以可以防止來自頂面被氧化。
接著，利用光微影法在絕緣體220、絕緣體222及絕緣體224中形成開口。另外，開口設置在導電體405c及導電體407c上(參照圖13A至圖13E)。
接著，形成後面成為氧化物230c及氧化物430的氧化膜230C。在本實施方式中，氧化膜230C與氧化膜230A同樣，使用包含大量過量氧的氧化物。藉由將包含過量氧的氧化物用於氧化膜230C，可以藉由後面的加熱處理將氧供應給氧化物230b。
另外，與氧化物230a同樣，在形成氧化膜230C時，有時濺射氣體所包含的氧的一部分被供應給絕緣體224、絕緣體222、絕緣體216而形成過量氧區域。另外，供應到絕緣體224、絕緣體222、絕緣體216中的氧的一部分與絕緣體224、絕緣體222及絕緣體216中殘留的氫起反應而生成水，並藉由後面的加熱處理從絕緣體224、絕緣體222以及絕緣體216釋放。由此，可以降低絕緣體224、絕緣體222及絕緣體216的氫濃度。
另外，在形成氧化膜230C之後，也可以進行氧摻雜處理和加熱處理中的一者或兩者。藉由進行加熱處理，可以將氧化物230a及氧化物230c中的氧供應給氧化物230b。藉由對氧化物230b供應氧，可以減少氧化物230b的氧缺陷。由此，當將氧缺乏型氧化物半導體用於氧化物230b時，較佳為將包含過量氧的氧化物用於氧化物230c。
氧化膜230C的一部分與氧化物230b的通道形成區域接觸。另外，氧化物230b的形成有通道的區域的頂面及側面由氧化膜230C覆蓋。如此，可以由氧化物230a及氧化膜230C圍繞氧化物230b。藉由由氧化物230a及氧化膜230C圍繞氧化物230b，可以抑制後面製程中產生的雜質向氧化物230b擴散。
接著，在氧化膜230C上形成絕緣膜250A(參照圖14A至圖14E)。在本實施方式中，作為絕緣膜250A，利用CVD法形成氧氮化矽膜。另外，絕緣膜250A較佳為包含過量氧的絕緣層。另外，也可以對絕緣膜250A進行氧摻雜處理。此外，也可以在形成絕緣膜250A之後進行加熱處理。
接著，依次形成導電膜260A、導電膜260B及導電膜260C(參照圖15A至圖15E)。在本實施方式中，作為導電膜260A使用利用濺射法形 成的金屬氧化物，作為導電膜260B使用氮化鈦，作為導電膜260C使用鎢。藉由利用濺射法形成導電膜260A，可以對絕緣體250添加氧而使其成為氧過剩的狀態。由此，可以有效地從絕緣體250向氧化物230b供應氧。
接著，利用光微影法選擇性地去除絕緣膜250A、導電膜260A、導電膜260B以及導電膜260C的一部分來形成絕緣體250、絕緣體450、導電體260a、導電體260b、導電體260c、導電體460a、導電體460b以及導電體460c(參照圖16A至圖16E)。
接著，形成在後面的製程中加工為層270及層470的膜。該膜被用作閘極蓋，在本實施方式中，使用利用ALD法形成的氧化鋁膜。
下面的製程對應於圖2及圖3所示的流程圖。圖2所示的製程主要為與絕緣體272及絕緣體274的形成有關的製程，圖3所示的製程主要為與絕緣體282及絕緣體284的形成有關的製程。如上所述，為了使電晶體200及電晶體400具有穩定的電特性及良好的可靠性，重要的是利用絕緣體212、絕緣體214、絕緣體272、絕緣體274、絕緣體282以及絕緣體284在不使其內部的氧擴散到外部的情況下將氧供應給氧化物230及氧化物430並防止外部的水或氫等雜質導入電晶體200及電晶體400。在圖2及圖3所示的流程圖中，左側示出製程(步驟)，右側示出各製程對水或氫等雜質及氧的效果。
接著，利用光微影法選擇性地去除被用作閘極蓋的膜的一部分，由此形成層270及層470。該製程對應於圖2所示的流程圖的步驟S01。如此，藉由在導電體260上形成層270，可以防止周圍的過量氧因導電體260的氧化而被消耗。
當對層270及層470進行蝕刻時，可以利用乾蝕刻法或濕蝕刻法等。在本實施方式中，利用乾蝕刻法形成層270及層470。此時，有時可以去除氧化膜230C的一部分，但是容易在氧化物230a及氧化物230b的側面等形成氧化膜230C的殘渣。
接著，將層270及層470用作遮罩，對氧化膜230C進行蝕刻(參照圖17A至圖17E)。該製程對應於圖2所示的流程圖的步驟S02。該製程中的蝕刻處理可以利用濕蝕刻等，在本實施方式中使用磷酸進行濕蝕刻。由此，形成島狀的氧化物230c及島狀的氧化物430。即使氧化膜230C的一部分作為殘渣而殘留，也可以藉由去除該殘渣而使氧化物230b的側面露出。
接著，較佳為進行加熱處理。該製程對應於圖2所示的流程圖的步驟S03。加熱處理可以參考上述記載。在本實施方式中，在氮氣體氛圍下以400℃進行1個小時的加熱處理之後，使用氧氣體代替氮氣體，再以400℃進行1個小時的加熱處理。藉由先在氮氣體氛圍下進行加熱處理，包含在氧化物230中的水或氫等雜質被釋放出去，由此可以降低氧化物230的雜質濃度。藉由接下來在氧氛圍下進行加熱處理，對氧化物230中導入氧。
接著，將基板搬入具有多個處理室的成膜裝置，在該成膜裝置的處理室中進行加熱處理。該製程對應於圖2所示的流程圖的步驟S04。該加熱處理的加熱氛圍等可以參照上述加熱處理的條件。例如，較佳為在氧氛圍下進行該加熱處理，將處理室的壓力設定為1.0×10-8Pa以上且1000Pa以下，較佳為1.0×10-8Pa以上且100Pa以下，更佳為1.0×10-8Pa以上且10Pa以下，進一步較佳為1.0×10-8Pa以上且1Pa以下。加熱溫度可以為100℃以上且500℃以下，較佳為200℃以上且450℃以下。另外，當使用Cu等由於 加熱而容易擴散的金屬作為導電體時，加熱處理溫度較佳為410℃以下，更佳為400℃以下。注意，加熱溫度較佳為高於後面說明的絕緣體272的成膜時的基板溫度。
在本實施方式中，在氧氛圍下將基板溫度設定為400℃，進行5分鐘左右的加熱處理。由此，可以在形成絕緣體272之前去除吸附水等水分。尤其是，藉由在氧氛圍下進行加熱處理，可以在不會使氧化物230中形成氧缺陷的情況下進行加熱處理。
接著，在上述成膜裝置的與進行加熱處理的處理室不同的處理室中，利用濺射法形成絕緣體272(參照圖18A至圖18E)。該製程對應於圖2所示的流程圖步驟S05。在不暴露於外部空氣的狀態下從步驟S04的加熱處理開始連續地進行絕緣體272的成膜。在本實施方式中，絕緣體272的厚度大約為5nm以上且100nm以下，較佳為5nm以上且20nm以下，更佳為5nm以上且10nm以下。
絕緣體272較佳為在包含氧的氛圍下利用濺射法形成。在本實施方式中，作為絕緣體272，在包含氧的氛圍下利用濺射法形成氧化鋁膜。由此，可以對與絕緣體272接觸的表面(氧化物230a的側面、氧化物230b的側面以及絕緣體224的頂面等)的附近添加氧而使其成為氧過剩的狀態。在此，氧例如作為氧自由基被添加，但是被添加時的氧的狀態不侷限於此。氧也可以作為氧原子或氧離子等被添加。可以利用後面的製程的加熱處理等使氧擴散，由此能夠有效地對氧化物230b供應氧。
另外，在形成絕緣體272時，較佳為進行基板加熱。基板加熱可以在250℃以上且650℃以下，較佳為350℃以上且450℃以下的溫度下 進行。另外，當使用Cu等加熱時容易擴散的金屬作為導電體時，可以將加熱處理的溫度設定為410℃以下，較佳為400℃以下。
即使經過步驟S04的加熱處理去除了水或氫等雜質，如果在形成絕緣體272之前基板暴露於外部空氣，也存在水或氫等雜質混入氧化物230等的可能。然而，如本實施方式所示那樣，藉由在同一成膜裝置中從步驟S04的加熱處理開始在不暴露於大氣的情況下連續地進行成膜，可以在不混入水或氫等雜質的情況下以絕緣體272覆蓋電晶體200及電晶體400。另外，藉由對因步驟S04的加熱處理水等雜質脫離而形成的位點添加氧，可以使其含有更多的氧。另外，藉由在多室式成膜裝置的不同處理室中分別進行加熱處理及成膜處理，可以在不受因加熱處理而脫離的水或氫等雜質的影響的情況下形成絕緣體272。
接著，較佳為進行加熱處理。該製程對應於圖2所示的流程圖的步驟S06。加熱處理可以參考上述記載。在本實施方式中，在氮氣體氛圍下以400℃進行1個小時的加熱處理。
藉由進行該加熱處理，可以使經過步驟S05等添加的電晶體200的絕緣體224、絕緣體250等所包含的氧擴散。由此，可以減少氧化物230a、氧化物230b以及氧化物230c的氧缺陷。另外，也可以使電晶體400中的絕緣體224、絕緣體450等所包含的氧擴散來對氧化物430，尤其是氧化物430的通道形成區域供應氧。在此，藉由使用絕緣體212、絕緣體214、絕緣體222及絕緣體272，可以防止氧擴散至電晶體200及電晶體400的上方及下方，並對氧化物230b及氧化物430有效地供應氧。
圖18F示意性地示出進行該加熱處理時的氧化物230b的側面 附近(下面，稱為區域299)的氫及水的狀態。藉由進行加熱處理，絕緣體224、氧化物230a以及氧化物230b等所包含的氫被絕緣體272吸雜，並作為水從絕緣體272的上方(upper side)向外擴散。如此，可以進一步降低絕緣體272、氧化物230a及氧化物230b中的氫等雜質的濃度。
另外，絕緣體272較佳為使用不容易使水或氫等雜質透過的絕緣性材料，在本實施方式中使用氧化鋁。另外，藉由利用濺射法形成絕緣體272，可以以比絕緣體274快的沉積速度進行成膜，從而可以以高生產率增大絕緣體272與絕緣體274的疊層膜的厚度。如此，可以以高生產率提高對於水或氫等雜質的阻擋性。
另外，步驟S06的加熱處理也可以在以步驟S07形成絕緣體274之後進行。此外，在步驟S05中邊進行基板加熱邊形成絕緣體274的情況下，也可以省略步驟S06的加熱處理。
接著，在絕緣體272上利用ALD法形成絕緣體274(參照圖19A至圖19E)。該製程對應於圖2所示的流程圖的步驟S07。在本實施方式中，絕緣體274的厚度大約為5nm以上且20nm以下，較佳為5nm以上且10nm以下，更佳為5nm以上且7nm以下。
絕緣體274較佳為使用不容易使水或氫等雜質透過的絕緣性材料，例如較佳為使用氧化鋁等。再者，藉由利用ALD法，可以形成裂縫或針孔等的形成得到抑制且具有良好的覆蓋性的絕緣體274。絕緣體272及絕緣體274雖然設置在具有凹凸的結構上，但是藉由使用利用ALD法形成的絕緣體274，可以在不形成斷開、裂縫、針孔等的情況下由絕緣體274覆蓋電晶體200及電晶體400。因此，可以更顯著地提高對水或氫等雜質的阻擋 性。
如上所述，藉由使電晶體200及電晶體400具有被絕緣體274、絕緣體272、絕緣體214及絕緣體212夾住的結構，可以在不使氧向外擴散的情況下使絕緣體224、氧化物230及絕緣體250含有大量的氧。並且，可以防止水或氫等雜質從絕緣體274的上方及絕緣體212的下方混入，並減少絕緣體224、氧化物230及絕緣體250中的雜質濃度。
如此，藉由減少被用作電晶體200的活性層的氧化物230b中的氧缺陷，並降低水或氫等雜質的濃度，可以使電晶體200的電特性穩定而提高可靠性。
接著，在絕緣體274上形成絕緣體280。該製程對應於圖3所示的流程圖的步驟S11。在本實施方式中，作為絕緣體280使用利用電漿CVD法形成的氧化矽。
接著，對絕緣體280進行CMP處理，降低膜表面的凹凸(參照圖20A至圖20E)。該製程對應於圖3所示的流程圖的步驟S12。
接著，在絕緣體216、絕緣體220、絕緣體222、絕緣體224、絕緣體272、絕緣體274及絕緣體280中形成到達絕緣體214的開口480(參照圖21A至圖21E)。該製程對應於圖3所示的流程圖的步驟S13。另外，在圖22A中只示出延伸在W1-W2方向上的開口480的一部分，但是開口480以圍繞電晶體200及電晶體400的方式形成。
另外，開口480較佳為以位於切割出半導體裝置1000的切割線的內側的方式形成。由此，即便切割出半導體裝置1000，絕緣體280、絕緣體224、絕緣體216等的側面依然被後面製程將形成的絕緣體282及絕緣體 284密封，因此可以防止水或氫等雜質從上述絕緣體進入而擴散至電晶體200及電晶體400。另外，也可以採用如下結構：在切割線的內側設置多個由開口480圍繞的區域，多個半導體裝置的每一個由絕緣體282及絕緣體284密封。
接著，與步驟S04同樣，將基板搬入具有多個處理室的成膜裝置，在該成膜裝置的處理室中進行加熱處理。該製程對應於圖3所示的流程圖的步驟S14。由此，可以在形成絕緣體282之前去除附著於基板的水分等雜質。
接著，與步驟S05同樣，在上述成膜裝置的與進行加熱處理的處理室不同的處理室中，利用濺射法形成絕緣體282。該製程對應於圖3所示的流程圖的步驟S15。在不暴露於外部空氣的狀態下從步驟S14的加熱處理開始連續地形成絕緣體282。
絕緣體282以在開口480中與絕緣體214的頂面接觸的方式形成。由此，不僅可以在基板的上下方向還可以在基板的側面方向上以絕緣體282圍繞電晶體200及電晶體400進行密封。由此，可以防止水或氫等雜質從絕緣體282的外側擴散至電晶體200及電晶體400。
如本實施方式所示那樣，藉由在同一成膜裝置中從步驟S14的加熱處理開始在不暴露於大氣的情況下連續地進行成膜，可以在不混入水或氫等雜質的情況下以絕緣體282覆蓋電晶體200及電晶體400。另外，藉由對因步驟S14的加熱處理水或氫等雜質脫離而形成的位點添加氧，可以使其含有更多的氧。另外，藉由在多室式成膜裝置的不同處理室中分別進行加熱處理及成膜處理，可以在不受因加熱處理而脫離的水或氫等雜質的影 響的情況下形成絕緣體282。
接著，與步驟S06同樣，較佳為進行加熱處理。該製程對應於圖3所示的流程圖的步驟S16。與步驟S06同樣，藉由進行加熱處理，絕緣體280等所包含的氫被絕緣體282吸雜，作為水從絕緣體282的上方向外擴散。如此，可以進一步降低絕緣體280中的氫等雜質的濃度。另外，步驟S16的加熱處理也可以在以步驟S17形成絕緣體284之後進行。此外，在步驟S15中邊進行基板加熱邊進行成膜的情況下，也可以省略步驟S16的加熱處理。
接著，在絕緣體282上利用ALD法形成絕緣體284(參照圖22A至圖22E)。該製程對應於圖3所示的流程圖的步驟S17。
絕緣體284較佳為使用不容易使水或氫等雜質透過的絕緣性材料，例如較佳為使用氧化鋁等。再者，藉由利用ALD法，可以形成裂縫或針孔等的形成得到抑制且具有良好的覆蓋性的絕緣體284。藉由利用ALD法形成絕緣體284，可以在不在開口480中產生斷開等的情況下進行成膜，由此可以進一步提高對雜質的阻擋性。
藉由上述製程，可以形成電晶體200、電晶體400以及半導體裝置1000。藉由使用上述製造方法，可以將結構不同的電晶體200及電晶體400經過大致相同的製程設置在同一基板上。另外，藉由使用上述製造方法，例如不需要在形成電晶體200之後形成電晶體400，因此可以提高半導體裝置的生產率。
在電晶體200中，通道形成在與氧化物230a及氧化物230c接觸的氧化物230b中。在電晶體400中，通道形成在與絕緣體224及絕緣體450接觸的氧化物430中。由此，電晶體400與電晶體200相比，容易受到介面散 射的影響。另外，本實施方式所示的氧化物430的電子親和力比氧化物230b的電子親和力小。由此，可以使電晶體400的Vth比電晶體200的Vth大，使電晶體400的Icut小。
〔變形例〕
本實施方式所示的半導體裝置不侷限於圖1A至圖1E所示的結構。例如，也可以採用圖23A至圖23E所示的結構。
圖23A至圖23E所示半導體裝置1000與圖1A至圖1E所示的半導體裝置1000的不同之處在於：開口480形成在絕緣體216、絕緣體220、絕緣體222以及絕緣體224中，絕緣體272的頂面與絕緣體214的頂面接觸。由此，電晶體200及電晶體400具有由絕緣體212、絕緣體214、絕緣體272及絕緣體274密封的結構。在此情況下，即使不設置絕緣體282及絕緣體284，也可以防止水或氫等雜質從絕緣體216及絕緣體224的側面混入。
另外，圖23A至圖23E所示的半導體裝置1000與圖1A至圖1E所示的半導體裝置1000的不同之處在於：層270、絕緣體250以及氧化物230c超過導電體260的端部而延伸並具有在該延伸部分彼此重疊的區域，層270的端部、絕緣體250的端部以及氧化物230c的端部大致一致。在該結構中，絕緣體272的側面與絕緣體250的側面接觸。由此，可以將氧從絕緣體272添加到絕緣體250中。另外，可以使絕緣體250所包含的氫等雜質被絕緣體272吸雜而向外擴散。
如上所述，根據本發明的一個實施方式，可以提供一種具有良好的可靠性的半導體裝置。根據本發明的一個實施方式，可以提供一種雜質濃度得到降低的氧化物半導體的半導體裝置。根據本發明的一個實 施方式，可以提供一種具有氧缺陷得到降低的氧化物半導體的半導體裝置。
本實施方式可以與其他實施方式或實施例所記載的結構適當地組合而實施。
實施方式2
在本實施方式中，參照圖24至圖26說明半導體裝置的一個實施方式。
[記憶體裝置]
圖24至圖26示出使用本發明的一個實施方式的半導體裝置的記憶體裝置的一個例子。
圖24及圖25所示的記憶體裝置包括電晶體400、電晶體300、電晶體200及電容器100。在此，電晶體200及電晶體400與在上述實施方式1所記載的電晶體同樣。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，因為不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的耗電量。
再者，藉由對電晶體200的背閘極施加負電位，可以進一步減少電晶體200的關態電流。在此情況下，藉由採用能夠維持電晶體200的背閘極電壓的結構，即使在沒有供應電源時也可以長期間保持存儲資料。
由電晶體400控制電晶體200的背閘極電壓。例如，採用使電晶體400的頂閘極及背閘極與源極進行二極體連接並使電晶體400的源極與電晶體200的背閘極連接的結構。當在該結構中保持電晶體200的背閘極 的負電位時，電晶體400的頂閘極與源極之間的電壓以及背閘極與源極之間的電壓成為0V。如上面實施方式所示，電晶體400的Icut非常小。由此，藉由採用該結構，即使在沒有向電晶體200及電晶體400供應電源時也可以長時間保持電晶體200的背閘極的負電位。由此，包括電晶體200及電晶體400的記憶體裝置可以長期間保持存儲內容。
在圖24及圖25中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的頂閘極電連接，佈線3006與電晶體200的背閘極電連接。此外，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。佈線3007與電晶體400的源極電連接，佈線3008與電晶體400的頂閘極電連接，佈線3009與電晶體400的背閘極電連接，佈線3010與電晶體400的汲極電連接。在此，佈線3006、佈線3007、佈線3008及佈線3009電連接。
〈記憶體裝置的構成1〉
圖24及圖25所示的記憶體裝置藉由具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將佈線3004的電位設定為使電晶體200處於導通狀態的電位，使電晶體200處於導通狀態。由此，佈線3003的電位被供應到與電晶體300的閘極及電容器100的一個電極電連接的節點FG。換言之，對電晶體300的閘極施加規定的電荷(寫入)。這裡，供應賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位 準電荷)中的任一個。然後，藉由將佈線3004的電位設定為使電晶體200處於非導通狀態的電位而使電晶體200處於非導通狀態，使節點FG保持電荷(保持)。
在電晶體200的關態電流小的情況下，節點FG的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對佈線3001供應規定的電位(恆電位)的狀態下對佈線3005供應適當的電位(讀出電位)時，佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為如下緣故：在電晶體300為n通道電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體300處於“導通狀態”所需要的佈線3005的電位。由此，藉由將佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，如果佈線3005的電位為V0(>Vth_H)，電晶體300則處於“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即使佈線3005的電位為V0(<Vth_L)，電晶體300還保持“非導通狀態”。因此，藉由辨別佈線3002的電位，可以讀出節點FG所保持的資料。
此外，藉由將圖24及圖25所示的記憶體裝置配置為矩陣狀，可以構成記憶單元陣列。
當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資料。例如，記憶單元陣列具有NOR型結構的情況下，藉由 使不讀出資料的記憶單元的電晶體300成為非導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“非導通狀態”的電位，亦即低於Vth_H的電位。或者，例如，記憶單元陣列具有NAND型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“導通狀態”的電位，亦即高於Vth_L的電位。
〈記憶體裝置的構成2〉
圖24及圖25所示的記憶體裝置也可以具有不包括電晶體300的結構。在不包括電晶體300的情況下也可以藉由與上述記憶體裝置相同的工作進行資料的寫入及保持工作。
例如，說明不包括電晶體300的情況下的資料讀出。在電晶體200成為導通狀態時，處於浮動狀態的佈線3003和電容器100導通，且在佈線3003和電容器100之間再次分配電荷。其結果是，佈線3003的電位產生變化。佈線3003的電位的變化量根據電容器100的一個電極的電位(或積累在電容器100中的電荷)而具有不同的值。
例如，在電容器100的一個電極的電位為V，電容器100的電容為C，佈線3003所具有的電容成分為CB，在再次分配電荷之前的佈線3003的電位為VB0時，在再次分配電荷之後的佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容器100的一個電極的電位成為兩種狀態，亦即V1和V0(V1>V0)時，可以知道保持電位V1時的佈線 3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
而且，藉由對佈線3003的電位和規定的電位進行比較可以讀出資料。
在採用本結構的情況下，例如可以採用一種結構，其中對用來驅動記憶單元的驅動電路使用應用矽的電晶體，且作為電晶體200將應用氧化物半導體的電晶體層疊在驅動電路上。
上述記憶體裝置可以應用使用氧化物半導體的關態電流小的電晶體來長期間地保持存儲內容。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而可以實現低耗電的記憶體裝置。此外，在沒有電力的供應時(注意，較佳為固定電位)也可以長期間地保持存儲內容。
此外，因為該記憶體裝置在寫入資料時不需要高電壓，所以其中不容易產生元件的劣化。由於例如不如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如絕緣體的劣化等的問題。換言之，根據本發明的一個實施方式的記憶體裝置與習知的非揮發性記憶體不同，對重寫的次數沒有限制而其可靠性得到極大提高的記憶體裝置。再者，根據電晶體的導通狀態或非導通狀態而進行資料寫入，而可以進行高速工作。
〈記憶體裝置的結構1〉
圖24示出本發明的一個實施方式的記憶體裝置的一個例子。記憶體裝置包括電晶體400、電晶體300、電晶體200、電容器100。電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。
電晶體300設置在基板311上，並包括：導電體316、絕緣體314、由基板311的一部分構成的半導體區域312；以及被用作源極區域或汲極區域的低電阻區域318a及低電阻區域318b。
電晶體300可以為p通道型電晶體或n通道型電晶體。
半導體區域312的形成有通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域318a及低電阻區域318b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域318a及低電阻區域318b中，除了應用於半導體區域312的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電性材料。
另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確地說，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和嵌入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
注意，圖24及圖25所示的電晶體300的結構只是一個例子， 不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。另外，在採用〈記憶體裝置的構成2〉的情況下，也可以不設置電晶體300。
以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。
作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。
絕緣體322也可以被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用CMP法等的平坦化處理被平坦化。
另外，作為絕緣體324，較佳為使用能夠防止氫或雜質從基板311或電晶體300等擴散到設置有電晶體200及電晶體400的區域中的具有阻擋性的膜。在此，阻擋性是指抑制以氫及水為代表的雜質的擴散的功能。例如，在350℃或400℃的氛圍下，具有阻擋性的膜中的每一時間的氫擴散距離可以為50nm以下。較佳的是，在350℃或400℃的氛圍下，具有阻擋性的膜中的每一時間的氫擴散距離較佳為30nm以下，更佳為20nm以下。
作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體200及電晶體400與電晶體300之間設置抑制氫的擴散的膜。明確地說，抑制氫的擴散的膜是指氫的脫離量少的膜。
氫的脫離量例如可以利用TDS等測定。例如，在TDS分析中 的50℃至500℃的範圍內，當將換算為氫分子的脫離量換算為絕緣體324的每個面積的量時，絕緣體324中的氫的脫離量為2×1015molecules/cm2以下，較佳為1×1015molecules/cm2以下，更佳為5×1014molecules/cm2以下，即可。
注意，絕緣體326的介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體324的相對介電常數較佳為絕緣體326的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電容器100或電晶體200電連接的導電體328及導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，如後面說明，有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個鉭件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
作為各插頭及佈線(導電體328及導電體330等)的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電性材料的單層或疊層。明確地說，較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電性材料。藉由使用低電阻導電性材料可以降低佈線電阻。
此外，也可以在絕緣體326及導電體330上形成佈線層。例如，在圖24中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作 插頭或佈線。此外，導電體356可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體350所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使障壁層將電晶體300與電晶體200及電晶體400分離，從而可以抑制氫從電晶體300擴散到電晶體200及電晶體400中。
注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，可以在保持作為佈線的導電性的狀態下抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。
在絕緣體354上，依次層疊有絕緣體358、絕緣體210、絕緣體212、絕緣體214及絕緣體216。作為絕緣體358、絕緣體210、絕緣體212、絕緣體214及絕緣體216中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。
作為絕緣體358、絕緣體212及絕緣體214，例如較佳為使用能夠防止氫或雜質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200及電晶體400的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。
此外，作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導 體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體200及電晶體400與電晶體300之間設置抑制氫的擴散的膜。明確地說，抑制氫的擴散的膜是指氫的脫離量少的膜。
例如，作為對氫具有阻擋性的膜，絕緣體212及絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的水或氫等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止水或氫等雜質混入電晶體200及電晶體400中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合被用作電晶體200及電晶體400的保護膜。
例如，作為絕緣體210及絕緣體216，可以使用與絕緣體320同樣的材料。另外，藉由作為該絕緣體使用介電常數較低的材料，可以降低產生在佈線之間的寄生電容。例如，作為絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。
另外，在絕緣體358、絕緣體210、絕緣體212、絕緣體214及絕緣體216中嵌入導電體218及構成電晶體200及電晶體400的導電體(導電體205、導電體405、導電體403及導電體407)等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。
尤其是，與絕緣體358、絕緣體212及絕緣體214接觸的區域的導電體218較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層完全將電晶體300與電晶體200進一 步分離，從而可以抑制氫從電晶體300擴散到電晶體200及電晶體400中。
在絕緣體216的上方設置有電晶體200及電晶體400。另外，電晶體200及電晶體400較佳為使用實施方式1所說明的電晶體200及電晶體400。
在電晶體200及電晶體400的上方設置有絕緣體110等。作為絕緣體110，可以使用與絕緣體320同樣的材料。此外，藉由將介電常數較低的材料用於該絕緣體，可以降低產生在佈線之間的寄生電容。例如，作為絕緣體110，可以使用氧化矽膜和氧氮化矽膜等。
另外，在絕緣體220、絕緣體222、絕緣體224、絕緣體272、絕緣體274及絕緣體110中嵌入有導電體285等。
導電體285被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。導電體285可以使用與導電體328及導電體330同樣的材料形成。
例如，當導電體285具有疊層結構時，較佳為包含不容易氧化(耐氧化性高)的導電體。尤其較佳的是，在與具有過量氧區域的絕緣體224接觸的區域中包含耐氧化性高的導電體。藉由採用該結構，可以抑制過量氧從絕緣體224被吸收到導電體285中。另外，導電體285較佳為包含對氫具有阻擋性的導電體。尤其是，藉由在與具有過量氧區域的絕緣體224接觸的區域中包含對氫等雜質具有阻擋性的導電體，可以抑制導電體285中的雜質及導電體285的一部分擴散或成為來自外部的雜質的擴散路徑。
此外，在絕緣體110及導電體285上設置導電體287及電容器100等。另外，電容器100包括導電體112、絕緣體130、絕緣體132、絕緣體 134及導電體116。導電體112及導電體116被用作電容器100的電極，絕緣體130、絕緣體132及絕緣體134被用作電容器100的電介質。
導電體287被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。另外，導電體112被用作電容器100的一個電極。此外，可以同時形成導電體287及導電體112。
導電體287及導電體112可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者，作為導電體287及導電體112，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電性材料。
絕緣體130、絕緣體132及絕緣體134例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等，並採用疊層或單層。
例如，當作為絕緣體132使用氧化鋁等介電常數高(high-k)的材料時，可以增大電容器100的每單位面積的電容。另外，作為絕緣體130及絕緣體134，較佳為使用氧氮化矽等介電強度大的材料。藉由將高介電質夾在介電強度大的絕緣體之間，可以抑制電容器100的靜電破壞並增大其電容。
另外，導電體116以藉由絕緣體130、絕緣體132及絕緣體134覆蓋導電體112的側面及頂面的方式設置。藉由採用該結構，導電體112的側面隔著絕緣體包裹在導電體116中。藉由採用該結構，在導電體112的側 面還形成電容，因此可以增加電容器的每投影面積的電容。因此，可以實現記憶體裝置的小面積化、高集成化以及微型化。
作為導電體116可以使用金屬材料、合金材料、金屬氧化物材料等導電性材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他結構同時形成導電體116時，使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
在導電體116及絕緣體134上設置有絕緣體150。絕緣體150可以使用與絕緣體320同樣的材料形成。另外，絕緣體150也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
以上是結構例子的說明。藉由採用本結構，在使用具有氧化物半導體的電晶體的記憶體裝置中，可以抑制電特性的變動並提高可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。此外，可以提供一種包含關態電流小的氧化物半導體的電晶體。另外，可以提供一種耗電量低的記憶體裝置。
〈變形例1〉
圖25示出記憶體裝置的變形例的一個例子。圖25與圖24在電晶體300的結構及絕緣體272、絕緣體274的形狀等上不同。
在圖25所示的電晶體300中，形成有通道的半導體區域312(基板311的一部分)具有凸形狀。另外，以隔著絕緣體314覆蓋半導體區域312的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有被用作用來 形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
藉由組合具有該結構的電晶體300和電晶體200，可以實現小面積化、高集成化以及微型化。
另外，不需要必須設置如圖25所示的絕緣體220及絕緣體222。藉由採用上述結構，可以提高生產率。
另外，如圖25所示那樣，也可以採用在形成於絕緣體216及絕緣體224中的開口中絕緣體272的底面與絕緣體214接觸的結構。
以上是關於變形例的說明。藉由採用上述結構，可以抑制使用具有氧化物半導體的電晶體的記憶體裝置的電特性變動並提高其可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。此外，可以提供一種包含關態電流小的氧化物半導體的電晶體。另外，可以提供一種耗電量低的記憶體裝置。
〈變形例2〉
另外，圖26示出記憶體裝置的變形例的一個例子。圖26是示出將圖24所示的記憶體裝置配置為矩陣狀的情況下的行的一部分的剖面圖。
在圖26中，包括電晶體300、電晶體200及電容器100的記憶體裝置及包括電晶體301、電晶體201及電容器101的記憶體裝置配置在相同行。
如圖26所示，也可以採用使用絕緣體212和絕緣體214的疊層及絕緣體282和絕緣體284的疊層包圍多個電晶體(在圖式中為電晶體200 和電晶體201)及包括過量氧區域的絕緣體224的結構。此時，在使電晶體300或電晶體301與電容器100或電容器101連接的貫通電極與電晶體200或電晶體201之間較佳為具有絕緣體212和絕緣體214及絕緣體282和絕緣體284的疊層結構。
另外，形成在絕緣體216、絕緣體220、絕緣體222、絕緣體224、絕緣體272、絕緣體274及絕緣體280中的開口可以與實施方式1所說明的開口480同時形成。
由此，可以抑制從絕緣體224、電晶體200及電晶體201釋放的氧擴散到形成有電容器100、電容器101或電晶體300、電晶體301的層中。或者，可以抑制水或氫等雜質從絕緣體282的上方的層及絕緣體214的下方的層擴散到電晶體200或電晶體201中。
就是說，可以將氧從絕緣體224的過量氧區域高效地供應到電晶體200及電晶體201中的其中形成通道的氧化物中，由此可以減少氧缺陷。另外，可以防止電晶體200中的形成有通道的氧化物因雜質而形成氧缺陷。因此，可以將電晶體200及電晶體201中的其中形成通道的氧化物形成為缺陷態密度低且特性穩定的氧化物半導體。就是說，可以在抑制電晶體200及電晶體201的電特性變動的同時提高可靠性。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例
在本實施例中，製造本發明的一個實施方式的包括絕緣體 272及絕緣體274的圖1A至圖1E所示的電晶體200，並對其進行了電特性測試及可靠性測試(樣本A及樣本B)。另外，作為對比樣本，還製造了不具有絕緣體272及絕緣體274的電晶體(樣本C)。
在樣本A、樣本B及樣本C的製程中，在p型矽單晶晶圓上利用熱氧化法形成400nm厚的氧化矽膜。接著，在該氧化矽膜上利用CVD法形成50nm厚的氮化矽膜。接著，在該氮化矽膜上利用ALD法形成10nm厚的第一氧化鋁膜，在第一氧化鋁膜上利用濺射法形成40nm厚的第二氧化鋁膜。
在第二氧化鋁膜上利用CVD法形成160nm厚的第一氧氮化矽膜，在第一氧氮化矽膜上利用濺射法形成35nm厚的第一鎢膜。接著，利用光微影法對第一鎢膜進行加工而形成具有第一鎢膜的硬遮罩。
然後，利用雙鑲嵌法對氮化矽膜、第一氧化鋁膜、第二氧化鋁膜及第一氧氮化矽膜進行加工，來形成成為接觸孔及佈線的槽。在該接觸孔及該槽中利用濺射法形成第一氮化鉭膜，在第一氮化鉭膜上利用CVD法形成第一氮化鈦膜及第二鎢膜。接著，利用第一CMP處理對第二鎢膜、第一氮化鈦膜以及第一氮化鉭膜進行拋光直到到達第一氧氮化矽膜的頂面為止，將第二鎢膜、第一氮化鈦膜以及第一氮化鉭膜嵌入接觸孔及槽，由此形成插頭電極、佈線層以及第二閘極電極。
接著，依次形成具有第二閘極絕緣膜的功能的第二氧氮化矽膜、氧化鉿膜以及第三氧氮化矽膜。第二氧氮化矽膜以厚度為10nm的方式利用CVD法形成，氧化鉿膜以厚度為20nm的方式利用ALD法形成，第三氧氮化矽膜以厚度為30nm的方式利用CVD法形成。
接著，作為第一氧化物(S1)，利用濺射法形成5nm厚的 In-Ga-Zn氧化物膜。S1使用In：Ga：Zn=1：3：4[原子數比]的靶材，在氧氣體流量為45sccm、壓力為0.7Pa、基板溫度為200℃的條件下形成。
接著，在S1上，作為第二氧化物(S2)，利用濺射法形成20nm厚的In-Ga-Zn氧化物膜。S2使用In：Ga：Zn=4：2：4.1[原子數比]的靶材，在氬氣體流量為40sccm、氧氣體流量為5sccm、壓力為0.7Pa、基板溫度為130℃的條件下形成。
接著，進行第一加熱處理。作為第一加熱處理，在包含氮的氛圍下以400℃進行1個小時的處理，接下來在包含氧的氛圍下以400℃進行1個小時的處理。
接著，在S2上利用濺射法形成30nm厚的第二氮化鉭膜。接著，在第二氮化鉭膜上利用ALD法形成5nm厚的第三氧化鋁膜。接著，在第三氧化鋁膜上利用濺射法形成15nm厚的第三鎢膜。
接著，利用光微影法對形成通道的部分的第三鎢膜及第三氧化鋁膜進行蝕刻。該蝕刻採用乾蝕刻法。
接著，利用光微影法依次對第三鎢膜、第三氧化鋁、第二氮化鉭膜、S2及S1的不需要的部分進行蝕刻。該蝕刻採用乾蝕刻法。
接著，對形成通道的部分的第二氮化鉭膜進行蝕刻。該蝕刻採用乾蝕刻法。
接著，進行第二加熱處理。作為第二加熱處理，在包含氮的氛圍下以400℃進行30分鐘的處理，接下來在包含氧的氛圍下以400℃進行30分鐘的處理。
接著，作為第三氧化物(S3)，利用濺射法形成In-Ga-Zn氧 化物膜。在形成S3時，如下面所示那樣根據樣本採用不同條件。
作為樣本A，使用In：Ga：Zn=1：1：1[原子數比]的靶材，在氧氣體流量為45sccm、壓力為0.7Pa、基板溫度為室溫的條件下以厚度為5nm的方式形成。
作為樣本B，使用In：Ga：Zn=1：3：2[原子數比]的靶材，在氧氣體流量為45sccm、壓力為0.7Pa、基板溫度為130℃的條件下以厚度為5nm的方式形成。
作為樣本C，使用In：Ga：Zn=1：3：2[原子數比]的靶材，在氧氣體流量為45sccm、壓力為0.7Pa、基板溫度為室溫的條件下以厚度為5nm的方式形成。
接著，利用CVD法形成13nm厚的具有第一閘極氧化膜的功能的第四氧氮化矽膜。
接著，進行第三加熱處理。作為第三加熱處理，在包含氮的氛圍下以400℃進行1個小時的處理。
接著，作為第四氧化物，利用濺射法形成10nm厚的In-Ga-Zn氧化物膜。第四氧化物使用In：Ga：Zn=4：2：4.1[原子數比]的靶材，在氧氣體流量為45sccm、壓力為0.7Pa、基板溫度為200℃的條件下形成。
接著，在第四氧化物上，利用濺射法形成5nm厚的第二氮化鈦膜，在第二氮化鈦膜上利用濺射法形成50nm厚的第四鎢膜。第二氮化鈦膜及第四鎢膜連續地形成。
接著，進行第四加熱處理。作為第四加熱處理，在包含氮的氛圍下以400℃進行1個小時的處理。
接著，利用光微影法依次對第四鎢膜、第二氮化鈦膜及第四氧化物進行蝕刻。第四鎢膜、第二氮化鈦膜的蝕刻採用乾蝕刻法，第四氧化物的蝕刻採用濕蝕刻法。
接著，利用光微影法依次對第四氧氮化矽膜及S3的一部分進行蝕刻。第四氧氮化矽膜及S3的蝕刻採用乾蝕刻法。
接著，利用ALD法形成7nm厚的第四氧化鋁膜。基板溫度為250℃。
接著，利用光微影法對第四氧化鋁膜的一部分進行蝕刻。第四氧化鋁膜的蝕刻採用乾蝕刻法。
接著，作為樣本A及樣本B，在氬流量為25sccm、氧氣體流量為25sccm、壓力為0.4Pa、基板溫度為250℃的條件下利用濺射法形成20nm厚的第五氧化鋁膜。
接著，作為樣本A及樣本B，利用ALD法形成5nm厚的第六氧化鋁膜。基板溫度為250℃。
上述第五氧化鋁膜相當於圖1A至圖1E中的絕緣體272，第六氧化鋁膜相當於絕緣體274。另外，在樣本C中，沒有形成第五氧化鋁膜及第六氧化鋁膜。
在本實施例中，將第五氧化鋁膜記載為SP-AlOx，將第六氧化鋁膜記載為ALD-AlOx，將SP-AlOx與ALD-AlOx的疊層結構記載為SP-AlOx\ALD-AlOx。
接著，利用CVD法形成450nm厚的第五氧氮化矽膜。接著，進行第二CMP處理對第五氧氮化矽膜進行拋光，使第五氧化矽膜的表面平 坦化。
接著，在第五氧化矽膜上，在氬流量為25sccm、氧氣體流量為25sccm、壓力為0.4Pa、基板溫度為250℃的條件下利用濺射法形成40nm厚的第七氧化鋁膜。
接著，進行第五加熱處理。作為第五加熱處理，在包含氮的氛圍下以400℃進行1個小時的處理，接下來在包含氧的氛圍下以400℃進行1個小時的處理。
接著，利用CVD法形成150nm厚的第六氧氮化矽膜。
接著，利用光微影法形成到達第二鎢膜的接觸孔、到達第四鎢膜的接觸孔以及到達第二氮化鉭膜的接觸孔，利用濺射法形成40nm厚的第三氮化鉭膜，利用CVD法形成5nm厚的第三氮化鈦膜，利用CVD法形成250nm厚的第五鎢膜。
接著，進行第三CMP處理，對第五鎢膜、第三氮化鈦膜以及第三氮化鉭膜進行拋光直到到達第六氧氮化矽膜為止，在各接觸孔中形成嵌入第五鎢膜、第三氮化鈦膜及第三鉭膜的插頭。
接著，利用濺射法連續地形成20nm厚的第一鈦膜、30nm厚的第四氮化鈦膜、100nm厚的鋁膜、5nm厚的第二鈦膜以及45nm厚的第五氮化鈦膜。
接著，利用光微影法對第一鈦膜、第四氮化鈦膜、鋁膜、第二鈦膜以及第五氮化鈦膜進行加工，由此形成佈線層。
接著，藉由塗佈法形成厚度為1.6μm的光敏聚醯亞胺膜，藉由光微影法去除成為測量端子(測量焊盤)的部分的光敏聚醯亞胺膜。
最後，以300℃對該光敏聚醯亞胺膜進行1個小時的加熱處理。
藉由上述製程製造出樣本A、樣本B及樣本C。
接著，對樣本A、樣本B及樣本C的電特性進行測定。測定如下變化：源極-汲極間電壓(以下，稱為汲極電壓Vd)為0.1V或3.3V並將源極-閘極間電壓(以下，稱為閘極電壓Vg)從-3.3V變為+3.3V時的源極-汲極間電流(以下，稱為汲極電流Id)的變化。亦即，測定Id-Vg特性。閘極電壓Vg示出第一閘極電極(頂閘極電極)的電壓，後面也是同樣。在該測定中，將第二閘極電極(背閘極電極)的電壓設定為0V。另外，在該測定中，測定各樣本的面內的36個電晶體的Id-Vg特性。圖28A示出樣本A的Id-Vg特性，圖28B示出樣本B的Id-Vg特性，圖28C示出樣本C的Id-Vg特性。在此，對樣本的Vsh的值及其偏差進行比較。
在此，在Id-Vg特性中，Vsh為Id=1.0×10-12(A)時的Vg的值。與樣本A及樣本C相比，樣本B的Vsh低且樣本B的Vsh偏差大。亦即，樣本A及樣本C的Vsh具有-0.3V左右至-0.1V左右的偏差，樣本B的Vsh具有-1.3V左右至-0.5V左右的偏差。
接著，進行樣本A、樣本B及樣本C的可靠性測試。作為可靠性測試，進行正偏壓溫度(+Gate Bias Temperature(+GBT))應力測試。+GBT應力測試是在電晶體的可靠性測試中最重要的可靠性測試事項之一。
+GBT應力測試在如下條件下進行：樣本溫度為125℃，將閘極電位設定為+3.63V，將汲極電位設定為0V並且將源極電位設定為0V，施加最大為12個小時(43200sec)的應力。在測試中途，從應力的施加開始 100秒後、300秒後、600秒後、1000秒後、1800秒後、3600秒(1個小時)後、7200秒(2個小時)後、10000秒後、18000秒(5個小時)後、32400秒後、43200秒(12個小時)後以125℃進行Id-Vg測定。在該測定中，進行各種樣本的每一個的電晶體的Id-Vg測定。注意，在該測定中，將第二閘極電極的電壓設定為0V。
在此，作為電晶體的電特性的變動量的指標，使用表示Vsh的經時變化的△Vsh。例如，在應力開始時的Vsh為-0.50V且施加應力100秒後的Vsh為-0.55V的情況下，施加應力100秒後的△Vsh為-0.05V。
圖29A至圖29C示出樣本A、樣本B及樣本C的開始施加應力時的Id-Vg測定結果與12個小時後的Id-Vg測定結果重疊的圖表。圖29A示出樣本A的結果，圖29B示出樣本B的結果，圖29C示出樣本C的結果。注意，在圖29A至圖29C中，以虛線表示開始施加應力時的Id-Vg曲線，以實線表示12個小時後的Id-Vg曲線。
由圖29A至圖29C可知，在對圖29A至圖29C所示的Id-Vg測定結果進行比較時，圖29A和圖29B中虛線與實線幾乎重疊，開始施加應力時及12個小時後的Id-Vg曲線的變動小。另一方面，在圖29C中，可知實線明顯地向負方向變動。明確地說，樣本A的開始施加應力時及12個小時後的Vsh的經時變化的△Vsh為-0.04V，樣本B的△Vsh為-0.05V，樣本C的△Vsh為-0.10V。由上述結果可知，具有絕緣體272及絕緣體274的樣本A及樣本B的Id-Vg特性的變動比不具有絕緣體272及絕緣體274的樣本C小。
另外，如上所述，在樣本A的S3與樣本B的S3之間，In、Ga及Zn的組成[原子數比]不同。就是說，樣本A是使用In：Ga：Zn=1：1：1[原子數 比]的靶材形成的In-Ga-Zn氧化物，樣本B是使用In：Ga：Zn=1：3：2[原子數比]的靶材形成的In-Ga-Zn氧化物。在圖29A和圖29B所示的結果中，在樣本A與樣本B之間變動的差異小。
圖30A是示出+GBT應力測試開始12個小時後的樣本A的△Vsh應力時間依賴性的圖表，圖30B是示出樣本B的△Vsh應力時間依賴性的圖表，圖30C是示出樣本C的△Vsh應力時間依賴性的圖表。
由圖30A至圖30C所示的結果可知，樣本A的△Vsh因+GBT應力測試的變動非常小(圖30A)。另外，樣本B的變動比樣本A稍微大(圖30B)。另外，樣本C的變動比樣本A及樣本B大(圖30C)。
樣本A在開始應力測試12個小時後繼續進行+GBT應力測試。圖31示出直到應力時間為120個小時為止的△Vsh的變動結果。在開始該測試120個小時後△Vsh大約為-0.2V，由此可知樣本A具有良好的可靠性。
由上述+GBT應力測試的結果可知，在對本發明的一個實施方式的具有絕緣體272及絕緣體274的樣本A及樣本B與不具有絕緣體272及絕緣體274的樣本C的+GBT應力測試結果進行比較時，具有絕緣體272及絕緣體274的樣本A及樣本B的Vsh的變動比樣本C明顯地小，因此，樣本A及樣本B具有高可靠性。
200、400‧‧‧電晶體
205、205a、205b、205c、207、207a、207b、207c、240a、240b、260、260a、260b、260c、403、403a、403b、403c、405、405a、405b、405c、407、407a、407b、407c、460、460a、460b、460c‧‧‧導電體
210、212、214、216、220、222、224、250、272、274、280、282、284、450‧‧‧絕緣體
230、230a、230b、230c、430‧‧‧氧化物
245a、245b、270、470‧‧‧層
480‧‧‧開口
1000‧‧‧半導體裝置

Claims (16)

  1. 一種半導體裝置，包括：第一絕緣體；該第一絕緣體上的第二絕緣體；該第二絕緣體上的第一導電體；該第一導電體上的第三絕緣體；該第三絕緣體上的氧化物半導體；各位於該氧化物半導體上的第二導電體及第三導電體；該氧化物半導體、該第二導電體以及該第三導電體上的第四絕緣體；該第四絕緣體上的第四導電體；覆蓋該氧化物半導體、該第二導電體、該第三導電體、該第四導電體以及該第四絕緣體的第五絕緣體；以及該第五絕緣體上的第六絕緣體，其中，該第二導電體及該第三導電體彼此分開，該第四導電體的至少一部分與該第二導電體和該第三導電體之間的區域彼此重疊，該第五絕緣體與該第三絕緣體的頂面及該氧化物半導體的側面接觸，該第一絕緣體、該第二絕緣體、該第五絕緣體以及該第六絕緣體的氫、水及氧的透過性都比該第三絕緣體及該第四絕緣體低，並且，該第一絕緣體及該第六絕緣體的每一個的厚度都比該第二絕緣體及該第五絕緣體的每一個薄。
  2. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體包含In、M以及Zn，並且M為選自Al、Ga、Y和Sn中的一個。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第三絕緣體及該第四絕緣體都包含Si及O。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣體、該第二絕緣體、該第五絕緣體以及該第六絕緣體都包含Al及O。
  5. 一種半導體裝置，包括：第一絕緣體；該第一絕緣體上的第二絕緣體；該第二絕緣體上的第一導電體；該第一導電體上的第三絕緣體；該第三絕緣體上的第一氧化物；該第一氧化物上的第二氧化物；各位於該第二氧化物上的第二導電體及第三導電體；該第二氧化物、該第二導電體以及該第三導電體上的第三氧化物；該第三氧化物上的第四絕緣體；該第四絕緣體上的第四導電體；覆蓋該第一氧化物、該第二氧化物、該第三氧化物、該第二導電體、該第三導電體、該第四導電體以及該第四絕緣體的第五絕緣體；以及 該第五絕緣體上的第六絕緣體，其中，該第二導電體及第三導電體彼此分開，該第三氧化物接觸於該第三絕緣體的第一頂面、該第一氧化物的側面、該第二氧化物的第一側面以及該第二氧化物的第一頂面，該第四導電體的至少一部分與該第二導電體和該第三導電體之間的區域彼此重疊，該第五絕緣體與該第三絕緣體的第二頂面及該第二氧化物的第二側面接觸，該第一絕緣體、該第二絕緣體、該第五絕緣體以及該第六絕緣體的氫、水及氧的透過性都比該第三絕緣體及該第四絕緣體低，並且，該第一絕緣體及該第六絕緣體的每一個的厚度都比該第二絕緣體及該第五絕緣體的每一個薄。
  6. 根據申請專利範圍第5項之半導體裝置，還包括：與該第四導電體的頂面接觸的第七絕緣體，其中該第七絕緣體的氧的透過性都比該第三絕緣體及該第四絕緣體的氧的透過性低。
  7. 根據申請專利範圍第6項之半導體裝置，其中該第三氧化物的端部與該第七絕緣體的端部大致一致。
  8. 根據申請專利範圍第6項之半導體裝置，其中該第三氧化物的端部、該第四絕緣體的端部以及該第七絕緣體的端部大致一致。
  9. 根據申請專利範圍第5項之半導體裝置，還包括： 該第六絕緣體上的第八絕緣體；該第八絕緣體上的第九絕緣體；以及該第九絕緣體上的第十絕緣體，其中該第三絕緣體、該第五絕緣體、該第六絕緣體及該第八絕緣體具有到達該第二絕緣體的開口，該第九絕緣體藉由該開口與該第二絕緣體的第二頂面接觸，在俯視時該開口圍繞該第二氧化物的外側，該第九絕緣體及該第十絕緣體的氫、水及氧的透過性都比該第八絕緣體低，並且該第十絕緣體的厚度比該第九絕緣體薄。
  10. 根據申請專利範圍第5項之半導體裝置，其中該第一氧化物、該第二氧化物及該第三氧化物都包含In、M以及Zn，並且M為選自Al、Ga、Y和Sn中的一個。
  11. 根據申請專利範圍第5項之半導體裝置，其中該第三絕緣體及該第四絕緣體都包含Si及O。
  12. 根據申請專利範圍第5項之半導體裝置，其中該第一絕緣體、該第二絕緣體、該第五絕緣體以及該第六絕緣體都包含Al及O。
  13. 一種半導體裝置的製造方法，包括如下步驟：形成第一絕緣體；在該第一絕緣體上形成第二絕緣體；在該第二絕緣體上形成第一導電體； 在該第一導電體上形成第三絕緣體；在該第三絕緣體上形成第一氧化物；在該第一氧化物上形成第二氧化物；在該第二氧化物上以在彼此分開的方式形成第二導電體及第三導電體；在該第二氧化物、該第二導電體及該第三導電體上形成與該第二氧化物的頂面、該第二氧化物的側面、該第一氧化物的側面以及該第三絕緣體的頂面接觸的第三氧化物；在該第三氧化物上形成第四絕緣體；在該第四絕緣體上以其至少一部分與該第二導電體和該第三導電體之間的區域重疊的方式形成第四導電體；在該第四導電體及該第三氧化物上形成第五絕緣體；使用該第五絕緣體作為遮罩而對該第三氧化物進行濕蝕刻來形成第四氧化物；在成膜裝置的第一處理室中進行第一加熱處理；在該成膜裝置的第二處理室中邊進行加熱邊在該第五絕緣體上利用濺射法形成第六絕緣體；在氮氛圍下進行第二加熱處理；以及在該第六絕緣體上利用原子層沉積法形成第七絕緣體。
  14. 根據申請專利範圍第13項之半導體裝置的製造方法，其中在形成該第五絕緣體的步驟中去除該第三氧化物的一部分，並且在形成該第四氧化物的步驟中利用該濕蝕刻去除殘留在 該第二氧化物的該側面上的該第三氧化物的殘渣。
  15. 根據申請專利範圍第13項之半導體裝置的製造方法，其中在氧氛圍下進行該第一加熱處理。
  16. 根據申請專利範圍第13項之半導體裝置的製造方法，還包括如下步驟：在該第七絕緣體上形成第八絕緣體；在該第三絕緣體、該第六絕緣體、該第七絕緣體及該第八絕緣體中形成到達該第二絕緣體的開口；在該成膜裝置的該第一處理室中在氮氛圍下進行第三加熱處理；在進行該第三加熱處理之後，在該成膜裝置的該第二處理室中邊進行加熱邊在該第八絕緣體上利用濺射法形成第九絕緣體；在形成該第九絕緣體之後，在氮氛圍下進行第四加熱處理；以及在該第九絕緣體上利用原子層沉積法形成第十絕緣體。
TW106111791A 2016-04-08 2017-04-07 半導體裝置及半導體裝置的製造方法 TWI804463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016078507 2016-04-08
JP2016-078507 2016-04-08

Publications (2)

Publication Number Publication Date
TW201742175A true TW201742175A (zh) 2017-12-01
TWI804463B TWI804463B (zh) 2023-06-11

Family

ID=59999977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111791A TWI804463B (zh) 2016-04-08 2017-04-07 半導體裝置及半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US10886412B2 (zh)
JP (1) JP6951103B2 (zh)
KR (1) KR102320483B1 (zh)
TW (1) TWI804463B (zh)
WO (1) WO2017175095A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798368B (zh) * 2018-02-28 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI809100B (zh) * 2018-05-18 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置、及半導體裝置的製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9978879B2 (en) 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180066848A (ko) * 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10910407B2 (en) 2017-01-30 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11031506B2 (en) * 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
JP7395488B2 (ja) 2018-09-13 2023-12-11 株式会社半導体エネルギー研究所 半導体装置
WO2020240316A1 (ja) * 2019-05-24 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
KR20210088045A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치
KR20210154622A (ko) * 2020-06-12 2021-12-21 삼성전자주식회사 3차원 반도체 장치 및 반도체 장치의 제조방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494683B1 (ko) 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012002292A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
DE102013207324A1 (de) 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
IN2015DN01663A (zh) 2012-08-03 2015-07-03 Semiconductor Energy Lab
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2016001722A (ja) 2014-04-08 2016-01-07 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を含む電子機器
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6647846B2 (ja) * 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798368B (zh) * 2018-02-28 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI835587B (zh) * 2018-02-28 2024-03-11 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI809100B (zh) * 2018-05-18 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置、及半導體裝置的製造方法

Also Published As

Publication number Publication date
JP6951103B2 (ja) 2021-10-20
WO2017175095A1 (en) 2017-10-12
JP2017191935A (ja) 2017-10-19
KR20180133870A (ko) 2018-12-17
KR102320483B1 (ko) 2021-11-02
TWI804463B (zh) 2023-06-11
US10886412B2 (en) 2021-01-05
US20170294541A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
TW201742175A (zh) 半導體裝置及半導體裝置的製造方法
JP2017199901A (ja) 半導体装置、及び半導体装置の作製方法
JP6611854B2 (ja) 半導体装置
TWI650803B (zh) 半導體裝置及其製造方法
TWI588898B (zh) 絕緣膜，用於製造半導體的方法，及半導體裝置
JP6968567B2 (ja) 半導体装置の作製方法
JP6995523B2 (ja) 半導体装置
TWI737665B (zh) 半導體裝置以及半導體裝置的製造方法
TW201244094A (en) Semiconductor device and method for manufacturing the same
TW201448228A (zh) 半導體裝置以及該半導體裝置的製造方法
JPWO2007080672A1 (ja) 半導体装置及び表示装置
US20170373195A1 (en) Transistor and semiconductor device
WO2017182910A1 (ja) 半導体装置、及び半導体装置の作製方法
TW201501318A (zh) 半導體裝置
JP2018067708A (ja) 半導体装置およびその作製方法
US20170373192A1 (en) Transistor and semiconductor device
CN114026787A (zh) 半导体装置、蓄电装置以及半导体装置的工作方法