TW201737492A - 高壓場效電晶體及其製造方法 - Google Patents

高壓場效電晶體及其製造方法 Download PDF

Info

Publication number
TW201737492A
TW201737492A TW106111980A TW106111980A TW201737492A TW 201737492 A TW201737492 A TW 201737492A TW 106111980 A TW106111980 A TW 106111980A TW 106111980 A TW106111980 A TW 106111980A TW 201737492 A TW201737492 A TW 201737492A
Authority
TW
Taiwan
Prior art keywords
passivation layer
field plate
insulating layer
gate
layer
Prior art date
Application number
TW106111980A
Other languages
English (en)
Other versions
TWI726086B (zh
Inventor
阿列克謝 科德莫夫
劉凌凌
曉彙 王
賈邁勒 拉馬達尼
Original Assignee
電源整合公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 電源整合公司 filed Critical 電源整合公司
Publication of TW201737492A publication Critical patent/TW201737492A/zh
Application granted granted Critical
Publication of TWI726086B publication Critical patent/TWI726086B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種高壓場效電晶體（HFET），包括第一半導體材料、第二半導體材料和異質結。所述異質結設置在所述第一半導體材料和所述第二半導體材料之間。HFET還包括多個複合鈍化層，其中第一複合鈍化層包括第一絕緣層和第一鈍化層，並且第二複合鈍化層包括第二絕緣層和第二鈍化層。柵極電介質設置在所述第一鈍化層和所述第二半導體材料之間。柵極電極設置在所述柵極電介質和所述第一鈍化層之間。第一柵極場板設置在所述第一鈍化層和所述第二鈍化層之間。源極電極和汲極電極與所述第二半導體材料耦接，並且所述源極場板與所述源極電極耦接。

Description

高壓場效電晶體及其製造方法
本公開內容總體上涉及高壓場效電晶體（HFET），並且具體地但不唯一地，涉及HFET裝置中的保護絕緣體。
高擊穿電壓和高電子遷移率已經使得GaN成為大功率電晶體應用的理想選擇。另外，GaN的大帶隙意味著，GaN電晶體可以比其他傳統半導體選擇物在高得多的溫度下保持其性能。應用包括但不限於微波射頻放大器、高壓開關裝置和電源。一種大眾市場應用是微波爐中的微波源（替代磁控管）。
儘管它們具有在消費性電子產品中普遍使用的潛力，基於GaN的裝置由於在其中使用它們的高壓環境仍受到若干限制。GaN電晶體中的裝置層會在使用期間積聚電荷，由於電場重新分佈和熱應力引起裝置性能變化。在最壞的情況下，由於裝置層的電介質擊穿或者開裂，HFET裝置可能會嚴重地出故障。
一種高壓場效電晶體（HFET）被揭露，其包括：第一半導體材料、第二半導體材料和異質結，其中所述異質結設置在所述第一半導體材料和所述第二半導體材料之間；多個複合鈍化層，其中多個所述複合鈍化層中的第一複合鈍化層包括第一絕緣層和第一鈍化層，其中多個所述複合鈍化層中的第二複合鈍化層包括第二絕緣層和第二鈍化層，並且其中所述第二鈍化層設置在所述第一絕緣層和所述第二絕緣層之間；柵極電介質，所述柵極電介質設置在所述第一鈍化層和所述第二半導體材料之間；柵極電極，所述柵極電極設置在所述柵極電介質和所述第一鈍化層之間；第一柵極場板，所述第一柵極場板設置在所述第一鈍化層和所述第二鈍化層之間；源極電極和汲極電極，其中所述源極電極和汲極電極與所述第二半導體材料耦接；以及源極場板，其中所述源極場板與所述源極電極耦接。
一種高壓場效電晶體（HFET）被揭露，包括：第一半導體材料、第二半導體材料和異質結，其中所述異質結設置在所述第一半導體材料和所述第二半導體材料之間；多個複合鈍化層，包括：第一複合鈍化層，所述第一複合鈍化層具有第一絕緣層和第一鈍化層，其中所述第一鈍化層設置在所述第二半導體材料和所述第一絕緣層之間；第二複合鈍化層，所述第二複合鈍化層具有第二絕緣層和第二鈍化層，其中所述第二鈍化層設置在所述第一絕緣層和所述第二絕緣層之間；以及第三複合鈍化層，所述第三複合鈍化層具有第三絕緣層和第三鈍化層，其中所述第三鈍化層設置在所述第二絕緣層和所述第三絕緣層之間；第一柵極場板，所述第一柵極場板設置在所述第一鈍化層和所述第二鈍化層之間；以及第二柵極場板，所述第二柵極場板與所述第一柵極場板耦接，其中，所述第二柵極場板從所述第二鈍化層延伸，穿過所述第三絕緣層。
一種製造高壓場效電晶體（HFET）的方法被揭露，其包括：在第一半導體材料和第二半導體材料之間形成異質結；形成源極電極和汲極電極，其中所述源極電極和所述汲極電極均與所述第二半導體材料耦接；沉積柵極電介質，其中所述第二半導體材料設置在所述柵極電介質和所述第一半導體材料之間；沉積多個複合鈍化層，其中多個所述複合鈍化層中的第一複合鈍化層包括第一絕緣層和第一鈍化層，並且其中所述第一鈍化層設置在所述柵極電介質和所述第一絕緣層之間；在所述柵極電介質和多個所述複合鈍化層之間形成柵極電極；沉積多個所述複合鈍化層中的第二複合鈍化層，所述第二複合鈍化層包括第二絕緣層和第二鈍化層，其中所述第二鈍化層設置在所述第一絕緣層和所述第二絕緣層之間；以及在所述第一鈍化層和所述第二鈍化層之間形成第一柵極場板。
本文描述了用於高壓場效電晶體（HFET）的保護絕緣體的裝置和方法的實施例。在接下來的描述中，闡述了許多具體細節，以提供對實施例的透徹理解。然而，相關領域的技術人員將意識到可以在沒有這些具體細節中的一個或多個的情況下，或者通過其他方法、部件、材料等實踐本文描述的技術。在其他情況下，沒有詳細地示出或者描述已知的結構、材料或者操作，以避免使某些方面變得模糊。
在整個說明書中提及的“一個實施例”或者“一個實施方案”意味著結合該實施例描述的具體特徵、結構或者特性被包括在本發明的至少一個實施例中。因此，在整個說明書中的各個地方出現的短語“在一個實施例中”或者“在一個實施方案中”並不一定都指的是同一實施例。另外，具體特徵、結構或者特性可以以任意合適的方式組合在一個或多個實施例中。
在整個說明書中，使用了許多技術術語。這些術語應按照它們所屬的技術領域中的普通意思來理解，除非在本文中有明確限定或者使用其的上下文明確表明另外的意思。應注意的是，元件名稱和符號可以在整篇檔中可互換地使用（例如Si和矽）；不過，二者有相同的含義。
第1圖是具有複合鈍化層199的一個示例性HFET 100的剖視圖。HFET 100包括第一半導體材料105、第二半導體材料110和異質結（heterojunction）115。柵極電介質155設置在第二半導體材料110上。異質結115設置在第一半導體材料105和第二半導體材料110之間。當接通裝置時，由於半導體材料105、110的材料屬性，在異質結115處出現二維電子氣120。
多個複合鈍化層199設置在第二半導體材料110上方。第一複合鈍化層設置在多個複合鈍化層199中，並且第一複合鈍化層包括第一絕緣層170和第一鈍化層165。多個複合鈍化層199還包括具有第二絕緣層192和第二鈍化層175的第二複合鈍化層，其中第二鈍化層175設置在第一絕緣層170和第二絕緣層192之間。在一個實施例中，柵極電介質155和第一絕緣層170包括相同的材料組分。在另一或者同一實施例中，第一鈍化層165和第二鈍化層175包括SiN，並且柵極電介質155和第一絕緣層170包括金屬氧化物。在所描繪的實施例中，柵極電介質155設置在第一鈍化層165和第二半導體材料110之間，並且柵極電極135設置在柵極電介質155和第一鈍化層165之間。柵極電極135的選擇性偏置調節在源極電極125和汲極電極130之間的導電性。第一柵極場板140設置在第一鈍化層165和第二鈍化層175之間。在一個實施例中，第一柵極場板140與柵極電極135耦接。源極電極125和汲極電極130都與第二半導體材料110耦接，並且源極場板145與源極電極125耦接。在一個實施例中，汲極電極130從第二半導體材料110延伸，穿過多個複合鈍化層199中的至少一個複合鈍化層。
在所例示的實施例中，柵極電極135、第一柵極場板140和源極場板145具有大體上矩形的截面。柵極電極135包括第一邊緣150。第一邊緣150被設置為距離源極電極125一橫向距離d0並且在第二半導體材料110上方一豎向距離d5。第一邊緣150通過柵極電介質155和第一鈍化層165，與第二半導體材料110豎向地間隔開。
在一個實施例中，HFET包括第三鈍化層195。第二絕緣層192設置在第二鈍化層175和第三鈍化層195之間。在另一實施例或者同一實施例中，源極場板145可以設置在第二絕緣層192和第三鈍化層195之間。另外，第一柵極場板140可以設置在第一絕緣層170和第二鈍化層175之間。
第一柵極場板140包括第二邊緣160。第二邊緣160被設置為朝向汲極電極130隔開一橫向距離d0+d1並且在第二半導體材料110上方一豎向距離d5+d6。第二邊緣160通過柵極電介質155、第一鈍化層165和第一絕緣層170，與第二半導體材料110豎向地間隔開。源極場板145包括第三邊緣174。第三邊緣174被設置為與源極電極125的朝向汲極電極130的一側隔開一橫向距離d0+d1+d3，並且在第二半導體材料110上方一豎向距離d5+d6+d7。第三邊緣174通過柵極電介質155、第一鈍化層165、第一絕緣層170、第二鈍化層175和第二絕緣層192，與第二半導體材料110豎向地間隔開。應注意的是，在某些偏置條件下，柵極電極135、第一柵極場板140、源極場板145中的每個和異質結115之間的電場在它們相應的邊緣150、160、174處最高。
柵極電極135能夠以多種方式與第一柵極場板140電性連接。在所例示的實施例中，柵極電極135和第一柵極場板140之間的連接在剖視圖外部。然而，可以通過具有大體L形的截面的整體構件形成柵極電極135和第一柵極場板140。
源極電極125能夠以多種方式與源極場板145電性連接。在所例示的實施例中，源極電極125通過源極過孔構件180電性連接至源極場板145。在另一些實施例中，源極電極125可以在圖示的截面外部電性連接至源極場板145。
在所描繪的實施例中，汲極電極130與一對汲極過孔構件（drain via members）185、190電性連接。汲極過孔構件185、190延伸穿過第二鈍化層175，到達與源極場板145相同的豎向水準，因此用作汲極電極130的延伸部。由於與源極場板145位於相同的豎向水準，過孔構件190是汲極電極130到源極場板145的最近的延伸部。源極場板145的包括第三邊緣174的一側被設置為遠離在相同的豎向水準上的汲極過孔構件190一橫向距離d4。在一些實施例中，橫向距離d4不大於維持特定裝置的橫向電介質擊穿電壓所需的距離。在所例示的實施例中，源極場板145和汲極過孔構件190被第三鈍化層195覆蓋。
在所例示的實施例中，源極電極125和汲極電極130都可以直接安置在第二半導體材料110的上表面上，以實現與第二半導體材料110的電接觸。然而，在一些實施例中，源極電極125和/或汲極電極130穿透到第二半導體材料110中。在一些實施例中，該穿透足夠深，以至於源極電極125和/或汲極電極130接觸或者甚至穿過異質結115。在另一或者同一實施例中，一種或多種填隙膠金屬（interstitial glue metals，間質膠金屬）或者其他導電材料設置在源極電極125和/或汲極電極130與半導體材料105、110之一或兩者之間。
在所描繪的實施例中，柵極電極135通過具有均勻厚度d5的單個電絕緣層（柵極電介質155）與第二半導體材料110電絕緣。然而，在另一些未描繪的實施例中，可以使用多層來使柵極電極135與第二半導體材料110絕緣。在另一實施例中，可以使用具有非均勻厚度的單層或多層，來使柵極電極135與第二半導體材料110絕緣。
值得注意的是，橫向溝道HFET 100的各種特徵可以由多種不同的材料實現。例如，第一半導體材料105可以包括GaN、InN、AlN、AlGaN、InGaN、AlInGaN。在一些實施例中，第一半導體材料105還可以包括含有砷的化合物半導體，諸如例如GaAs、InAs、AlAs、InGaAs、AlGaAs、InAlGaAs。第二半導體材料110可以是例如AlGaN、GaN、InN、AlN、InGaN、AlInGaN。第二半導體材料110還可以包括含有砷的化合物半導體，諸如GaAs、InAs、AlAs、InGaAs、AlGaAs、InAlGaAs中的一種或多種。第一和第二半導體材料105、110——也可以被稱為“有源層”——的組分被設計成使得在異質結115處形成二維電子氣120。例如，第一和第二半導體材料105、110的組分可以被設計成使得在異質結115處出現1011 到1014 cm-2 的載流子面密度（更具體地，在異質結115處可以出現5 x 1012 到5 x 1013 cm-2 或者8 x 1012 到1.2 x 1013 cm-2 的載流子面密度）。半導體材料105、110可以形成在襯底上方。在一個實施例中，襯底可以包括氮化鎵、砷化鎵、碳化矽、藍寶石、矽等。第一半導體材料105可以直接與此類襯底接觸，或者可以存在一個或多個中間層。
源極電極125、汲極電極130和柵極電極135可以由各種電導體製成，所述電導體包括例如諸如Al、Ni、Ti、TiW、TiN、TiAu、TiAlMoAu、TiAlNiAu、TiAlPtAu等的金屬。絕緣層170、192和柵極電介質155可以由適於形成柵極絕緣體的各種電介質（例如氧化鋁（Al2 O3 ）、二氧化鋯（ZrO2 ）、氮化鋁（AlN）、氧化鉿（HfO2 ）、二氧化矽（SiO2 ）、氮化矽（Si3 N4 ）、氮化矽鋁（AlSiN）或者其他合適的柵極電介質材料）製成。
鈍化層165、175、195可以由各種電介質（包括氮化矽、氧化矽、氮氧化矽等）製成。複合鈍化層可以削弱或者防止下層的第二半導體材料110或者層155、165、175中的表面充電狀態。
在一些實施例中，鈍化層165、175、195具有組分，使得在以穩態運行參數超長運行後，鈍化層165、175、195中的每單位面積的電荷缺陷的數量小於異質結處的載流子面密度（sheet carrier density）。換句話說，鈍化層165、175、195中的每個三維缺陷密度與該層的相應厚度的乘積的總和小於異質結115處的（二維）載流子面密度。例如，鈍化層165、175、195中的每單位面積的電荷缺陷的數量可以小於異質結115處的載流子面密度的20%，或者小於其10%。
源極電極125被設置為距汲極電極130一橫向距離d2。在一些實施例中，橫向距離d2在5微米到50微米之間（更具體地在9微米到30微米之間）。在一些實施例中，橫向距離d1在1微米到5微米之間（更具體地在1.5微米到3.5微米之間）。在一些實施例中，第二鈍化材料175的厚度在0.2微米到1微米之間（更具體地在0.35微米到0.75微米之間）。在一些實施例中，橫向距離d4在1微米到8微米之間（更具體地在2微米到6微米之間）。在一些實施例中，第三鈍化層195的厚度在0.4微米到3微米之間（更具體地在0.5微米到2微米之間）。在一些實施例中，橫向距離d3在1微米到10微米之間（更具體地在2.5微米到7.5微米之間）。
在運行中，絕緣層（例如第一絕緣層170和第二絕緣層192）和柵極電介質155被設置以防止多個複合鈍化層199中的鈍化層（例如鈍化層165、175和195）充電。場分佈和電荷遮罩金屬化可以用在基於GaN的電子裝置（諸如高壓和/或高頻電晶體和二極體）中，以獲得高性能度量。一種有前景的用於GaN電子裝置的鈍化材料是氮化矽（SiN）。因此，上述金屬化通常形成在SiN鈍化層之上。然而，在電介質中，SiN具有相對窄的帶隙，這可能會導致在電場應力下從相鄰材料注入電荷到氮化矽。作為充電的結果，鈍化材料（SiN）的材料屬性和金屬化圖案二者都可能隨著時間變化。這可能會導致性能浮動，並且在一些情況下，導致裝置的不可逆故障。因此，通過將柵極電介質（例如柵極電介質155）和絕緣層（例如絕緣層170和192）包括在基於GaN的裝置的鈍化層內，可以減少鈍化層中的充電，這是因為在一些實施例中，絕緣層具有比鈍化層更寬的帶隙。鈍化層中的充電的減少會使得裝置故障/性能浮動的可能性更低。另外，由於絕緣層可以由與柵極電介質相同的材料製成，因此，可以避免額外的製程步驟/材料。
第2圖是具有複合鈍化層299的一個示例性HFET 200的剖視圖。HFET 200在許多方面都與第1圖的HFET 100相似（或者相同）。然而，一個顯著的區別在於，在HFET 200中，絕緣層270、292的區域並不佔據整個複合鈍化層。換句話說，第一絕緣層270的橫向邊界與源極場板245的橫向邊界基本上同延，並且第二絕緣層292的橫向邊界與源極場板245的橫向邊界也基本上同延。在一個實施例中，第一絕緣層270的橫向邊界可以延伸經過第一柵極場板240並且在過孔構件285之前結束。在另一或者同一實施例中，第二絕緣層292的長度可以延伸經過源極場板274並且在過孔構件290之前結束。
第3圖是具有複合鈍化層399的一個示例性HFET 300的剖視圖。HFET 300在許多方面都與第1圖至第2圖的HFET 100和200相似。然而，HFET 300包括第三複合鈍化層，其包括第三鈍化層387和第三絕緣層394。HFET 300還包括第四鈍化層396。第三絕緣層394設置在第三鈍化層387和第四鈍化層396之間。第二柵極場板342設置在第二絕緣層392和第三鈍化層387之間，並且與第一柵極場板340耦接。如所例示的，源極場板345設置在第三絕緣層394和第四鈍化層396之間。
HFET 300還包括第一柵極場板340、源極場板345和第二柵極場板342。第二柵極場板342與柵極電極335電性連接。在一些實施例中，源極場板345用作所謂的“防護罩（shield wrap）”。如上文討論的，一些GaN裝置受到被認為（至少部分地）由於高壓運行期間表面電荷與環境的交換而出現的寄生的直流到射頻分散的影響。特別地，表面狀態以相對慢的回應時間充電和放電。隨後，GaN裝置在高頻運行下的性能受影響。金屬防護罩可以通過改善遮罩和防止表面電荷的移動來削弱或者消除這些影響。在一些實施例中，源極場板345可以減小HFET 300中的電場（例如異質結315與第二柵極場板342的第三邊緣344之間的電場）的峰值。在一些實施例中，源極場板345還用於耗盡異質結315的載流子，如下文進一步討論的。在一些實施例中，源極場板345起多種作用，即用作防護罩、場板和/或用於耗盡異質結315。源極場板345在裝置中的具體用途將取決於許多不同幾何形狀參數、材料參數以及運行參數中的任意個。因為源極場板345執行一個或多個角色的可能性，所以本文中簡單地稱其為“源極場板”。
在所例示的實施例中，源極場板345具有大體上矩形的截面。源極場板345包括第四邊緣374。第四邊緣374被設置成與源極電極325的朝向汲極電極330的一側隔開橫向距離d0+d1+d3+d11，並且在第二半導體材料110上方一豎向距離d5+d6+d7+d8。在一些實施例中，橫向距離d0+d1+d3+d11大於或者等於豎向距離d5+d6+d7+d8的兩倍。例如，橫向距離d0+d1+d3+d11可以大於或者等於d5+d6+d7+d8的三倍。第四邊緣374通過柵極電介質355、第一鈍化層365、第一絕緣層370、第二鈍化層375、第二絕緣層392、第三鈍化層387和第三絕緣層394，與第二半導體材料110豎向地間隔開。如下文進一步討論的，在某些偏置條件下，源極場板345與異質結315之間的電場在第四邊緣374處最高。
源極場板345能夠以多種方式與源極電極325電性連接。在所例示的實施例中，源極電極325通過源極過孔構件380電性連接至源極場板345。在其他實施例中，源極電極325可以在圖示的截面外部電性連接至源極場板345。
如所示出的，汲極電極330經由過孔構件385、390電性連接至另一汲極過孔。汲極過孔構件388延伸穿過第三鈍化層387，到達與第二柵極場板342相同的豎向水準，因此用作汲極電極330的延伸部。由於與源極場板345位於相同的豎向水準，過孔構件388是汲極電極330到源極場板345的最近的延伸部。第四複合鈍化材料具有厚度d10。
在一些實施例中，d1+d3+d4在5微米到35微米之間（更具體地在8微米到26微米之間）。在一些實施例中，橫向距離d9在1微米至10微米之間（更具體地在2微米至6微米之間）。在一些實施例中，層365、375、387、396具有組分和品質，使得在以穩態運行參數超長運行後，層365、375、387、396中的每單位面積的電荷缺陷的數量小於異質結處的載流子面密度。換句話說，鈍化層365、375、387、396中的每個三維缺陷密度與該層的相應厚度的乘積的總和小於異質結115處的（二維）載流子面密度。例如，絕緣材料層365、375、387、396中的每單位面積的電荷缺陷的數量小於異質結315處的載流子面密度的20%（更具體地小於其10%）。
第4圖是具有複合鈍化層499的一個示例性HFET 400的剖視圖。HFET 400與HFET 300相似；然而，第一絕緣層470的橫向邊界與第一柵極場板440的橫向邊界基本上同延，第二絕緣層492的橫向邊界與第二柵極場板442的橫向邊界基本上同延，並且第三絕緣層494的橫向邊界與源極場板445的橫向邊界基本上同延。換句話說，HFET 400與HFET 300相似，除了HFET 400中的絕緣層470、492、492的區域不佔據整個鈍化層。在一個實施例中，第一絕緣層470的長度可以延伸經過第一柵極場板440並且在過孔構件485之前結束。在一個實施例中，第二絕緣層492的長度可以延伸經過第二柵極場板442並且在過孔構件490之前結束。在一個實施例中，第三絕緣層494的長度可以延伸經過源極場板445並且在汲極488之前結束。
第5圖是例示HFET製造的一種示例性方法500的流程圖。方法500中的過程塊（process block）502至510的順序不應被視為是限制性的。因為相關領域的技術人員會認識到，過程塊502至510可以以任意順序發生，並且甚至並行發生。另外，可以將過程塊添加至方法500/從方法500中移除，因為過程塊502至510描繪了方法500的一種高度簡化的形式，以防止使本公開內容的某些方面變得模糊。
過程塊502描繪了在襯底上沉積半導體層（例如第一半導體材料105和第二半導體材料110）。在一個實施例中，半導體層和襯底可以由在第1圖至第4圖的討論中列出的任意材料構成。在一個實施例中，異質結可以形成在第一半導體材料和第二半導體材料（例如第一半導體材料105和第二半導體材料110）之間。在另一實施例或者同一實施例中，源極電極和汲極電極均與第二半導體材料耦接。另外，可以靠近第二半導體材料沉積柵極電介質，使得第二半導體材料設置在柵極電介質和第一半導體材料之間。
過程塊504例示了在半導體層上沉積一個或多個複合鈍化層。在一個實施例中，這可以包括沉積多個複合鈍化層，其中多個複合鈍化層中的第一複合鈍化層包括第一絕緣層和第一鈍化層。在前述實施例中，第一鈍化層設置在柵極電介質和第一絕緣層之間，並且柵極可以形成在柵極電介質和多個複合鈍化層之間。在另一實施例或者同一實施例中，可以沉積多個複合鈍化層中的第二複合鈍化層。第二複合鈍化層可以包括第二絕緣層和第二鈍化層，其中第一絕緣層設置在第一鈍化層和第二鈍化層之間。在一個實施例中，第一絕緣層具有比第一鈍化層更大的帶隙。在另一實施例或者同一實施例中，第一鈍化層包括SiN，並且柵極電介質和第一絕緣層包括金屬氧化物。
在一個實施例中，沉積多個複合鈍化層包括沉積第一絕緣層和第二絕緣層，使得第一絕緣層和第二絕緣層的橫向邊界小於源極電極和汲極電極之間的橫向距離。在另一實施例或者同一實施例中，沉積第三複合鈍化層，並且該第三複合鈍化層包括第三絕緣層和第三鈍化層。在該實施例中，第二絕緣層設置在第二鈍化層和第三鈍化層之間。
過程塊506示出了通過凹槽蝕刻、金屬沉積、金屬圖案化以及快速熱退火形成歐姆觸點（ohmic contacts）。所述歐姆觸點與諸如第1圖至第4圖中的半導體層的頂面接觸。
過程塊508描繪了在一個或多個複合鈍化層上圖案化一個或多個場板。在一個實施例中，第一柵極場板形成於第一鈍化層和第二鈍化層之間。在另一實施例或者同一實施例中，第一柵極場板與柵極電極耦接。另外，源極場板可以沉積在第二絕緣層上。在一個實施例中，第一柵極場板設置在第一絕緣層和第二鈍化層之間。在另一實施例中，形成有（與第一柵極場板耦接的）第二柵極場板，並且該第二柵極場板設置在第二絕緣層和第三鈍化層之間。源極場板可以與源極電極耦接並且形成在第三絕緣層上。
過程塊510示出了在最頂部的複合鈍化層上沉積封裝層。在一個實施例中，沉積封裝層包括第四鈍化層，其中第四鈍化層設置在源極場板和第三絕緣層上。
第6圖是例示HFET製造的一種示例性方法600的流程圖。方法600中的過程塊602至622的順序不應被視為是限制性的。因為相關領域的技術人員會認識到，過程塊602至622可以以任意順序發生，並且甚至並行發生。另外，可以將過程塊添加至方法600/從方法600中移除，因為過程塊602至622描繪了方法600的一種高度簡化的形式，以防止使本公開內容的某些方面變得模糊。
在塊602中，在襯底上沉積半導體層。在一個實施例中，半導體層和襯底可以由第1圖至第4圖的討論中列出的任一材料構成。
過程塊604描繪了在半導體層上沉積一個或多個複合鈍化層。應認識到的是，複合鈍化層中的絕緣材料和鈍化材料可以包括相同或者不同的材料組分。
塊606示出了經由等離子蝕刻形成的歐姆觸點的佔用區。可以通過將複合鈍化層用作蝕刻終止物（stop）來形成佔用區。如之前提及的，複合鈍化層包括柵極電介質層和鈍化層。在一個實施例中，柵極電介質層可以由氧化鋁製成，而鈍化層可以由氮化矽（SiN）製成。鈍化材料的等離子蝕刻速率大於柵極電介質材料的蝕刻速率。在一個實施例中，鈍化材料的等離子蝕刻速率遠大於柵極電介質的蝕刻速率。在一個實施例中，鈍化層的蝕刻速率可以最高達到大於柵極電介質和隔離層的蝕刻速率100倍。這允許精確地控制每個場板（即柵極場板、源極場板、汲極場板）下的裝置層的厚度。在一個實施例中，柵極電介質和絕緣層可以用作蝕刻終止層。
在過程塊608中，通過凹槽蝕刻、金屬沉積、金屬圖案化以及高溫退火形成歐姆觸點。
可選的過程塊610顯示出了沉積額外的複合鈍化層。
在塊614中，通過金屬沉積和金屬圖案化形成柵極觸點。在該步驟中還可以形成可選的場板。
在示例性方法600中，過程塊616至620是可選的。塊616描繪了沉積額外的複合鈍化層。在塊618中，可以借助蝕刻終止物經由等離子蝕刻來形成用於場板的額外的佔用區。塊620示出了沉積和圖案化額外的金屬場板。
在塊622中，在最頂部的複合鈍化層上沉積封裝層。
第7圖是具有複合鈍化層799的一個示例性HFET 700的剖視圖。HFET 700在許多方面都與第1圖的HFET 100相似（或者相同）。然而，一個顯著的區別在於，在HFET 700中包括第二柵極場板742，該第二柵極場板742與第一柵極場板740耦接並且設置在第二絕緣層792和第三鈍化層795之間。認識到的是，在HFET 700的另一實施例中，絕緣層770和792的區域並不佔據整個複合鈍化層。在該實施例中，第一絕緣層770的橫向邊界可以與第一柵極場板740的橫向邊界基本上同延（coextensive），並且第二絕緣層792的橫向邊界可以與第二柵極場板742基本上同延。換句話說，絕緣層770和792沒有延伸長達在源極電極725和汲極電極730之間的整個距離。
第8圖是具有複合鈍化層899的一個示例性HFET 800的剖視圖。HFET 800在許多方面都與之前的圖中所示出的HFET相似。然而，HFET 800包括第三複合鈍化層，該第三複合鈍化層包括第三鈍化層887和第三絕緣層894。HFET 800還包括第四鈍化層896。第三絕緣層394設置在第三鈍化層887和第四鈍化層896之間。第二柵極場板842設置在第二鈍化層875和第三鈍化層887之間，並且與第一柵極場板840耦接。如所例示的，第三柵極場板846設置在第三絕緣層894和第四鈍化層896之間。第三柵極場板846與第二柵極場板842耦接。認識到的是，在HFET 800的另一實施方案中，絕緣層870、892和894的區域並不佔據整個複合鈍化層899。在該實施例中，第三絕緣層894的橫向邊界與第三柵極場板846基本上同延。換句話說，絕緣層870、892和894沒有延伸長達在源極電極825和汲極電極830之間的整個距離。
第9圖是具有複合鈍化層999的一個示例性HFET 900的剖視圖。HFET 900在許多方面都與第1圖至第4圖、第7圖和第8圖中示出的HFET相似。然而，HFET 900包括第二柵極連接的場板942的另一實施例。第二柵極場板942與第一柵極場板940耦接。應認識到在HFET 900的另一實施方案中，絕緣層970、992、994的區域並不佔據整個複合鈍化層。換句話說，與在其他HFET實施方案中一樣，絕緣層970、992、994沒有延伸長達在源極電極825和汲極電極830之間的整個距離。
HFET 900包括第一半導體材料905、第二半導體材料910和（設置在其間的）異質結915。HFET 900還具有多個複合鈍化層。第一複合鈍化層包括第一絕緣層970和第一鈍化層965，並且第一鈍化層965設置在第二半導體材料910和第一絕緣層970之間。第二複合鈍化層包括第二絕緣層992和第二鈍化層975，並且第二鈍化層975設置在第一絕緣層970和第二絕緣層992之間。第三複合鈍化層包括第三絕緣層994和第三鈍化層987。第三鈍化層987設置在第二絕緣層992和第三絕緣層994之間。在所描繪的實施例中，第一柵極場板940設置在第一鈍化層965和第二鈍化層975之間。另外，柵極電介質955設置在第一鈍化層965和第二半導體材料910之間。柵極電極935設置在柵極電介質955和第一鈍化層965之間。HFET 900可以包括第四鈍化層996，並且第三絕緣層994設置在第四鈍化層996和第三鈍化層987之間。
在一個實施例中，第二柵極場板942從第二鈍化層975延伸，穿過第二絕緣層992，穿過第三鈍化層987，並且進入第四鈍化層996。值得注意的是，在所描繪的實施例中，第二柵極場板942具有設置在第三鈍化層987中的大的連續塊材的金屬部件。在一個實施例中，第二柵極場板942的塊材部件的橫向尺寸佔據得小於在第三鈍化層987中的源極電極925和汲極電極930之間的距離的50%。在另一實施例中，第二柵極場板942的塊材部件的橫向尺寸佔據得小於在第三鈍化層987中的源極電極925和汲極電極930之間的距離的33%。在所例示的實施例中，第二柵極場板942具有比第一柵極場板940更大的橫向截面直徑，並且第二柵極場板942設置在第一柵極場板940上方。如所描繪的，第二柵極場板942具有設置在第三鈍化層987和第四鈍化層996之間的部件。在所描繪的實施例中，該部件是分段的；然而，在其他實施例中，該部件可以是連續的。應注意的是，第二柵極場板942可以採取第1圖至第4圖、第7圖和第8圖中描繪的實施例中任一個中的第一柵極場板、第二柵極場板和/或第三柵極場板的形狀中的任一個形狀。可以經由製造單個連續的柵極場板（例如第二柵極場板942）而非通過將柵極場板製造過程劃分為用於形成單獨的柵極場板的多個步驟來實現這些形狀。
在一個實施方案中，可以通過下面的方法製造HFET 900。應注意的是，可以按任意順序，並且甚至並行地完成這些步驟。另外，如相關領域的技術人員會認識到的，下面的方法可以省略步驟，或者可替換地，可以包括不必要的步驟。
提供了第一半導體材料和第二半導體材料。異質結被設置在第一半導體材料和第二半導體材料之間。在一個實施方案中，第一和/或第二半導體材料可以包括GaN。
源極電極和汲極電極形成在第二半導體材料上。在一個實施例中，源極電極和汲極電極可以延伸進入第二半導體材料，並且甚至可以接觸第一半導體材料。
柵極電介質形成在第二半導體材料上。在一個實施例中，柵極電介質包括AlOx 、HfOx 或者其他適合的電介質材料（高介電常數或其他形式）。
柵極電極形成為靠近第二半導體材料的表面，並且柵極電介質設置在柵極電極和第二半導體材料之間。
靠近柵極電介質沉積多個複合鈍化層，並且柵極電介質設置在多個複合鈍化層和第二半導體材料之間。在一個實施例中，多個複合鈍化層中的第一複合鈍化層包括第一鈍化層和第一絕緣層。第一鈍化層設置在柵極電介質和第一絕緣層之間。在另一或者同一實施例中，多個複合鈍化層中的第二複合鈍化層包括第二鈍化層和第二絕緣層。第二鈍化層設置在第一絕緣層和第二絕緣層之間。
圖案化的溝槽隨後被蝕刻入多個複合鈍化層中，以形成一個或多個柵極場板。可以通過在裝置架構的合適層上沉積且分解光致抗蝕劑（正性或者負性），來控制這些圖案化的溝槽的幾何形狀。溝槽幾何形狀可以匹配待要形成的場板的形狀（關於溝槽幾何形狀的細節，可見於上文結合第1圖至第4圖以及第7圖至第9圖所討論的第一、第二和第三柵極場板的描述）。在一個實施例中，第一複合鈍化層的蝕刻可以發生在形成第二複合鈍化層之前。然而，在另一實施例中，可以形成多個複合鈍化層，並且然後對所有複合鈍化層一起進行蝕刻。蝕刻可以包括濕蝕刻和/或幹蝕刻。應注意的是，鈍化層可以包括SiN，並且根據所使用的蝕刻劑和所採用的製程，蝕刻速度比絕緣層快最高達100倍。因此，絕緣層和/或柵極電介質可以用作蝕刻終止層，以精確地控制柵極場板的幾何形狀。
蝕刻的圖案/孔可以隨後用金屬或者其他導電材料回填，以形成柵極場板（諸如第1圖至第4圖以及第7圖至第9圖以及相關討論中的第一柵極場板、第二柵極場板和第三柵極場板）。可以在一個或多個步驟中沉積場板，並且它們的幾何形狀可以包括一個連續層或者多個彼此獨立的結構。在第9圖中所描繪的實施例中，第二柵極場板942的所述塊材可以是在一個金屬沉積步驟中通過將金屬沉積在被蝕刻到第三鈍化層987的溝槽中形成的。在此之後，第二柵極場板942的設置在第三鈍化層987上的部分可以被圖案化並且被沉積。
應注意的是，在已經形成柵極場板後，可以通過化學機械拋光等移除過量的金屬/沉積通量（flux）。可以在形成多種場板架構後，沉積額外的隔離和/或鈍化層。另外，上述製程可以用於製造在圖中描繪並且在說明書中描述的任意幾何結構。
上述對本發明的所例示的實施例的描述（包括摘要中所描述的）並不是窮舉的或意在將本發明限制至所公開的確切形式。雖然為了說明的目的在此描述了本發明的具體實施例，但是如相關領域的技術人員將意識到的，在本發明的範圍內可以有多種修改。
得益於上述詳細描述，可以對本發明進行這些修改。所附的申請專利範圍中使用的術語不應被理解為將本發明限制於說明書中公開的具體實施例。相反，本發明的範圍將完全由所附的申請專利範圍確定，這些將根據既定的申請專利範圍解釋的原則來理解。
100‧‧‧高壓場效電晶體
105‧‧‧第一半導體材料
110‧‧‧第二半導體材料
115‧‧‧異質結
120‧‧‧二維電子氣
125‧‧‧源極電極
130‧‧‧汲極電極
135‧‧‧柵極電極
140‧‧‧第一柵極場板
145‧‧‧源極場板
150‧‧‧第一邊緣
155‧‧‧柵極電介質
160‧‧‧第二邊緣
165‧‧‧第一鈍化層
170‧‧‧第一絕緣層
174‧‧‧第三邊緣
175‧‧‧第二鈍化層
180‧‧‧過孔構件
185、190‧‧‧過孔構件
192‧‧‧第二絕緣層
195‧‧‧第三鈍化層
199‧‧‧複合鈍化層
200‧‧‧高壓場效電晶體
205‧‧‧第一半導體材料
210‧‧‧第二半導體材料
215‧‧‧異質結
220‧‧‧二維電子氣
225‧‧‧源極電極
230‧‧‧汲極電極
235‧‧‧柵極電極
240‧‧‧第一柵極場板
245‧‧‧源極場板
250‧‧‧第一邊緣
255‧‧‧柵極電介質
260‧‧‧第二邊緣
265‧‧‧第一鈍化層
270‧‧‧絕緣層
274‧‧‧第三邊緣
275‧‧‧第二鈍化層
280‧‧‧過孔構件
285、290‧‧‧過孔構件
292‧‧‧第二絕緣層
295‧‧‧第三鈍化層
299‧‧‧複合鈍化層
300‧‧‧高壓場效電晶體
305‧‧‧第一半導體材料
310‧‧‧第二半導體材料
315‧‧‧異質結
320‧‧‧二維電子氣
325‧‧‧源極電極
330‧‧‧汲極電極
335‧‧‧柵極電極
340‧‧‧第一柵極場板
342‧‧‧第二柵極場板
344‧‧‧第三邊緣
345‧‧‧源極場板
350‧‧‧第一邊緣
355‧‧‧柵極電介質
360‧‧‧第二邊緣
365‧‧‧第一鈍化層
370‧‧‧第一絕緣層
374‧‧‧第三邊緣
375‧‧‧第二鈍化層
380‧‧‧過孔構件
385、390‧‧‧過孔構件
387‧‧‧第三鈍化層
388‧‧‧過孔構件
392‧‧‧第二絕緣層
394‧‧‧第三絕緣層
395‧‧‧第三鈍化層
396‧‧‧第四鈍化層
399‧‧‧複合鈍化層
400‧‧‧高壓場效電晶體
405‧‧‧第一半導體材料
410‧‧‧第二半導體材料
415‧‧‧異質結
420‧‧‧二維電子氣
425‧‧‧源極電極
430‧‧‧汲極電極
435‧‧‧柵極電極
440‧‧‧第一柵極場板
442‧‧‧第二柵極場板
444‧‧‧第三邊緣
445‧‧‧源極場板
447‧‧‧第三邊緣
450‧‧‧第一邊緣
455‧‧‧柵極電介質
465‧‧‧第一鈍化層
470‧‧‧第一絕緣層
475‧‧‧第二鈍化層
480‧‧‧源極過孔構件
485、490‧‧‧過孔構件
487‧‧‧第三鈍化層
488‧‧‧過孔構件
492‧‧‧第二絕緣層
494‧‧‧第三絕緣層
495‧‧‧第三鈍化層
496‧‧‧第四鈍化層
499‧‧‧複合鈍化層
700‧‧‧高壓場效電晶體
705‧‧‧第一半導體材料
710‧‧‧第二半導體材料
715‧‧‧異質結
720‧‧‧二維電子氣
725‧‧‧源極電極
730‧‧‧汲極電極
735‧‧‧柵極電極
740‧‧‧第一柵極場板
742‧‧‧第二柵極場板
750‧‧‧第一邊緣
755‧‧‧柵極電介質
760‧‧‧第二邊緣
765‧‧‧第一鈍化層
770‧‧‧第一絕緣層
774‧‧‧第三邊緣
775‧‧‧第二鈍化層
780‧‧‧過孔構件
785、790‧‧‧過孔構件
792‧‧‧第二絕緣層
799‧‧‧複合鈍化層
800‧‧‧高壓場效電晶體
805‧‧‧第一半導體材料
810‧‧‧第二半導體材料
815‧‧‧異質結
820‧‧‧二維電子氣
825‧‧‧源極電極
830‧‧‧汲極電極
835‧‧‧柵極電極
840‧‧‧第一柵極場板
842‧‧‧第二柵極場板
844‧‧‧第三邊緣
845‧‧‧源極場板
846‧‧‧第三柵極場板
850‧‧‧第一邊緣
855‧‧‧柵極電介質
860‧‧‧第二邊緣
865‧‧‧第一鈍化層
870‧‧‧第一絕緣層
874‧‧‧第三邊緣
875‧‧‧第二鈍化層
880‧‧‧源極過孔構件
885、890‧‧‧過孔構件
887‧‧‧第三鈍化層
888‧‧‧過孔構件
892‧‧‧第二絕緣層
894‧‧‧第三絕緣層
895‧‧‧第三鈍化層
896‧‧‧第四鈍化層
899‧‧‧複合鈍化層
900‧‧‧高壓場效電晶體
905‧‧‧第一半導體材料
910‧‧‧第二半導體材料
915‧‧‧異質結
920‧‧‧二維電子氣
925‧‧‧源極電極
930‧‧‧汲極電極
935‧‧‧柵極電極
940‧‧‧第一柵極場板
942‧‧‧第二柵極場板
944‧‧‧第三邊緣
945‧‧‧源極場板
950‧‧‧第一邊緣
955‧‧‧柵極電介質
960‧‧‧第二邊緣
965‧‧‧第一鈍化層
970‧‧‧第一絕緣層
975‧‧‧第二鈍化層
980‧‧‧源極過孔構件
985、990‧‧‧過孔構件
987‧‧‧第三鈍化層
988‧‧‧過孔構件
992‧‧‧第二絕緣層
994‧‧‧第三絕緣層
995‧‧‧第三鈍化層
996‧‧‧第四鈍化層
999‧‧‧複合鈍化層
d0~ d4、d9、d11‧‧‧橫向距離
d5~ d8、d10‧‧‧豎向距離
參考以下圖式描述了本發明的非限制性且非窮舉的實施例，其中除非另做說明，貫穿各個視圖中的相似的參考標號指代相似部件。
第1圖是根據本公開內容的教導的、具有複合鈍化層（passivation layer，無源層）的示例性HFET裝置的剖視圖。
第2圖是根據本公開內容的教導的、具有複合鈍化層的示例性HFET裝置的剖視圖。
第3圖是根據本公開內容的教導的、具有複合鈍化層的示例性HFET裝置的剖視圖。
第4圖是根據本公開內容的教導的、具有複合鈍化層的示例性HFET裝置的剖視圖。
第5圖是根據本公開內容的教導的、例示HFET的製造方法的流程圖。
第6圖是根據本公開內容的教導的、例示HFET的製造方法的流程圖。
第7圖是根據本公開內容的教導的、具有複合鈍化層的示例性HFET裝置的剖視圖。
第8圖是根據本公開內容的教導的、具有複合鈍化層的示例性HFET裝置的剖視圖。
第9圖是根據本公開內容的教導的、具有複合鈍化層的示例性HFET裝置的剖視圖。
貫穿圖式中的若干視圖，對應的圖式標記表示對應部件。技術人員會認識到圖中的元件是為了簡單和清楚起見而例示的，並且這些元件不一定按比例繪製。例如，圖中一些元件的尺寸相對於其他元件來說可能被放大，以便幫助改善對於本發明的各種實施方案的理解。此外，通常不會描繪在商業上可行的實施方案中有用或者必要的常見但眾所周知的元件，以使得較少妨礙對本發明的這些各種實施方案的觀察。
100‧‧‧高壓場效電晶體
105‧‧‧第一半導體材料
110‧‧‧第二半導體材料
115‧‧‧異質結
120‧‧‧二維電子氣
125‧‧‧源極電極
130‧‧‧汲極電極
135‧‧‧柵極電極
140‧‧‧第一柵極場板
145‧‧‧源極場板
150‧‧‧第一邊緣
155‧‧‧柵極電介質
160‧‧‧第二邊緣
165‧‧‧第一鈍化層
170‧‧‧第一絕緣層
174‧‧‧第三邊緣
175‧‧‧第二鈍化層
180‧‧‧源極過孔構件
185、190‧‧‧汲極過孔構件
192‧‧‧第二絕緣層
195‧‧‧第三鈍化層
199‧‧‧複合鈍化層
d0~d4‧‧‧橫向距離
d5~d8‧‧‧豎向距離

Claims (29)

  1. 一種高壓場效應電晶體（HFET），包括： 一第一半導體材料、一第二半導體材料和一異質結，其中所述異質結設置在所述第一半導體材料和所述第二半導體材料之間； 多個複合鈍化層，其中多個所述複合鈍化層中的一第一複合鈍化層包括一第一絕緣層和一第一鈍化層，其中多個所述複合鈍化層中的一第二複合鈍化層包括一第二絕緣層和一第二鈍化層，並且其中所述第二鈍化層設置在所述第一絕緣層和所述第二絕緣層之間； 一柵極電介質，所述柵極電介質設置在所述第一鈍化層和所述第二半導體材料之間； 一柵極電極，所述柵極電極設置在所述柵極電介質和所述第一鈍化層之間； 一第一柵極場板，所述第一柵極場板設置在所述第一鈍化層和所述第二鈍化層之間； 一源極電極和一汲極電極，其中所述源極電極和汲極電極與所述第二半導體材料耦接；以及 一源極場板，其中所述源極場板與所述源極電極耦接。
  2. 依據請求項1所述的HFET，其中所述第一柵極場板與所述柵極電極耦接。
  3. 依據請求項1所述的HFET，進一步包括一第三鈍化層，其中所述第二絕緣層設置在所述第二鈍化層和所述第三鈍化層之間。
  4. 依據請求項3所述的HFET，進一步包括設置在所述第二絕緣層和所述第三鈍化層之間的一第二柵極場板。
  5. 依據請求項3所述的HFET，其中所述源極場板設置在所述第二鈍化層和所述第三鈍化層之間，並且其中所述第一柵極場板設置在所述第一絕緣層和所述第二鈍化層之間。
  6. 依據請求項5所述的HFET，其中所述第一絕緣層的橫向邊界與所述源極場板的橫向邊界基本上同延，並且其中所述第二絕緣層的橫向邊界與所述源極場板的橫向邊界基本上同延。
  7. 依據請求項3所述的HFET，進一步包括： 一第三複合鈍化層，所述第三複合鈍化層包括所述第三鈍化層和一第三絕緣層； 一第四鈍化層，其中所述第三絕緣層設置在所述第三鈍化層和所述第四鈍化層之間；以及 一第二柵極場板，所述第二柵極場板與所述第一柵極場板耦接，其中，所述第二柵極場板設置在所述第二鈍化層和所述第三鈍化層之間，並且其中所述源極場板設置在所述第三鈍化層和所述第四鈍化層之間。
  8. 依據請求項7所述的HFET，進一步包括一第三柵極場板，所述第三柵極場板耦接至所述第二柵極場板並且設置在所述第三鈍化層和所述第四鈍化層之間。
  9. 依據請求項7所述的HFET，其中所述第一絕緣層的橫向邊界與所述第一柵極場板的橫向邊界基本上同延，其中所述第二絕緣層的橫向邊界與所述第二柵極場板的橫向邊界基本上同延，並且其中所述第三絕緣層的橫向邊界與所述源極場板的橫向邊界基本上同延。
  10. 依據請求項1所述的HFET，其中所述柵極電介質和多個所述複合鈍化層中的所述第一絕緣層包括相同的材料組分。
  11. 依據請求項1所述的HFET，其中多個所述複合鈍化層中的所述第一鈍化層和所述第二鈍化層包括SiN，並且其中所述柵極電介質和所述第一絕緣層包括一金屬氧化物。
  12. 依據請求項1所述的HFET，其中多個所述複合鈍化層中的絕緣層被設置以防止多個所述複合鈍化層中的鈍化層充電。
  13. 依據請求項1所述的HFET，其中所述汲極電極從所述第二半導體材料延伸，穿過多個所述複合鈍化層中的至少一個。
  14. 一種高壓場效應電晶體（HFET），包括： 一第一半導體材料、一第二半導體材料和一異質結，其中所述異質結設置在所述第一半導體材料和所述第二半導體材料之間； 多個複合鈍化層，包括： 一第一複合鈍化層，所述第一複合鈍化層具有一第一絕緣層和一第一鈍化層，其中所述第一鈍化層設置在所述第二半導體材料和所述第一絕緣層之間； 一第二複合鈍化層，所述第二複合鈍化層具有一第二絕緣層和一第二鈍化層，其中所述第二鈍化層設置在所述第一絕緣層和所述第二絕緣層之間；以及 一第三複合鈍化層，所述第三複合鈍化層具有一第三絕緣層和一第三鈍化層，其中所述第三鈍化層設置在所述第二絕緣層和所述第三絕緣層之間； 一第一柵極場板，所述第一柵極場板設置在所述第一鈍化層和所述第二鈍化層之間；以及 一第二柵極場板，所述第二柵極場板與所述第一柵極場板耦接，其中，所述第二柵極場板從所述第二鈍化層延伸，穿過所述第三絕緣層。
  15. 依據請求項14所述的HFET，進一步包括： 一柵極電介質，所述柵極電介質設置在所述第一鈍化層和所述第二半導體材料之間；以及 一柵極電極，所述柵極電極設置在所述柵極電介質和所述第一鈍化層之間。
  16. 依據請求項14所述的HFET，進一步包括一第四鈍化層，其中所述第三絕緣層設置在所述第四鈍化層和所述第三鈍化層之間，並且其中所述第二柵極場板從所述第二鈍化層延伸，穿過所述第二絕緣層，穿過所述第三鈍化層，並且進入所述第四鈍化層。
  17. 依據請求項14所述的HFET，其中所述第二柵極場板包括金屬並且是連續的。
  18. 依據請求項14所述的HFET，進一步包括一與一源極電極耦接的源極場板，並且其中所述第三鈍化層設置在所述源極場板和所述第二絕緣層之間。
  19. 一種製造高壓場效應電晶體（HFET）的方法，包括： 在一第一半導體材料和一第二半導體材料之間形成一異質結； 形成一源極電極和一汲極電極，其中所述源極電極和所述汲極電極均與所述第二半導體材料耦接； 沉積一柵極電介質，其中所述第二半導體材料設置在所述柵極電介質和所述第一半導體材料之間； 沉積多個複合鈍化層，其中多個所述複合鈍化層中的一第一複合鈍化層包括一第一絕緣層和一第一鈍化層，並且其中所述第一鈍化層設置在所述柵極電介質和所述第一絕緣層之間； 在所述柵極電介質和多個所述複合鈍化層之間形成一柵極電極； 沉積多個所述複合鈍化層中的一第二複合鈍化層，所述第二複合鈍化層包括一第二絕緣層和一第二鈍化層，其中所述第二鈍化層設置在所述第一絕緣層和所述第二絕緣層之間；以及 在所述第一鈍化層和所述第二鈍化層之間形成一第一柵極場板。
  20. 依據請求項19所述的方法，其中所述第一絕緣層具有比所述第一鈍化層更大的帶隙。
  21. 依據請求項19所述的方法，其中所述第一柵極場板與所述柵極電極耦接。
  22. 依據請求項19所述的方法，進一步包括在所述第二絕緣層上形成一源極場板。
  23. 依據請求項19所述的方法，進一步包括形成與所述第一柵極場板耦接的一第二柵極場板，其中所述第二柵極場板設置在所述第二絕緣層上。
  24. 依據請求項19所述的方法，其中沉積多個所述複合鈍化層包括沉積所述第一絕緣層和所述第二絕緣層，使得所述第一絕緣層和所述第二絕緣層的橫向邊界短於所述源極電極和所述汲極電極之間的橫向距離。
  25. 依據請求項19所述的方法，進一步包括： 沉積一第三複合鈍化層，所述第三複合鈍化層包括第三絕緣層和一第三鈍化層，其中所述第三鈍化層設置在所述第二絕緣層和所述第三絕緣層之間； 形成與所述第一柵極場板耦接的一第二柵極場板，其中所述第二柵極場板設置在所述第二鈍化層和所述第三鈍化層之間；以及 形成一源極場板，其中所述第三鈍化層設置在所述源極場板和所述第二絕緣層之間。
  26. 依據請求項25所述的方法，進一步包括形成一第三柵極場板，所述第三柵極場板耦接至所述第二柵極場板並且設置在所述第三絕緣層上。
  27. 依據請求項25所述的方法，進一步包括沉積一第四鈍化層，其中所述第四鈍化層設置在所述源極場板和所述第三絕緣層上。
  28. 依據請求項20所述的方法，其中所述第一柵極場板設置在所述第一絕緣層和所述第二鈍化層之間。
  29. 依據請求項20所述的方法，其中所述第一鈍化層包括SiN，並且所述柵極電介質和所述第一絕緣層包括一金屬氧化物。
TW106111980A 2016-04-11 2017-04-11 高壓場效電晶體及其製造方法 TWI726086B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/096,132 US9722063B1 (en) 2016-04-11 2016-04-11 Protective insulator for HFET devices
US15/096,132 2016-04-11

Publications (2)

Publication Number Publication Date
TW201737492A true TW201737492A (zh) 2017-10-16
TWI726086B TWI726086B (zh) 2021-05-01

Family

ID=58489248

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111980A TWI726086B (zh) 2016-04-11 2017-04-11 高壓場效電晶體及其製造方法

Country Status (5)

Country Link
US (6) US9722063B1 (zh)
EP (2) EP3232477B1 (zh)
JP (3) JP6944269B2 (zh)
CN (2) CN114758992A (zh)
TW (1) TWI726086B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722063B1 (en) 2016-04-11 2017-08-01 Power Integrations, Inc. Protective insulator for HFET devices
US10263085B2 (en) * 2016-12-30 2019-04-16 Texas Instruments Incorporated Transistor with source field plates and non-overlapping gate runner layers
US10680090B2 (en) * 2017-07-20 2020-06-09 Delta Electronics, Inc. Enclosed gate runner for eliminating miller turn-on
US10483356B2 (en) * 2018-02-27 2019-11-19 Siliconix Incorporated Power semiconductor device with optimized field-plate design
JP2020098883A (ja) * 2018-12-19 2020-06-25 株式会社日立製作所 半導体装置
CN112420825A (zh) * 2019-08-23 2021-02-26 世界先进积体电路股份有限公司 半导体结构及其形成方法
US11114532B2 (en) * 2019-11-20 2021-09-07 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
US10930745B1 (en) * 2019-11-27 2021-02-23 Vanguard International Semiconductor Corporation Semiconductor structure
US11955522B2 (en) * 2020-02-13 2024-04-09 Vanguard International Semiconductor Corporation Semiconductor structure and method of forming the same
CN111509041A (zh) * 2020-04-17 2020-08-07 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
US20210359118A1 (en) * 2020-05-18 2021-11-18 Cree, Inc. Group III-Nitride High-Electron Mobility Transistors Configured with Recessed Source and/or Drain Contacts for Reduced On State Resistance and Process for Implementing the Same
JP7332548B2 (ja) * 2020-08-06 2023-08-23 株式会社東芝 半導体装置
CN111952355B (zh) * 2020-08-21 2021-03-12 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
US11955397B2 (en) * 2020-11-09 2024-04-09 Vanguard International Semiconductor Corporation Semiconductor structure
JP2022145319A (ja) * 2021-03-19 2022-10-04 株式会社東芝 半導体装置
KR20220138756A (ko) * 2021-04-06 2022-10-13 삼성전자주식회사 파워 소자 및 그 제조방법
CN113875017B (zh) * 2021-08-06 2023-04-18 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
KR20230138822A (ko) * 2022-03-24 2023-10-05 삼성전자주식회사 파워 소자 및 그 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847807B2 (ja) * 1995-01-30 2006-11-22 財団法人国際科学振興財団 半導体装置
JP3867393B2 (ja) * 1998-03-20 2007-01-10 株式会社デンソー マイクロヒータおよびその製造方法ならびにエアフローセンサ
TWI430341B (zh) 2003-09-09 2014-03-11 Univ California 單一或多重閘極場平板之製造
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP4695622B2 (ja) * 2007-05-02 2011-06-08 株式会社東芝 半導体装置
CN101414634B (zh) * 2008-12-01 2010-06-02 西安电子科技大学 凹槽绝缘栅型复合源场板的异质结场效应晶体管
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8716141B2 (en) * 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US20130146943A1 (en) * 2011-12-12 2013-06-13 John P. EDWARDS In situ grown gate dielectric and field plate dielectric
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US8946776B2 (en) * 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
JP6178065B2 (ja) * 2012-10-09 2017-08-09 株式会社東芝 半導体装置
WO2014188651A1 (ja) 2013-05-20 2014-11-27 パナソニックＩｐマネジメント株式会社 半導体装置
US9306014B1 (en) 2013-12-27 2016-04-05 Power Integrations, Inc. High-electron-mobility transistors
US9543402B1 (en) 2015-08-04 2017-01-10 Power Integrations, Inc. Integrated high performance lateral schottky diode
JP2017178595A (ja) 2016-03-31 2017-10-05 船井電機株式会社 給紙装置および画像形成装置
US9722063B1 (en) * 2016-04-11 2017-08-01 Power Integrations, Inc. Protective insulator for HFET devices
US10263085B2 (en) * 2016-12-30 2019-04-16 Texas Instruments Incorporated Transistor with source field plates and non-overlapping gate runner layers
US10680090B2 (en) * 2017-07-20 2020-06-09 Delta Electronics, Inc. Enclosed gate runner for eliminating miller turn-on
US10483356B2 (en) * 2018-02-27 2019-11-19 Siliconix Incorporated Power semiconductor device with optimized field-plate design

Also Published As

Publication number Publication date
EP3232477B1 (en) 2020-03-11
US20170294532A1 (en) 2017-10-12
US20200287037A1 (en) 2020-09-10
US20240030337A1 (en) 2024-01-25
US9722063B1 (en) 2017-08-01
EP3712956A1 (en) 2020-09-23
EP3232477A1 (en) 2017-10-18
US20220013660A1 (en) 2022-01-13
JP2021193743A (ja) 2021-12-23
JP2017201685A (ja) 2017-11-09
CN107424962B (zh) 2022-03-18
JP2023156481A (ja) 2023-10-24
US20190027594A1 (en) 2019-01-24
US11721753B2 (en) 2023-08-08
TWI726086B (zh) 2021-05-01
CN107424962A (zh) 2017-12-01
US11075294B2 (en) 2021-07-27
JP7336493B2 (ja) 2023-08-31
CN114758992A (zh) 2022-07-15
US10121885B2 (en) 2018-11-06
JP6944269B2 (ja) 2021-10-06
US10629719B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
TWI726086B (zh) 高壓場效電晶體及其製造方法
EP3059757B1 (en) Group-iii nitride semiconductor device and manufacturing method therefor
JP6498865B2 (ja) ヘテロ構造パワートランジスタおよびヘテロ構造半導体装置を作製する方法
TWI722166B (zh) 高電子遷移率電晶體
US20130069150A1 (en) Semiconductor device and manufacturing method of the same
US10475896B2 (en) Silicon carbide MOSFET device and method for manufacturing the same
TWI736600B (zh) 高電子遷移率電晶體
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
JP6073719B2 (ja) 半導体装置の製造方法および半導体装置
US11342433B2 (en) Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
JP2015072975A (ja) 電界効果型化合物半導体装置及びその製造方法
TWI569443B (zh) 化合物半導體裝置以及其製作方法
CN116344586A (zh) 折叠沟道氮化镓基场效应晶体管及其制备方法
TW202044356A (zh) 半導體裝置的製作方法
US9306012B2 (en) Strip-ground field plate
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
CN116364548A (zh) Hemt器件及其制备方法
JP2019057650A (ja) 半導体装置
KR20140039772A (ko) 질화물계 반도체 소자 및 그 제조 방법