TW201729587A - 攝像元件、攝像方法及電子機器 - Google Patents

攝像元件、攝像方法及電子機器 Download PDF

Info

Publication number
TW201729587A
TW201729587A TW105132648A TW105132648A TW201729587A TW 201729587 A TW201729587 A TW 201729587A TW 105132648 A TW105132648 A TW 105132648A TW 105132648 A TW105132648 A TW 105132648A TW 201729587 A TW201729587 A TW 201729587A
Authority
TW
Taiwan
Prior art keywords
pixel
signal
conversion
ramp
pixels
Prior art date
Application number
TW105132648A
Other languages
English (en)
Other versions
TWI751116B (zh
Inventor
Yuusuke Nishida
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201729587A publication Critical patent/TW201729587A/zh
Application granted granted Critical
Publication of TWI751116B publication Critical patent/TWI751116B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明係關於一種能夠更高速地進行處理之攝像元件、攝像方法、及電子機器。 本發明之攝像元件具備：行AD信號處理部，其將像素信號予以AD轉換之AD轉換部就像素之每行而設置，且配置於同一行之複數個像素經由垂直信號線連接於AD轉換部；及斜波信號生成部，其生成斜波信號；且經由特定數之垂直信號線中之一部分之垂直信號線連接之像素進行重設動作或信號傳送動作，與其並行地，AD轉換部進行將自經由其他之垂直信號線連接之像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且斜波信號係以被供給至將自像素輸出之像素信號予以AD轉換之AD轉換部，而不被供給至不予以AD轉換之AD轉換部之方式受到控制。本技術可應用於例如CMOS圖像感測器。

Description

攝像元件、攝像方法及電子機器
本技術係關於一種攝像元件、攝像方法、及電子機器。詳細而言，係關於一種能夠追求更高速化之攝像元件、攝像方法、及電子機器。
先前，在數位靜態相機及數位視訊攝影機等之具備攝像功能的電子機器中使用例如CCD(Charge Coupled Device：電荷耦合裝置)及CMOS(Complementary Metal Oxide Semiconductor：互補性金屬氧化物半導體)圖像感測器等之攝像元件。 攝像元件具有由進行光電轉換之PD(photodiode：光電二極體)與複數個電晶體組合而成之像素，並基於自平面地配置之複數個像素輸出之像素信號而構建圖像。又，自像素輸出之像素信號例如由就像素之每行而配置之複數個AD(Analog to Digital，類比轉數位)轉換器並列地予以AD轉換而輸出。 業界曾提出一種在如此之攝像元件中藉由於AD轉換器中利用向下計數模式及向上計數模式進行計數處理，而能夠追求AD轉換處理之高速化之攝像元件(例如參照專利文獻1)。 又，業界曾提出一種藉由將重設位準之像素信號與信號位準之像素信號重複複數次地予以AD轉換，而能夠減少雜訊之攝像元件(例如參照專利文獻2)。 [先前技術文獻] [專利文獻] [專利文獻1]日本特開2005-303648號公報 [專利文獻2]日本特開2009-296423號公報
[發明所欲解決之問題] 且說，針對攝像元件強烈要求其高速地讀出像素信號。藉由使如上述之行並列AD轉換器之並列數增加而可追求高速化。 然而，在各個AD轉換器中存在有電容，藉由AD轉換器之數目增加，在並列地配置之行並列AD轉換器整體中之電容值亦增加，而有容易產生誤差之可能性。亦即，在以CDS方式進行信號讀出之情形下，相對於重設位準之判定時序為在所有AD轉換器中集中而進行，而信號位準之判定時序存在不均一，因該不均一而有在CDS值中產生誤差之可能性。 本技術係鑒於如以上之狀況而完成者，能夠追求更高速化，且能夠抑制誤差之產生。 [解決問題之技術手段] 本技術之一個層面之攝像元件具備：像素區域，其行列狀地配置有複數個像素；行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及斜波信號生成部，其生成斜波信號；且經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。 前述控制係藉由控制開關之開閉而進行，前述開關可與前述斜波信號生成部及前述AD轉換部設置於路徑上。 前述控制係藉由控制開關之開閉而進行，前述開關可設置於前述AD轉換部中所包含之比較器內。 前述開關可設置於前述比較器內之電流路徑上。 前述開關可設置於前述比較器內之處理來自前述像素之信號之側或處理來自前述斜波信號生成部之斜波信號之側中至少一側之電流路徑上。 前述斜波信號生成部將用於分別讀出第1像素之重設位準之像素信號、第2像素之重設位準之像素信號、前述第1像素之信號位準之像素信號、及前述第2像素之信號位準之像素信號的斜波信號以此順序重複生成，前述控制係藉由控制開關之開閉而進行，前述開關可以前述斜波信號之切換之時序切換開閉狀態。 本技術之一個層面之攝像方法係攝像元件之攝像方法，該攝像元件具備：像素區域，其行列狀地配置有複數個像素；行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及斜波信號生成部，其生成斜波信號；且該攝像方法包含以下步驟：經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。 本技術之一個層面之電子機器具備攝像元件，該攝像元件具備：像素區域，其行列狀地配置有複數個像素；行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及斜波信號生成部，其生成斜波信號；且經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。 在本技術之一個層面之攝像裝置、攝像方法中具備：像素區域，其行列狀地配置有複數個像素；行AD信號處理部，其將自像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就像素之每行而設置，且配置於同一行之複數個像素經由垂直信號線而連接於AD轉換部；及斜波信號生成部，其生成斜波信號；且經由特定數之垂直信號線中之一部分之垂直信號線而連接之像素進行重設動作或信號傳送動作，與其並行地，AD轉換部進行將自經由其他之垂直信號線而連接之像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且斜波信號係以被供給至將自像素輸出之像素信號予以AD轉換之AD轉換部，而不被供給至不予以AD轉換之AD轉換部之方式受到控制。 在前述電子機器中採用包含前述攝像裝置之構成。 [發明之效果] 根據本技術之一個層面，能夠追求更高速化，且能夠抑制誤差之產生。 此外，並不限定此處所記載之效果，只要為本揭示中所記載之任一效果即可。
以下，將針對用於實施本技術之方式(以下稱為實施方式)進行說明。又，說明將按照以下之順序進行。 1.攝像元件之構成 2.像素與行處理部之構成 3.像素與行處理部之另一構成 4.AD轉換之動作 5.斜波信號 6.控制斜波信號之供給之開關之位置 7.比較器與開關之構成 8.面向電子機器之應用例 9.使用例 ＜攝像元件之構成＞ 圖1係顯示應用本技術之攝像元件之一個實施方式之構成的圖。 如圖1所示，攝像元件11係構成為具備：像素區域12、垂直驅動電路13、行信號處理電路14、水平驅動電路15、輸出電路16、斜波信號生成電路17、及控制電路18。 像素區域12係接受由未圖示之光學系統集光之光的受光面。在像素區域12中行列狀地配置有複數個像素21，各個像素21經由水平信號線22就每列連接於垂直驅動電路13，且經由垂直信號線23就每行連接於行信號處理電路14。複數個像素21分別輸出相應於分別接受之光之光量之位準的像素信號，根據該等像素信號而構建在像素區域12成像之被攝體之圖像。 垂直驅動電路13就配置於像素區域12之複數個像素21之每列而依次將用於驅動(傳送或選擇、重設等)各個像素21的驅動信號經由水平信號線22而傳遞至像素21。 行信號處理電路14藉由對經由垂直信號線23自複數個像素21輸出之像素信號實施CDS(Correlated Double Sampling：相關雙取樣)處理，而進行像素信號之AD轉換且去除重設雜訊。例如，行信號處理電路14係構成為具有相應於像素21之行數的複數個行處理部41(參照後述之圖2)，能夠就像素21之每行而並列地進行CDS處理。 水平驅動電路15就配置於像素區域12之複數個像素21之每行而依次將用於使像素信號自行信號處理電路14輸出至資料輸出信號線24的驅動信號供給至行信號處理電路14。 輸出電路16以遵循水平驅動電路15之驅動信號之時序將從行信號處理電路14經由資料輸出信號線24而被供給之像素信號放大，並輸出至後段之信號處理電路。 斜波信號生成電路17生成隨著時間之經過而以一定之坡度下降之電壓(斜坡電壓)之斜波信號作為行信號處理電路14在將像素信號予以AD轉換之際參考之參考信號，並將其供給至行信號處理電路14。 控制電路18控制攝像元件11之內部之各區塊之驅動。例如，控制電路18生成遵循各區塊之驅動週期的時脈信號，並將其供給至各個區塊。又，例如，控制電路18進行如從像素21讀出像素信號之控制，使得能夠在行信號處理電路14中高速地將像素信號予以AD轉換。 ＜像素與行處理部之構成＞ 其次，在圖2中顯示有攝像元件11之像素21及行處理部41之構成例。 在圖2中顯示有配置於圖1之像素區域12之複數個像素21中之在特定之行(column)並排而配置之2個像素21a及21b。又，在圖2中顯示有行信號處理電路14所具有之複數個行處理部41中之對應於該行而配置之行處理部41。 如圖示般，在攝像元件11中，相對於像素21之1行而設置有2條信號線即第1垂直信號線23a及第2垂直信號線23b。在第1垂直信號線23a連接有像素21a(例如第奇數列之像素21)，在第2垂直信號線23b連接有像素21b(例如第偶數列之像素21)。又，在第1垂直信號線23a連接有構成源極隨耦器電路之定電流源42a，在第2垂直信號線23b連接有構成源極隨耦器電路之定電流源42b。 而且，第1垂直信號線23a及第2垂直信號線23b連接於對應於該行而配置之各個行處理部41。在圖2所示之例中，在第1垂直信號線23a連接有行處理部41a，在第2垂直信號線23b連接有行處理部41b。 像素21a係構成為具備：PD 31a、傳送電晶體32a、FD部33a、放大電晶體34a、選擇電晶體35a、及重設電晶體36a。 PD 31a係利用光電變換將入射之光轉換為電荷並蓄積之光電轉換部，陽極端子接地，且陰極端子連接於傳送電晶體32a。 傳送電晶體32a根據自垂直驅動電路13供給之傳送信號TRG而驅動，若傳送電晶體32a為導通，則蓄積在PD31a之電荷被傳送至FD部33a。 FD部33a係連接於放大電晶體34a之閘極電極之具有特定之蓄積電容的浮動擴散區域，蓄積自PD 31a傳送之電荷。 放大電晶體34a將相應於蓄積在FD部33a之電荷之位準(即FD部33a之電位)的像素信號經由選擇電晶體35a輸出至第1垂直信號線23a。亦即，藉由FD部33a連接於放大電晶體34a之閘極電極之構成，FD部33a及放大電晶體34a作為將在PD 31a中產生之電荷轉換為相應於該電荷之位準之像素信號的轉換部而發揮機能。 選擇電晶體35a根據自垂直驅動電路13供給之選擇信號SEL而驅動，若選擇電晶體35a為導通，則成為自放大電晶體34a輸出之像素信號可輸出至第1垂直信號線23a之狀態。 重設電晶體36a根據自垂直驅動電路13供給之重設信號RST而驅動，若重設電晶體36a為導通，則蓄積在FD部33a之電荷被排出至電源配線Vdd，而FD部33a被重設。 又，像素21b係與像素21a相同地構成為具備：PD 31b、傳送電晶體32b、FD部33b、放大電晶體34b、選擇電晶體35b、及重設電晶體36b。因而，由於像素21b之各部與如上述之像素21a之各部相同地動作，故省略其詳細之說明。此外，以下，在無需區別像素21a與像素21b之情形下，適宜地將其等單純地稱為像素21，針對構成像素21之各部分亦可相同地稱謂。 行處理部41a係構成為具備：輸入開關51a、比較器52a、計數器53a、以及輸出開關54a。此外，由於行處理部41b亦具有與行處理部41a相同之構成，故此處列舉行處理部41a為例而進行說明。且，在無需各個區別行處理部41a與行處理部41b之情形下，單純地記述為行處理部41。 行處理部41a之比較器52a之負側之輸入端子連接於第1垂直信號線23a。且，比較器52a之正側之輸入端子經由輸入開關51a而連接於斜波信號生成電路17。比較器52a之輸出端子連接於計數器53a之輸入端子，計數器53a之輸出端子經由輸出開關54a而連接於資料輸出信號線24。 相同地，行處理部41b之比較器52b之負側之輸入端子連接於第2垂直信號線23b。且，比較器52b之正側之輸入端子經由輸入開關51b而連接於斜波信號生成電路17。比較器52b之輸出端子連接於計數器53b之輸入端子，計數器53b之輸出端子經由輸出開關54b而連接於資料輸出信號線24。 輸入開關51a根據圖1之控制電路18之控制而開閉，而將相對於比較器52之正側之輸入端子之連接切換為使在斜波信號生成電路17中所生成之斜波信號輸入或不輸入之連接。輸入開關51a與輸入開關51b之開閉係以一者設定為閉合之狀態而另一者設定為斷開之狀態之方式受到控制。 例如，若輸入開關51a閉合，輸入開關51b斷開，則比較器52a之正側之輸入端子成為連接於斜波信號生成電路17之狀態，比較器52b之正側之輸入端子成為未連接於斜波信號生成電路17之狀態。 此時，成為在比較器52a中輸入有經由第1垂直信號線23a輸入之從像素21a輸出的像素信號與在斜波信號生成電路17中所生成之斜波信號的狀態。 另一方面，由於輸入開關51b斷開，故成為在行處理部41b之比較器52b中未輸入有在斜波信號生成電路17中所生成之斜波信號的狀態。如此，以在斜波信號生成電路17中所生成之斜波信號被供給至行處理部41a與行處理部41b之一者之方式，輸入開關51之開閉受到控制。 比較器52將輸入至正側之輸入端子之斜波信號與輸入至負側之輸入端子之像素信號之大小予以比較，並將表示其比較結果之比較結果信號輸出。例如，比較器52在斜波信號較類比之像素信號為大之情形下輸出高位準之比較結果信號，在斜波信號為類比之像素信號以下之情形下輸出低位準之比較結果信號。 計數器53計數例如從自斜波信號生成電路17輸出之斜波信號之電位以一定之坡度開始下降之時序起直至自比較器52輸出之比較結果信號自高位準切換至低位準之時序為止的特定之時脈數。因而，計數器53所計數之計數值成為相應於輸入至比較器52之像素信號之位準之值，藉此，自像素21輸出之類比之像素信號轉換為數位值。 例如，在攝像元件11中，像素21之FD部33經重設之狀態之重設位準的像素信號與像素21之FD部33保持由PD 31光電轉換之電荷之狀態之信號位準的像素信號自像素21輸出。另外，藉由於在行處理部41中將像素信號予以AD轉換之際求取該等信號之差分，而輸出已去除重設雜訊之像素信號。又，計數器53具有保持計數值之保持部55，而如後述般，能夠暫時保持計數值。 輸出開關54根據自水平驅動電路15輸出之驅動信號而開閉。例如，若成為將配置有特定之行處理部41之行之像素信號輸出之時序，則輸出開關54根據自水平驅動電路15輸出之驅動信號而閉合，而計數器53之輸出端子連接於資料輸出信號線24。藉此，在行處理部41中被AD轉換之像素信號會輸出至資料輸出信號線24。 ＜像素與行處理部之另一構成＞ 在圖3中顯示攝像元件11之像素21及行處理部41之另一構成例。 圖3所示之攝像元件11亦是基本的構成與圖2所示之攝像元件11相同，但在垂直信號線23之構成為相對於像素之1行而設置有1條垂直信號線之點上不同。亦即，在圖2所示之攝像元件11中，係構成為相對於像素之1行而設置有2條垂直信號線，但在圖3所示之攝像元件11中，係構成為相對於像素之1行而設置有1條垂直信號線。 像素21a與像素21b在列方向上配置。在像素21a連接有第1垂直信號線23a。雖未圖示，但在像素21a之圖中下側(行方向)亦配置有像素21，相對於該等在行方向上配置之像素21而連接有1條第1垂直信號線23a。 相同地，在像素21b連接有第2垂直信號線23b。雖未圖示，但在像素21b之圖中下側(行方向)亦配置有像素21，相對於該等在行方向上配置之像素21而連接有1條第2垂直信號線23b。 第1垂直信號線23a連接於行處理部41a之比較器52a之負側。又，在比較器52a之正側經由輸入開關51a而連接有斜波信號生成電路17。比較器52a之輸出端子連接於計數器53a之輸入端子，計數器53a之輸出端子經由輸出開關54a而連接於資料輸出信號線24。 相同地，行處理部41b之比較器52b之負側之輸入端子連接於第2垂直信號線23b。且，比較器52b之正側之輸入端子經由輸入開關51b而連接於斜波信號生成電路17。比較器52b之輸出端子連接於計數器53b之輸入端子，計數器53b之輸出端子經由輸出開關54b而連接於資料輸出信號線24。 與圖2所示之情形相同，輸入開關51a根據圖1之控制電路18之控制而開閉，而將相對於比較器52之正側之輸入端子之連接切換為使在斜波信號生成電路17中所生成之斜波信號輸入或不輸入之連接。輸入開關51a與輸入開關51b之開閉係以一者設定為閉合之狀態而另一者設定為斷開之狀態之方式受到控制。 如此，在圖3所示之構成中，相對於像素之1行設置有1條垂直信號線，並配置有1個行處理部41。 攝像元件11如上述般構成，行處理部41a與行處理部41b能夠交互地將自像素21a輸出之像素信號與自像素21b輸出之像素信號予以AD轉換。因而，在攝像元件11中能夠控制像素信號之讀出，使得能夠交互地重複進行以下操作，即：像素21a及像素21b中之一者進行重設動作或信號傳送動作而進行像素信號之整定(Settling)，與其並行地，行處理部41將自另一者輸出並被保持(Hold)之像素信號予以AD轉換。 如此，在攝像元件11中，藉由在像素21a及像素21b中同時並行地進行像素信號之AD轉換與整定，且進行交互地切換該等之動作，而能夠使行處理部41之AD轉換高速化。 ＜AD轉換之動作＞ 其次，在圖4中顯示有說明攝像元件11之AD轉換之動作的時序圖。圖4所示之時序圖既可適用於圖2所示之構成，亦可適用於圖3所示之構成。 在圖4中，自上側起依次顯示有連接於第1垂直信號線23a之像素21a之動作、行處理部41a之動作、連接於第2垂直信號線23b之像素21b之動作、及行處理部41a之動作。 首先，在第1動作期間，連接於第1垂直信號線23a之像素21a直至重設FD部33a且重設位準之像素信號之輸出充分地整定為止待機(重設期間)。與該動作並行地，在第1動作期間，連接於第2垂直信號線23b之像素21b繼續保持與在之前之動作期間整定之PD 31b之受光量相應的信號位準之像素信號之輸出。 雖然在第1動作期間，行處理部41a不進行處理，但行處理部41b將自像素21b輸出之信號位準之像素信號予以AD轉換(AD轉換期間)。此時，在行處理部41b中，計數器53b將對應於像素21b之信號位準之像素信號之計數值保持在保持部55b。 其次，在第2動作期間，連接於第1垂直信號線23a之像素21a繼續保持在第1動作期間整定之重設位準之像素信號之輸出，行處理部41a將自像素21a輸出之重設位準之像素信號予以AD轉換。 與該動作並行地，在第2動作期間，連接於第2垂直信號線23b之像素21b直至重設FD部33b且重設位準之像素信號之輸出充分地整定為止待機，且行處理部41b不進行處理。 其後，在第3動作期間，連接於第1垂直信號線23a之像素21a直至使在PD 31a中被光電轉換之電荷傳送至FD部33a，且相應於PD 31a之受光量之信號位準之像素信號之輸出充分地整定為止待機(信號傳送期間)。在第3動作期間，行處理部41a不進行處理。 與該動作並行地，在第3動作期間，連接於第2垂直信號線23b之像素21b繼續保持在第2動作期間整定之重設位準之像素信號之輸出，行處理部41b將自像素21b輸出之重設位準之像素信號予以AD轉換。 而且，在行處理部41b中，求取對應於該重設位準之像素信號之計數值與對應於保持在保持部55b中之像素21b之信號位準之像素信號之計數值的差分，而輸出已去除重設雜訊之像素信號。 而後，在第4動作期間，連接於第1垂直信號線23a之像素21a繼續保持在第3動作期間整定之信號位準之像素信號之輸出，行處理部41a將自像素21a輸出之信號位準之像素信號予以AD轉換。 而且，在行處理部41a中，求取對應於該信號之像素信號之計數值與對應於保持在保持部55a中之像素21a之重設位準之像素信號之計數值的差分，而輸出已去除重設雜訊之像素信號。 與該動作並行地，在第4動作期間，連接於第2垂直信號線23b之像素21b直至使在PD 31b中被光電轉換之電荷傳遞至FD部33b，且相應於PD 31b之受光量之信號位準之像素信號之輸出充分地整定為止待機。又，在第4動作期間，行處理部41b不進行處理。 在第4動作期間終了後，返回至第1動作期間，以下相同地，以下一列之像素21a及像素21b為動作對象依次重複進行第1動作期間至第4動作期間之動作。此外，在像素21a與像素21b中可分別偏離半個週期而進行各動作期間。 如以上般，在攝像元件11中，與將像素21a及像素21b之一者之像素信號予以AD轉換並行地進行另一者之像素信號之整定。藉此，在攝像元件11中，例如，於在第1動作期間完成像素21b之信號位準之像素信號之AD轉換後，能夠緊接著在第2動作期間執行像素21a之重設位準之像素信號之AD轉換。 相同地，於在第2動作期間完成像素21a之重設位準之像素信號之AD轉換後，能夠緊接著在第3動作期間執行像素21b之重設位準之像素信號之AD轉換。再者，於在第3動作期間完成像素21b之重設位準之像素信號之AD轉換後，能夠緊接著在第4動作期間執行像素21a之信號位準之像素信號之AD轉換。 因而，與例如直至像素信號之整定完成為止行處理部41使AD轉換待機之構成相比較，攝像元件11能夠更高速地進行AD轉換。 ＜斜波信號＞ 其次，針對在斜波信號生成電路17中所生成之斜波信號，換言之，針對供給至行處理部41之斜波信號進行說明。 圖5係顯示在斜波信號生成電路17中所生成之斜波信號之波形的圖。此處，將先被讀出像素信號之像素21稱為初級(Primary)像素，將後被讀出像素信號之像素21稱為次級(Secondary)像素。 斜波信號包含用於讀出初級像素之重設位準之像素信號(P相)與信號位準之像素信號(D相)的信號、及讀出次級像素之P相與D相的信號。將初級像素用之信號適宜地記述為初級斜波信號，將次級像素用之信號適宜地記述為次級斜波信號。 在圖5中，初級斜波信號以粗線表示，次級斜波信號以細線表示。首先，斜波信號生成電路17在期間T1生成用於讀出初級像素之重設位準之像素信號(P相)的初級斜波信號。其後，斜波信號生成電路17在期間T2生成用於讀出次級像素之重設位準之像素信號(P相)的次級斜波信號。 在期間T2後之期間T3，斜波信號生成電路17生成用於讀出初級像素之信號位準之像素信號(D相)的初級斜波信號。其後，斜波信號生成電路17在期間T4生成用於讀出次級像素之信號位準之像素信號(D相)的次級斜波信號。 如此，斜波信號設定為如初級斜波信號與次級斜波信號交互地出現般之信號。此處，再次參照圖2或圖3。此處，將像素21a作為初級像素，將行處理部41a作為處理來自初級像素之像素信號之行處理部41。又，將像素21b作為次級像素，將行處理部41b作為處理來自次級像素之像素信號之行處理部41。 輸入開關51a與輸入開關51b之開閉相應於斜波信號而被切換。具體而言，在自斜波信號生成電路17供給初級斜波信號時，輸入開關51a設定為連接之狀態，輸入開關51b設定為切斷之狀態。又，在自斜波信號生成電路17供給次級斜波信號時，輸入開關51b設定為連接之狀態，輸入開關51a設定為切斷之狀態。 如圖5所示，在期間T1，於初級斜波信號生成時，輸入開關51a設定為連接之狀態(ON)，輸入開關51b設定為切斷之狀態(OFF)。在期間T2，於次級斜波信號生成時，輸入開關51a設定為切斷之狀態(OFF)，輸入開關51b設定為連接之狀態(ON)。 在期間T3，於初級斜波信號生成時，輸入開關51a設定為連接之狀態(ON)，輸入開關51b設定為切斷之狀態(OFF)。在期間T4，於次級斜波信號生成時，輸入開關51a設定為切斷之狀態(OFF)，輸入開關51b設定為連接之狀態(ON)。 如此，輸入開關51之開閉係相應於斜波信號而受到控制。 ＜控制斜波信號之供給之開關之位置＞ 如上述般，針對相應於斜波信號而開閉受到控制之輸入開關51在攝像元件11內所設置之位置而參照圖6、圖7進行說明。在圖6、圖7中僅圖示斜波信號生成電路17、行處理部41、及輸入開關51，且分別簡略化而圖示。 如圖6所示，輸入開關51設置於斜波信號生成電路17與行處理部41之間。輸入開關51a設置於斜波信號生成電路17與行處理部41a之間，輸入開關51b設置於斜波信號生成電路17與行處理部41b之間。自圖6中未圖示之控制電路18(圖1)供給控制輸入開關51a與輸入開關51b之開閉之控制信號。 如上述般，輸入開關51a與輸入開關51b之開閉以在一者為連接時另一者為切斷之方式受到控制。 輸入開關51，可如圖6所示般設置於行處理部41之外部，亦可如圖2(或圖3)所示般包含於行處理部41內。 在圖7中顯示輸入開關51之另一配置位置。在圖7所示之配置例中，於行處理部41內之比較器52內設置有輸入開關51。 在行處理部41a內之比較器52a內設置有輸入開關51a。在輸入開關51a為連接之狀態時，來自斜波信號生成電路17之斜波信號被供給至比較器52a內，而在比較器52a中進行電壓比較，但在輸入開關51a為切斷之狀態時，成為比較器52a內存在斷線之部位的狀態，而被設定為無法在比較器52a中進行電壓比較之狀態。 相同地，在行處理部41b內之比較器52b內設置有輸入開關51b。在輸入開關51b為連接之狀態時，來自斜波信號生成電路17之斜波信號被供給至比較器52b內，而在比較器52b中進行電壓比較，但在輸入開關51b為切斷之狀態時，成為在比較器52b內存在斷線之部位的狀態，而被設定為無法在比較器52b中進行電壓比較之狀態。 如此，輸入開關51之攝像元件11內之配置位置只要係能夠控制如以下之切換之位置即可，即：切換來自斜波信號生成電路17之斜波信號被供給之狀態與不被供給之狀態之位置。 ＜比較器與開關之構成＞ 針對圖6、圖7所示之開關之配置例進一步加以說明。此處，列舉比較器52由差動放大器構成之情形為例而繼續說明。 首先，參照圖8針對由差動放大器構成比較器52時之構成進行說明。比較器52之基本構成一般係採用周知之差動放大器構成，其具備：差動電晶體對部，其具有NMOS型之電晶體105、106；負載電晶體對部，其配置於具有成為差動電晶體對部之輸出負載之PMOS型之電晶體101、102的電源側；及電流源部，其具有朝各部供給一定之動作電流之配置於接地(GND)側的NMOS型之定電流源電晶體109。 電晶體105、106之各源極共通地與定電流源電晶體109之汲極連接，在電晶體105、106之各汲極(輸出端子)連接有負載電晶體對部之對應之電晶體101、102之汲極。在定電流源電晶體109之閘極輸入有DC閘極電壓。 差動電晶體對部之輸出(在圖示之例中為電晶體106之汲極)係連接於未圖示之放大器，進而經由未圖示之緩衝器，被充分地放大後輸出至計數器53(圖2)。 又，設置有重設比較器52之動作點之動作點重設部。動作點重設部係作為偏移電壓去除部而發揮機能者。即，比較器52構成為附帶偏移電壓去除功能之電壓比較器。動作點重設部具有開關電晶體103、104與信號結合用之電容元件107、108。 此處，開關電晶體103連接於電晶體105之閘極(輸入端子)-汲極(輸出端子)間，且開關電晶體104連接於電晶體106之閘極(輸入端子)-汲極(輸出端子)間，在各閘極共通地被供給比較器重設脈衝PSET。 且，斜波信號經由電容元件107而自未圖示之斜波信號生成電路17供給至電晶體105之閘極(輸入端子)，來自像素21之像素信號經由電容元件108而供給至電晶體106之閘極(輸入端子)。 在如此之構成中，動作點重設部發揮對經由電容元件107、108而輸入之信號進行取樣/保持之功能。亦即，僅在即將開始像素信號與斜波信號之比較之前使比較器重設脈衝有效，並將差動電晶體對部之動作點重設為汲極電壓(讀出電位；讀出基準成分、信號成分之動作基準值)。其後，經由電容元件108朝電晶體106輸入像素信號，且經由電容元件107輸入斜波信號，並直至像素信號與斜波信號成為同電位為止進行比較。若像素信號與斜波信號成為同電位，則輸出反轉。 在比較器52為圖8所示之構成時，針對將輸入開關51配置於圖6或圖7所示之位置之情形進行說明。在以下之說明中，比較器52採用圖8所示之構成，而省略關於比較器52之說明。 (開關之配置例1) 圖9係顯示如圖6所示般在斜波信號生成電路17與行處理部41之間設置有輸入開關51之情形之一例的圖。 輸入開關51a係設置於斜波信號生成電路17與行處理部41a之比較器52a之間，並連接於比較器52a之電容元件107a。相同地，輸入開關51b係設置於斜波信號生成電路17與行處理部41b之比較器52b之間，並連接於比較器52b之電容元件107b。 在圖9中顯示有輸入開關51a連接而輸入開關51b切斷之例。如圖9所示般，可採用如下之構成，即：在傳送複數個並列地配置之行處理部41之比較器52之斜波信號(參考信號)的路徑上配置遮斷電路(輸入開關51)，並使其與AD轉換之時序同步地以時間分割來控制遮斷電路之ON、OFF。 即便在採用如此之構成，且進一步採用如圖2所示之相對於像素之1行而設置2條垂直信號線23且在各個垂直信號線23連接有行處理部41之構成之情形下，在特定之時序中與斜波信號生成電路17連接的是行處理部41a或行處理部41b中之任一者。 又，即便在採用如圖3所示般構成為相對於像素之1行而設置1條垂直信號線23且在各個垂直信號線23連接有行處理部41之構成之情形下，在特定之時序中與斜波信號生成電路17連接的是行處理部41a或行處理部41b中之任一者。 因而，根據本技術，在特定之時序中連接於斜波信號生成電路17之行處理部41可設置為攝像元件11中所具備之行處理部41數之一半。藉此，可抑制在CDS值中產生誤差之情形。 參照圖9等可知，行處理部41中包含有電容元件107等之電容。因而，若將行處理部41並列地配置而增加連接於斜波信號生成電路17之行處理部41，則相對於斜波信號生成電路17而成為負載之電容值會增大。 由於相對於重設位準之判定時序為在所有之行處理部41以大致相同之時序集中而進行，而信號位準之判定時序與輸入至各個行處理部41之信號位準並不相關，故有該判定時序存在不均一之可能性。因該不均一而有在CDS值中產生誤差之可能性。 根據本技術，如上述般，由於可將在特定之時序中連接於斜波信號生成電路17之行處理部41設置為攝像元件11中所具備之行處理部41數之一半，故相對於斜波信號生成電路17之負載會變小，而可減少因行處理部41之信號位準之判定時序之不均一而導致之CDS值之誤差(雜訊)。 又，在本技術中，能夠使成為斜波信號生成電路17之負載電容之以行並列之方式配置之AD轉換器的連接數目藉由時間分割而減少，且能夠減輕由構成AD轉換器之行處理部41(行處理部41內之比較器52)之狀態所引起之輸入電容變動而導致之斜波信號(參考信號)的延遲調變，從而能夠抑制CDS值之誤差。 又，根據本技術，由於即便在如上述般採用生成相對於初級像素與次級像素之2個像素之斜波信號的構成之情形下，亦可在單一之斜波信號生成電路17中生成斜波信號，故無需具備複數個斜波信號生成電路17，而可防止消耗電力增加，且可防止攝像元件11之面積增大。 又，在具備複數個斜波信號生成電路17之情形下，若各個斜波信號生成電路17之精度存在不均一，則有產生CDS值之誤差等之不良影響發生的可能性，但根據本技術，由於利用單一之斜波信號生成電路17進行處理，故不會產生如以上之不良影響。 (開關之配置例2) 圖10係顯示如圖7所示般在斜波信號生成電路17與行處理部41之間設置有輸入開關51之情形之一例的圖。 輸入開關51a設置於行處理部41a之比較器52a內，且配置於用於進行下述操作之位置，即：在輸入開關51a斷開時，將不會進行在比較器52a處之比較、判定，而在輸入開關51a連接時，將進行在比較器52a處之比較、判定。 相同地，輸入開關51b設置於行處理部41b之比較器52b內，且配置於用於進行下述操作之位置，即：在輸入開關51b斷開時，將不會進行在比較器52b處之比較、判定，而在輸入開關51b連接時，將進行在比較器52b處之比較、判定。 參照圖10所示之比較器52a，可知輸入開關51a-1設置於電晶體101a與電晶體105a之間，輸入開關51a-2設置於電晶體102a與電晶體106a之間。 輸入開關51a-1與輸入開關51a-2被設置為相同之開閉控制，在輸入開關51a-1連接時輸入開關51a-2亦被設定為連接之狀態，在輸入開關51a-1切斷時輸入開關51a-2亦被設定為切斷之狀態。 藉由輸入開關51a-1連接而成為在斜波信號生成電路17中所生成之斜波信號被供給至比較器52a內之狀態，藉由輸入開關51a-2連接而成為來自像素21a(圖2)之像素信號被供給至比較器52a內之狀態。 如此，由於若斜波信號與像素信號被輸入，則比較器52a成為能夠進行斜波信號與像素信號之比較之狀態，故進行比較並輸出該比較結果。 相同地，在比較器52b中，藉由輸入開關51b-1連接而成為在斜波信號生成電路17中所生成之斜波信號被供給至比較器52b內之狀態，藉由輸入開關51b-2連接而成為來自像素21b(圖2)之像素信號被供給至比較器52b內之狀態。 如此，由於藉由斜波信號與像素信號輸入至比較器52b中，比較器52b成為能夠進行斜波信號與像素信號之比較之狀態，故進行比較並輸出該比較結果。 圖10所示之狀態係設置為比較器52a內之輸入開關51a為連接之狀態，且比較器52b內之輸入開關51b為切斷之狀態。因而，在圖10所示之狀態之時，執行在比較器52a處之比較、判定處理，而不執行在比較器52b處之比較、判定處理。 如圖10所示，可採用如下之構成：在複數個並列地配置之行處理部41之比較器52(差動輸入電晶體)之電流路徑上配置遮斷電路(輸入開關51)，並使其與AD轉換之時序同步地以時間分割來控制遮斷電路之ON、OFF。 即便在採用如此之構成，且進一步採用如圖2所示般相對於像素之1行而設置2條垂直信號線23且在各個垂直信號線23連接有行處理部41之構成之情形下，在特定之時序中與斜波信號生成電路17連接的是行處理部41a或行處理部41b中之任一者。 又，即便在採用如圖3所示般相對於像素之1行設置1條垂直信號線23且在各個垂直信號線23連接有行處理部41之構成之情形下，在特定之時序中與斜波信號生成電路17連接的是行處理部41a或行處理部41b中之任一者。 因而，與參照圖9而說明之情形相同地，根據本技術，在特定之時序中連接於斜波信號生成電路17之行處理部41可設置為攝像元件11中所具備之行處理部41數之一半。藉此，可抑制在CDS值中產生誤差，防止消耗電力增加，並可防止攝像元件11之面積變大。 (開關之配置例3) 圖11係顯示如圖7所示般在行處理部41內之比較器52內設置有輸入開關51之情形之一例的圖。在圖10所示之例中係顯示了在行處理部41中設置有2個輸入開關51之例，但亦可採用不是設置2個輸入開關51而是設置1個輸入開關51之構成。 輸入開關51a設置於行處理部41a之比較器52a內，且配置於用於進行下述操作之位置，即：在輸入開關51a斷開時，將不會進行在比較器52a處之比較、判定，而在輸入開關51a連接時，將進行在比較器52a處之比較、判定。 相同地，輸入開關51b設置於行處理部41b之比較器52b內，且配置於用於進行下述操作之位置，即：在輸入開關51b斷開時，將不會進行在比較器52b處之比較、判定，而在輸入開關51b連接時，將進行在比較器52b處之比較、判定。 具體而言，參照圖11所示之比較器52a，輸入開關51a設置於電晶體102a與電晶體106a之間。藉由輸入開關51a連接而成為來自像素21a(圖2)之像素信號被供給至比較器52a內之狀態。 如此，在輸入開關51a連接而成為像素信號被輸入之狀態下，斜波信號與像素信號被輸入，比較器52a成為能夠進行斜波信號與像素信號之比較的狀態，而進行比較並輸出該比較結果。 相同地，參照圖11所示之比較器52b，輸入開關51b設置於電晶體102b與電晶體106b之間。藉由輸入開關51b連接而成為來自像素21b(圖2)之像素信號被供給至比較器52b內之狀態。 如此，在輸入開關51b連接而成為像素信號被輸入之狀態下，斜波信號與像素信號被輸入，比較器52b成為能夠進行斜波信號與像素信號之比較的狀態，而進行比較並輸出該比較結果。 此外，此處雖然列舉在像素信號被輸入之側設置輸入開關51之情形為例而進行了說明，但亦可採用在斜波信號被輸入之側、亦即在電晶體101與電晶體105之間設置輸入開關51之構成。 圖11所示之狀態係設置為比較器52a內之輸入開關51a為連接之狀態，且比較器52b內之輸入開關51b為切斷之狀態。因而，在圖11所示之狀態之時，執行在比較器52a處之比較、判定處理，而不執行在比較器52b處之比較、判定處理。 如圖11所示，可採用如下之構成：在複數個並列地配置之行處理部41之比較器52(差動輸入電晶體)內之一者之電流路徑上配置遮斷電路(輸入開關51)，並使其與AD轉換之時序同步地以時間分割來控制遮斷電路之ON、OFF。 即便在採用如此之構成，且進一步採用如圖2所示般相對於像素之1行而設置2條垂直信號線23且在各個垂直信號線23連接有行處理部41之構成之情形下，在特定之時序中被輸入像素信號的是行處理部41a或行處理部41b中之任一者。 又，即便在採用如圖3所示般相對於像素之1行而設置1條垂直信號線23且在各個垂直信號線23連接有行處理部41之構成之情形下，在特定之時序中被輸入像素信號的是行處理部41a或行處理部41b中之任一者。 因而，根據本技術，在特定之時序中執行連接於斜波信號生成電路17之行處理部41中之比較、判定處理的行處理部41可設置為攝像元件11中所具備之行處理部41數之一半。藉此，可抑制在CDS值中產生誤差，防止消耗電力增加，並可防止攝像元件11之面積變大。 此外，雖然在本實施方式中，針對以下之構成例進行了說明：相對於在像素區域12行列狀地配置之像素21之1行而設置2條第1垂直信號線23a及第2垂直信號線23b的構成例(圖2)、或相對於在像素區域12行列狀地配置之像素21之2行而設置2條第1垂直信號線23a及第2垂直信號線23b的構成例(圖3)，但亦可採用設置2條以上之複數條垂直信號線23之構成。 例如，在圖2之例中針對像素信號之整定與保持大致需要相同之時間，但例如若能夠使AD轉換處理本身高速化，且縮短保持像素信號之輸出之時間，則能夠在複數個像素進行像素信號之整定之期間，依次進行自其他之複數個像素輸出之像素信號之AD轉換。藉此，能夠在整體上使AD轉換處理更高速化。 又，攝像元件11可應用於對在形成有像素21之半導體基板上積層有配線層之表面進行光照射的表面照射型CMOS圖像感測器、或對成為其表面之相反側的背面進行光之照射的背面照射型CMOS圖像感測器中之任一者。又，攝像元件11亦可應用於由形成有像素21之感測器基板與形成有控制電路18(圖1)等之電路基板積層而構成之積層型CMOS圖像感測器。另外，如上述般將像素信號讀出並予以AD轉換之處理可藉由控制電路18執行程式而實現。 ＜面向電子機器之應用例＞ 此外，如上述之各實施方式之攝像元件11可應用於例如數位靜態相機及數位視訊攝影機等之攝像系統、具備攝像功能之行動電話或具備攝像功能之其他之機器等之各種電子機器。 圖12係顯示搭載於電子機器之攝像裝置之構成例的方塊圖。 如圖12所示，攝像裝置201係構成為具備：光學系統202、攝像元件203、信號處理電路204、監視器205、及記憶體206，可拍攝靜畫圖像及動畫圖像。 光學系統202係構成為包含1片或複數片透鏡，將來自被攝體之像光(入射光)導引至攝像元件203，而使其在攝像元件203之受光面(感測器部)上成像。 作為攝像元件203可應用上述之各實施方式之攝像元件11。在攝像元件203中，相應於經由光學系統202而在受光面上成像之像，電子在一定期間內蓄積。而後，相應於蓄積在攝像元件203中之電子的信號被供給至信號處理電路204。 信號處理電路204對自攝像元件203輸出之像素信號實施各種信號處理。藉由信號處理電路204實施信號處理而獲得之圖像(圖像資料)被供給至監視器205而被顯示，或被供給至記憶體206而被記憶(記錄)。 在如上述般構成之攝像裝置201中，藉由應用上述之各實施方式之攝像元件11而使AD轉換處理高速化，藉此例如能夠以更高圖框率拍攝圖像。 ＜使用例＞ 圖13係顯示使用上述之圖像感測器之使用例的圖。 上述之圖像感測器可使用於例如下述之感測可視光或、紅外光、紫外光、X射線等光之各種情形。 • 拍攝供鑑賞用之圖像的數位相機或附帶相機機能的可攜式機器等之裝置 • 用於自動停止等之安全駕駛、或駕駛者狀態之識別等而拍攝汽車之前方或後方、周圍、車內等之車載用感測器，監視行走車輛或道路之監視相機，進行車輛之間等之測距之測距感測器等之供交通用之裝置 • 為了拍攝使用者之手勢且根據該手勢進行機器操作而供TV或冰箱、空氣調節機等之家電用之裝置 • 內視鏡或利用紅外光之受光進行血管攝影之裝置等之供醫療或健康照護用之裝置 • 防止犯罪用之監視相機或人物認證用之相機等之供保全之裝置 • 拍攝肌膚之肌膚測定器或拍攝頭皮之顯微鏡等之供美容用之裝置 • 針對體育運動用途等之動作相機或可佩戴相機等之供體育用之裝置 • 用於監視田地或作物之狀態之相機等之供農業用之裝置 又，本技術亦可採用以下之構成。 (1) 一種攝像元件，其具備： 像素區域，其行列狀地配置有複數個像素； 行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及 斜波信號生成部，其生成斜波信號；且 經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且 前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。 (2) 如前述(1)之攝像元件，其中前述控制係藉由控制開關之開閉而進行；且 前述開關與前述斜波信號生成部及前述AD轉換部設置於路徑上。 (3) 如前述(1)之攝像元件，其中前述控制係藉由控制開關之開閉而進行；且 前述開關設置於前述AD轉換部所包含之比較器內。 (4) 如前述(3)之攝像元件，其中前述開關設置於前述比較器內之電流路徑上。 (5) 如前述(3)之攝像元件，其中前述開關設置於處理來自前述比較器內之前述像素之信號之側或處理來自前述斜波信號生成部之斜波信號之側中至少一側之電流路徑上。 (6) 如前述(1)至(5)中任一項之攝像元件，其中前述斜波信號生成部將用於分別讀出第1像素之重設位準之像素信號、第2像素之重設位準之像素信號、前述第1像素之信號位準之像素信號、及前述第2像素之信號位準之像素信號的斜波信號以此順序重複生成；且 前述控制係藉由控制開關之開閉而進行；並且 前述開關以前述斜波信號之切換之時序切換開閉狀態。 (7) 一種攝像方法，其係攝像元件之攝像方法，該攝像元件具備： 像素區域，其行列狀地配置有複數個像素； 行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及 斜波信號生成部，其生成斜波信號；且 該攝像方法包含以下步驟： 經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且 前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。 (8) 一種電子機器，其具備攝像元件，該攝像元件具備： 像素區域，其行列狀地配置有複數個像素； 行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及 斜波信號生成部，其生成斜波信號；且 經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且 前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。
11‧‧‧攝像元件 12‧‧‧像素區域 13‧‧‧垂直驅動電路 14‧‧‧行信號處理電路 15‧‧‧水平驅動電路 16‧‧‧輸出電路 17‧‧‧斜波信號生成電路 18‧‧‧控制電路 21‧‧‧像素 21a‧‧‧像素 21b‧‧‧像素 22‧‧‧水平信號線 23‧‧‧垂直信號線 23a‧‧‧第1垂直信號線 23b‧‧‧第2垂直信號線 24‧‧‧資料輸出信號線 31‧‧‧PD 31a‧‧‧光電二極體 31b‧‧‧光電二極體 32a‧‧‧傳送電晶體 32b‧‧‧傳送電晶體 33‧‧‧FD部 33a‧‧‧浮動擴散部 33b‧‧‧浮動擴散部 34a‧‧‧放大電晶體 34b‧‧‧放大電晶體 35a‧‧‧選擇電晶體 35b‧‧‧選擇電晶體 36a‧‧‧重設電晶體 36b‧‧‧重設電晶體 41‧‧‧行處理部 41a‧‧‧行處理部 41b‧‧‧行處理部 42a‧‧‧定電流源 42b‧‧‧定電流源 51a‧‧‧輸入開關 51a-1‧‧‧輸入開關 51a-2‧‧‧輸入開關 51b‧‧‧輸入開關 51b-1‧‧‧輸入開關 51b-2‧‧‧輸入開關 52‧‧‧比較器 52a‧‧‧比較器 52b‧‧‧比較器 53‧‧‧計數器 53a‧‧‧計數器 53b‧‧‧計數器 54‧‧‧輸出開關 54a‧‧‧輸出開關 54b‧‧‧輸出開關 55‧‧‧保持部 55a‧‧‧保持部 55b‧‧‧保持部 101‧‧‧電晶體 101a‧‧‧電晶體 102‧‧‧電晶體 102a‧‧‧電晶體 102b‧‧‧電晶體 103‧‧‧開關電晶體 104‧‧‧開關電晶體 105‧‧‧電晶體 105a‧‧‧電晶體 106‧‧‧電晶體 106a‧‧‧電晶體 106b‧‧‧電晶體 107‧‧‧電容元件 107a‧‧‧電容元件 107b‧‧‧電容元件 108‧‧‧電容元件 109‧‧‧定電流源電晶體 201‧‧‧攝像裝置 202‧‧‧光學系統 203‧‧‧攝像元件 204‧‧‧信號處理電路 205‧‧‧監視器 206‧‧‧記憶體 Ramp‧‧‧斜波 RST‧‧‧重設信號 SEL‧‧‧選擇信號 T1‧‧‧期間 T2‧‧‧期間 T3‧‧‧期間 T4‧‧‧期間 TRG‧‧‧傳送信號 Vdd‧‧‧電源配線
圖1係顯示應用本技術之攝像元件之一個實施方式之構成的圖。 圖2係顯示像素與行處理部之構成的圖。 圖3係顯示像素與行處理部之另一構成的圖。 圖4係說明攝像元件之AD轉換之動作的時序圖。 圖5係用於針對在斜波信號生成電路中所生成之斜波信號進行說明的圖。 圖6係針對控制斜波信號之供給之開關之位置進行說明的圖。 圖7係針對控制斜波信號之供給之開關之另一位置進行說明的圖。 圖8係用於針對比較器之構成進行說明的圖。 圖9係用於針對比較器與開關之構成進行說明的圖。 圖10係用於針對比較器與開關之構成進行說明的圖。 圖11係用於針對比較器與開關之構成進行說明的圖。 圖12係用於針對面向電子機器之應用例進行說明的圖。 圖13係用於針對攝像元件之使用例進行說明的圖。
11‧‧‧攝像元件
17‧‧‧斜波信號生成電路
21a‧‧‧像素
21b‧‧‧像素
23a‧‧‧第1垂直信號線
23b‧‧‧第2垂直信號線
24‧‧‧資料輸出信號線
31a‧‧‧光電二極體
31b‧‧‧光電二極體
32a‧‧‧傳送電晶體
32b‧‧‧傳送電晶體
33a‧‧‧浮動擴散部
33b‧‧‧浮動擴散部
34a‧‧‧放大電晶體
34b‧‧‧放大電晶體
35a‧‧‧選擇電晶體
35b‧‧‧選擇電晶體
36a‧‧‧重設電晶體
36b‧‧‧重設電晶體
41a‧‧‧行處理部
41b‧‧‧行處理部
42a‧‧‧定電流源
42b‧‧‧定電流源
51a‧‧‧輸入開關
51b‧‧‧輸入開關
52a‧‧‧比較器
52b‧‧‧比較器
53a‧‧‧計數器
53b‧‧‧計數器
54a‧‧‧輸出開關
54b‧‧‧輸出開關
55a‧‧‧保持部
55b‧‧‧保持部
Ramp‧‧‧斜波
RST‧‧‧重設信號
SEL‧‧‧選擇信號
TRG‧‧‧傳送信號
Vdd‧‧‧電源配線

Claims (8)

  1. 一種攝像元件，其具備： 像素區域，其行列狀地配置有複數個像素； 行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及 斜波信號生成部，其生成斜波信號；且 經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且 前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。
  2. 如請求項1之攝像元件，其中前述控制係藉由控制開關之開閉而進行；且 前述開關與前述斜波信號生成部及前述AD轉換部設置於路徑上。
  3. 如請求項1之攝像元件，其中前述控制係藉由控制開關之開閉而進行；且 前述開關設置於前述AD轉換部所包含之比較器內。
  4. 如請求項3之攝像元件，其中前述開關設置於前述比較器內之電流路徑上。
  5. 如請求項3之攝像元件，其中前述開關設置於處理來自前述比較器內之前述像素之信號之側或處理來自前述斜波信號生成部之斜波信號之側中至少一側之電流路徑上。
  6. 如請求項1之攝像元件，其中前述斜波信號生成部將用於分別讀出第1像素之重設位準之像素信號、第2像素之重設位準之像素信號、前述第1像素之信號位準之像素信號、及前述第2像素之信號位準之像素信號的斜波信號以此順序重複生成；且 前述控制係藉由控制開關之開閉而進行；並且 前述開關以前述斜波信號之切換之時序切換開閉狀態。
  7. 一種攝像方法，其係攝像元件之攝像方法，該攝像元件具備： 像素區域，其行列狀地配置有複數個像素； 行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及 斜波信號生成部，其生成斜波信號；且 該攝像方法包含以下步驟： 經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且 前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。
  8. 一種電子機器，其具備攝像元件，該攝像元件具備： 像素區域，其行列狀地配置有複數個像素； 行AD信號處理部，其將自前述像素輸出之像素信號予以AD(Analog to Digital，類比轉數位)轉換之AD轉換部就前述像素之每行而設置，且配置於同一行之複數個前述像素經由垂直信號線而連接於前述AD轉換部；及 斜波信號生成部，其生成斜波信號；且 經由特定數之前述垂直信號線中之一部分之前述垂直信號線而連接之前述像素進行重設動作或信號傳送動作，與其並行地，前述AD轉換部進行將自經由其他之前述垂直信號線而連接之前述像素輸出之像素信號予以AD轉換之動作，且該等動作交互地重複進行；並且 前述斜波信號係以被供給至將自前述像素輸出之像素信號予以AD轉換之前述AD轉換部，而不被供給至不予以AD轉換之前述AD轉換部之方式受到控制。
TW105132648A 2015-11-12 2016-10-07 攝像元件、攝像方法及電子機器 TWI751116B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015221733 2015-11-12
JP??2015-221733 2015-11-12

Publications (2)

Publication Number Publication Date
TW201729587A true TW201729587A (zh) 2017-08-16
TWI751116B TWI751116B (zh) 2022-01-01

Family

ID=58695239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132648A TWI751116B (zh) 2015-11-12 2016-10-07 攝像元件、攝像方法及電子機器

Country Status (7)

Country Link
US (1) US10560651B2 (zh)
EP (1) EP3376755B1 (zh)
JP (1) JP6821590B2 (zh)
KR (1) KR102604317B1 (zh)
CN (1) CN108293100B (zh)
TW (1) TWI751116B (zh)
WO (1) WO2017082090A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102488110B1 (ko) 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
CN113365005B (zh) * 2020-03-06 2023-06-09 格科微电子（上海）有限公司 图像传感器列处理模块隔直电容的实现方法
JPWO2021192576A1 (zh) * 2020-03-23 2021-09-30
US11172150B1 (en) * 2020-04-18 2021-11-09 Shenzhen GOODIX Technology Co., Ltd. Dual ramp pixel readout

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655500B2 (ja) 2004-04-12 2011-03-23 ソニー株式会社 Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP4423112B2 (ja) * 2004-06-01 2010-03-03 キヤノン株式会社 固体撮像装置および撮像システム
JP5347341B2 (ja) 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
KR101496712B1 (ko) 2008-06-11 2015-02-27 삼성전자주식회사 아날로그-디지털 변환 장치와 이를 포함하는 이미지 촬상 장치
JP4640507B2 (ja) 2009-01-06 2011-03-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置
JP5332041B2 (ja) * 2009-03-13 2013-11-06 ルネサスエレクトロニクス株式会社 固体撮像装置
KR101949980B1 (ko) 2012-04-03 2019-02-19 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2014239289A (ja) 2013-06-06 2014-12-18 ソニー株式会社 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器
JP6386722B2 (ja) 2013-11-26 2018-09-05 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機

Also Published As

Publication number Publication date
CN108293100B (zh) 2021-07-20
US10560651B2 (en) 2020-02-11
KR20180081715A (ko) 2018-07-17
EP3376755A1 (en) 2018-09-19
WO2017082090A1 (ja) 2017-05-18
JPWO2017082090A1 (ja) 2018-08-30
JP6821590B2 (ja) 2021-01-27
EP3376755B1 (en) 2019-09-25
TWI751116B (zh) 2022-01-01
US20180332248A1 (en) 2018-11-15
KR102604317B1 (ko) 2023-11-21
EP3376755A4 (en) 2018-09-19
CN108293100A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
JP6754157B2 (ja) 撮像装置
KR102547435B1 (ko) 촬상 소자, 촬상 방법, 및 전자 기기
JP6922889B2 (ja) 固体撮像素子、駆動方法、および電子機器
US10567687B2 (en) Solid state imaging device and electronic apparatus for removing a noise component
JPWO2016147885A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US10277848B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
US10652483B2 (en) Imaging element, driving method of imaging element, and electronic device
US10186512B2 (en) Solid-state image sensor, image capturing device, and electronic device
TW201729587A (zh) 攝像元件、攝像方法及電子機器
CN109478891A (zh) Ad转换装置、ad转换方法、图像传感器和电子设备
JP2017175345A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2017122542A1 (ja) 撮像素子、撮像素子の駆動方法、並びに、電子機器
WO2017006746A1 (ja) 撮像素子、画像処理方法、および電子機器
US20230353905A1 (en) Solid-state imaging element and electronic device including a shared structure for pixels for sharing an ad converter
WO2017022451A1 (ja) 固体撮像装置および電子機器
US20200186739A1 (en) Imaging device with switch circuit
JP2016187072A (ja) イメージセンサ、処理方法、及び、電子機器
WO2020039909A1 (ja) 固体撮像素子および電子機器
WO2017187975A1 (ja) 固体撮像素子、駆動方法、および電子機器