CN108293100A - 摄像元件、摄像方法和电子设备 - Google Patents

摄像元件、摄像方法和电子设备 Download PDF

Info

Publication number
CN108293100A
CN108293100A CN201680064367.7A CN201680064367A CN108293100A CN 108293100 A CN108293100 A CN 108293100A CN 201680064367 A CN201680064367 A CN 201680064367A CN 108293100 A CN108293100 A CN 108293100A
Authority
CN
China
Prior art keywords
signal
pixel
conversion
picture element
ramp signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680064367.7A
Other languages
English (en)
Other versions
CN108293100B (zh
Inventor
西田祐辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN108293100A publication Critical patent/CN108293100A/zh
Application granted granted Critical
Publication of CN108293100B publication Critical patent/CN108293100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Abstract

本技术涉及允许高快地处理的摄像元件、摄像方法及电子设备。本技术设有：列AD信号处理部，其具有针对各个像素列而设置的、对从像素输出的像素信号执行AD转换的AD转换部，布置在该同一列中的多个像素经由垂直信号线连接至该AD转换部；以及生成斜坡信号的斜坡信号生成部。与对经由给定数量的垂直信号线之中的一部分垂直信号线而被连接的像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由其他垂直信号线而被连接的像素输出的像素信号执行AD转换操作。这些操作是被交替且重复地执行的。斜坡信号被控制成：其被供给至对从像素输出的像素信号执行AD转换的AD转换部，而不供给至不执行AD转换的AD转换部。本技术例如适用于CMOS图像传感器。

Description

摄像元件、摄像方法和电子设备
技术领域
本技术涉及摄像元件、摄像方法和电子设备，更具体地，涉及能够实现更加高速化的摄像元件、摄像方法和电子设备。
背景技术
过去，诸如CCD(电荷耦合器件：Charge Coupled Device)和CMOS(互补金属氧化物半导体：Complementary Metal Oxide Semiconductor)图像传感器等摄像元件已经被用于诸如数码相机和数字摄像机等具有摄像功能的电子设备中。
摄像元件具有包括进行光电转换的PD(光电二极管：photodiode)且包括多个晶体管的像素，并且基于从呈平面状布置着的多个像素输出的像素信号来构建图像。此外，从像素输出的像素信号由例如对应于各个像素列而布置着的多个AD(模拟-数字：Analog toDigital)转换器并行地进行AD转换然后被输出。
在这样的摄像元件中，已经提出了一种通过在向下计数模式和向上计数模式中执行计数处理来使得AD转换处理更加高速化的摄像元件(例如，参考专利文献1)。
此外，已经提出了一种通过多次重复地对处于复位电平的像素信号和处于信号电平的像素信号执行AD转换来降低噪声的摄像元件(例如，参考专利文献2)。
[引用文献列表]
[专利文献]
[专利文献1]：日本专利申请特开JP 2005-303648A
[专利文献2]：日本专利申请特开JP 2009-296423A
发明内容
要解决的技术问题
顺便提及地，对于摄像元件来说，强烈要求能够将像素信号更加快速地读出。如上所述，可以通过增加列并行AD转换器的并行数量来实现更加高速化。
然而，各个AD转换器具有各自的电容。随着AD转换器的数量的增加，就存在这样的可能性：由于并行地布置着的列并行AD转换器的总电容值增加了，因此更容易产生误差。即，在通过CDS方式进行信号读出的情况下，复位电平的判定时间是在全部的AD转换器中集中地进行的，而信号电平的判定时间是有差异的。由于这种差异，CDS值就可能会出现误差。
本技术是鉴于上述情况而设计的，并且本技术的目的是在实现更加高速化的同时，还能使所产生的误差处于最小程度。
解决方案
根据本技术一个方面的摄像元件包括像素区域、列AD信号处理部、以及斜坡信号生成部。在所述像素区域中具有以矩阵状布置的多个像素。所述列AD信号处理部具有AD转换部，所述AD转换部对从所述像素输出的像素信号执行AD转换(模拟-数字转换)，且所述AD转换部对应于各个像素列而设置着，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部。所述斜坡信号生成部生成斜坡信号。与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作。这些操作是被交替且重复地执行的。而且，所述斜坡信号被控制成：其被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
所述控制可以是通过控制开关的打开和闭合来实现的，并且所述开关可以被设置在所述斜坡信号生成部与所述AD转换部之间的路径上。
所述控制可以是通过控制开关的打开和闭合来实现的，并且所述开关可以被设置在包含于所述AD转换部中的比较器内。
所述开关可以被设置在所述比较器内的电流路径上。
所述开关可以被设置在所述比较器内的如下两侧中的至少一者的电流路径上：对来自所述像素的信号进行处理的一侧；和对来自所述斜坡信号生成部的斜坡信号进行处理的一侧。
所述斜坡信号生成部按顺序重复地生成分别用于读出如下像素信号的斜坡信号：第一像素的处于复位电平时的像素信号、第二像素的处于复位电平时的像素信号、所述第一像素的处于信号电平时的像素信号、以及所述第二像素的处于信号电平时的像素信号。所述控制是通过控制开关的打开和闭合来实现的。而且，当所述斜坡信号从一种切换到另一种时，所述开关从打开状态切换到闭合状态或者从闭合状态切换到打开状态。
根据本技术另一个方面的摄像方法是摄像元件的摄像方法。所述摄像元件包括像素区域、列AD信号处理部、以及斜坡信号生成部。在所述像素区域中具有以矩阵状布置的多个像素。所述列AD信号处理部具有AD转换部，所述AD转换部对从所述像素输出的像素信号执行AD转换(模拟-数字转换)，且所述AD转换部对应于各个像素列而设置着，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部。所述斜坡信号生成部生成斜坡信号。所述摄像方法包括如下步骤：与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作，这些操作是被交替且重复地执行的。所述摄像方法还包括按如下方式来控制所述斜坡信号的步骤：所述斜坡信号被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
根据本技术又一个方面的电子设备包括摄像元件，所述摄像元件包括像素区域、列AD信号处理部、以及斜坡信号生成部。在所述像素区域中具有以矩阵状布置的多个像素。所述列AD信号处理部具有AD转换部，所述AD转换部对从所述像素输出的像素信号执行AD转换，且所述AD转换部对应于各个像素列而设置着，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部。所述斜坡信号生成部生成斜坡信号。在所述摄像元件中，与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作。这些操作是被交替且重复地执行的。而且，在所述摄像元件中，所述斜坡信号被控制成：其被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
在本技术一个方面的摄像装置和摄像方法中，设置有像素区域、列AD信号处理部、以及斜坡信号生成部。在所述像素区域中具有以矩阵状布置的多个像素。所述列AD信号处理部具有对从所述像素输出的像素信号执行AD转换(模拟-数字转换)且对应于各个像素列而设置着的AD转换部。布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部。所述斜坡信号生成部生成斜坡信号。与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作，这些操作是被交替且重复地执行的。而且，所述斜坡信号被控制成：其被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
所述电子设备包括所述摄像装置。
本发明的有益效果
根据本发明的一个方面，可以在实现更加高速化的同时，使所产生的误差处于最小程度。
应该注意，在此描述的效果并非是受到限制的，并且可以是本发明中所描述的效果中的任何一种。
附图说明
图1是示出了应用本技术的摄像元件的实施例的构造的图。
图2是示出了像素和列处理部的构造的图。
图3是示出了像素和列处理部的另一构造的图。
图4是用于说明发生在摄像元件中的AD转换操作的时序图。
图5是用于说明由斜坡信号生成电路生成的斜坡信号的图。
图6是用于说明对斜坡信号的供给进行控制的开关的位置的图。
图7是用于说明对斜坡信号的供给进行控制的开关的另一位置的图。
图8是用于说明比较器的构造的图。
图9是用于说明比较器和开关的构造的图。
图10是用于说明比较器和开关的构造的图。
图11是用于说明比较器和开关的构造的图。
图12是用于说明电子设备的应用例的图。
图13是用于说明摄像元件的使用例的图。
具体实施方式
以下将对用于实施本技术的方式(以下称为实施例)进行说明。应该注意，说明将按以下顺序进行：
1.摄像元件的构造
2.像素和列处理部的构造
3.像素和列处理部的其他构造
4.AD转换操作
5.斜坡信号
6.对斜坡信号的供给进行控制的开关的位置
7.比较器和开关的构造
8.电子设备的应用例
9.使用例
<摄像元件的构造>
图1是示出了应用本技术的摄像元件的实施例的构造的图。
如图1所示，摄像元件11包括像素区域12、垂直驱动电路13、列信号处理电路14、水平驱动电路15、输出电路16、斜坡信号生成电路(Ramp)17、以及控制电路18。
像素区域12是接收由光学系统(未图示)收集的光的受光面。像素区域12具有以矩阵状布置的多个像素21。每个像素21经由水平信号线22逐行地连接到垂直驱动电路13，并且经由垂直信号线23逐列地连接到列信号处理电路14。多个像素21中的每一者都输出具有与所接收到的光量成比例的电平的像素信号，并且根据这些像素信号来创建在像素区域12上成像的被摄体图像。
垂直驱动电路13把针对布置于像素区域12中的多个像素21、逐行地依次驱动(例如，传输、选择、复位)各个像素21的驱动信号经由水平信号线22供给至像素21。
列信号处理电路14对从多个像素21经由垂直信号线23输出的像素信号实施相关双采样(CDS：Correlated Double Sampling)处理，由此将像素信号进行AD转换并且去除复位噪声。例如，列信号处理电路14包括多个列处理部41(参照稍后说明的图2)，列处理部41的数量与像素21的列数相匹配，因而允许对像素21的各列并行地执行CDS处理。
水平驱动电路15把针对布置于像素区域12中的多个像素21、逐列地依次使列信号处理电路14将像素信号输出到数据输出信号线24的驱动信号供给至列信号处理电路14。
输出电路16在与水平驱动电路15的驱动信号对应的时序下，对从列信号处理电路14经由数据输出信号线24提供过来的像素信号进行放大，并且将放大后的信号输出到后一级的信号处理电路。
斜坡信号生成电路17生成斜坡信号并且将该斜坡信号供给至列信号处理电路14，该斜坡信号作为当列信号处理电路14对像素信号进行AD转换时所要参考的参考信号，且该斜坡信号具有随时间的推移以一定的梯度下降的电压(斜率电压)。
控制电路18控制摄像元件11内部的各个块的驱动。例如，控制电路18根据各个块的驱动周期而生成时钟信号，并将时钟信号供给至各个块。此外，例如，控制电路18以允许实现列信号处理电路14对像素信号进行高速的AD转换的方式来控制来自像素21的像素信号的读出。
<像素和列处理部的构造>
接着，图2示出了摄像元件11的像素21和列处理部41的构造示例。
图2示出了图1所示的布置于像素区域12中的多个像素21之中的、并排布置于给定列中的两个像素21a和21b。此外，图2示出了列信号处理电路14所包括的多个列处理部41之中的、对应于所述给定列而布置着的那些列处理部。
如图所示，在摄像元件11中，为每一列像素21设置有两条垂直信号线，或者说第一垂直信号线23a和第二垂直信号线23b。像素21a(例如，奇数行中的像素21)连接到第一垂直信号线23a，并且像素21b(例如，偶数行中的像素21)连接到第二垂直信号线23b。此外，源极跟随器电路中所包括的恒定电流源42a连接到第一垂直信号线23a，并且源极跟随器电路中所包括的恒定电流源42b连接到第二垂直信号线23b。
然后，第一垂直信号线23a和第二垂直信号线23b连接到对应于所述给定列而布置着的各个列处理部41。在图2所示的示例中，列处理部41a连接到第一垂直信号线23a，并且列处理部41b连接到第二垂直信号线23b。
像素21a包括PD 31a、传输晶体管32a、FD(浮动扩散)部33a、放大晶体管34a、选择晶体管35a、以及复位晶体管36a。
PD 31a是将入射光以光电转换的方式转换为电荷并且累积该电荷的光电转换部。PD 31a具有接地的阳极端子和连接到传输晶体管32a的阴极端子。
传输晶体管32a根据从垂直驱动电路13提供过来的传输信号TRG而被驱动。当传输晶体管32a接通时，PD 31a中累积的电荷被传输到FD部33a。
FD部33a是与放大晶体管34a的栅极电极连接、且具有给定的累积容量的浮动扩散区域，并且用于累积从PD 31a传输过来的电荷。
放大晶体管34a把具有与FD部33a中累积的电荷成比例的电平(即，具有FD部33a的电位)的像素信号经由选择晶体管35a向第一垂直信号线23a输出。也就是说，由于FD部33a与放大晶体管34a的栅极电极连接的构造，FD部33a和放大晶体管34a起到如下转换部的作用：该转换部将PD 31a中产生的电荷转换成具有与该电荷成比例的电平的像素信号。
选择晶体管35a根据从垂直驱动电路13提供过来的选择信号SEL而被驱动。当选择晶体管35a接通时，从放大晶体管34a输出的像素信号就能够被输出到第一垂直信号线23a。
复位晶体管36a根据从垂直驱动电路13提供过来的复位信号RST而被驱动。当复位晶体管36a接通时，FD部33a中累积的电荷被排出到电源线Vdd，由此使FD部33a复位。
此外，与像素21a一样，像素21b包括PD 31b、传输晶体管32b、FD部33b、放大晶体管34b、选择晶体管35b、以及复位晶体管36b。因此，像素21b的各个部件以类似于如上所述的像素21a的各个部件的方式进行操作。因此，将会省略其详细说明。应该注意，在下文中在不需要区分像素21a与像素21b的情况下，将像素21a和21b适当地简称为像素21，并且像素21中所包括的各个部件都将会被类似地简称。
列处理部41a包括输入开关51a、比较器52a、计数器53a、以及输出开关54a。应该注意，列处理部41b具有与列处理部41a类似的构造。因此，这里以列处理部41a为例进行说明。此外，在不需要区分列处理部41a与列处理部41b的情况下，列处理部41a与列处理部41b将会被简写为列处理部41。
列处理部41a的比较器52a的负输入端子连接到第一垂直信号线23a。此外，比较器52a的正输入端子经由输入开关51a连接到斜坡信号生成电路17。比较器52a的输出端子连接到计数器53a的输入端子，并且计数器53a的输出端子经由输出开关54a连接到数据输出信号线24。
类似地，列处理部41b的比较器52b的负输入端子连接到第二垂直信号线23b。此外，比较器52b的正输入端子经由输入开关51b连接到斜坡信号生成电路17。比较器52b的输出端子连接到计数器53b的输入端子，并且计数器53b的输出端子经由输出开关54b连接到数据输出信号线24。
输入开关51a根据由图1所示的控制电路18执行的控制来打开和闭合，从而使得跟比较器52的正输入端子的连接在关于由斜坡信号生成电路17生成的斜坡信号是否被输入进来的连接之间进行切换。输入开关51a和输入开关51b的打开和闭合被控制为使得其中一个输入开关处于闭合状态而另一个输入开关处于打开状态。
例如，当输入开关51a闭合、且输入开关51b打开时，比较器52a的正输入端子处于与斜坡信号生成电路17连接的状态，并且比较器52b的正输入端子处于与斜坡信号生成电路17未连接的状态。
此时，经由第一垂直信号线23a输入的且从像素21a输出的像素信号被输入到比较器52a，而且由斜坡信号生成电路17生成的斜坡信号被输入到比较器52a。
另一方面，输入开关51b打开着。因此，由斜坡信号生成电路17生成的斜坡信号没有被输入到列处理部41b的比较器52b。因此，输入开关51的打开和闭合被控制成使得由斜坡信号生成电路17生成的斜坡信号被供给至列处理部41a和列处理部41b中的一者。
比较器52将输入到正输入端子的斜坡信号和输入到负输入端子的像素信号的大小进行比较，并且输出用于指示该比较结果的比较结果信号。例如，在斜坡信号大于模拟像素信号的情况下，比较器52输出高电平的比较结果信号。在斜坡信号低于模拟像素信号的情况下，比较器52输出低电平的比较结果信号。
计数器53对从当从斜坡信号生成电路17输出的斜坡信号的电位开始以一定梯度下降时到当从比较器52输出的比较结果信号从高电平切换到低电平时的给定时钟数进行计数。因此，由计数器53计数的计数值与输入到比较器52的像素信号的电平成比例。结果，从像素21输出的模拟像素信号被转换成数字值。
例如，在摄像元件11中，从像素21输出：在像素21的FD部33被复位时的处于复位电平的像素信号；和在像素21的FD部33保持由PD 31进行光电转换而获得的电荷时的处于信号电平的像素信号。然后，在由列处理部41对像素信号进行AD转换时，求出这两个信号之间的差分，从而能够输出除去了复位噪声的像素信号。此外，计数器53包括用于保持计数值的保持部55，因此如稍后将会说明的，就使得可以暂时地保持计数值。
输出开关54根据从水平驱动电路15输出的驱动信号来打开和闭合。例如，当要输出其中布置有给定的列处理部41的那一列的像素信号时，输出开关54根据从水平驱动电路15输出的驱动信号而闭合，从而将计数器53的输出端子连接到数据输出信号线24。结果，由列处理部41进行AD转换而获得的像素信号被输出到数据输出信号线24。
<像素和列处理部的其他构造>
图3示出了摄像元件11的像素21和列处理部41的其他构造。
图3所示的摄像元件11尽管在基本构造上与图2所示的摄像元件11类似，但是不同之处在于：其包括为每列像素设置的一条垂直信号线23。也就是说，图2所示的摄像元件11包括为每列像素设置的两条垂直信号线。然而，图3所示的摄像元件11包括为每列像素设置的一条垂直信号线。
像素21a和像素21b沿行方向布置着。第一垂直信号线23a连接到像素21a。尽管未图示，但是在图中在像素21a的下方(在列方向上)也布置有像素21，并且上述那一条第一垂直信号线23a连接到沿列方向布置着的这些像素21。
类似地，第二垂直信号线23b连接到像素21b。尽管未图示，但是在图中在像素21b的下方(在列方向上)也布置有像素21，并且上述那一条第二垂直信号线23b连接到沿列方向布置着的这些像素21。
第一垂直信号线23a连接到列处理部41a的比较器52a的负输入端子。此外，斜坡信号生成电路17经由输入开关51a连接到比较器52a的正输入端子。比较器52a的输出端子连接到计数器53a的输入端子，并且计数器53a的输出端子经由输出开关54a连接到数据输出信号线24。
类似地，列处理部41b的比较器52b的负输入端子连接到第二垂直信号线23b。此外，比较器52b的正输入端子经由输入开关51b连接到斜坡信号生成电路17。比较器52b的输出端子连接到计数器53b的输入端子，并且计数器53b的输出端子经由输出开关54b连接到数据输出信号线24。
与图2所示的情况一样，输入开关51a根据由图1所示的控制电路18执行的控制来打开和闭合，从而使得跟比较器52的正输入端子的连接在关于由斜坡信号生成电路17生成的斜坡信号是否被输入进来的连接之间切换。输入开关51a和输入开关51b的打开和闭合被控制为使得其中一个输入开关处于闭合状态而另一个输入开关处于打开状态。
因此，在图3所示的构造中，针对每一列像素，都设置有一条垂直信号线，并且布置有一个列处理部41。
于是，摄像元件11被构造为允许列处理部41a和列处理部41b对从像素21a输出的像素信号和从像素21b输出的像素信号执行AD转换。因此，摄像元件11能够以如下方式来控制像素信号的读出：对像素21a和21b之中的一者通过复位操作或信号传输操作而执行的像素信号稳定(settling)以及其中列处理部41对从像素21a和21b之中的另一者输出且被保持着的像素信号执行AD转换的AD转换处理能够被交替地重复执行。
因此，摄像元件11可以通过由像素21a和21b同时并行地执行像素信号的AD转换和像素信号的稳定、并且交替地切换这些操作，来使得列处理部41中的AD转换更加高速化。
<AD转换操作>
接着，图4示出了用于说明发生在摄像元件11中的AD转换操作的时序图。图4所示的时序图适用于图2所示的构造和图3所示的构造。
图4从上到下依次示出了连接到第一垂直信号线23a的像素21a的操作、列处理部41a的操作、连接到第二垂直信号线23b的像素21b的操作、以及列处理部41a的操作。
首先，在第一操作时段的期间内，连接到第一垂直信号线23a的像素21a使FD部33a复位，并且等待直到处于复位电平的像素信号的输出充分地稳定(复位时段)。与该操作并行地，在第一操作时段的期间内，连接到第二垂直信号线23b的像素21b继续地保持着在前一个操作时段的期间内稳定的处于与PD 31b所接收的光量成比例的信号电平的像素信号的输出。
在第一操作时段的期间内，尽管列处理部41a不执行任何处理，但是列处理部41b对从像素21b输出的处于信号电平的像素信号执行AD转换(AD转换时段)。此时，列处理部41b的计数器53b把与像素21b的处于信号电平的像素信号对应的计数值保持在保持部55b中。
接着，在第二操作时段的期间内，连接到第一垂直信号线23a的像素21a继续保持着在第一操作时段的期间内稳定的处于复位电平的像素信号的输出，并且列处理部41a对从像素21a输出的处于复位电平的像素信号执行AD转换。
与该操作并行地，在第二操作时段的期间内，连接到第二垂直信号线23b的像素21b使FD部33b复位，并且等待直到处于复位电平的像素信号的输出充分地稳定。列处理部41b不执行任何处理。
此后，在第三操作时段的期间内，连接到第一垂直信号线23a的像素21a把通过PD31a进行光电转换而获得的电荷向FD部33a传输，并且等待直到处于与PD 31a所接收的光量成比例的信号电平的像素信号的输出充分地稳定(信号传输时段)。在第三操作时段的期间内，列处理部41a不执行任何处理。
与该操作并行地，在第三操作时段的期间内，连接到第二垂直信号线23b的像素21b继续保持着在第二操作时段的期间内稳定的处于复位电平的像素信号的输出，并且列处理部41b对从像素21b输出的处于复位电平的像素信号执行AD转换。
然后，列处理部41b求出与处于复位电平的像素信号对应的计数值跟与由保持部55b保持的像素21b的处于信号电平的像素信号对应的计数值之间的差分，从而输出去除了复位噪声的像素信号。
然后，在第四操作时段的期间内，连接到第一垂直信号线23a的像素21a继续保持着在第三操作时段的期间内稳定的处于信号电平的像素信号的输出。列处理部41对从像素21a输出的处于信号电平的像素信号执行AD转换。
然后，列处理部41a求出与处于信号电平的像素信号对应的计数值跟与由保持部55a保持的像素21a的处于复位电平的像素信号对应的计数值之间的差分，从而输出去除了复位噪声的像素信号。
与该操作并行地，在第四操作时段的期间内，连接到第二垂直信号线23b的像素21b把通过PD 31b进行光电转换而获得电荷向FD部33b传输，并且等待直到处于与PD 31b所接收到的光量成比例的信号电平的像素信号的输出充分地稳定。此外，在第四操作时段的期间内，列处理部41b不执行任何处理。
在第四操作时段结束后，AD转换操作就返回到第一操作时段。以下就进行类似的过程：依次地选择下一行中的像素21a和21b作为操作对象，并且重复从第一操作时段到第四操作时段的操作。应该注意的是，各个操作时段也可以是在像素21a与21b之间滞后半个周期的情况下发生的。
于是，摄像元件11并行地执行：像素21a和21b中的一者的像素信号的AD转换、像素21a和21b中的另一者的像素信号的稳定。例如，这就能够使得摄像元件11：例如，在第一操作时段的期间内对像素21b的处于信号电平的像素信号的AD转换完成之后，立即执行在第二操作时段的期间内对像素21a的处于复位电平的像素信号的AD转换。
类似地，在第二操作时段的期间内对像素21a的处于复位电平的像素信号的AD转换完成之后，可以立即执行在第三操作时段的期间内对像素21b的处于复位电平的像素信号的AD转换。此外，在第三操作时段的期间内对像素21b的处于复位电平的像素信号的AD转换完成之后，可以立即执行在第四操作时段的期间内对像素21a的处于信号电平的像素信号的AD转换。
因此，例如与其中列处理部41在开始AD转换之前一直等待直至像素信号稳定的构造相比而言，摄像元件11能够更高速度地进行AD转换。
<斜坡信号>
接下来，将会说明由斜坡信号生成电路17生成的斜坡信号，换句话说，向列处理部41供给的斜坡信号。
图5是示出了由斜坡信号生成电路17生成的斜坡信号的波形的图。这里，把先读取像素信号的像素21称为一级(primary)像素，并且把后读取像素信号的像素21称为二级(secondary)像素。
斜坡信号包括：用于读出一级像素的处于复位电平的像素信号(P相)和一级像素的处于信号电平的像素信号(D相)的信号；以及用于读出二级像素的P相和D相的信号。将一级像素用的这些信号适当地表示为一级斜坡信号，并且将二级像素用的这些信号适当地表示为二级斜坡信号。
在图5中，一级斜坡信号用粗线表示，二级斜坡信号用细线表示。首先，在T1时段，斜坡信号生成电路17生成用于读出一级像素的处于复位电平的像素信号(P相)的一级斜坡信号。此后，在T2时段，斜坡信号生成电路17生成用于读出二级像素的处于复位电平的像素信号(P相)的二级斜坡信号。
在T2时段之后的T3时段的期间内，斜坡信号生成电路17生成用于读出一级像素的处于信号电平的像素信号(D相)的一级斜坡信号。此后，在T4时段，斜坡信号生成电路17生成用于读出二级像素的处于信号电平的像素信号(D相)的二级斜坡信号。
因此，斜坡信号是其中一级斜坡信号和二级斜坡信号交替出现的信号。这里，将会再次参考图2和3。这里假设像素21a是一级像素，并且列处理部41a是用于处理来自一级像素的像素信号的列处理部41。我们还假设像素21b是二级像素，并且列处理部41b是用于处理来自二级像素的像素信号的列处理部41。
输入开关51a和输入开关51b的打开和闭合是根据斜坡信号而进行切换的。具体地，当从斜坡信号生成电路17供给了一级斜坡信号时，输入开关51a处于接通的状态，并且输入开关51b处于切断的状态。此外，当从斜坡信号生成电路17供给了二级斜坡信号时，输入开关51b处于接通的状态，并且输入开关51a处于切断的状态。
如图5所示，当在T1时段内生成了一级斜坡信号时，输入开关51a处于接通的状态(ON)，并且输入开关51b处于切断的状态(OFF)。当在T2时段内生成了二级斜坡信号时，输入开关51a处于切断的状态(OFF)，并且输入开关51b处于接通的状态(ON)。
当在T3时段内生成了一级斜坡信号时，输入开关51a处于接通的状态(ON)，并且输入开关51b处于切断的状态(OFF)。当在T4时段内生成了二级斜坡信号时，输入开关51a处于切断的状态(OFF)，并且输入开关51b处于接通的状态(ON)。
因此，输入开关51的打开和闭合是根据斜坡信号来控制的。
<对斜坡信号的供给进行控制的开关的位置>
将参照图6和图7来说明设置于摄像元件11内的根据斜坡信号而被控制成打开和闭合的输入开关51的位置。图6和图7仅示出了斜坡信号生成电路17、列处理部41以及输入开关51，并且以简略化的方式图示了这些部件。
如图6所示，输入开关51设置在斜坡信号生成电路17与列处理部41之间。输入开关51a被设置在斜坡信号生成电路17与列处理部41a之间。输入开关51b被设置在斜坡信号生成电路17与列处理部41b之间。用于对输入开关51a和输入开关51b的打开和闭合进行控制的控制信号是从图6中未图示的控制电路18(图1)提供的。
如上所述，输入开关51a和输入开关51b的打开和闭合被控制为使得当它们中的一个输入开关处于接通状态时，另一个输入开关处于切断状态。
输入开关51可以如图6所示被设置在列处理部41外，也可以如图2(或图3)所示被设置在列处理部41内。
图7示出了输入开关51的其他布置位置。在图7所示的布置例中，输入开关51被设置在比较器52内，该比较器52位于列处理部41内。
输入开关51a被设置在比较器52a内，该比较器52a位于列处理部41a内。当输入开关51a处于接通的状态时，来自斜坡信号生成电路17的斜坡信号被供给至比较器52a内，从而在比较器52a中进行电压比较。然而，当输入开关51a处于切断的状态时，比较器52a内只有一个断路。结果，在比较器52a中不会进行电压比较。
类似地，输入开关51b被设置在比较器52b内，该比较器52b位于列处理部41b内。当输入开关51b处于接通的状态时，来自斜坡信号生成电路17的斜坡信号被供给至比较器52b内，从而在比较器52b中进行电压比较。然而，当输入开关51b处于切断的状态时，比较器52b内只有一个断路。结果，在比较器52b中不会进行电压比较。
因此，输入开关51在摄像元件11内的布置位置仅需要是如下位置，即：该位置使得其中斜坡信号从斜坡信号生成电路17供给过来的一种状态与其中斜坡信号未从斜坡信号生成电路17供给过来的另一种状态之间能够互相切换、并且能够控制这种切换。
<比较器和开关的构造>
将会进一步说明图6和图7所示的布置例。这里，将以比较器52包括差动放大器的情况为例继续说明。
首先，将会参照图8来说明其中比较器52包括差动放大器的构造。在比较器52的基本构造中，采用了一般的已知的差动放大器构造。该差动放大器包括差动晶体管对部、负载晶体管对部以及电流源部。该差动晶体管对部具有NMOS型晶体管105和106。该负载晶体管对部被设置在电源侧，并且具有PMOS型晶体管101和102以及上述差动晶体管对部的输出负载。该电流源部用于向上述各个部件供给一定的操作电流并且具有设置在接地(GND)侧的NMOS型恒定电流源晶体管109。
NMOS型晶体管105和106各者的源极共同连接到恒定电流源晶体管109的漏极，NMOS型晶体管105和106各者的漏极(输出端子)与负载晶体管对部的相应的PMOS型晶体管101和102的漏极连接。恒定电流源晶体管109的栅极被输入有DC(直流)栅极电压。
差动晶体管对部的输出(所图示示例中的NMOS型晶体管106的漏极)连接到放大器(未图示)。该输出进一步经过缓冲器(未图示)并且在这里被充分地放大，随后，该输出被输出到计数器53(图2)。
此外，设置有用于使比较器52的操作点复位的操作点复位部。该操作点复位部起到偏移消除部(offset removing section)的作用。即，比较器52被构造为具有偏移消除功能的电压比较器。该操作点复位部包括开关晶体管103和104以及用于信号耦合的电容元件107和108。
这里，开关晶体管103连接在NMOS型晶体管105的栅极(输入端子)与漏极(输出端子)之间。此外，开关晶体管104连接在NMOS型晶体管106的栅极(输入端子)与漏极(输出端子)之间。通常，各个栅极被供给有共同的比较器复位脉冲PSET。
此外，从斜坡信号生成电路17(未图示)经由电容元件107向NMOS型晶体管105的栅极(输入端子)供给斜坡信号。从像素21经由电容元件108向NMOS型晶体管106的栅极(输入端子)供给像素信号。
在这种构造中，操作点复位部具有对经由电容元件107或108而输入信号进行采样和保持的功能。即，仅仅在像素信号与斜坡信号之间的比较即将开始之前激活比较器复位脉冲，从而将差动晶体管对部的操作点复位到漏极电压(读出电位；基准成分及信号成分被读出时的操作基准值)。此后，经由电容元件108将像素信号输入到NMOS型晶体管106，并且经由电容元件107输入斜坡信号，进行比较直到像素信号和斜坡信号达到相同的电位。当像素信号和斜坡信号达到相同的电位时，输出就反转。
将会说明当比较器52被构造为如图8所示时，输入开关51被布置在如图6或图7所示的位置处的情况。在以下给出的说明中，我们假设比较器52被构造成如图8所示，并且将会省略关于比较器52的说明。
(开关的布置示例1)
图9是示出了如图6所示输入开关51被设置在斜坡信号生成电路17与列处理部41之间的情况的示例的图。
输入开关51a被设置在斜坡信号生成电路17与列处理部41a的比较器52a之间，并且被连接到比较器52a的电容元件107a。类似地，输入开关51b被设置在斜坡信号生成电路17与列处理部41b的比较器52b之间，并且被连接到比较器52b的电容元件107b。
图9示出了输入开关51a接通而输入开关51b切断的情况。如图9所示，可以使用如下构造：其中，中断电路(输入开关51)被设置在多个以并行的方式布置着的列处理部41的比较器52的斜坡信号(参考信号)的传输路径中，并且其中，与AD转换时序同步地以时分(time-shared)的方式控制中断电路的接通和切断。
即使在这种构造的情况下，并且进一步，在如图2所示的其中针对每列像素设有两条垂直信号线23并且列处理部41连接到相应的垂直信号线23的构造的情况下，在给定的时序下，仅列处理部41a和列处理部41b中的一者连接到斜坡信号生成电路17。
此外，即使在如图3所示的其中针对每列像素设有一条垂直信号线23的构造以及其中列处理部41连接到相应的垂直信号线23的构造的情况下，在给定的时序下，仅列处理部41a和列处理部41b中的一者连接到斜坡信号生成电路17。
因此，本技术确保了在给定的时序下与斜坡信号生成电路17连接的列处理部41是摄像元件11中所包括的列处理部41数量的一半。这就可以使CDS值中的可能误差被抑制在最小限度。
参照图9等，列处理部41具有包括电容元件107的电容在内的电容。因此，由于列处理部41的并行布置，连接到斜坡信号生成电路17的列处理部41的数量增加了，这会导致成为斜坡信号生成电路17的负载的电容值更大。
复位电平的判定是在所有的列处理部41中几乎在同一时序下集中地进行的。反之，因为输入到各个列处理部41的信号电平之间不存在相关性，所以信号电平的判定的时序可能是有差异的。这种差异可能导致CDS值出现误差。
如上所述，本技术确保了在给定的时序下连接到斜坡信号生成电路17的列处理部41是摄像元件11中所包括的列处理部41数量的一半。结果，斜坡信号生成电路17的负载较小，因而允许因列处理部41对于信号电平判定的时序差异而导致的CDS值(噪声)中出现的误差较小。
此外，本技术能够使得以列并行的方式布置着的AD转换器的连接数量、斜坡信号生成电路17的负载电容以时分的方式减少，因而减轻由于因AD转换器中所包括的列处理部41(列处理部41内的比较器52)的状态而导致的输入电容变动所引起的斜坡信号(参考信号)的延迟调制，并且因而使CDS值中的误差降低至最小限度。
此外，即使在如上所述针对两个像素(一级像素和二级像素)而生成斜坡信号的情况下，本技术也允许利用单个斜坡信号生成电路17来生成斜坡信号。因此，不需要设置多个斜坡信号生成电路17，就能防止电力消耗的增加，并且能防止摄像元件11的面积增大。
此外，在设置多个斜坡信号生成电路17的情况下，各个斜坡信号生成电路17之间的精确度差异可能导致例如在CDS值中出现误差等不利影响。然而，在本技术中，处理是在单个的斜坡信号生成电路17中进行的，因此，可以确保不发生这种不利影响。
(开关的布置示例2)
图10是示出了如图7所示输入开关51被设置在斜坡信号生成电路17与列处理部41之间的情况的示例的图。
输入开关51a被设置在列处理部41a的比较器52a内，并且被布置在如下的位置处：该位置能确保当输入开关51a切断时在比较器52a中不进行比较和判定、并且当输入开关51a接通时在比较器52a中进行比较和判定。
类似地，输入开关51b被设置在列处理部41b的比较器52b内，并且被布置在如下的位置处：该位置能确保当输入开关51b切断时在比较器52b中不进行比较和判定、并且当输入开关51b接通时在比较器52b中进行比较和判定。
参照图10所示的比较器52a，输入开关51a-1设置在晶体管101a与晶体管105a之间，并且输入开关51a-2设置在晶体管102a与晶体管106a之间。
输入开关51a-1和输入开关51a-2的打开和闭合以相同的方式进行控制。当输入开关51a-1接通时，输入开关51a-2也接通。当输入开关51a-1切断时，输入开关51a-2也切断。
当输入开关51a-1接通时，由斜坡信号生成电路17生成的斜坡信号被供给至比较器52a内。当输入开关51a-2接通时，来自像素21a(图2)的像素信号被供给至比较器52a内。
因此，当斜坡信号和像素信号被输入进来时，比较器52a可以将斜坡信号和像素信号进行比较，由此，执行比较、且输出其比较结果。
类似地，在比较器52b中，当输入开关51b-1接通时，由斜坡信号生成电路17生成的斜坡信号被供给至比较器52b内。当输入开关51b-2接通时，来自像素21b(图2)的像素信号被供给至比较器52b内。
因此，当斜坡信号和像素信号被输入到比较器52b时，比较器52b可以将斜坡信号和像素信号进行比较，由此，执行比较、且输出其比较结果。
图10所示的状态是比较器52a内的输入开关51a接通并且比较器52b内的输入开关51b切断的情况。因此，在图10所示的状态下，虽然在比较器52a中进行了比较和判定处理，但是比较器52b中不进行比较和判定处理。
如图10所示，可以使用如下构造：其中，中断电路(输入开关51)被设置在多个以并行的方式布置着的列处理部41的比较器52(差动输入晶体管)的电流路径上，并且与AD转换时序同步地以时分的方式控制中断电路的接通和切断。
即使在这种构造的情况下，并且进一步，在如图2所示的其中针对每列像素设有两条垂直信号线23并且列处理部41连接到各自的垂直信号线23的构造的情况下，在给定的时序下也仅有列处理部41a和列处理部41b中的一者连接到斜坡信号生成电路17。
此外，即使在如图3所示的其中针对每列像素设有一条垂直信号线2并且列处理部41连接到各自的垂直信号线23的构造的情况下，在给定的时序下也仅有列处理部41a和列处理部41b中的一者连接到斜坡信号生成电路17。
因此，如同参照图9所说明的情况一样，本技术确保在给定的时序下连接到斜坡信号生成电路17的列处理部41是摄像元件11中所包括的列处理部41数量的一半。这能够将CDS值中的可能误差降低至最小限度，能够防止电力消耗的增加，并且能够防止摄像元件11的面积增大。
(开关的布置示例3)
图11是示出了如图7所示输入开关51被设置在比较器52内并且比较器52处于列处理部41内的情况的示例的图。虽然图10所示的示例示出了两个输入开关51设置在列处理部41中的示例，但是也可以采用不是设置有两个输入开关51而是设置有单个输入开关51的构造。
输入开关51a被设置在列处理部41a的比较器52a内，并且被布置在如下的位置处：该位置能够确保当输入开关51a切断时在比较器52a中不发生比较和判定、并且当输入开关51a接通时在比较器52a中进行比较和判定。
类似地，输入开关51b被设置在列处理部41b的比较器52b内，并且被被布置在如下的位置处：该位置能确保当输入开关51b切断时在比较器52b中不发生比较和判定、并且当输入开关51b接通时在比较器52b中进行比较和判定。
具体地，参照图11所示的比较器52a，输入开关51a被设置在晶体管102a与晶体管106a之间。当输入开关51a接通时，来自像素21a(图2)的像素信号被供给至比较器52a中。
因此，随着输入开关51a的接通，在像素信号随后被输入的状态下，斜坡信号和像素信号被输入，因而使得比较器52a能够对斜坡信号和像素信号进行比较，此后，比较器52a执行比较并且输出其比较结果。
类似地，参照图11所示的比较器52b，输入开关51b被设置在晶体管102b与晶体管106b之间。当输入开关51b接通时，来自像素21b(图2)的像素信号被供给至比较器52b中。
因此，随着输入开关51b的接通，在像素信号随后被输入的状态下，斜坡信号和像素信号被输入，因而使得比较器52b能够对斜坡信号和像素信号进行比较，此后，比较器52b执行比较并且输出其比较结果。
应该注意，虽然这里以输入开关51被设置在像素信号输入侧的情况为例进行了说明，但是也可以采用其中输入开关51被设置在斜坡信号输入侧、也就是说位于晶体管101与晶体管105之间的构造。
图11所示的状态是比较器52a内的输入开关51a处于接通的状态并且比较器52b内的输入开关51b处于切断的状态的情况。因此，在图11所示的状态中，虽然在比较器52a中进行了比较和判定处理，但是比较器52b中不进行比较和判定处理。
如图11所示，可以使用如下构造：其中，中断电路(输入开关51)被设置在多个以并行的方式布置着的列处理部41的比较器52(差动输入晶体管)内的电流路径中的一者上，并且与AD转换时序同步地以时分的方式控制中断电路的接通和切断。
即使在这种构造的情况下，并且进一步，在如图2所示的其中针对每列像素设有两条垂直信号线23并且列处理部41连接到各自的垂直信号线23的构造的情况下，在给定的时序下像素信号也仅被输入到列处理部41a和列处理部41b中的一者。
此外，即使在如图3所示的其中针对每列像素设有一条垂直信号线23并且列处理部41连接到各自的垂直信号线23的构造的情况下，在给定的时序下像素信号也仅被输入到列处理部41a和列处理部41b中的一者。
因此，本技术确保在给定的时序下连接到斜坡信号生成电路17的列处理部41是摄像元件11中所包括的列处理部41数量的一半。这能够使CDS值的可能误差降低至最小程度，能够防止电力消耗的增加，并且能够防止摄像元件11的面积增大。
应该注意，在本实施例中，对如下的两种构造示例进行了说明：在一种构造示例(图2)中，针对像素区域12中的以矩阵状布置着的像素21的每一列设置了两条垂直信号线亦即第一垂直信号线23a和第二垂直信号线23b；或者在一种构造示例(图3)中，针对像素区域12中的以矩阵状布置着的像素21的每两列设置了两条垂直信号线亦即第一垂直信号线23a和第二垂直信号线23b。然而，也可以采用其中设置了不少于两条的多条垂直信号线23的构造。
例如，在图2所示的示例中，像素信号的稳定和保持需要几乎相同的时间。然而，通过使AD转换处理自身变得更加高速化，如果能够缩短像素信号的保持时间，则就能够在使多个像素的像素信号稳定的期间内，对从其他的多个像素输出的像素信号进行AD转换。这就可以使整个AD转换处理变得更加高速化。
此外，摄像元件11适用于前面照射式CMOS图像传感器和背面照射式CMOS图像传感器。在前面照射式CMOS图像传感器中，光照射到形成有像素21的半导体基板的与配线层发生层叠的前表面上。在背面照射式CMOS图像传感器中，光照射到处于前表面的相反侧处的背面上。摄像元件11也适用于由传感器基板和电路基板构成的层叠型CMOS图像传感器。在该层叠型CMOS图像传感器中，传感器基板和电路基板互相层叠，在传感器基板上形成有像素21，并且在电路基板上形成有控制电路18(图1)和其他电路。此外，如上所述，通过由控制电路18执行程序，可以实现读出像素信号和执行AD转换的处理。
<电子设备的应用例>
应该注意，上述各个实施例中的摄像元件11适用于各种各样的电子设备，这些电子设备例如包括：诸如数码相机和数字摄影机等摄像系统；具有摄像功能的移动电话；或者具有摄像功能的其他设备。
图12是示出了搭载于电子设备中的摄像装置的构造示例的框图。
如图12所示，摄像装置201包括光学系统202、摄像元件203、信号处理电路204、监视器205和存储器206，并且可以拍摄静止图像和运动图象。
光学系统202包括一个或多个透镜，并且通过把来自被摄体的像光(入射光)引导到摄像元件203上，在摄像元件203的受光面(传感器部)上成像。
摄像元件203可以采用上述各个实施例中的摄像元件11。摄像元件203在与经由光学系统202成像于受光面上的图像成比例的一定时间段内累积电子。然后，与摄像元件203中所累积的电子成比例的信号被供给至信号处理电路204。
信号处理电路204对从摄像元件203输出的像素信号实施各种信号处理任务。由信号处理电路204实施了信号处理后而获得的图像(图像数据)被供给至监视器205以便显示在监视器205上，并且被供给至存储器206以便存储(记录)在存储器206中。
因此，如此构造而成的摄像装置201例如由于应用了上述各个实施例中的摄像元件11并且由于AD转换处理的更加高速化，就能够以更高的帧速率拍摄图像。
<使用例>
图13是示出了上述图像传感器的使用例的图。
上述图像传感器例如可以使用于如下所述的对可见光、红外光、紫外光、X射线和其他光进行感测的各种各样情况中。
拍摄鉴赏用图像的设备，例如数码相机和具有相机功能的移动电话等；
交通用的设备，例如：为了诸如自动停车等安全驾驶的目的和识别驾驶员状态的目的，用于拍摄汽车的前方、后方、周围、内部等的车载传感器；用于监控行驶车辆和道路的监控相机；以及用于测量车辆间的距离的测距传感器等；
用于电视、冰箱和空调等家用电器的设备，其拍摄用户的手势并且根据该手势来操作这些电器；
医疗保健用的设备，例如内窥镜和通过接收红外光来进行血管造影的设备等；
安保用的设备，例如用于防止犯罪的监视相机和用于人物认证的相机等；
美容用的设备，例如用于拍摄皮肤的测肤装置和用于拍摄头皮的显微镜等；
运动用的设备，例如运动用途中的运动相机和可穿戴相机等；以及
农业用的设备，例如用于监测田地和农作物的相机等。
应该注意，本技术可以具有以下方案：
(1)摄像元件，其包括：
像素区域，在所述像素区域中具有以矩阵状布置的多个像素；
列AD信号处理部，其具有对应于各个像素列而设置的、对从所述像素输出的像素信号执行AD转换(模拟-数字转换)的AD转换部，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部；以及
斜坡信号生成部，其被配置成生成斜坡信号，
其中，与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作，这些操作是被交替且重复地执行的，
并且其中，所述斜坡信号被控制成：其被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
(2)根据方案(1)的摄像元件，其中
所述控制是通过控制开关的打开和闭合来实现的，并且
所述开关被设置在所述斜坡信号生成部与所述AD转换部之间的路径上。
(3)根据方案(1)的摄像元件，其中
所述控制是通过控制开关的打开和闭合来实现的，并且
所述开关被设置在包含于所述AD转换部中的比较器内。
(4)根据方案(3)的摄像元件，其中
所述开关被设置在所述比较器内的电流路径上。
(5)根据方案(3)的摄像元件，其中
所述开关被设置在所述比较器内的如下两侧中的至少一者的电流路径上：对来自所述像素的信号进行处理的一侧；和对来自所述斜坡信号生成部的斜坡信号进行处理的一侧。
(6)根据方案(1)～(5)中任一项的摄像元件，其中
所述斜坡信号生成部按顺序重复地生成分别用于读出如下像素信号的斜坡信号：第一像素的处于复位电平时的像素信号、第二像素的处于复位电平时的像素信号、所述第一像素的处于信号电平时的像素信号、以及所述第二像素的处于信号电平时的像素信号，
所述控制是通过控制开关的打开和闭合来实现的，并且
当所述斜坡信号从一种切换到另一种时，所述开关在打开状态与闭合状态之间切换。
(7)摄像元件的摄像方法，
所述摄像元件包括：
像素区域，在所述像素区域中具有以矩阵状布置的多个像素；
列AD信号处理部，其具有对应于各个像素列而设置的、对从所述像素输出的像素信号执行AD转换(模拟-数字转换)的AD转换部，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部；以及
斜坡信号生成部，其被配置成生成斜坡信号，
所述摄像方法包括以下步骤：
与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作，这些操作是被交替且重复地执行的；以及
按如下方式来控制所述斜坡信号：所述斜坡信号被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
(8)电子设备，其包括摄像元件，所述摄像元件包括：
像素区域，在所述像素区域中具有以矩阵状布置的多个像素；
列AD信号处理部，其具有对应于各个像素列而设置的、对从所述像素输出的像素信号执行AD转换(模拟-数字转换)的AD转换部，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部；以及
斜坡信号生成部，其被配置成生成斜坡信号，
其中，与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作，这些操作是被交替且重复地执行的，
并且其中，所述斜坡信号被控制成：其被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
附图标记列表
11 摄像元件
12 像素区域
13 垂直驱动电路
14 列信号处理电路
15 水平驱动电路
16 输出电路
17 斜坡信号生成电路
18 控制电路
21 像素
22 水平信号线
23 垂直信号线
24 数据输出信号线
31 PD
32 传输晶体管
33 FD部
34 放大晶体管
35 选择晶体管
36 复位晶体管
41 列处理部
42 恒定电流源
51 输入开关
52 比较器
53 计数器
54 输出开关
55 保持部

Claims (8)

1.摄像元件，其包括：
像素区域，在所述像素区域中具有以矩阵状布置的多个像素；
列AD信号处理部，其具有对应于各个像素列而设置的、对从所述像素输出的像素信号执行AD转换(模拟-数字转换)的AD转换部，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部；以及
斜坡信号生成部，其被配置成生成斜坡信号，
其中，与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作，这些操作是被交替且重复地执行的，
并且其中，所述斜坡信号被控制成：其被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
2.根据权利要求1所述的摄像元件，其中，
所述控制是通过控制开关的打开和闭合来实现的，并且
所述开关被设置在所述斜坡信号生成部与所述AD转换部之间的路径上。
3.根据权利要求1所述的摄像元件，其中，
所述控制是通过控制开关的打开和闭合来实现的，并且
所述开关被设置在包含于所述AD转换部中的比较器内。
4.根据权利要求3所述的摄像元件，其中，
所述开关被设置在所述比较器内的电流路径上。
5.根据权利要求3所述的摄像元件，其中，
所述开关被设置在所述比较器内的如下两侧中的至少一者的电流路径上：对来自所述像素的信号进行处理的一侧；和对来自所述斜坡信号生成部的斜坡信号进行处理的一侧。
6.根据权利要求1所述的摄像元件，其中，
所述斜坡信号生成部按顺序重复地生成分别用于读出如下像素信号的斜坡信号：第一像素的处于复位电平时的像素信号、第二像素的处于复位电平时的像素信号、所述第一像素的处于信号电平时的像素信号、以及所述第二像素的处于信号电平时的像素信号，
所述控制是通过控制开关的打开和闭合来实现的，并且
当所述斜坡信号从一种切换到另一种时，所述开关从打开状态切换到闭合状态或者从闭合状态切换到打开状态。
7.摄像元件的摄像方法，
所述摄像元件包括：
像素区域，在所述像素区域中具有以矩阵状布置的多个像素；
列AD信号处理部，其具有对应于各个像素列而设置的、对从所述像素输出的像素信号执行AD转换(模拟-数字转换)的AD转换部，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部；以及
斜坡信号生成部，其被配置成生成斜坡信号，
所述摄像方法包括以下步骤：
与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作，这些操作是被交替且重复地执行的；以及
将所述斜坡信号控制成：其被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
8.电子设备，其包括摄像元件，所述摄像元件包括：
像素区域，在所述像素区域中具有以矩阵状布置的多个像素；
列AD信号处理部，其具有对应于各个像素列而设置的、对从所述像素输出的像素信号执行AD转换(模拟-数字转换)的AD转换部，布置在该同一列中的多个所述像素经由垂直信号线连接至所述AD转换部；以及
斜坡信号生成部，其被配置成生成斜坡信号，
其中，与对经由给定数量的所述垂直信号线之中的一部分垂直信号线而被连接的所述像素执行的复位操作或信号传输操作并行地，所述AD转换部对从经由给定数量的所述垂直信号线之中的其他垂直信号线而被连接的所述像素输出的所述像素信号执行AD转换操作，这些操作是被交替且重复地执行的，
并且其中，所述斜坡信号被控制成：其被供给至对从所述像素输出的所述像素信号执行AD转换的所述AD转换部，而不供给至不执行AD转换的所述AD转换部。
CN201680064367.7A 2015-11-12 2016-10-31 摄像元件、摄像方法和电子设备 Active CN108293100B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015221733 2015-11-12
JP2015-221733 2015-11-12
PCT/JP2016/082214 WO2017082090A1 (ja) 2015-11-12 2016-10-31 撮像素子、撮像方法、および電子機器

Publications (2)

Publication Number Publication Date
CN108293100A true CN108293100A (zh) 2018-07-17
CN108293100B CN108293100B (zh) 2021-07-20

Family

ID=58695239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680064367.7A Active CN108293100B (zh) 2015-11-12 2016-10-31 摄像元件、摄像方法和电子设备

Country Status (7)

Country Link
US (1) US10560651B2 (zh)
EP (1) EP3376755B1 (zh)
JP (1) JP6821590B2 (zh)
KR (1) KR102604317B1 (zh)
CN (1) CN108293100B (zh)
TW (1) TWI751116B (zh)
WO (1) WO2017082090A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110944128A (zh) * 2018-09-21 2020-03-31 爱思开海力士有限公司 模数转换（adc）电路和包括其的cmos图像传感器
WO2021208798A1 (en) * 2020-04-18 2021-10-21 Shenzhen GOODIX Technology Co., Ltd. Dual ramp pixel readout

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113365005B (zh) * 2020-03-06 2023-06-09 格科微电子（上海）有限公司 图像传感器列处理模块隔直电容的实现方法
US20230049629A1 (en) * 2020-03-23 2023-02-16 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100231768A1 (en) * 2009-03-13 2010-09-16 Renesas Technology Corp. Solid-state image pickup device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655500B2 (ja) 2004-04-12 2011-03-23 ソニー株式会社 Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP4423112B2 (ja) * 2004-06-01 2010-03-03 キヤノン株式会社 固体撮像装置および撮像システム
JP5347341B2 (ja) 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
KR101496712B1 (ko) * 2008-06-11 2015-02-27 삼성전자주식회사 아날로그-디지털 변환 장치와 이를 포함하는 이미지 촬상 장치
JP4640507B2 (ja) * 2009-01-06 2011-03-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置
KR101949980B1 (ko) * 2012-04-03 2019-02-19 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2014239289A (ja) * 2013-06-06 2014-12-18 ソニー株式会社 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器
JP6386722B2 (ja) 2013-11-26 2018-09-05 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100231768A1 (en) * 2009-03-13 2010-09-16 Renesas Technology Corp. Solid-state image pickup device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110944128A (zh) * 2018-09-21 2020-03-31 爱思开海力士有限公司 模数转换（adc）电路和包括其的cmos图像传感器
US11202027B2 (en) 2018-09-21 2021-12-14 SK Hynix Inc. Analog-to-digital conversion (ADC) circuit and CMOS image sensor including the same
WO2021208798A1 (en) * 2020-04-18 2021-10-21 Shenzhen GOODIX Technology Co., Ltd. Dual ramp pixel readout
US11172150B1 (en) 2020-04-18 2021-11-09 Shenzhen GOODIX Technology Co., Ltd. Dual ramp pixel readout

Also Published As

Publication number Publication date
CN108293100B (zh) 2021-07-20
EP3376755B1 (en) 2019-09-25
US20180332248A1 (en) 2018-11-15
EP3376755A1 (en) 2018-09-19
TW201729587A (zh) 2017-08-16
JPWO2017082090A1 (ja) 2018-08-30
TWI751116B (zh) 2022-01-01
US10560651B2 (en) 2020-02-11
KR20180081715A (ko) 2018-07-17
WO2017082090A1 (ja) 2017-05-18
KR102604317B1 (ko) 2023-11-21
EP3376755A4 (en) 2018-09-19
JP6821590B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
US11696053B2 (en) Imaging element, imaging method and electronic apparatus
CN206993236U (zh) 一种图像传感器及系统
CN103533234B (zh) 图像传感器芯片、操作方法和包括图像传感器芯片的系统
US10811447B2 (en) Solid-state imaging device, driving method, and electronic equipment
CN107801425A (zh) 固态摄像器件及其驱动方法和电子设备
CN108293100A (zh) 摄像元件、摄像方法和电子设备
CN105763819B (zh) 图像传感器和摄像设备
US10277848B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
CN105247851B (zh) 能够进行相位差对焦检测的成像传感器
CN107924931A (zh) 固态成像装置和电子设备
CN101827225A (zh) 固态成像设备、该设备的信号处理方法和图像捕捉装置
CN108605107A (zh) 固态成像装置、固态成像装置的驱动方法以及电子设备
CN107005666A (zh) 摄像装置、摄像装置的驱动方法和电子设备
CN110231693A (zh) 图像传感器
CN109478891A (zh) Ad转换装置、ad转换方法、图像传感器和电子设备
US10713749B2 (en) Image sensor and driving method, and electronic apparatus
WO2017006746A1 (ja) 撮像素子、画像処理方法、および電子機器
CN109479102A (zh) 成像控制装置、成像控制方法和成像元件
US10848700B2 (en) Imaging device with switch circuit
US20230217119A1 (en) Image sensor and image processing system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant