KR20180081715A - 촬상 소자, 촬상 방법 및 전자 기기 - Google Patents

촬상 소자, 촬상 방법 및 전자 기기 Download PDF

Info

Publication number
KR20180081715A
KR20180081715A KR1020187011043A KR20187011043A KR20180081715A KR 20180081715 A KR20180081715 A KR 20180081715A KR 1020187011043 A KR1020187011043 A KR 1020187011043A KR 20187011043 A KR20187011043 A KR 20187011043A KR 20180081715 A KR20180081715 A KR 20180081715A
Authority
KR
South Korea
Prior art keywords
signal
pixel
conversion
column
comparator
Prior art date
Application number
KR1020187011043A
Other languages
English (en)
Other versions
KR102604317B1 (ko
Inventor
유우스케 니시다
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20180081715A publication Critical patent/KR20180081715A/ko
Application granted granted Critical
Publication of KR102604317B1 publication Critical patent/KR102604317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H04N5/378—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3741—

Abstract

본 기술은, 보다 고속으로 처리가 행하여지게 할 수 있도록 하는 촬상 소자, 촬상 방법 및 전자 기기에 관한 것이다. 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 화소가, 수직 신호선을 통하여 AD 변환부에 접속된 칼럼 AD 신호 처리부와, 램프 신호를 생성하는 램프 신호 생성부를 구비하고, 소정수의 수직 신호선 중의, 일부의 수직 신호선을 통하여 접속되는 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 수직 신호선을 통하여 접속되는 화소로부터 출력되는 화소 신호를 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고, 램프 신호는, 화소로부터 출력되는 화소 신호를 AD 변환하는 AD 변환부에 공급되고, AD 변환하지 않는 AD 변환부에는 공급되지 않도록 제어된다. 본 기술은, 예를 들면, CMOS 이미지 센서에 적용할 수 있다.

Description

촬상 소자, 촬상 방법 및 전자 기기
본 기술은, 촬상 소자, 촬상 방법 및 전자 기기에 관한 것이다. 상세하게는, 보다 고속화를 도모할 수 있도록 한 촬상 소자, 촬상 방법 및 전자 기기에 관한 것이다.
종래, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 기능을 구비한 전자 기기에서는, 예를 들면, CCD(Charge Coupled Device)나 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 촬상 소자가 사용되고 있다.
촬상 소자는, 광전변환을 행하는 PD(photodiode : 포토다이오드)와 복수의 트랜지스터가 조합된 화소를 갖고 있고, 평면적으로 배치된 복수의 화소로부터 출력되는 화소 신호에 의거하여 화상이 구축된다. 또한, 화소로부터 출력되는 화소 신호는, 예를 들면, 화소의 열마다 배치되는 복수의 AD(Analog to Digital) 변환기에 의해 병렬적으로 AD 변환되어 출력된다.
이와 같은 촬상 소자에서, AD 변환기에서 다운 카운트 모드 및 업 카운트 모드로 카운트 처리를 행함으로써, AD 변환 처리의 고속화를 도모할 수 있는 촬상 소자가 제안되어 있다(예를 들면, 특허 문헌 1 참조).
또한, 복수회 반복하여, 리셋 레벨의 화소 신호와 신호 레벨의 화소 신호를 AD 변환함으로써, 노이즈를 저감할 수 있는 촬상 소자가 제안되어 있다(예를 들면, 특허 문헌 2 참조).
특허 문헌 1 : 일본 특개2005-303648호 공보 특허 문헌 2 : 일본 특개2009-296423호 공보
그런데, 촬상 소자에 대해, 화소 신호를 고속으로 판독할 것이 강하게 요구되어 있다. 상술한 바와 같은 칼럼 병렬 AD 변환기의 병렬수를 증가시킴에 의해 고속화를 도모하는 것은 가능하다.
그렇지만, 개개의 AD 변환기에는 용량이 있고, AD 변환기의 수가 증가함으로써, 병렬로 배치된 칼럼 병렬 AD 변환기 전체로의 용량치도 증가하고, 오차가 발생하기 쉬워질 가능성이 있다. 즉, CDS 방식으로 신호 판독을 행하는 경우, 리셋 레벨의 판정 타이밍은 전 AD 변환기에서 집중하여 행하여짐에 대해, 신호 레벨의 판정 타이밍은, 흐트러짐이 있고, 이 흐트러짐 때문에 CDS값에 오차가 생겨 버릴 가능성이 있다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것으로, 보다 고속화를 도모할 수 있도록 함과 함께, 오차의 발생을 억제할 수 있도록 하는 것이다.
본 기술의 한 측면의 촬상 소자는, 복수의 화소가 행렬형상으로 배치된 화소 영역과, 상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와, 램프 신호를 생성하는 램프 신호 생성부를 구비하고, 소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고, 상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어된다.
상기 제어는 스위치의 개폐를 제어함으로써 행하여지고, 상기 스위치는, 상기 램프 신호 생성부와 상기 AD 변환부와 경로상에 마련되어 있도록 할 수 있다.
상기 제어는 스위치의 개폐를 제어함으로써 행하여지고, 상기 스위치는, 상기 AD 변환부에 포함되는 콤퍼레이터 내에 마련되어 있도록 할 수 있다.
상기 스위치는, 상기 콤퍼레이터 내의 전류 경로에 마련되어 있도록 할 수 있다.
상기 스위치는, 상기 콤퍼레이터 내의 상기 화소로부터의 신호를 처리하는 측, 또는 상기 램프 신호 생성부로부터의 램프 신호를 처리하는 측의 적어도 일방의 전류 경로에 마련되어 있도록 할 수 있다.
상기 램프 신호 생성부는, 제1의 화소의 리셋 레벨의 화소 신호, 제2의 화소의 리셋 레벨의 화소 신호, 상기 제1의 화소의 신호 레벨의 화소 신호, 상기 제2의 화소의 신호 레벨의 화소 신호를, 각각 판독하기 위한 램프 신호를, 이 순서로 반복 생성하고, 상기 제어는 스위치의 개폐를 제어함으로써 행하여지고, 상기 스위치는, 상기 램프 신호의 전환의 타이밍에서 개폐 상태가 전환되도록 할 수 있다.
본 기술의 한 측면의 촬상 방법은, 복수의 화소가 행렬형상으로 배치된 화소 영역과, 상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와, 램프 신호를 생성하는 램프 신호 생성부를 구비하는 촬상 소자의 촬상 방법에 있어서, 소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고, 상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어되는 스텝을 포함한다.
본 기술의 한 측면의 전자 기기는, 복수의 화소가 행렬형상으로 배치된 화소 영역과, 상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와, 램프 신호를 생성하는 램프 신호 생성부를 구비하고, 소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고, 상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어되는 촬상 소자를 구비한다.
본 기술의 한 측면의 촬상 장치, 촬상 방법에서는, 복수의 화소가 행렬형상으로 배치된 화소 영역과, 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 화소가, 수직 신호선을 통하여 AD 변환부에 접속된 칼럼 AD 신호 처리부와, 램프 신호를 생성하는 램프 신호 생성부가 구비된다. 소정수의 수직 신호선 중의, 일부의 수직 신호선을 통하여 접속되는 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 수직 신호선을 통하여 접속되는 화소로부터 출력되는 화소 신호를 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고, 램프 신호는, 화소로부터 출력되는 화소 신호를 AD 변환하는 AD 변환부에 공급되고, AD 변환하지 않는 AD 변환부에는 공급되지 않도록 제어된다.
상기 전자 기기에서는, 상기 촬상 장치를 포함하는 구성으로 되어 있다.
본 기술의 한 측면에 의하면, 보다 고속화를 도모할 수 있도록 함과 함께, 오차의 발생을 억제할 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 본 기술을 적용한 촬상 소자의 한 실시의 형태의 구성을 도시하는 도면.
도 2는 화소와 칼럼 처리부의 구성을 도시하는 도면.
도 3은 화소와 칼럼 처리부의 다른 구성을 도시하는 도면.
도 4는 촬상 소자에서의 AD 변환의 동작을 설명하는 타이밍 차트.
도 5는 램프 신호 생성 회로에서 생성되는 램프 신호에 관해 설명하기 위한 도면.
도 6은 램프 신호의 공급을 제어하는 스위치의 위치에 관해 설명하는 도면.
도 7은 램프 신호의 공급을 제어하는 스위치의 다른 위치에 관해 설명하는 도면.
도 8은 콤퍼레이터의 구성에 관해 설명하기 위한 도면.
도 9는 콤퍼레이터와 스위치의 구성에 관해 설명하기 위한 도면.
도 10은 콤퍼레이터와 스위치의 구성에 관해 설명하기 위한 도면.
도 11은 콤퍼레이터와 스위치의 구성에 관해 설명하기 위한 도면.
도 12는 전자 기기에의 적용례에 관해 설명하기 위한 도면.
도 13은 촬상 소자의 사용례에 관해 설명하기 위한 도면.
이하에, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 한다)에
관해 설명한다. 또한, 설명은, 이하의 순서로 행한다.
1. 촬상 소자의 구성
2. 화소와 칼럼 처리부의 구성
3. 화소와 칼럼 처리부의 다른 구성
4. AD 변환의 동작에 관해
5. 램프 신호에 관해
6. 램프 신호의 공급을 제어하는 스위치의 위치
7. 콤퍼레이터와 스위치의 구성
8. 전자 기기에의 적용례
9. 사용례
<촬상 소자의 구성>
도 1은, 본 기술을 적용한 촬상 소자의 한 실시의 형태의 구성을 도시하는 도면이다.
도 1에 도시하는 바와 같이, 촬상 소자(11)는, 화소 영역(12), 수직 구동 회로(13), 칼럼 신호 처리 회로(14), 수평 구동 회로(15), 출력 회로(16), 램프 신호 생성 회로(17) 및 제어 회로(18)를 구비하여 구성된다.
화소 영역(12)은, 도시하지 않은 광학계에 의해 집광되는 광을 수광하는 수광면이다. 화소 영역(12)에는, 복수의 화소(21)가 행렬형상으로 배치되어 있고, 각각의 화소(21)는, 수평 신호선(22)을 통하여 행마다 수직 구동 회로(13)에 접속됨과 함께, 수직 신호선(23)을 통하여 열마다 칼럼 신호 처리 회로(14)에 접속된다. 복수의 화소(21)는, 각각 수광하는 광의 광량에 응한 레벨의 화소 신호를 각각 출력하고, 그들의 화소 신호로부터, 화소 영역(12)에 결상하는 피사체의 화상이 구축된다.
수직 구동 회로(13)는, 화소 영역(12)에 배치되는 복수의 화소(21)의 행마다 순차적으로, 각각의 화소(21)를 구동(전송이나, 선택, 리셋 등)하기 위한 구동 신호를, 수평 신호선(22)을 통하여 화소(21)에 공급한다.
칼럼 신호 처리 회로(14)는, 복수의 화소(21)로부터 수직 신호선(23)을 통하여 출력되는 화소 신호에 대해 CDS(Correlated Double Sampling : 상관 2중 샘플링) 처리를 시행 의해, 화소 신호의 AD 변환을 행함과 함께 리셋 노이즈를 제거한다. 예를 들면, 칼럼 신호 처리 회로(14)는, 화소(21)의 열수(列數)에 응한 복수의 칼럼 처리부(41)(후술하는 도 2 참조)를 갖고서 구성되고, 화소(21)의 열마다 병렬적으로 CDS 처리를 행할 수가 있다.
수평 구동 회로(15)는, 화소 영역(12)에 배치되는 복수의 화소(21)의 열마다 순차적으로, 칼럼 신호 처리 회로(14)로부터 화소 신호를 데이터 출력 신호선(24)에 출력시키기 위한 구동 신호를, 칼럼 신호 처리 회로(14)에 공급한다.
출력 회로(16)는, 수평 구동 회로(15)의 구동 신호에 따른 타이밍에서 칼럼 신호 처리 회로(14)로부터 데이터 출력 신호선(24)을 통하여 공급되는 화소 신호를 증폭하여, 후단의 신호 처리 회로에 출력한다.
램프 신호 생성 회로(17)는, 칼럼 신호 처리 회로(14)가 화소 신호를 AD 변환할 때에 참조하는 참조 신호로서, 일정한 구배로 시간의 경과에 따라 강하하는 전압(경사 전압)의 램프 신호를 생성하고, 칼럼 신호 처리 회로(14)에 공급한다.
제어 회로(18)는, 촬상 소자(11)의 내부의 각 블록의 구동을 제어한다. 예를 들면, 제어 회로(18)는, 각 블록의 구동 주기에 따른 클록 신호를 생성하고, 각각의 블록에 공급한다. 또한, 예를 들면, 제어 회로(18)는, 칼럼 신호 처리 회로(14)에서 화소 신호를 고속으로 AD 변환할 수 있도록 화소(21)로부터 화소 신호가 판독되는 제어를 행한다.
<화소와 칼럼 처리부의 구성>
다음에, 도 2에는, 촬상 소자(11)의 화소(21) 및 칼럼 처리부(41)의 구성례가 도시되어 있다.
도 2에는, 도 1의 화소 영역(12)에 배치되는 복수의 화소(21) 중, 소정의 열(칼럼)에 나열하여 배치된 2개의 화소(21a 및 21b)가 도시되어 있다. 또한, 도 2에는, 칼럼 신호 처리 회로(14)가 갖는 복수의 칼럼 처리부(41) 중, 이 열에 대응하여 배치되는 칼럼 처리부(41)가 도시되어 있다.
도시하는 바와 같이, 촬상 소자(11)에서는, 화소(21)의 1열에 대해, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)의 2개가 마련된다. 제1의 수직 신호선(23a)에는, 화소(21a)(예를 들면, 홀수행째의 화소(21))가 접속되고, 제2의 수직 신호선(23b)에는, 화소(21b)(예를 들면, 짝수행째의 화소(21))가 접속된다. 또한, 제1의 수직 신호선(23a)에는, 소스 팔로워 회로를 구성하는 정전류원(42a)이 접속되어 있고, 제2의 수직 신호선(23b)에는, 소스 팔로워 회로를 구성하는 정전류원(42b)이 접속되어 있다.
그리고, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)은, 이 열에 대응하여 배치되는 각각의 칼럼 처리부(41)에 접속된다. 도 2에 도시한 예에서는, 제1의 수직 신호선(23a)에 칼럼 처리부(41a)가 접속되고, 제2의 수직 신호선(23b)에 칼럼 처리부(41b)가 접속되어 있다.
화소(21a)는, PD(31a), 전송 트랜지스터(32a), FD부(33a), 증폭 트랜지스터(34a), 선택 트랜지스터(35a) 및 리셋 트랜지스터(36a)를 구비하여 구성된다.
PD(31a)는, 입사한 광을 광전변환에 의해 전하로 변환하여 축적하는 광전변환부이고, 애노드 단자가 접지되어 있음과 함께, 캐소드 단자가 전송 트랜지스터(32a)에 접속되어 있다.
전송 트랜지스터(32a)는, 수직 구동 회로(13)로부터 공급되는 전송 신호(TRG)에 따라 구동하고, 전송 트랜지스터(32a)가 온이 되면, PD(31a)에 축적되어 있는 전하가 FD부(33a)에 전송된다.
FD부(33a)는, 증폭 트랜지스터(34a)의 게이트 전극에 접속된 소정의 축적 용량을 갖는 부유 확산 영역이고, PD(31a)로부터 전송되는 전하를 축적한다.
증폭 트랜지스터(34a)는, FD부(33a)에 축적되어 있는 전하에 응한 레벨(즉, FD부(33a)의 전위)의 화소 신호를, 선택 트랜지스터(35a)를 통하여 제1의 수직 신호선(23a)에 출력한다. 즉, FD부(33a)가 증폭 트랜지스터(34a)의 게이트 전극에 접속되는 구성에 의해, FD부(33a) 및 증폭 트랜지스터(34a)는, PD(31a)에서 발생한 전하를, 그 전하에 응한 레벨의 화소 신호로 변환하는 변환부로서 기능한다.
선택 트랜지스터(35a)는, 수직 구동 회로(13)로부터 공급되는 선택 신호(SEL)에 따라 구동하고, 선택 트랜지스터(35a)가 온이 되면, 증폭 트랜지스터(34a)로부터 출력되는 화소 신호가 제1의 수직 신호선(23a)에 출력 가능한 상태가 된다.
리셋 트랜지스터(36a)는, 수직 구동 회로(13)로부터 공급되는 리셋 신호(RST)에 따라 구동하고, 리셋 트랜지스터(36a)가 온이 되면, FD부(33a)에 축적되어 있는 전하가 전원 배선(Vdd)에 배출되어, FD부(33a)가 리셋된다.
또한, 화소(21b)는, 화소(21a)와 마찬가지로, PD(31b), 전송 트랜지스터(32b), FD부(33b), 증폭 트랜지스터(34b), 선택 트랜지스터(35b) 및 리셋 트랜지스터(36b)를 구비하여 구성되다. 따라서, 화소(21b)의 각 부분은, 상술한 바와 같은 화소(21a)의 각 부분과 마찬가지로 동작하기 때문에, 그 상세한 설명은 생략한다. 또한, 이하 적절히, 화소(21a)와 화소(21b)를 구별할 필요가 없는 경우, 단지 화소(21)라고 칭하고, 화소(21)를 구성하는 각 부분에 대해서도 마찬가지로 칭한다.
칼럼 처리부(41a)는, 입력 스위치(51a), 콤퍼레이터(52a), 카운터(53a) 및, 출력 스위치(54a)를 구비하여 구성된다. 또한 칼럼 처리부(41b)도 칼럼 처리부(41a)와 같은 구성을 갖기 때문에, 여기서는, 칼럼 처리부(41a)를 예로 들어 설명한다. 또한, 칼럼 처리부(41a)와 칼럼 처리부(41b)를 개별적으로 구별할 필요가 없는 경우, 단지 칼럼 처리부(41)라고 기술한다.
칼럼 처리부(41a)의 콤퍼레이터(52a)의 마이너스측의 입력단자는, 제1의 수직 신호선(23a)에 접속된다. 또한, 콤퍼레이터(52a)의 플러스측의 입력단자는, 입력 스위치(51a)를 통하여 램프 신호 생성 회로(17)에 접속된다. 콤퍼레이터(52a)의 출력단자는, 카운터(53a)의 입력단자에 접속되어 있고, 카운터(53a)의 출력단자는, 출력 스위치(54a)를 통하여 데이터 출력 신호선(24)에 접속된다.
마찬가지로, 칼럼 처리부(41b)의 콤퍼레이터(52b)의 마이너스측의 입력단자는, 제2의 수직 신호선(23b)에 접속된다. 또한, 콤퍼레이터(52b)의 플러스측의 입력단자는, 입력 스위치(51b)를 통하여 램프 신호 생성 회로(17)에 접속된다. 콤퍼레이터(52b)의 출력단자는, 카운터(53b)의 입력단자에 접속되어 있고, 카운터(53b)의 출력단자는, 출력 스위치(54b)를 통하여 데이터 출력 신호선(24)에 접속된다.
입력 스위치(51a)는, 도 1의 제어 회로(18)에 의한 제어에 따라 개폐하고, 콤퍼레이터(52)의 플러스측의 입력단자에 대한 접속을, 램프 신호 생성 회로(17)에서 생성된 램프 신호를 입력하는, 또는 입력하지 않는다는 접속으로 전환한다. 입력 스위치(51a)와 입력 스위치(51b)는, 일방이 닫혀진 상태가 되고, 타방은 열려진 상태가 되도록, 그 개폐가 제어된다.
예를 들면, 입력 스위치(51a)가 닫히고, 입력 스위치(51b)가 열리면, 콤퍼레이터(52a)의 플러스측의 입력단자는, 램프 신호 생성 회로(17)에 접속된 상태가 되고, 콤퍼레이터(52b)의 플러스측의 입력단자는, 램프 신호 생성 회로(17)에 접속되지 않은 상태가 된다.
이때 콤퍼레이터(52a)에는, 제1의 수직 신호선(23a)을 통하여 입력된 화소(21a)로부터 출력되는 화소 신호와, 램프 신호 생성 회로(17)에서 생성된 램프 신호가, 입력되는 상태가 된다.
한편, 입력 스위치(51b)는 열려 있기 때문에, 칼럼 처리부(41b)의 콤퍼레이터(52b)에는, 램프 신호 생성 회로(17)에서 생성된 램프 신호는, 입력되지 않는 상태가 된다. 이와 같이, 칼럼 처리부(41a)와 칼럼 처리부(41b)의 일방에, 램프 신호 생성 회로(17)에서 생성된 램프 신호가 공급되도록, 입력 스위치(51)의 개폐는 제어된다.
콤퍼레이터(52)는, 플러스측의 입력단자에 입력되는 램프 신호와, 마이너스측의 입력단자에 입력되는 화소 신호와의 대소를 비교하여, 그 비교 결과를 나타내는 비교 결과 신호를 출력한다. 예를 들면, 콤퍼레이터(52)는, 램프 신호가 아날로그의 화소 신호보다도 큰 경우에는 하이 레벨의 비교 결과 신호를 출력하고, 램프 신호가 아날로그의 화소 신호 이하가 된 경우에는 로우 레벨의 비교 결과 신호를 출력한다.
카운터(53)는, 예를 들면, 램프 신호 생성 회로(17)로부터 출력되는 램프 신호의 전위가 일정한 구배로 강하를 시작한 타이밍부터, 콤퍼레이터(52)로부터 출력되는 비교 결과 신호가 하이 레벨로부터 로우 레벨로 전환되는 타이밍까지의 소정의 클록수를 카운트한다. 따라서, 카운터(53)가 카운트한 카운트값은, 콤퍼레이터(52)에 입력되는 화소 신호의 레벨에 응한 값이 되고, 이에 의해, 화소(21)로부터 출력되는 아날로그의 화소 신호가 디지털값으로 변환된다.
예를 들면, 촬상 소자(11)에서는, 화소(21)의 FD부(33)가 리셋된 상태의 리셋 레벨의 화소 신호와, 화소(21)의 FD부(33)가 PD(31)에서 광전변환된 전하를 유지한 상태의 신호 레벨의 화소 신호가, 화소(21)로부터 출력된다. 그리고, 칼럼 처리부(41)에서 화소 신호를 AD 변환할 때에, 그들의 신호의 차분을 구함에 의해, 리셋 노이즈가 제거된 화소 신호가 출력된다. 또한, 카운터(53)는, 카운트값을 유지하는 유지부(55)를 갖고 있고, 후술하는 바와 같이, 카운트값을 일시적으로 유지할 수 있다.
출력 스위치(54)는, 수평 구동 회로(15)로부터 출력되는 구동 신호에 따라 개폐한다. 예를 들면, 소정의 칼럼 처리부(41)가 배치되어 있는 열의 화소 신호를 출력하는 타이밍이 되면, 수평 구동 회로(15)로부터 출력되는 구동 신호에 따라 출력 스위치(54)가 폐쇄되고, 카운터(53)의 출력단자가 데이터 출력 신호선(24)에 접속된다. 이에 의해, 칼럼 처리부(41)에서 AD 변환된 화소 신호가 데이터 출력 신호선(24)에 출력된다.
<화소와 칼럼 처리부의 다른 구성>
도 3에, 촬상 소자(11)의 화소(21) 및 칼럼 처리부(41)의 다른 구성례를 도시한다.
도 3에 도시한 촬상 소자(11)도, 기본적인 구성은, 도 2에 도시한 촬상 소자(11)와 마찬가지이지만, 수직 신호선(23)이, 화소의 1열에 대해 1개의 수직 신호선이 마련되어 구성되어 있는 점에서 다르다. 즉, 도 2에 도시한 촬상 소자(11)에서는, 화소의 1열에 대해 2개의 수직 신호선이 마련되어 구성되어 있지만, 도 3에 도시한 촬상 소자(11)에서는, 화소의 1열에 대해 1개의 수직 신호선이 마련되어 구성되어 있다.
화소(21a)와 화소(21b)는, 행방향으로 배치되어 있다. 화소(21a)에는, 제1의 수직 신호선(23a)이 접속되어 있다. 도시는 하지 않지만, 화소(21a)의 도면 중 하측(열방향)에도 화소(21)는 배치되어 있고, 그들 열방향으로 배치되어 있는 화소(21)에 대해, 1개의 제1의 수직 신호선(23a)이 접속되어 있다.
마찬가지로, 화소(21b)에는, 제2의 수직 신호선(23b)이 접속되어 있다. 도시는 하지 않지만, 화소(21b)의 도면 중 하측(열방향)에도 화소(21)는 배치되어 있고, 그들 열방향으로 배치되어 있는 화소(21)에 대해, 1개의 제2의 수직 신호선(23b)이 접속되어 있다.
제1의 수직 신호선(23a)은, 칼럼 처리부(41a)의 콤퍼레이터(52a)의 마이너스측에 접속되어 있다. 또한, 콤퍼레이터(52a)의 플러스측에는, 입력 스위치(51a)를 통하여 램프 신호 생성 회로(17)가 접속되어 있다. 콤퍼레이터(52a)의 출력단자는, 카운터(53a)의 입력단자에 접속되어 있고, 카운터(53a)의 출력단자는, 출력 스위치(54a)를 통하여 데이터 출력 신호선(24)에 접속된다.
마찬가지로, 칼럼 처리부(41b)의 콤퍼레이터(52b)의 마이너스측의 입력단자는, 제2의 수직 신호선(23b)에 접속된다. 또한, 콤퍼레이터(52b)의 플러스측의 입력단자는, 입력 스위치(51b)를 통하여 램프 신호 생성 회로(17)에 접속된다. 콤퍼레이터(52b)의 출력단자는, 카운터(53b)의 입력단자에 접속되어 있고, 카운터(53b)의 출력단자는, 출력 스위치(54b)를 통하여 데이터 출력 신호선(24)에 접속된다.
도 2에 도시한 경우와 같이, 입력 스위치(51a)는, 도 1의 제어 회로(18)에 의한 제어에 따라 개폐하고, 콤퍼레이터(52)의 플러스측의 입력단자에 대한 접속을, 램프 신호 생성 회로(17)에서 생성된 램프 신호를 입력하는, 또는 입력하지 않는다는 접속으로 전환한다. 입력 스위치(51a)와 입력 스위치(51b)는, 일방이 닫혀진 상태가 되고, 타방은 열려진 상태가 되도록, 그 개폐가 제어된다.
이와 같이, 도 3에 도시한 구성에서는, 화소의 1열에 대해 1개의 수직 신호선이 마련되고, 1개의 칼럼 처리부(41)가 배치되어 있다.
이와 같이 촬상 소자(11)는 구성되어 있고, 칼럼 처리부(41a)와 칼럼 처리부(41b)는, 화소(21a)로부터 출력되는 화소 신호와, 화소(21b)로부터 출력되는 화소 신호를 교대로 AD 변환할 수 있다. 따라서, 촬상 소자(11)에서는, 화소(21a) 및 화소(21b) 중의, 일방이 리셋 동작 또는 신호 전송 동작을 행하여 화소 신호의 세틀링(Settling)을 행하는 것과 병행적으로, 타방으로부터 출력되어 유지(Hold)되는 화소 신호를 칼럼 처리부(41)가 AD 변환하는 처리를, 교대로 반복해서 행할 수 있도록, 화소 신호의 판독을 제어할 수 있다.
이와 같이, 촬상 소자(11)에서는, 화소(21a) 및 화소(21b)에서, 화소 신호의 AD 변환과 세틀링을 동시 병행적으로 행하고, 그것들이 교대로 전환되는 동작을 함으로써, 칼럼 처리부(41)에서의 AD 변환을 고속화할 수 있다.
<AD 변환의 동작에 관해>
다음에, 도 4에는, 촬상 소자(11)에서의 AD 변환의 동작을 설명하는 타이밍 차트가 도시되어 있다. 도 4에 도시한 타이밍 차트는, 도 2에 도시한 구성이라도, 도 3에 도시한 구성이라도 적용할 수 있다.
도 4에서는, 상측부터 차례로, 제1의 수직 신호선(23a)에 접속되는 화소(21a)의 동작, 칼럼 처리부(41a)의 동작, 제2의 수직 신호선(23b)에 접속되는 화소(21b)의 동작 및 칼럼 처리부(41a)의 동작이 도시되어 있다.
우선, 제1의 동작 기간에서, 제1의 수직 신호선(23a)에 접속되는 화소(21a)는, FD부(33a)를 리셋하고, 리셋 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기한다(리셋 기간). 이 동작과 병행하여, 제1의 동작 기간에서, 제2의 수직 신호선(23b)에 접속되는 화소(21b)는, 그 전의 동작 기간에서 세틀링된 PD(31b)의 수광량에 응한 신호 레벨의 화소 신호의 출력을 계속 유지한다.
제1의 동작 기간에서, 칼럼 처리부(41a)는 처리를 행하지 않지만, 칼럼 처리부(41b)는, 화소(21b)로부터 출력되는 신호 레벨의 화소 신호를 AD 변환한다(AD 변환 기간). 이때, 칼럼 처리부(41b)에서, 카운터(53b)는, 화소(21b)의 신호 레벨의 화소 신호에 대응하는 카운트값을 유지부(55b)에 유지한다.
다음에, 제2의 동작 기간에서, 제1의 수직 신호선(23a)에 접속되는 화소(21a)는, 제1의 동작 기간에서 세틀링된 리셋 레벨의 화소 신호의 출력을 계속 유지하고, 칼럼 처리부(41a)는, 화소(21a)로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환한다.
이 동작과 병행하여, 제2의 동작 기간에서, 제2의 수직 신호선(23b)에 접속되는 화소(21b)는, FD부(33b)를 리셋하고, 리셋 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기하고, 칼럼 처리부(41b)는, 처리를 행하지 않는다.
그 후, 제3의 동작 기간에서, 제1의 수직 신호선(23a)에 접속되는 화소(21a)는, PD(31a)에서 광전변환된 전하를 FD부(33a)에 전송하고, PD(31a)의 수광량에 응한 신호 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기한다(신호 전송 기간). 제3의 동작 기간에서는, 칼럼 처리부(41a)는, 처리를 행하지 않는다.
이 동작과 병행하여, 제3의 동작 기간에서, 제2의 수직 신호선(23b)에 접속되는 화소(21b)는, 제2의 동작 기간에서 세틀링된 리셋 레벨의 화소 신호의 출력을 계속 유지하고, 칼럼 처리부(41b)는, 화소(21b)로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환한다.
그리고, 칼럼 처리부(41b)에서는, 이 리셋 레벨의 화소 신호에 대응하는 카운트값과, 유지부(55b)에 유지하고 있는 화소(21b)의 신호 레벨의 화소 신호에 대응하는 카운트값과의 차분을 구하고, 리셋 노이즈를 제거한 화소 신호를 출력한다.
그리고, 제4의 동작 기간에서, 제1의 수직 신호선(23a)에 접속되는 화소(21a)는, 제3의 동작 기간에서 세틀링된 신호 레벨의 화소 신호의 출력을 계속 유지하고, 칼럼 처리부(41a)는, 화소(21a)로부터 출력되는 신호 레벨의 화소 신호를 AD 변환한다.
그리고, 칼럼 처리부(41a)에서는, 이 신호의 화소 신호에 대응하는 카운트값과, 유지부(55a)에 유지하고 있는 화소(21a)의 리셋 레벨의 화소 신호에 대응하는 카운트값과의 차분을 구하고, 리셋 노이즈를 제거한 화소 신호를 출력한다.
이 동작과 병행하여, 제4의 동작 기간에서, 제2의 수직 신호선(23b)에 접속되는 화소(21b)는, PD(31b)에서 광전변환된 전하를 FD부(33b)에 전송하고, PD(31b)의 수광량에 응한 신호 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기한다. 또한 제4의 동작 기간에서는, 칼럼 처리부(41b)는, 처리를 행하지 않는다.
제4의 동작 기간이 종료된 후, 제1의 동작 기간으로 되돌아와, 이하 마찬가지로, 다음 행의 화소(21a) 및 화소(21b)를 동작 대상으로 하여 순차적으로, 제1의 동작 기간부터 제4의 동작 기간까지의 동작이 반복해서 행하여진다. 또한, 화소(21a)와 화소(21b)에서, 반주기씩 어긋내어 각 동작 기간이 행하여지도록 하여도 좋다.
이상과 같이, 촬상 소자(11)에서는, 화소(21a) 및 화소(21b)의 일방의 화소 신호를 AD 변환하는 것과 병행하여, 타방의 화소 신호의 세틀링이 행하여진다. 이에 의해, 촬상 소자(11)에서는, 예를 들면, 제1의 동작 기간에서 화소(21b)의 신호 레벨의 화소 신호의 AD 변환이 완료된 직후부터, 제2의 동작 기간에서 화소(21a)의 리셋 레벨의 화소 신호의 AD 변환을 실행할 수 있다.
마찬가지로, 제2의 동작 기간에서 화소(21a)의 리셋 레벨의 화소 신호의 AD 변환이 완료된 직후부터, 제3의 동작 기간에서 화소(21b)의 리셋 레벨의 화소 신호의 AD 변환을 실행할 수 있다. 또한, 제3의 동작 기간에서 화소(21b)의 리셋 레벨의 화소 신호의 AD 변환이 완료된 직후부터, 제4의 동작 기간에서 화소(21a)의 신호 레벨의 화소 신호의 AD 변환을 실행할 수 있다.
따라서 예를 들면, 화소 신호의 세틀링이 완료될 때까지, 칼럼 처리부(41)가 AD 변환을 대기하는 구성과 비교하여, 촬상 소자(11)는, 보다 고속으로 AD 변환을 행할 수가 있다.
<램프 신호에 관해>
다음에 램프 신호 생성 회로(17)에서 생성되는 램프 신호, 환언하면, 칼럼 처리부(41)에 공급되는 램프 신호에 관해 설명한다.
도 5는, 램프 신호 생성 회로(17)에서 생성되는 램프 신호의 파형을 도시하는 도면이다. 여기서, 먼저(先に) 화소 신호가 판독되는 화소(21)를 프라이머리(Primary) 화소라고 칭하고, 후에 화소 신호가 판독되는 화소(21)를 세컨더리(Secondary) 화소라고 칭한다.
램프 신호는, 프라이머리 화소의 리셋 레벨의 화소 신호(P상(相))와 신호 레벨의 화소 신호(D상)를 판독하기 위한 신호와, 세컨더리 화소의 P상과 D상을 판독하는 신호로 구성되어 있다. 프라이머리 화소용의 신호를 적절히, 프라이머리 램프 신호라고 기술하고, 세컨더리 화소용의 신호를 적절히, 세컨더리 램프 신호라고 기술한다.
도 5에서, 프라이머리 램프 신호는, 태선(太線)으로 도시하고, 세컨더리 램프 신호는, 세선으로 도시하고 있다. 우선, 램프 신호 생성 회로(17)는, 기간(T1)에서, 프라이머리 화소의 리셋 레벨의 화소 신호(P상)를 판독하기 위한 프라이머리 램프 신호를 생성한다. 그 후, 램프 신호 생성 회로(17)는, 기간(T2)에서, 세컨더리 화소의 리셋 레벨의 화소 신호(P상)를 판독하기 위한 세컨더리 램프 신호를 생성한다.
기간(T2) 후의 기간(T3)에서, 램프 신호 생성 회로(17)는, 프라이머리 화소의 신호 레벨의 화소 신호(D상)를 판독하기 위한 프라이머리 램프 신호를 생성한다. 그 후, 램프 신호 생성 회로(17)는, 기간(T4)에서, 세컨더리 화소의 신호 레벨의 화소 신호(D상)를 판독하기 위한 세컨더리 램프 신호를 생성한다.
이와 같이, 램프 신호는, 프라이머리 램프 신호와 세컨더리 램프 신호가 교대로 나타나는 신호로 되어 있다. 여기서, 도 2 또는 도 3을 재차 참조한다. 여기서는, 화소(21a)를 프라이머리 화소로 하고, 칼럼 처리부(41a)를 프라이머리 화소로부터의 화소 신호를 처리하는 칼럼 처리부(41)라고 한다. 또한, 화소(21b)를 세컨더리 화소로 하고, 칼럼 처리부(41b)를 세컨더리 화소로부터의 화소 신호를 처리하는 칼럼 처리부(41)라고 한다.
입력 스위치(51a)와 입력 스위치(51b)의 개폐는, 램프 신호에 응하여 전환된다. 구체적으로는, 프라이머리 램프 신호가 램프 신호 생성 회로(17)로부터 공급될 때에는, 입력 스위치(51a)는 접속된 상태가 되고, 입력 스위치(51b)는 절단된 상태가 된다. 또한 세컨더리 램프 신호가 램프 신호 생성 회로(17)로부터 공급될 때에는, 입력 스위치(51b)는 접속된 상태가 되고, 입력 스위치(51a)는 절단된 상태가 된다.
도 5에 도시한 바와 같이, 기간(T1)에서, 프라이머리 램프 신호가 생성되고 있을 때에는, 입력 스위치(51a)는 접속된 상태(ON)가 되고, 입력 스위치(51b)는 절단된 상태(OFF)가 된다. 기간(T2)에서, 세컨더리 램프 신호가 생성되고 있을 때에는, 입력 스위치(51a)는 절단된 상태(OFF)가 되고, 입력 스위치(51b)는 접속된 상태(ON)가 된다.
기간(T3)에서, 프라이머리 램프 신호가 생성되고 있을 때에는, 입력 스위치(51a)는 접속된 상태(ON)가 되고, 입력 스위치(51b)는 절단된 상태(OFF)가 된다. 기간(T4)에서, 세컨더리 램프 신호가 생성되고 있을 때에는, 입력 스위치(51a)는 절단된 상태(OFF)가 되고, 입력 스위치(51b)는 접속된 상태(ON)가 된다.
이와 같이, 입력 스위치(51)는, 램프 신호에 응하여, 그 개폐가 제어된다.
<램프 신호의 공급을 제어하는 스위치의 위치>
상기한 바와 같이, 램프 신호에 응하여 개폐가 제어되는 입력 스위치(51)가, 촬상 소자(11) 내에서 마련되는 위치에 관해, 도 6, 도 7을 참조하여 설명한다. 도 6, 도 7에서는, 램프 신호 생성 회로(17), 칼럼 처리부(41) 및 입력 스위치(51)만을 도시하고, 각각 간략화하여 도시한다.
도 6에 도시한 바와 같이, 입력 스위치(51)는, 램프 신호 생성 회로(17)와 칼럼 처리부(41)의 사이에 마련된다. 입력 스위치(51a)는, 램프 신호 생성 회로(17)와 칼럼 처리부(41a)의 사이에 마련되고, 입력 스위치(51b)는, 램프 신호 생성 회로(17)와 칼럼 처리부(41b)의 사이에 마련되어 있다. 입력 스위치(51a)와 입력 스위치(51b)의 개폐를 제어한 제어 신호는, 도 6에서는 도시하지 않은 제어 회로(18)(도 1)로부터 공급된다.
상술한 바와 같이, 입력 스위치(51a)와 입력 스위치(51b)의 개폐는, 일방이 접속되어 있을 때에는, 타방은 절단되어 있도록 제어된다.
입력 스위치(51)는, 도 6에 도시한 바와 같이, 칼럼 처리부(41)의 외부에 마련되어 있어도 좋고, 도 2(또는 도 3)에 도시한 바와 같이, 칼럼 처리부(41) 내에 포함되어 있어도 좋다.
도 7에, 입력 스위치(51)의 다른 배치 위치를 도시한다. 도 7에 도시한 배치례에서는, 칼럼 처리부(41) 내의 콤퍼레이터(52) 내에 입력 스위치(51)가 마련되어 있다.
칼럼 처리부(41a) 내의 콤퍼레이터(52a) 내에, 입력 스위치(51a)를 마련한다. 입력 스위치(51a)가 접속된 상태일 때에는, 콤퍼레이터(52a) 내에, 램프 신호 생성 회로(17)로부터의 램프 신호가 공급되고, 콤퍼레이터(52a)에서의 전압 비교가 행하여지지만, 입력 스위치(51a)가 절단된 상태일 때에는, 콤퍼레이터(52a) 내에 단선된 개소가 존재하는 상태가 되어, 콤퍼레이터(52a)에서의 전압 비교는 행하여지지 않는 상태가 된다.
마찬가지로, 칼럼 처리부(41b) 내의 콤퍼레이터(52b) 내에, 입력 스위치(51b)를 마련한다. 입력 스위치(51b)가 접속된 상태일 때에는, 콤퍼레이터(52b) 내에, 램프 신호 생성 회로(17)로부터의 램프 신호가 공급되고, 콤퍼레이터(52b)에서의 전압 비교가 행하여지지만, 입력 스위치(51b)가 절단된 상태일 때에는, 콤퍼레이터(52b) 내에 단선된 부분이 존재한 상태가 되어, 콤퍼레이터(52b)에서의 전압 비교는 행하여지지 않는 상태가 된다.
이와 같이, 입력 스위치(51)의 촬상 소자(11) 내에서의 배치 위치는, 램프 신호 생성 회로(17)로부터의 램프 신호가 공급되는 상태와 공급되지 않는 상태를 전환하여, 그와 같은 전환을 제어할 수 있는 위치라면 좋다.
<콤퍼레이터와 스위치의 구성>
도 6, 도 7에 도시한 스위치의 배치례에 관해 더욱 설명을 가한다. 여기서는, 콤퍼레이터(52)는, 차동 앰프로 구성되어 있는 경우를 예로 들어 설명을 계속한다.
우선 도 8을 참조하여, 콤퍼레이터(52)를 차동 앰프로 구성한 때의 구성에 관해 설명한다. 콤퍼레이터(52)의 기본 구성은, 일반적으로 잘 알려져 있는 차동 앰프 구성을 채용하고 있고, NMOS형의 트랜지스터(105, 106)를 갖는 차동 트랜지스터쌍부(對部)와, 차동 트랜지스터쌍부의 출력 부하가 되는 PMOS형의 트랜지스터(101, 102)를 갖는 전원측에 배치된 부하 트랜지스터쌍부와, 각 부분에 일정한 동작 전류를 공급하는 접지(GND)측에 배치된 NMOS형의 정전류원 트랜지스터(109)를 갖는 전류원부를 구비하고 있다.
트랜지스터(105, 106)의 각 소스가 공통으로 정전류원 트랜지스터(109)의 드레인과 접속되고, 트랜지스터(105, 106)의 각 드레인(출력단자)에 부하 트랜지스터쌍부의 대응하는 트랜지스터(101, 102)의 드레인이 접속되어 있다. 정전류원 트랜지스터(109)의 게이트에는, DC 게이트 전압이 입력된다.
차동 트랜지스터쌍부의 출력(도시한 예에서는 트랜지스터(106)의 드레인)은, 도시하지 않은 앰프에 접속되고, 또한 도시하지 않은 버퍼를 경유하여, 충분한 증폭이 이루어진 후, 카운터(53)(도 2)에 출력되도록 되어 있다.
또한, 콤퍼레이터(52)의 동작점을 리셋하는 동작점 리셋부가 마련되어 있다. 동작점 리셋부는, 오프셋 제거부로서 기능하는 것이다. 즉, 콤퍼레이터(52)는, 오프셋 제거 기능 부착의 전압 콤퍼레이터로서 구성되어 있다. 동작점 리셋부는, 스위치 트랜지스터(103, 104)와 신호 결합용의 용량 소자(107, 108)를 갖고 있다.
여기서, 스위치 트랜지스터(103)는, 트랜지스터(105)의 게이트(입력단자-)드레인(출력단자) 사이에 접속되고, 또한 스위치 트랜지스터(104)는, 트랜지스터(106)의 게이트(입력단자-)드레인(출력단자) 사이에 접속되고, 각 게이트에는 공통으로 비교기 리셋 펄스(PSET)가 공급되도록 되어 있다.
또한, 트랜지스터(105)의 게이트(입력단자)에는, 용량 소자(107)를 통하여 도시하지 않은 램프 신호 생성 회로(17)로부터 램프 신호가 공급되고, 트랜지스터(106)의 게이트(입력단자)에는, 화소(21)로부터의 화소 신호가 용량 소자(108)를 통하여 공급되도록 되어 있다.
이와 같은 구성에서, 동작점 리셋부는, 용량 소자(107, 108)를 통하여 입력되는 신호에 대해 샘플/홀드 기능을 발휘한다. 즉, 화소 신호와 램프 신호와의 비교를 시작하기 직전만 비교기 리셋 펄스를 액티브로 하고, 차동 트랜지스터쌍부의 동작점을 드레인 전압(판독 전위 ; 기준 성분이나 신호 성분을 판독하는 동작 기준치)으로 리셋한다. 그 후, 용량 소자(108)를 통하여 화소 신호를 트랜지스터(106)에, 또한 용량 소자(107)를 통하여 램프 신호를 입력하고, 화소 신호와 램프 신호가 동전위가 될 때까지 비교를 행한다. 화소 신호와 램프 신호가 동전위가 되면 출력이 반전한다.
콤퍼레이터(52)가, 도 8에 도시한 구성일 때에, 입력 스위치(51)를, 도 6 또는 도 7에 도시한 위치에 배치한 경우에 관해 설명한다. 이하의 설명에서는, 콤퍼레이터(52)는, 도 8에 도시한 구성이라고 하여, 콤퍼레이터(52)에 관한 설명은 생략한다.
(스위치의 배치례 1)
도 9는, 도 6에 도시한 바와 같이, 램프 신호 생성 회로(17)와 칼럼 처리부(41)의 사이에 입력 스위치(51)를 마련한 경우의 한 예를 도시하는 도면이다.
입력 스위치(51a)는, 램프 신호 생성 회로(17)와 칼럼 처리부(41a)의 콤퍼레이터(52a)의 사이에 마련되고, 콤퍼레이터(52a)의 용량 소자(107a)에 접속되어 있다. 마찬가지로, 입력 스위치(51b)는, 램프 신호 생성 회로(17)와 칼럼 처리부(41b)의 콤퍼레이터(52b)의 사이에 마련되고, 콤퍼레이터(52b)의 용량 소자(107b)에 접속되어 있다.
도 9에서는, 입력 스위치(51a)는 접속되고, 입력 스위치(51b)는 절단되어 있는 예를 도시하고 있다. 도 9에 도시한 바와 같이, 복수 병렬로 배치되는 칼럼 처리부(41)의 콤퍼레이터(52)의 램프 신호(참조 신호)가 전송되는 경로에, 차단 회로(입력 스위치(51))를 배치하고, AD 변환의 타이밍에 동기시켜서, 시분할로, 차단 회로의 ON, OFF가 제어되는 구성으로 할 수 있다.
이와 같은 구성으로서, 또한 도 2에 도시한, 화소의 1열에 대해 2개의 수직 신호선(23)이 마련되고, 각각의 수직 신호선(23)에 칼럼 처리부(41)가 접속되어 있는 구성으로 한 경우라도, 소정의 타이밍에서, 램프 신호 생성 회로(17)와 접속되어 있는 것은, 칼럼 처리부(41a) 또는 칼럼 처리부(41b)의 어느 일방이다.
또한, 도 3에 도시한 바와 같이, 화소의 1열에 대해 1개의 수직 신호선(23)이 마련되어 구성되고, 각각의 수직 신호선(23)에 칼럼 처리부(41)가 접속되어 있는 구성으로 한 경우라도, 소정의 타이밍에서, 램프 신호 생성 회로(17)와 접속되어 있는 것은, 칼럼 처리부(41a) 또는 칼럼 처리부(41b)의 어느 일방이다.
따라서, 본 기술에 의하면, 소정의 타이밍에서, 램프 신호 생성 회로(17)에 접속되어 있는 칼럼 처리부(41)는, 촬상 소자(11)에 구비되어 있는 칼럼 처리부(41)수의 반분이도록 할 수 있다. 이에 의해, CDS값에 오차가 생겨 버리는 것을 억제하는 것이 가능해진다.
도 9 등을 참조하면, 칼럼 처리부(41)에는, 용량 소자(107) 등의 용량이 포함되다. 따라서, 칼럼 처리부(41)를 병렬로 배치하고, 램프 신호 생성 회로(17)에 접속되는 칼럼 처리부(41)가 증가하면, 램프 신호 생성 회로(17)에 대해 부하가 되는 용량치가 증대하게 된다.
리셋 레벨의 판정 타이밍은, 모든 칼럼 처리부(41)에서 거의 동일한 타이밍에서 집중하여 행하여짐에 대해, 신호 레벨의 판정 타이밍은, 각각의 칼럼 처리부(41)에 입력되는 신호 레벨에 상관이 없기 때문에, 그 판정 타이밍은 흐트러져 버릴 가능성이 있다. 이 흐트러짐 때문에, CDS값에 오차가 생겨 버릴 가능성이 있다.
본 기술에 의하면, 상기한 바와 같이, 소정의 타이밍에서, 램프 신호 생성 회로(17)에 접속되어 있는 칼럼 처리부(41)는, 촬상 소자(11)에 구비되어 있는 칼럼 처리부(41)수의 반분이도록 할 수 있기 때문에, 램프 신호 생성 회로(17)에 대한 부하가 작아져서, 칼럼 처리부(41)에서의 신호 레벨의 판정 타이밍의 흐트러짐에 의한 CDS값의 오차(노이즈)를 저감시키는 것이 가능해진다.
또한, 본 기술에서는, 램프 신호 생성 회로(17)의 부하 용량이 되는 열병렬로 배치되는 AD 변환기의 접속수를 시분할로 감소시킬 수 있고, AD 변환기를 구성하는 칼럼 처리부(41)(칼럼 처리부(41) 내의 콤퍼레이터(52))의 상태에 의한 입력 용량 변동에 의한 램프 신호(참조 신호)의 지연 변조를 경감할 수 있고, CDS값의 오차를 억제할 수 있다.
또한, 본 기술에 의하면, 상기한 바와 같이, 프라이머리 화소와 세컨더리 화소의 2개의 화소에 대한 램프 신호를 생성하는 구성으로 한 경우라도, 단일한 램프 신호 생성 회로(17)에서 램프 신호를 생성하는 것이 가능하기 때문에, 복수의 램프 신호 생성 회로(17)를 구비할 필요가 없고, 소비 전력이 증가하여 버리는 것을 막고, 촬상 소자(11)의 면적이 커지는 것을 막는 것이 가능해진다.
또한, 복수의 램프 신호 생성 회로(17)를 구비하는 경우, 각각의 램프 신호 생성 회로(17)의 정밀도에 흐트러짐이 있으면, CDS값의 오차가 발생하는 등의 악영향이 발생할 가능성이 있지만, 본 기술에 의하면, 단일한 램프 신호 생성 회로(17)에서 처리가 행하여지기 때문에, 그와 같은 악영향이 발생하는 일은 없다.
(스위치의 배치례 2)
도 10은, 도 7에 도시한 바와 같이, 램프 신호 생성 회로(17)와 칼럼 처리부(41)의 사이에 입력 스위치(51)를 마련한 경우의 한 예를 도시하는 도면이다.
입력 스위치(51a)는, 칼럼 처리부(41a)의 콤퍼레이터(52a) 내에 마련되고, 입력 스위치(51a)가 개방되어 있을 때에는, 콤퍼레이터(52a)에서의 비교, 판정이 행하여지지 않도록 하고, 입력 스위치(51a)가 접속되어 있을 때에는, 콤퍼레이터(52a)에서의 비교, 판정이 행하여지도록 하기 위한 위치에 배치되어 있다.
마찬가지로, 입력 스위치(51b)는, 칼럼 처리부(41b)의 콤퍼레이터(52b) 내에 마련되고, 입력 스위치(51b)가 개방되어 있을 때에는, 콤퍼레이터(52b)에서의 비교, 판정이 행하여지지 않도록 하고, 입력 스위치(51b)가 접속되어 있을 때에는, 콤퍼레이터(52b)에서의 비교, 판정이 행하여지도록 하기 위한 위치에 배치되어 있다.
도 10에 도시한 콤퍼레이터(52a)를 참조하면, 입력 스위치(51a-1)는, 트랜지스터(101a)와 트랜지스터(105a)의 사이에 마련되고, 입력 스위치(51a-2)는, 트랜지스터(102a)와 트랜지스터(106a)의 사이에 마련되어 있다.
입력 스위치(51a-1)와 입력 스위치(51a-2)는, 동일한 개폐 제어가 되고, 입력 스위치(51a-1)이 접속되어 있을 때에는 입력 스위치(51a-2)도 접속된 상태가 되고, 입력 스위치(51a-1)이 절단되어 있을 때에는 입력 스위치(51a-2)도 절단된 상태가 된다.
입력 스위치(51a-1)가 접속됨으로써, 램프 신호 생성 회로(17)에서 생성된 램프 신호가 콤퍼레이터(52a) 내에 공급되는 상태가 되고, 입력 스위치(51a-2)가 접속됨으로써, 화소(21a)(도 2)로부터의 화소 신호가 콤퍼레이터(52a) 내에 공급되는 상태가 된다.
이와 같이, 램프 신호와 화소 신호가 입력되면, 콤퍼레이터(52a)는, 램프 신호와 화소 신호와의 비교를 행할 수가 있는 상태가 되기 때문에, 비교를 행하여, 그 비교 결과를 출력한다.
마찬가지로, 콤퍼레이터(52b)에서는, 입력 스위치(51b-1)가 접속됨으로써, 램프 신호 생성 회로(17)에서 생성된 램프 신호가 콤퍼레이터(52b) 내에 공급되는 상태가 되고, 입력 스위치(51b-2)가 접속됨으로써, 화소(21b)(도 2)로부터의 화소 신호가 콤퍼레이터(52b) 내에 공급되는 상태가 된다.
이와 같이, 콤퍼레이터(52b)에, 램프 신호와 화소 신호가 입력됨으로써, 콤퍼레이터(52b)는, 램프 신호와 화소 신호와의 비교를 행할 수가 있는 상태가 되기 때문에, 비교를 행하여, 그 비교 결과를 출력한다.
도 10에 도시한 상태는, 콤퍼레이터(52a) 내의 입력 스위치(51a)는 접속되어 있는 상태가 되고, 콤퍼레이터(52b) 내의 입력 스위치(51b)는, 절단되어 있는 상태가 되어 있다. 따라서, 도 10에 도시한 상태일 때에는, 콤퍼레이터(52a)에서의 비교, 판정 처리는 실행되지만, 콤퍼레이터(52b)에서의 비교, 판정 처리는 실행되지 않는다.
도 10에 도시한 바와 같이, 복수 병렬로 배치되는 칼럼 처리부(41)의 콤퍼레이터(52)(차동 입력 트랜지스터)의 전류 경로에, 차단 회로(입력 스위치(51))를 배치하고, AD 변환의 타이밍에 동기시켜서, 시분할로, 차단 회로의 ON, OFF가 제어되는 구성으로 할 수 있다.
이와 같은 구성으로서, 또한 도 2에 도시한 바와 같이, 화소의 1열에 대해 2개의 수직 신호선(23)이 마련되고, 각각의 수직 신호선(23)에 칼럼 처리부(41)가 접속되어 있는 구성으로 한 경우라도, 소정의 타이밍에서, 램프 신호 생성 회로(17)와 접속되어 있는 것은, 칼럼 처리부(41a) 또는 칼럼 처리부(41b)의 어느 일방이다.
또한, 도 3에 도시한 바와 같이, 화소의 1열에 대해 1개의 수직 신호선(23)이 마련되고, 각각의 수직 신호선(23)에 칼럼 처리부(41)가 접속되어 있는 구성으로 한 경우라도, 소정의 타이밍에서, 램프 신호 생성 회로(17)와 접속되어 있는 것은, 칼럼 처리부(41a) 또는 칼럼 처리부(41b)의 어느 일방이다.
따라서, 도 9를 참조하여 설명한 경우와 마찬가지로, 본 기술에 의하면, 소정의 타이밍에서, 램프 신호 생성 회로(17)에 접속되어 있는 칼럼 처리부(41)는, 촬상 소자(11)에 구비되어 있는 칼럼 처리부(41)수의 반분이도록 할 수 있다. 이에 의해, CDS값에 오차가 생겨 버리는 것을 억제하고, 소비 전력이 증가하여 버리는 것을 막고, 촬상 소자(11)의 면적이 커지는 것을 막는 것이 가능해진다.
(스위치의 배치례 3)
도 11은, 도 7에 도시한 바와 같이, 칼럼 처리부(41) 내의 콤퍼레이터(52) 내에 입력 스위치(51)가 마련되어 있는 경우의 한 예를 도시하는 도면이다. 도 10에 도시한 예에서는, 칼럼 처리부(41)에 2개의 입력 스위치(51)가 마련되어 있는 예를 나타냈지만, 2개의 입력 스위치(51)를 마련하는 것은 아니고, 하나의 입력 스위치(51)가 마련되어 있는 구성으로 할 수도 있다.
입력 스위치(51a)는, 칼럼 처리부(41a)의 콤퍼레이터(52a) 내에 마련되고, 입력 스위치(51a)가 개방되어 있을 때에는, 콤퍼레이터(52a)에서의 비교, 판정이 행하여지지 않도록 하고, 입력 스위치(51a)가 접속되어 있을 때에는, 콤퍼레이터(52a)에서의 비교, 판정이 행하여지도록 하기 위한 위치에 배치되어 있다.
마찬가지로, 입력 스위치(51b)는, 칼럼 처리부(41b)의 콤퍼레이터(52b) 내에 마련되고, 입력 스위치(51b)가 개방되어 있을 때에는, 콤퍼레이터(52b)에서의 비교, 판정이 행하여지지 않도록 하고, 입력 스위치(51b)가 접속되어 있을 때에는, 콤퍼레이터(52b)에서의 비교, 판정이 행하여지도록 하기 위한 위치에 배치되어 있다.
구체적으로는, 도 11에 도시한 콤퍼레이터(52a)를 참조하면, 입력 스위치(51a)는, 트랜지스터(102a)와 트랜지스터(106a)의 사이에 마련되어 있다. 입력 스위치(51a)가 접속됨으로써, 화소(21a)(도 2)로부터의 화소 신호가 콤퍼레이터(52a) 내에 공급되는 상태가 된다.
이와 같이, 입력 스위치(51a)가 접속되고, 화소 신호가 입력되는 상태가 됨으로써, 램프 신호와 화소 신호가 입력되고, 콤퍼레이터(52a)는, 램프 신호와 화소 신호와의 비교를 행할 수가 있는 상태가 되고, 비교를 행하여, 그 비교 결과를 출력한다.
마찬가지로, 도 11에 도시한 콤퍼레이터(52b)를 참조하면, 입력 스위치(51b)는, 트랜지스터(102b)와 트랜지스터(106b)의 사이에 마련되어 있다. 입력 스위치(51b)가 접속됨으로써, 화소(21b)(도 2)로부터의 화소 신호가 콤퍼레이터(52b) 내에 공급되는 상태가 된다.
이와 같이, 입력 스위치(51b)가 접속되고, 화소 신호가 입력되는 상태가 됨으로써, 램프 신호와 화소 신호가 입력되고, 콤퍼레이터(52b)는, 램프 신호와 화소 신호와의 비교를 행할 수가 있는 상태가 되고, 비교를 행하여, 그 비교 결과를 출력한다.
또한 여기서는, 화소 신호가 입력되는 측에 입력 스위치(51)가 마련된 경우를 예로 들어 설명하였지만, 램프 신호가 입력되는 측, 즉, 트랜지스터(101)와 트랜지스터(105)의 사이에, 입력 스위치(51)가 마련되는 구성으로 되어도 좋다.
도 11에 도시한 상태는, 콤퍼레이터(52a) 내의 입력 스위치(51a)는 접속되어 있는 상태가 되고, 콤퍼레이터(52b) 내의 입력 스위치(51b)는, 절단되어 있는 상태가 되어 있다. 따라서, 도 11에 도시한 상태일 때에는, 콤퍼레이터(52a)에서의 비교, 판정 처리는 실행되지만, 콤퍼레이터(52b)에서의 비교, 판정 처리는 실행되지 않는다.
도 11에 도시한 바와 같이, 복수 병렬로 배치되는 칼럼 처리부(41)의 콤퍼레이터(52)(차동 입력 트랜지스터) 내의 일방의 전류 경로에, 차단 회로(입력 스위치(51))를 배치하고, AD 변환의 타이밍에 동기시켜서, 시분할로, 차단 회로의 ON, OFF가 제어되는 구성으로 할 수 있다.
이와 같은 구성으로서, 또한 도 2에 도시한 바와 같이, 화소의 1열에 대해 2개의 수직 신호선(23)이 마련되고, 각각의 수직 신호선(23)에 칼럼 처리부(41)가 접속되어 있는 구성으로 한 경우라도, 소정의 타이밍에서, 화소 신호가 입력되는 것은, 칼럼 처리부(41a) 또는 칼럼 처리부(41b)의 어느 일방이다.
또한, 도 3에 도시한 바와 같이, 화소의 1열에 대해 1개의 수직 신호선(23)이 마련되고, 각각의 수직 신호선(23)에 칼럼 처리부(41)가 접속되어 있는 구성으로 한 경우라도, 소정의 타이밍에서, 화소 신호가 입력되는 것은, 칼럼 처리부(41a) 또는 칼럼 처리부(41b)의 어느 일방이다.
따라서, 본 기술에 의하면, 소정의 타이밍에서, 램프 신호 생성 회로(17)에 접속되어 있는 칼럼 처리부(41) 중 비교, 판정 처리를 실행한 칼럼 처리부(41)는, 촬상 소자(11)에 구비되어 있는 칼럼 처리부(41)수의 반분이도록 할 수 있다. 이에 의해, CDS값에 오차가 생겨 버리는 것을 억제하고, 소비 전력이 증가하여 버리는 것을 막고, 촬상 소자(11)의 면적이 커지는 것을 막는 것이 가능해진다.
또한, 본 실시의 형태에서는, 화소 영역(12)에 행렬형상으로 배치된 화소(21)의 1열에 대해, 2개의 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)이 마련된 구성례(도 2), 또는 화소 영역(12)에 행렬형상으로 배치된 화소(21)의 2열에 대해, 2개의 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)이 마련된 구성례(도 3)에 관해 설명하였지만, 2개 이상의 복수개의 수직 신호선(23)이 마련되는 구성으로 하여도 좋다.
예를 들면, 도 2의 예에서는, 화소 신호의 세틀링과 홀드에 거의 같은 시간을 필요로 하고 있지만, 예를 들면, AD 변환 처리 자체를 고속화하고, 화소 신호의 출력을 홀드하는 시간을 단축할 수 있으면, 복수의 화소가 화소 신호의 세틀링을 행하고 있는 사이에, 다른 복수의 화소로부터 출력되는 화소 신호의 AD 변환을 순차적으로 행할 수 있다. 이에 의해, 전체로서 AD 변환 처리를 보다 고속화할 수 있다.
또한, 촬상 소자(11)는, 화소(21)가 형성되는 반도체 기판에 배선층이 적층되는 표면에 대해 광이 조사된 표면 조사형의 CMOS 이미지 센서, 또는, 그 표면의 반대측이 되는 이면에 대해 광이 조사된` 이면 조사형의 CMOS 이미지 센서의 어느 것에도 적용할 수 있다. 또한, 촬상 소자(11)는, 화소(21)가 형성되는 센서 기판과, 제어 회로(18)(도 1) 등이 형성되는 회로 기판이 적층되어 구성되는 적층형의 CMOS 이미지 센서에 적용할 수 있다. 또한, 상술한 바와 같이 화소 신호를 판독하여 AD 변환하는 처리는, 제어 회로(18)가 프로그램을 실행함에 의해, 실현할 수 있다.
<전자 기기에의 적용례>
또한, 상술한 바와 같은 각 실시의 형태의 촬상 소자(11)는, 예를 들면, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 시스템, 촬상 기능을 구비한 휴대 전화기, 또는, 촬상 기능을 구비한 다른 기기라는 각종의 전자 기기에 적용할 수 있다.
도 12는, 전자 기기에 탑재된 촬상 장치의 구성례를 도시하는 블록도이다.
도 12에 도시하는 바와 같이, 촬상 장치(201)는, 광학계(202), 촬상 소자(203), 신호 처리 회로(204), 모니터(205) 및 메모리(206)를 구비하여 구성되고, 정지화상 및 동화상을 촬상 가능하다.
광학계(202)는, 1장 또는 복수장의 렌즈를 갖고서 구성되고, 피사체로부터의 상광(입사광)을 촬상 소자(203)에 유도하고, 촬상 소자(203)의 수광면(센서부)에 결상시킨다.
촬상 소자(203)로서는, 상술한 각 실시의 형태의 촬상 소자(11)가 적용된다. 촬상 소자(203)에는, 광학계(202)를 통하여 수광면에 결상된 상에 응하여, 일정 기간, 전자가 축적된다. 그리고, 촬상 소자(203)에 축적된 전자에 응한 신호가 신호 처리 회로(204)에 공급된다.
신호 처리 회로(204)는, 촬상 소자(203)로부터 출력된 화소 신호에 대해 각종의 신호 처리처리를 시행하고. 신호 처리 회로(204)가 신호 처리처리를 시행함에 의해 얻어진 화상(화상 데이터)은, 모니터(205)에 공급되어 표시되거나, 메모리(206)에 공급되어 기억(기록)되거나 한다.
이와 같이 구성되어 있는 촬상 장치(201)에서는, 상술한 각 실시의 형태의 촬상 소자(11)를 적용함으로써 AD 변환 처리를 고속화함에 의해, 예를 들면, 보다 고 프레임 레이트로 화상을 촬상할 수 있다.
<사용례>
도 13은, 상술한 이미지 센서를 사용하는 사용례를 도시하는 도면이다.
상술한 이미지 센서는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정을 행하는 거리측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하고`, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영한 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 복수의 화소가 행렬형상으로 배치된 화소 영역과,
상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와,
램프 신호를 생성하는 램프 신호 생성부를 구비하고,
소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고,
상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어되는 촬상 소자.
(2) 상기 제어는 스위치의 개폐를 제어함으로써 행하여지고,
상기 스위치는, 상기 램프 신호 생성부와 상기 AD 변환부와 경로상에 마련되어 있는 상기 (1)에 기재된 촬상 소자.
(3) 상기 제어는 스위치의 개폐를 제어함으로써 행하여지고,
상기 스위치는, 상기 AD 변환부에 포함되는 콤퍼레이터 내에 마련되어 있는 상기 (1)에 기재된 촬상 소자.
(4) 상기 스위치는, 상기 콤퍼레이터 내의 전류 경로에 마련되어 있는 상기 (3)에 기재된 촬상 소자.
(5) 상기 스위치는, 상기 콤퍼레이터 내의 상기 화소로부터의 신호를 처리하는 측, 또는 상기 램프 신호 생성부로부터의 램프 신호를 처리하는 측의 적어도 일방의 전류 경로에 마련되어 있는 상기 (3)에 기재된 촬상 소자.
(6) 상기 램프 신호 생성부는, 제1의 화소의 리셋 레벨의 화소 신호, 제2의 화소의 리셋 레벨의 화소 신호, 상기 제1의 화소의 신호 레벨의 화소 신호, 상기 제2의 화소의 신호 레벨의 화소 신호를, 각각 판독하기 위한 램프 신호를, 이 순서로 반복 생성하고,
상기 제어는 스위치의 개폐를 제어함으로써 행하여지고,
상기 스위치는, 상기 램프 신호의 전환의 타이밍에서 개폐 상태가 전환되는 상기 (1) 내지 (5)의 어느 하나에 기재된 촬상 소자.
(7) 복수의 화소가 행렬형상으로 배치된 화소 영역과,
상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와,
램프 신호를 생성하는 램프 신호 생성부를 구비하는 촬상 소자의 촬상 방법에 있어서,
소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고,
상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어되는 스텝을 포함하는 촬상 방법.
(8) 복수의 화소가 행렬형상으로 배치된 화소 영역과,
상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와,
램프 신호를 생성하는 램프 신호 생성부를 구비하고,
소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고,
상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어되는 촬상 소자를 구비하는 전자 기기.
11 : 촬상 소자 12 : 화소 영역
13 : 수직 구동 회로 14 : 칼럼 신호 처리 회로
15 : 수평 구동 회로 16 : 출력 회로
17 : 램프 신호 생성 회로 18 : 제어 회로
21 : 화소 22 : 수평 신호선
23 : 수직 신호선 24 : 데이터 출력 신호선
31 : PD 32 : 전송 트랜지스터
33 : FD부 34 : 증폭 트랜지스터
35 : 선택 트랜지스터 36 : 리셋 트랜지스터
41 : 칼럼 처리부 42 : 정전류원
51 : 입력 스위치 52 : 콤퍼레이터
53 : 카운터 54 : 출력 스위치
55 : 유지부

Claims (8)

  1. 복수의 화소가 행렬형상으로 배치된 화소 영역과,
    상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와,
    램프 신호를 생성하는 램프 신호 생성부를 구비하고,
    소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고,
    상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어되는 것을 특징으로 하는 촬상 소자.
  2. 제1항에 있어서,
    상기 제어는 스위치의 개폐를 제어함으로써 행하여지고,
    상기 스위치는, 상기 램프 신호 생성부와 상기 AD 변환부와 경로상에 마련되어 있는 것을 특징으로 하는 촬상 소자.
  3. 제1항에 있어서,
    상기 제어는 스위치의 개폐를 제어함으로써 행하여지고,
    상기 스위치는, 상기 AD 변환부에 포함되는 콤퍼레이터 내에 마련되어 있는 것을 특징으로 하는 촬상 소자.
  4. 제3항에 있어서,
    상기 스위치는, 상기 콤퍼레이터 내의 전류 경로에 마련되어 있는 것을 특징으로 하는 촬상 소자.
  5. 제3항에 있어서,
    상기 스위치는, 상기 콤퍼레이터 내의 상기 화소로부터의 신호를 처리하는 측, 또는 상기 램프 신호 생성부로부터의 램프 신호를 처리하는 측의 적어도 일방의 전류 경로에 마련되어 있는 것을 특징으로 하는 촬상 소자.
  6. 제1항에 있어서,
    상기 램프 신호 생성부는, 제1의 화소의 리셋 레벨의 화소 신호, 제2의 화소의 리셋 레벨의 화소 신호, 상기 제1의 화소의 신호 레벨의 화소 신호, 상기 제2의 화소의 신호 레벨의 화소 신호를, 각각 판독하기 위한 램프 신호를, 이 순서로 반복 생성하고,
    상기 제어는 스위치의 개폐를 제어함으로써 행하여지고,
    상기 스위치는, 상기 램프 신호의 전환의 타이밍에서 개폐 상태가 전환되는 것을 특징으로 하는 촬상 소자.
  7. 복수의 화소가 행렬형상으로 배치된 화소 영역과,
    상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와,
    램프 신호를 생성하는 램프 신호 생성부를 구비하는 촬상 소자의 촬상 방법에 있어서,
    소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고,
    상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어되는 스텝을 포함하는 것을 특징으로 하는 촬상 방법.
  8. 복수의 화소가 행렬형상으로 배치된 화소 영역과,
    상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부와,
    램프 신호를 생성하는 램프 신호 생성부를 구비하고,
    소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복해서 행하여지고,
    상기 램프 신호는, 상기 화소로부터 출력되는 화소 신호를 AD 변환하는 상기 AD 변환부에 공급되고, AD 변환하지 않는 상기 AD 변환부에는 공급되지 않도록 제어되는 촬상 소자를 구비하는 것을 특징으로 하는 전자 기기.
KR1020187011043A 2015-11-12 2016-10-31 촬상 소자, 촬상 방법 및 전자 기기 KR102604317B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-221733 2015-11-12
JP2015221733 2015-11-12
PCT/JP2016/082214 WO2017082090A1 (ja) 2015-11-12 2016-10-31 撮像素子、撮像方法、および電子機器

Publications (2)

Publication Number Publication Date
KR20180081715A true KR20180081715A (ko) 2018-07-17
KR102604317B1 KR102604317B1 (ko) 2023-11-21

Family

ID=58695239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011043A KR102604317B1 (ko) 2015-11-12 2016-10-31 촬상 소자, 촬상 방법 및 전자 기기

Country Status (7)

Country Link
US (1) US10560651B2 (ko)
EP (1) EP3376755B1 (ko)
JP (1) JP6821590B2 (ko)
KR (1) KR102604317B1 (ko)
CN (1) CN108293100B (ko)
TW (1) TWI751116B (ko)
WO (1) WO2017082090A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102488110B1 (ko) * 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
CN113365005B (zh) * 2020-03-06 2023-06-09 格科微电子（上海）有限公司 图像传感器列处理模块隔直电容的实现方法
WO2021192576A1 (ja) * 2020-03-23 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US11172150B1 (en) 2020-04-18 2021-11-09 Shenzhen GOODIX Technology Co., Ltd. Dual ramp pixel readout

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303648A (ja) 2004-04-12 2005-10-27 Sony Corp Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP2005347932A (ja) * 2004-06-01 2005-12-15 Canon Inc 固体撮像装置および撮像システム
JP2009296423A (ja) 2008-06-06 2009-12-17 Sony Corp 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
US20130256511A1 (en) * 2012-04-03 2013-10-03 SK Hynix Inc. Image sensor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496712B1 (ko) 2008-06-11 2015-02-27 삼성전자주식회사 아날로그-디지털 변환 장치와 이를 포함하는 이미지 촬상 장치
JP4640507B2 (ja) * 2009-01-06 2011-03-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置
JP5332041B2 (ja) * 2009-03-13 2013-11-06 ルネサスエレクトロニクス株式会社 固体撮像装置
JP2014239289A (ja) * 2013-06-06 2014-12-18 ソニー株式会社 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器
JP6386722B2 (ja) * 2013-11-26 2018-09-05 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303648A (ja) 2004-04-12 2005-10-27 Sony Corp Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP2005347932A (ja) * 2004-06-01 2005-12-15 Canon Inc 固体撮像装置および撮像システム
JP2009296423A (ja) 2008-06-06 2009-12-17 Sony Corp 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
US20130256511A1 (en) * 2012-04-03 2013-10-03 SK Hynix Inc. Image sensor

Also Published As

Publication number Publication date
JP6821590B2 (ja) 2021-01-27
EP3376755B1 (en) 2019-09-25
WO2017082090A1 (ja) 2017-05-18
JPWO2017082090A1 (ja) 2018-08-30
TW201729587A (zh) 2017-08-16
US10560651B2 (en) 2020-02-11
EP3376755A1 (en) 2018-09-19
TWI751116B (zh) 2022-01-01
EP3376755A4 (en) 2018-09-19
CN108293100B (zh) 2021-07-20
US20180332248A1 (en) 2018-11-15
KR102604317B1 (ko) 2023-11-21
CN108293100A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
US11050955B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR102547435B1 (ko) 촬상 소자, 촬상 방법, 및 전자 기기
US20210092317A1 (en) Solid-state imaging device, control method thereof, and electronic apparatus
JP6922889B2 (ja) 固体撮像素子、駆動方法、および電子機器
US10186512B2 (en) Solid-state image sensor, image capturing device, and electronic device
WO2016114153A1 (ja) 固体撮像装置、駆動方法、及び、電子機器
JP2017076899A (ja) 固体撮像素子、および電子装置
CN109478891A (zh) Ad转换装置、ad转换方法、图像传感器和电子设备
KR20180081715A (ko) 촬상 소자, 촬상 방법 및 전자 기기
GB2581641A (en) Imaging component and imaging device
WO2017122542A1 (ja) 撮像素子、撮像素子の駆動方法、並びに、電子機器
JP2017175345A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2017022451A1 (ja) 固体撮像装置および電子機器
US11463645B2 (en) Solid-state imaging element and electronic device including a shared structure for pixels for sharing an AD converter
JP2016187072A (ja) イメージセンサ、処理方法、及び、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant