WO2017022451A1 - 固体撮像装置および電子機器 - Google Patents
固体撮像装置および電子機器 Download PDFInfo
- Publication number
- WO2017022451A1 WO2017022451A1 PCT/JP2016/070934 JP2016070934W WO2017022451A1 WO 2017022451 A1 WO2017022451 A1 WO 2017022451A1 JP 2016070934 W JP2016070934 W JP 2016070934W WO 2017022451 A1 WO2017022451 A1 WO 2017022451A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- transistor
- reset
- solid
- imaging device
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims description 65
- 238000012545 processing Methods 0.000 claims description 40
- 230000003287 optical effect Effects 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 238000005286 illumination Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 30
- 230000000875 corresponding effect Effects 0.000 description 27
- 238000000034 method Methods 0.000 description 21
- 230000006870 function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 210000004204 blood vessel Anatomy 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 210000004761 scalp Anatomy 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Definitions
- the present disclosure relates to a solid-state imaging device and an electronic device, and more particularly, to a solid-state imaging device and an electronic device that improve the performance of a logarithmic sensor in a solar cell mode.
- a logarithmic sensor in which a photodiode is operated in an open circuit as in a solar cell to measure an output voltage (see Non-Patent Document 1).
- This uses a potential difference generated when a current flows in the forward direction of the PN junction, that is, a relationship in which the voltage is proportional to the logarithm of the current. If this forward current is replaced with a photocurrent generated by photoelectric conversion and the forward voltage of the PN junction is monitored, it becomes a signal obtained by logarithmically compressing the photocurrent.
- a solid-state imaging device using a logarithmic sensor in the solar cell mode is also known. Some have proposed a combination of a logarithmic sensor in a solar cell mode and a general storage type CMOS image sensor by space division, and some have proposed a combination by time division of both. Such a combination is proposed because the logarithmic sensor in the solar cell mode has low darkness and low illumination characteristics.
- the structure of the logarithmic sensor in the solar cell mode corresponds to the structure of a general storage type CMOS image sensor, it corresponds to a structure in which a photodiode (PD) has a direct contact.
- PD photodiode
- kTC noise cannot be removed, afterimages occur, PD surface cannot be pinned, and white spots and dark current due to interface states deteriorate. It becomes a factor and darkness and low illumination characteristics deteriorate.
- the logarithmic sensor in the solar cell mode is a sensor that outputs a signal by monitoring the photoelectric flow rate, it does not have an element for holding a signal and a global shutter function is not realized.
- the performance of the logarithmic sensor in the solar cell mode has room for improvement as compared with a general storage type CMOS image sensor, and needs to be improved.
- the present disclosure has been made in view of such a situation, and can improve the performance of a logarithmic sensor in a solar cell mode.
- a solid-state imaging device includes a first conductivity type first semiconductor region and a majority carrier concentration higher than the majority carrier concentration of the first semiconductor region.
- a photodiode composed of a second semiconductor region of the second conductivity type that is an anti-conductivity type, a reset transistor that performs an operation of resetting the photodiode, and an amplifier transistor that is electrically connected to the second semiconductor region
- a drive circuit that drives the unit pixel so as to obtain a reset level in two states of a conduction state and a non-conduction state of the reset transistor. .
- the reset level in the conductive state of the reset transistor is selected as the reset level corresponding to the signal level output to the signal line.
- a non-conductive reset level of the reset transistor is selected as a reset level corresponding to the signal level output to the signal line.
- the reset level in the conductive state of the reset transistor can be acquired in the read drive period.
- the drive circuit can acquire the reset level in the non-conducting state of the reset transistor among the reset levels corresponding to the signal level output to the signal line in the read drive period.
- the drive circuit can acquire the reset level in the non-conduction state of the reset transistor among the reset levels corresponding to the signal level output to the signal line in the shutter driving period.
- the reset level in the conductive state of the reset transistor can be acquired in two periods, the shutter driving period and the readout driving period.
- the drive circuit can acquire the reset level in the non-conduction state of the reset transistor among the reset levels corresponding to the signal level output to the signal line in the shutter driving period.
- An electronic device includes a first conductivity type first semiconductor region and a majority carrier concentration higher than the majority carrier concentration of the first semiconductor region.
- a photodiode comprising a second semiconductor region of a second conductivity type, a reset transistor for performing an operation of resetting the photodiode, and an amplifier transistor electrically connected to the second semiconductor region;
- a driving circuit that drives the unit pixel so that the level is acquired in two states, that is, a conduction state and a non-conduction state of the reset transistor. Having an imaging device, said solid-state imaging device signal processing circuit that processes an output signal output from the optical system for incident light enters the solid-state imaging device.
- the first conductivity type first semiconductor region and the majority carrier concentration are higher than the majority carrier concentration of the first semiconductor region
- the first conductivity type anticonductivity type A photodiode comprising a second semiconductor region of the second conductivity type, a reset transistor for performing an operation of resetting the photodiode, an amplifier transistor electrically connected to the second semiconductor region,
- a plurality of unit pixels regularly arranged two-dimensionally having a signal line connected to the amplifier transistor directly or via an active terminal has a reset level corresponding to the signal level output to the signal line.
- the reset transistor is driven to acquire in two states, a conductive state and a non-conductive state.
- a solid-state imaging device includes a first conductivity type first semiconductor region and a majority carrier concentration higher than the majority carrier concentration of the first semiconductor region.
- a photodiode composed of a second semiconductor region of a second conductivity type that is an anti-conductivity type, a reset transistor that performs an operation of resetting the photodiode, and a two-stage electrically connected to the second semiconductor region
- a rule transistor a memory provided between the two-stage amplifier transistors, and a select transistor that is connected to the subsequent-stage amplifier transistor and the signal line and outputs data to the signal line by being conducted.
- a plurality of unit pixels arranged two-dimensionally and a drive circuit for driving the unit pixels.
- the unit pixel may have a switch transistor corresponding to the memory in the previous stage of the memory.
- the switch transistor is turned on when the reset transistor is both in a conductive state and a non-conductive state in an exposure period in which exposure is performed, and is in a non-conductive state in a signal reading period that is a time for reading a signal held in the memory. is there.
- the switch transistor is turned on when the reset transistor is both in a conductive state and a non-conductive state in an exposure period in which exposure is performed, and the reset transistor is in a signal read period that is a time for reading a signal held in the memory. And can be conducted when the select transistor is in a conducting state.
- the unit pixel may include a plurality of the memory and a plurality of switch transistors corresponding to the memory.
- the first switch transistor corresponding to the first memory connected to the second semiconductor region is conductive when the reset transistor is both in a conductive state and a non-conductive state.
- the second switch transistor corresponding to the second memory connected to the output side of the first switch transistor is turned on when the reset transistor is turned on, and the signal held in the memory is During a signal readout period, which is a readout time, the first switch transistor is in a non-conductive state, the second switch transistor is in a state where the reset transistor is in a non-conductive state, and the select transistor is in a conductive state. It can conduct for a certain period.
- the memory is a parasitic capacitance.
- the memory is an added capacity.
- An electronic device includes a first conductivity type first semiconductor region and a majority carrier concentration higher than the majority carrier concentration of the first semiconductor region.
- a photodiode composed of a second semiconductor region of the second conductivity type, a reset transistor for performing an operation of resetting the photodiode, and a two-stage electrically connected to the second semiconductor region
- a regular transistor having an amplifier transistor, a memory provided between the two-stage amplifier transistors, and a select transistor that is connected to the subsequent-stage amplifier transistor and the signal line and outputs data to the signal line by being conducted;
- a solid-state imaging device comprising a plurality of unit pixels arrayed two-dimensionally and a drive circuit for driving the unit pixels, and output from the solid-state imaging device Having a signal processing circuit for processing the force signal, and an optical system for incident light enters the solid-state imaging device.
- the first conductivity type first semiconductor region and the majority carrier concentration are higher than the majority carrier concentration of the first semiconductor region
- the first conductivity type anticonductivity type A photodiode composed of a second semiconductor region of the second conductivity type, a reset transistor performing an operation of resetting the photodiode, and a two-stage amplifier transistor electrically connected to the second semiconductor region
- a plurality of unit pixels regularly arranged in a two-dimensional manner having a select transistor that is connected to the amplifier transistor and the signal line in the subsequent stage and outputs data to the signal line by conduction.
- a memory is provided between the two stages of amplifier transistors.
- the performance of the logarithmic sensor in the solar cell mode can be improved.
- FIG. 9 is a timing chart illustrating an example of a driving sequence in the case of the pixel in FIG. 8. It is a timing chart which shows the example of the drive sequence in the case of performing P phase read-out. It is an equivalent circuit diagram which shows the structural example of the pixel in the case of the logarithmic sensor of the solar cell mode to which this technique is applied.
- 12 is a timing chart illustrating an example of a driving sequence in the case of the pixel in FIG. 11. It is a figure which shows the usage example of the image sensor to which this technique is applied. It is a block diagram which shows the structural example of the electronic device to which this technique is applied.
- First Embodiment Small cell mode logarithmic sensor
- Second Embodiment Global Shutter Function of Logarithmic Sensor in Solar Cell Mode
- Third Embodiment User example of image sensor
- Fourth Embodiment Example of Electronic Device
- FIG. 1 illustrates a schematic configuration example of an example of a complementary metal oxide semiconductor (CMOS) solid-state imaging device applied to each embodiment of the present technology.
- CMOS complementary metal oxide semiconductor
- a solid-state imaging device (element chip) 1 includes a pixel region (a pixel region in which pixels 2 including a plurality of photoelectric conversion elements are regularly arranged two-dimensionally on a semiconductor substrate 11 (for example, a silicon substrate). A so-called imaging region) 3 and a peripheral circuit section.
- the pixel 2 includes a photoelectric conversion element (for example, a photodiode) and a plurality of pixel transistors (so-called MOS transistors).
- the plurality of pixel transistors can be configured by three transistors, for example, a select transistor, a reset transistor, and an amplification transistor. Since the equivalent circuit of each pixel 2 (unit pixel) is the same as a general one, detailed description thereof is omitted here.
- the peripheral circuit section includes a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, and a control circuit 8.
- the control circuit 8 receives data for instructing an input clock, an operation mode, and the like, and outputs data such as internal information of the solid-state imaging device 1. Specifically, the control circuit 8 is based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock, and the clock signal or the reference signal for the operations of the vertical drive circuit 4, the column signal processing circuit 5, and the horizontal drive circuit 6 Generate a control signal. The control circuit 8 inputs these signals to the vertical drive circuit 4, the column signal processing circuit 5, and the horizontal drive circuit 6.
- the vertical drive circuit 4 is composed of, for example, a shift register, selects a pixel drive wiring, supplies a pulse for driving the pixel 2 to the selected pixel drive wiring, and drives the pixels 2 in units of rows. Specifically, the vertical drive circuit 4 selectively scans each pixel 2 in the pixel region 3 sequentially in the vertical direction in units of rows, and generates the signal according to the amount of light received by the photoelectric conversion element of each pixel 2 through the vertical signal line 9. A pixel signal based on the signal charge is supplied to the column signal processing circuit 5.
- the vertical drive circuit 4 selects all the pixel drive lines and drives all the pixels 2. Then, the vertical drive circuit 4 supplies pixel signals based on signal charges generated according to the amount of received light in the photoelectric conversion elements of the respective pixels 2 through the vertical signal lines 9 to the column signal processing circuit 5 in units of rows.
- the column signal processing circuit 5 is disposed, for example, for each column of the pixels 2 and performs signal processing such as noise removal on the signal output from the pixels 2 for one row for each pixel column. Specifically, the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) for removing fixed pattern noise specific to the pixel 2, signal amplification, A / D (Analog / Digital) conversion, and the like. .
- a horizontal selection switch (not shown) is provided connected to the horizontal signal line 10.
- the horizontal drive circuit 6 is constituted by, for example, a shift register, and sequentially outputs horizontal scanning pulses to select each of the column signal processing circuits 5 in order, and the pixel signal is output from each of the column signal processing circuits 5 to the horizontal signal line. 10 to output.
- the output circuit 7 performs signal processing on the signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 10 and outputs the signals.
- the output circuit 7 may perform only buffering, or may perform black level adjustment, column variation correction, various digital signal processing, and the like.
- the input / output terminal 12 is provided for exchanging signals with the outside.
- FIG. 2 and FIG. 3 are diagrams illustrating a configuration example of a pixel in the case of a logarithmic sensor in a solar cell mode.
- the logarithmic sensor described in this specification is a logarithmic compression sensor that does not substantially change in characteristics due to temperature using a forward current of a PN junction.
- 2 is an equivalent circuit diagram
- FIG. 3 is a cross-sectional view.
- the pixel 2 in FIG. 1 is configured to include a photodiode (PN junction) 51, a reset transistor 52, an amplifier transistor 53, a bias transistor 54, an amplifier transistor 55, and a select transistor 56. Yes.
- the photodiode 51 includes an N-type (first conductivity type) semiconductor region and a P-type (second conductivity type) semiconductor region in which the majority carrier concentration is higher than the N-type concentration.
- the N-type semiconductor region of the photodiode 51 is connected to the intermediate potential Vmid and the drain of the reset transistor 52.
- the P-type semiconductor region of the photodiode 51 is connected to the source of the reset transistor 52 and the gate of the amplifier transistor 55.
- the drain of the amplifier transistor 53 is connected to the power supply voltage Vdd, and the source of the amplifier transistor 53 is connected to the drain of the bias transistor 54 and the gate of the amplifier transistor 55.
- the source of the bias transistor 54 is grounded.
- the drain of the amplifier transistor 55 is connected to the power supply voltage Vdd, and the source of the amplifier transistor 55 is connected to the drain of the select transistor 56.
- the source of the select transistor 56 is connected to the vertical signal line (VSL) 9.
- the reset transistor 52 controls the resetting of the photodiode 51 according to the on / off state of the RST signal.
- the amplifier transistor 53 and the amplifier transistor 55 amplify the signal from the photodiode 51 and output the amplified signal to the amplifier transistor 55 and the select transistor 56, respectively.
- the bias transistor 54 sets a reference current.
- the select transistor 56 outputs a signal from the amplifier transistor 55 to the vertical signal line 9 in response to turning on / off of the SEL signal.
- turning on a transistor means that the transistor is in a conductive state (High), and turning off the transistor means that the transistor is in a non-conductive state (Low). It shall be.
- FIG. 4 is a timing chart showing an example of driving a logarithmic sensor in a general solar cell mode.
- the SH Line (m line) drive period represents the shutter drive period of the horizontal m line
- the RD Line (n line) drive period reads (reads out) the horizontal n line after m. ) Represents driving.
- the exposure time (exposure time) is expressed between the end of the SH Line driving period and the start of the RD Line driving period.
- XHS is a signal for selecting which row (horizontal line) to read outside the pixel and is always on.
- SEL is a control signal that is input to the select transistor 56 and controls on / off of the select transistor 56
- RST is a control signal that is input to the reset transistor 52 and controls on / off of the reset transistor 52.
- VSL represents the charge accumulated in the photodiode (PN junction) 51.
- a general logarithmic sensor in a solar cell mode generates a linear signal (a signal proportional to the intensity of light) until electric charge is accumulated in the photodiode 51, and is generated after it accumulates in the photodiode 51. Since the current flows exponentially with respect to the voltage to be output, the voltage and current have a logarithmic relationship, and logarithmic output starts.
- the P-phase signal is also referred to as a noise level. That is, when there is sufficient incident light illuminance (Bright), the logarithmic sensor outputs a signal obtained by logarithmically compressing the photocurrent in an equilibrium state when the capacitance caused by the photodiode 51 is charged.
- S-N which is the difference from the noise level acquired in the conductive state with RST turned on, is output as an output signal (output).
- S is a signal level
- N is a noise level (reset level for obtaining a difference).
- the logarithmic sensor outputs an accumulated signal that is not a complete logarithmic output.
- the potential fluctuates, such as when RST is turned off, when capacitively coupled, or when extra injection is performed, and kTC noise in the linear region is eliminated unless the fluctuating part is taken into account.
- the noise level (N ') for low illuminance signals is acquired. Under low illuminance conditions with low incident light, the RST is turned off. The difference is taken at S-N 'including kTC noise.
- FIG. 5 is a timing chart illustrating an example of a first driving method of the logarithmic sensor to which the present technology is applied.
- the noise level (N) is read in the conductive state with RST turned on, and the noise level (N ′) in the non-conductive state with RST turned off. ) Is read out. Therefore, when there is sufficient incident light illuminance (Bright), SN, which is the difference from the noise level acquired in the conductive state with RST turned on, is selected and output, and the capacitor is charged under low illuminance conditions with little incident light. If insufficient (Dark), S ⁇ N ′, which is the difference from the noise level acquired in the conductive state with RST turned off, is selected and output.
- FIG. 6 is a timing chart illustrating an example of a second driving method of the logarithmic sensor to which the present technology is applied.
- the noise level (N ') is read in the non-conducting state with RST turned off during the SH Line drive period, and the signal Sign (S) is read and then the conducting state with RST turned on.
- the noise level (N) is read out.
- FIG. 7 is a timing chart illustrating an example of a third driving method of the logarithmic sensor to which the present technology is applied.
- the noise level (N1) is read in the conductive state in which RST is turned on during the SH Line drive period, and the noise level in the conductive state in which RST is also turned on during the RD ⁇ ⁇ Line drive period. (N3) is read. Also, during the SH Line drive period, the noise level (N2) is read out in the conductive state with RST turned off.
- the 1 / f noise is suppressed because the sampling times of signals subjected to CDS are close.
- frame noise is necessary, and kTC noise is generated between N1 and N3.
- the performance of the logarithmic sensor can be improved by acquiring the P-phase signal that is a noise level in each of the states where RST is conductive and nonconductive. That is, not only the logarithmic output state but also the kTC noise of the accumulation mode signal under low illuminance conditions can be removed, and the low illuminance characteristics can be improved.
- the logarithmic sensor in the solar cell mode monitors the photoelectric flow rate, and does not have an element for holding a signal, so it cannot realize a global shutter function.
- the rolling shutter operation there is a concern that moving subject distortion and flash band may occur.
- a capacity serving as a memory is added to the logarithmic sensor, and a current signal is held as a voltage signal in the memory.
- the performance of the logarithmic sensor can be improved. That is, a global shutter function can be realized. As a result, there is no fear of moving subject distortion or flash bands occurring in the rolling shutter operation, and image quality is improved.
- FIG. 8 is an equivalent circuit diagram illustrating a configuration example of a pixel in the case of a logarithmic sensor in a solar cell mode to which the present technology is applied.
- the pixel 2 in FIG. 8 is configured to include a photodiode (PN junction) 51, a reset transistor 52, an amplifier transistor 53, a bias transistor 54, an amplifier transistor 55, and a select transistor 56.
- the pixel 2 in FIG. 8 is different from the pixel 2 in FIG. 2 in that a switch transistor 111 and a memory 112 are added between two stages of amplifier transistors, that is, between the amplifier transistor 53 and the amplifier transistor 55. .
- the switch transistor 111 is turned on during an exposure period in which exposure is performed, and thus the voltage signal from the amplifier transistor 53 is accumulated in the memory 112. Since the switch transistor 111 is off during the signal readout period in which the accumulated signal is read out, the voltage signal accumulated in the memory 112 is read out when the select transistor 56 is on, and the read signal is The signal is output to the vertical signal line 9 through the amplifier transistor 55 and the select transistor 56.
- an input node of the amplifier transistor 55 that is floated by the switch transistor 111 is used as a memory, and holds a signal. That is, the input node (parasitic capacitance) can be held as a memory by inverting the polarity of the carrier generated in the photodiode 51 and the polarity of the switch transistor 111.
- FIG. 9 is a timing chart showing an example of a driving sequence in the case of the pixel 2 in FIG.
- an exposure period in which exposure is performed as global driving, and a signal reading period in which signal holding in the memory 112 and reading from the memory 112 are performed are illustrated as rolling driving.
- Rst indicates ON / OFF of the Rst signal input to the reset transistor 52.
- SW indicates ON / OFF of the SW signal input to the switch transistor 111.
- SEL indicates on / off of the SEL signal input to the select transistor 56. Note that these periods and signals are the same for the subsequent timing charts unless otherwise specified.
- the reset transistor 52 is turned on by turning on the SW signal, and the reset transistor 52 is turned off from turning on by turning off the Rst signal, and then the current signal from the photodiode 51 is It is written in the memory 112 as a voltage signal.
- the select transistor 56 is turned on by turning on the SEL signal and written to the memory 112 every 1H (horizontal signal line) in the signal reading period. A signal is read and output to the vertical signal line 9.
- FIG. 10 is a timing chart showing an example of a drive sequence in the case of performing P-phase reading.
- the exposure period is the same as in the example of FIG.
- the signal readout period the signal written in the memory 112 is read out and output to the vertical signal line 9 when the selector transistor 111 is turned on by turning on the SEL signal every 1H (horizontal signal line).
- reset including the holding capacitor and read the P phase That is, when the Rst signal is turned on, the reset transistor 52 is turned on.
- the switch transistor 111 When the SW signal is turned on, the switch transistor 111 is turned on.
- the select transistor 56 is turned on. Is read out.
- the FPN can be removed, but the pipeline drive in the example of FIG. 9 is difficult.
- FIG. 11 is an equivalent circuit diagram illustrating a configuration example of a pixel in the case of a logarithmic sensor in a solar cell mode to which the present technology is applied.
- PN junction photodiode
- reset transistor 52 reset transistor
- amplifier transistor 53 an amplifier transistor
- bias transistor 54 an amplifier transistor 55
- select transistor 56 select transistor
- switch transistor 111 a memory 112. The point is common to the pixel 2 in FIG.
- the pixel 2 in FIG. 11 is different from the pixel 2 in FIG. 8 in that a switch transistor 151 and a memory 152 are further added between two stages of amplifier transistors, that is, between the amplifier transistor 53 and the amplifier transistor 55. ing.
- the switch transistor 151 is turned on simultaneously with the switch transistor 111 during the exposure period, thereby causing the memory 152 to accumulate the P-phase current signal from the amplifier transistor 53 as a voltage signal.
- the switch transistor 151 is turned off when the switch transistor 111 is turned on, so that the memory 112 stores the D-phase current signal from the amplifier transistor 53 as a voltage signal.
- the switch transistor 151 is in an off state when the select transistor 56 is on in the signal readout period, so that the P-phase FPN accumulated in the memory 152 is read out, and the read FPN is The signal is output to the vertical signal line 9 via the transistor 55 and the select transistor 56. Further, the switch transistor 151 is turned on when the select transistor 56 is on during the signal readout period, so that the D-phase data stored in the memory 152 is read, and the read data is supplied to the amplifier transistor 55. The signal is output to the vertical signal line 9 via the select transistor 56.
- the memory 152 uses the input node of the amplifier transistor 55 that is floated by the switch transistor 151 as a memory, and holds a signal. That is, by inverting the polarity of the carrier generated in the photodiode 51 and the polarity of the switch transistor 151, the input node can be held as a memory.
- FIG. 12 is a timing chart showing an example of a driving sequence in the case of the pixel 2 in FIG.
- SW1 indicates ON / OFF of the SW signal input to the switch transistor 111
- SW2 indicates ON / OFF of the SW signal input to the switch transistor 151.
- simultaneous exposure is performed.
- the switch transistor 111 and the switch transistor 151 are turned on.
- the Rst signal is turned on, the reset transistor 52 is turned on.
- the phase current signal is written in the memory 152 as a voltage signal.
- the switch transistor 151 is turned off by turning off the SW2 signal and the reset transistor 52 is turned off by turning off the Rst signal, the D-phase current signal from the photodiode 51 is written in the memory 112 as a voltage signal.
- the select transistor 56 is turned on by turning on the SEL signal every 1H (horizontal signal line), so that the P-phase FPN written in the memory 152 is read and the vertical signal line 9 is read. Is output.
- the switch transistor 151 is turned on when the SW2 signal is turned on when the select transistor 56 is turned on when the SEL signal is turned on, the D-phase data written in the memory 112 is read and output to the vertical signal line 9. Is done.
- both signals are stored during the exposure period, and the signals of the P phase and the D phase are sequentially read while switching the switches during the signal reading period. Therefore, both P-phase and D-phase can be read while performing pipeline driving.
- a memory is added between the two-stage amplifier transistors of the logarithmic sensor in the solar cell mode, and the current signal is held as a voltage signal.
- the global shutter function can be realized. Thereby, noise can be suppressed.
- the present technology described in the first embodiment can also be applied to the logarithmic sensor in the solar cell mode of the second embodiment.
- the technique described in the second embodiment can be applied to the logarithmic sensor in the solar cell mode described in the first embodiment.
- a global shutter function can be realized even in a logarithmic sensor with improved low illuminance characteristics.
- the low illuminance characteristics can be improved also in the global shutter function.
- the present technology may be applied to a solid-state imaging device such as a CCD (Charge Coupled Device) solid-state imaging device.
- CCD Charge Coupled Device
- the performance of the logarithmic sensor in the solar cell mode can be improved. That is, according to the present technology, the low illuminance characteristic can be improved in the logarithmic sensor in the solar cell mode by suppressing noise.
- a global shutter function can be realized by adding capacitance. Noise can be suppressed by the global shutter function.
- FIG. 13 is a diagram illustrating a usage example in which the above-described solid-state imaging device is used.
- the solid-state imaging device (image sensor) described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows.
- Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
- Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
- Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
- Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports-Equipment used for sports such as action cameras and wearable cameras for sports applications-Used for agriculture such as cameras for monitoring the condition of fields and crops apparatus
- the present technology is not limited to application to a solid-state imaging device, but can also be applied to an imaging device.
- the imaging apparatus refers to a camera system such as a digital still camera or a digital video camera, or an electronic apparatus having an imaging function such as a mobile phone.
- a module-like form mounted on an electronic device that is, a camera module is used as an imaging device.
- the 14 includes a solid-state imaging device (element chip) 501, an optical lens 502, a shutter device 503, a drive circuit 504, and a signal processing circuit 505.
- the solid-state imaging device 501 the above-described solid-state imaging device 1 of the present technology is provided. Thereby, the performance of the logarithmic sensor in the solar cell mode can be improved. That is, for example, when the solid-state imaging device 501 of the electronic apparatus 500 according to the first embodiment of the present technology is a logarithmic sensor in the solar cell mode, the low illuminance characteristics may be improved as the solid-state imaging device 501. it can.
- the solid-state imaging device 501 the solid-state imaging device 1 according to the second embodiment of the present technology described above is provided. Thereby, when the solid-state imaging device 501 of the electronic device 500 is a logarithmic sensor in the solar cell mode, a global shutter function can be realized.
- the optical lens 502 forms image light (incident light) from the subject on the imaging surface of the solid-state imaging device 501. As a result, signal charges are accumulated in the solid-state imaging device 501 for a certain period.
- the shutter device 503 controls the light irradiation period and the light shielding period for the solid-state imaging device 501.
- the drive circuit 504 supplies a drive signal for controlling the signal transfer operation of the solid-state imaging device 501 and the shutter operation of the shutter device 503.
- the solid-state imaging device 501 performs signal transfer according to a drive signal (timing signal) supplied from the drive circuit 504.
- the signal processing circuit 505 performs various types of signal processing on the signal output from the solid-state imaging device 501.
- the video signal subjected to the signal processing is stored in a storage medium such as a memory or output to a monitor.
- steps describing the series of processes described above are not limited to the processes performed in time series according to the described order, but are not necessarily performed in time series, either in parallel or individually.
- the process to be executed is also included.
- the configuration described as one device (or processing unit) may be divided and configured as a plurality of devices (or processing units).
- the configurations described above as a plurality of devices (or processing units) may be combined into a single device (or processing unit).
- a configuration other than that described above may be added to the configuration of each device (or each processing unit).
- a part of the configuration of a certain device (or processing unit) may be included in the configuration of another device (or other processing unit). . That is, the present technology is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present technology.
- this technique can also take the following structures.
- a photodiode comprising a conductive second semiconductor region;
- a reset transistor for performing an operation of resetting the photodiode;
- An amplifier transistor electrically connected to the second semiconductor region;
- a solid-state imaging device comprising: a drive circuit that drives the unit pixel so as to obtain a reset level corresponding to a signal level output to the signal line in two states of a conduction state and a non-conduction state of the reset transistor.
- the reset level of the conduction state of the reset transistor is selected as the reset level corresponding to the signal level output to the signal line.
- the solid-state imaging device according to (1) In the case of a low illuminance condition, a reset level in a non-conducting state of the reset transistor is selected as a reset level corresponding to a signal level output to the signal line.
- the solid-state imaging device according to any one of the above.
- the drive circuit acquires the reset level in the non-conduction state of the reset transistor among the reset levels corresponding to the signal level output to the signal line in the read drive period.
- the drive circuit acquires the reset level in the non-conduction state of the reset transistor among the reset levels corresponding to the signal level output to the signal line in the shutter driving period.
- the drive circuit acquires the reset level in the conductive state of the reset transistor among the reset levels corresponding to the signal level output to the signal line in two periods of the shutter drive period and the readout drive period.
- the solid-state imaging device according to any one of (1) to (3).
- the drive circuit acquires the reset level in the non-conducting state of the reset transistor among the reset levels corresponding to the signal level output to the signal line in the shutter driving period.
- a photodiode comprising a conductive second semiconductor region;
- a reset transistor for performing an operation of resetting the photodiode;
- An amplifier transistor electrically connected to the second semiconductor region;
- a solid-state imaging device comprising: a drive circuit that drives the unit pixel so as to obtain a reset level corresponding to a signal level output to the signal line in two states of a conduction state and a non-conduction state of the reset transistor.
- a signal processing circuit for processing an output signal output from the solid-state imaging device When, A signal processing circuit for processing an output signal output from the solid-state imaging device; And an optical system that makes incident light incident on the solid-state imaging device. (10) a first semiconductor region of a first conductivity type, a second carrier having a majority carrier concentration higher than the majority carrier concentration of the first semiconductor region, and being a second conductivity type opposite to the first conductivity type; A photodiode comprising a conductive second semiconductor region; A reset transistor for performing an operation of resetting the photodiode; A two-stage amplifier transistor electrically connected to the second semiconductor region; A memory provided between the two-stage amplifier transistors; A plurality of unit pixels regularly arranged in a two-dimensional manner having a select transistor that is connected to an amplifier transistor and a signal line in a subsequent stage and is electrically connected to output data to the signal line; A solid-state imaging device comprising: a drive circuit that drives the unit pixel.
- the solid-state imaging device (11) The solid-state imaging device according to (10), wherein the unit pixel includes a switch transistor corresponding to the memory in a previous stage of the memory. (12) In the exposure period in which exposure is performed, the switch transistor is turned on when the reset transistor is both in a conductive state and a non-conductive state, and is not in a signal reading period, which is a time for reading a signal held in the memory.
- each of the unit pixels includes a plurality of switch transistors corresponding to the memory and the memory.
- the first switch transistor corresponding to the first memory connected to the second semiconductor region is when the reset transistor is both in a conductive state and a non-conductive state.
- the second switch transistor corresponding to the second memory connected to the output side of the first switch transistor is conductive when the reset transistor is conductive, In a signal reading period, which is a time for reading a signal held in the memory, the first switch transistor is in a non-conductive state, the second switch transistor is in a non-conductive state,
- a photodiode comprising a conductive second semiconductor region;
- a reset transistor for performing an operation of resetting the photodiode;
- a two-stage amplifier transistor electrically connected to the second semiconductor region;
- a memory provided between the two-stage amplifier transistors;
- a solid-state imaging device comprising: a driving circuit for driving the unit pixel;
- a signal processing circuit for processing an output signal output from the solid-state imaging device;
- an optical system that makes incident light incident on the solid-state imaging device.
- 1 solid-state imaging device 2 pixels, 4 vertical drive circuit, 6 horizontal drive circuit, 8 control circuit, 9 vertical signal line, 51 photodiode, 52 reset transistor, 53 amplifier transistor, 54 bias transistor, 55 amplifier transistor, 56 select transistor , 111 switch transistor, 112 memory, 151 switch transistor, 152 memory, 500 electronic equipment, 501 solid-state imaging device, 502 optical lens, 503 shutter device, 504 drive circuit, 505 signal processing circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本開示は、太陽電池モードの対数センサの性能を向上させることができるようにする固体撮像装置および電子機器に関する。 Signal(S)を読み出したあと、RSTをオンにした導通状態で、P相信号（N）が読み出され、RSTをオフにした非導通状態で、P相信号（N'）が読み出される。したがって、十分な入射光照度がある場合(Bright)、RSTをオンにした導通状態で取得したP相との差分であるS-Nが選択されて出力され、入射光が少ない低照度条件において容量の充電が不十分な場合(Dark)、RSTをオフにした導通状態で取得したP相との差分であるS-N'が選択されて出力される。本開示は、例えば、カメラなどの撮像装置に用いられるCMOS固体撮像装置に適用することができる。
Description
本開示は、固体撮像装置および電子機器に関し、特に、太陽電池モードの対数センサの性能を向上させるようにした固体撮像装置および電子機器に関する。
フォトダイオードを、太陽電池と同様に、開回路で動作させ、出力電圧を計測する対数センサが知られている（非特許文献１参照）。これはPNジャンクションの順方向に電流を流したときに生じる電位差、即ち電圧が電流の対数と比例する関係を用いている。この順方向の電流を光電変換によって発生した光電流に置き換えて、PNジャンクションの順方向の電圧をモニタすればそれは光電流を対数圧縮した信号となる。
また、この太陽電池モードの対数センサを用いた固体撮像装置も公知である。太陽電池モードの対数センサと一般的な蓄積型CMOSイメージセンサとの空間分割による組み合わせを提案したものや、両者の時分割による組み合わせを提案したものがある。こうした組み合わせが提案されるのは太陽電池モードの対数センサは、暗時および低照度特性が低下するためである。
太陽電池モードの対数センサの構造を一般的な蓄積型CMOSイメージセンサの構造に対応させるとフォトダイオード(PD)に直接コンタクトを具備した構造に相当する。この場合にはPDを完全空乏化することが出来ないのでkTCノイズを除去出来ない、残像が発生する、PD表面をPinning出来ないので界面準位起因の白点・暗電流が悪化する、等が要因となり暗時および低照度特性が低下する。これらは、対数センサのPNジャンクション容量を十分に充電できず、出力が対数領域に入る前の照度範囲にて現れる。
例えば、太陽電池モードの対数センサと一般的な蓄積型CMOSイメージセンサを組み合わせた場合でも、太陽電池モードの対数センサの暗時・低照度特性が向上するわけではない。対数センサ単独の場合に課題が残ることはもちろん、組み合わせる場合でも、線形信号と対数出力の遷移期間を確保する必要が有るため、対数センサの低照度特性が求められる。十分な遷移期間が設けられない場合、信号切り替え時にノイズが目立ち画質低下の懸念がある。
また、太陽電池モードの対数センサは光電流量をモニタして信号を出力するセンサであるため、信号を保持する素子を持たずグローバルシャッタ機能が実現されていない。
Yang Ni, YiMing Zhu, Bogdan Arion,A 768x576 Logarithmic Image Sensor with Photodiode in Solar Cell mode,International Image Sensor Workshop(IISW),講演R35,2011/6/9
以上のように、太陽電池モードの対数センサの性能は、一般的な蓄積型CMOSイメージセンサに比して、まだまだ改善の余地があり、向上させる必要がある。
本開示は、このような状況に鑑みてなされたものであり、太陽電池モードの対数センサの性能を向上させることができるものである。
本技術の一側面の固体撮像装置は、第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、前記フォトダイオードをリセットする動作を行うリセットトランジスタと、前記第２の半導体領域に電気的に接続されたアンプトランジスタと、前記アンプトランジスタと直接、または能動端子を介して接続する信号線とを有する、規則的に２次元的に配列された複数の単位画素と、前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように、前記単位画素を駆動する駆動回路とを備える。
十分な入射光照度がある場合、前記信号線に出力される信号レベルに対応するリセットレベルとして、前記リセットトランジスタの導通状態のリセットレベルが選択される。
低照度条件の場合、前記信号線に出力される信号レベルに対応するリセットレベルとして、前記リセットトランジスタの非導通状態のリセットレベルが選択される。
シャッタを駆動するシャッタ駆動期間、露光を行う露光時間、および信号を読み出す読み出し駆動期間を有しており、前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの導通状態における前記リセットレベルを、前記読み出し駆動期間において取得することができる。
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記読み出し駆動期間において取得することができる。
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記シャッタ駆動期間において取得することができる。
シャッタを駆動するシャッタ駆動期間、露光を行う露光時間、および信号を読み出す読み出し駆動期間を有しており、前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの導通状態における前記リセットレベルを、前記シャッタ駆動期間および前記読み出し駆動期間の２つの期間において取得することができる。
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記シャッタ駆動期間において取得することができる。
本技術の一側面の電子機器は、第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、前記フォトダイオードをリセットする動作を行うリセットトランジスタと、前記第２の半導体領域に電気的に接続されたアンプトランジスタと、前記アンプトランジスタと直接、または能動端子を介して接続する信号線とを有する、規則的に２次元的に配列された複数の単位画素と、前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように、前記単位画素を駆動する駆動回路とを備える固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光を前記固体撮像装置に入射する光学系とを有する。
本技術の一側面においては、第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、前記フォトダイオードをリセットする動作を行うリセットトランジスタと、前記第２の半導体領域に電気的に接続されたアンプトランジスタと、前記アンプトランジスタと直接、または能動端子を介して接続する信号線とを有する、規則的に２次元的に配列された複数の単位画素が、前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように駆動される。
本技術の一側面の固体撮像装置は、第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、前記フォトダイオードをリセットする動作を行うリセットトランジスタと、前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、前記２段のアンプトランジスタの間に設けられるメモリと、後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタとを有する、規則的に２次元的に配列された複数の単位画素と、前記単位画素を駆動する駆動回路とを備える。
前記単位画素は、前記メモリの前段に、前記メモリに対応するスイッチトランジスタを有することができる。
前記スイッチトランジスタは、露光を行う露光期間において、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間に非導通状態である。
前記スイッチトランジスタは、露光を行う露光期間において、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間において、前記リセットトランジスタと前記セレクトトランジスタが導通状態のときに導通することができる。
前記単位画素は、前記メモリと、前記メモリに対応するスイッチトランジスタをそれぞれ複数有することができる。
露光を行う露光期間において、前記第２の半導体領域に接続されている、第１のメモリに対応する第１のスイッチトランジスタは、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記第１のスイッチトランジスタの出力側に接続されている、第２のメモリに対応する第２のスイッチトランジスタは、前記リセットトランジスタが導通状態のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間に、前記第１のスイッチトランジスタは、非導通状態であり、前記第２のスイッチトランジスタは、前記リセットトランジスタが非導通状態であり、前記セレクトトランジスタが導通状態のときの一部期間に導通することができる。
前記メモリは、寄生容量である。
前記メモリは、追加された容量である。
本技術の一側面の電子機器は、第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、前記フォトダイオードをリセットする動作を行うリセットトランジスタと、前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、前記２段のアンプトランジスタの間に設けられるメモリと、後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタとを有する、規則的に２次元的に配列された複数の単位画素と、前記単位画素を駆動する駆動回路とを備える固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光を前記固体撮像装置に入射する光学系とを有する。
本技術の一側面においては、第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、前記フォトダイオードをリセットする動作を行うリセットトランジスタと、前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタとを有する、規則的に２次元的に配列された複数の単位画素には、前記２段のアンプトランジスタの間にメモリが設けられる。
本技術によれば、太陽電池モードの対数センサの性能を向上させることができる。
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態 （太陽電池モードの対数センサ）
２．第２の実施の形態 （太陽電池モードの対数センサのグローバルシャッタ機能）
３．第３の実施の形態 （イメージセンサの使用例）
４．第４の実施の形態 （電子機器の例）
１．第１の実施の形態 （太陽電池モードの対数センサ）
２．第２の実施の形態 （太陽電池モードの対数センサのグローバルシャッタ機能）
３．第３の実施の形態 （イメージセンサの使用例）
４．第４の実施の形態 （電子機器の例）
＜１．第１の実施の形態＞
＜固体撮像装置の概略構成例＞
図１は、本技術の各実施の形態に適用されるCMOS（Complementary Metal Oxide Semiconductor）固体撮像装置の一例の概略構成例を示している。
＜固体撮像装置の概略構成例＞
図１は、本技術の各実施の形態に適用されるCMOS（Complementary Metal Oxide Semiconductor）固体撮像装置の一例の概略構成例を示している。
図１に示されるように、固体撮像装置（素子チップ）１は、半導体基板１１（例えばシリコン基板）に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成される。
画素２は、光電変換素子（例えばフォトダイオード）と、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有してなる。複数の画素トランジスタは、例えば、セレクトトランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができる。各画素２（単位画素）の等価回路は一般的なものと同様であるので、ここでは詳細な説明は省略する。
周辺回路部は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８から構成される。
制御回路８は、入力クロックや、動作モード等を指令するデータを受け取り、また、固体撮像装置１の内部情報等のデータを出力する。具体的には、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６に入力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。具体的には、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子において受光量に応じて生成した信号電荷に基づいた画素信号をカラム信号処理回路５に供給する。
なお、グローバルシャッタ機能モードの場合、垂直駆動回路４は、すべての画素駆動配線を選択し、すべての画素２を駆動する。そして、垂直駆動回路４は、垂直信号線９を通して各画素２の光電変換素子において受光量に応じて生成した信号電荷に基づいた画素信号を、行単位でカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の例えば列毎に配置されており、１行分の画素２から出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling）や、信号増幅、A/D（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
入出力端子１２は、外部と信号のやりとりをするために設けられる。
＜太陽電池モードの対数センサの画素の構成例＞
図２および図３は、太陽電池モードの対数センサの場合の画素の構成例を示す図である。なお、本明細書で説明する対数センサは、PNジャンクションの順方向電流を活用した温度による特性変化が略ない対数圧縮センサである。図２は、等価回路図であり、図３は、断面図である。
図２および図３は、太陽電池モードの対数センサの場合の画素の構成例を示す図である。なお、本明細書で説明する対数センサは、PNジャンクションの順方向電流を活用した温度による特性変化が略ない対数圧縮センサである。図２は、等価回路図であり、図３は、断面図である。
太陽電池モードの対数センサの場合、図１の画素２は、フォトダイオード（PNジャンクション）５１、リセットトランジスタ５２、アンプトランジスタ５３、バイアストランジスタ５４、アンプトランジスタ５５、セレクトトランジスタ５６を含むように構成されている。
フォトダイオード５１は、N型(第１の導電型）の半導体領域と、多数キャリア濃度が、N型の濃度よりも高いP型(第２の導電型)の半導体領域からなる。フォトダイオード５１のN型の半導体領域は、中間電位Vmidおよびリセットトランジスタ５２のドレインと接続されている。フォトダイオード５１のP型の半導体領域は、リセットトランジスタ５２のソースとアンプトランジスタ５５のゲートと接続されている。
アンプトランジスタ５３のドレインは、電源電圧Vddと接続されており、アンプトランジスタ５３のソースは、バイアストランジスタ５４のドレインとアンプトランジスタ５５のゲートと接続されている。バイアストランジスタ５４のソースは、アースされている。
アンプトランジスタ５５のドレインは、電源電圧Vddと接続されており、アンプトランジスタ５５のソースは、セレクトトランジスタ５６のドレインと接続されている。セレクトトランジスタ５６のソースは、垂直信号線（VSL）９と接続されている。
リセットトランジスタ５２は、RST信号のオンオフに応じて、フォトダイオード５１のリセットを制御する。アンプトランジスタ５３およびアンプトランジスタ５５は、フォトダイオード５１からの信号を増幅させて、それぞれ、アンプトランジスタ５５およびセレクトトランジスタ５６に出力する。バイアストランジスタ５４は、基準となる電流を設定する。セレクトトランジスタ５６は、SEL信号のオンオフに応じて、アンプトランジスタ５５からの信号を、垂直信号線９に出力する。
なお、以下、本明細書においては、トランジスタをオンすることは、導通する、導通状態（High）となることを意味し、トランジスタをオフすることは、非導通状態（Low）となることを意味するものとする。
＜一般的な駆動方法＞
図４は、一般的な太陽電池モードの対数センサの駆動例を表すタイミングチャートである。図４の例において、SH Line(m line)駆動期間は、水平mライン目のシャッタ駆動期間を表し、RD Line(n line)駆動期間は、mよりも後の水平nライン目のリード（読み出し）駆動を表している。SH Line駆動期間が終わって、RD Line駆動期間が始まるまでの間は、露光時間(exposure time)を表している。
図４は、一般的な太陽電池モードの対数センサの駆動例を表すタイミングチャートである。図４の例において、SH Line(m line)駆動期間は、水平mライン目のシャッタ駆動期間を表し、RD Line(n line)駆動期間は、mよりも後の水平nライン目のリード（読み出し）駆動を表している。SH Line駆動期間が終わって、RD Line駆動期間が始まるまでの間は、露光時間(exposure time)を表している。
XHSは、どの行（水平ライン）を読むのか、画素の外側で選択するための信号であり、常にオンとなっている。SELは、セレクトトランジスタ５６に入力され、セレクトトランジスタ５６のオンオフを制御する制御信号であり、RSTは、リセットトランジスタ５２に入力され、リセットトランジスタ５２のオンオフを制御する制御信号である。VSLは、フォトダイオード（PNジャンクション）５１に溜まる電荷を表している。なお、これらの時間や信号は、以降のタイミングチャートについても同様である。
一般的な太陽電池モードの対数センサは、フォトダイオード５１に電荷が溜まるまでは、線形の信号（光の強度に対して比例するような信号）を出力し、フォトダイオード５１に溜まってから、発生する電圧に対して電流が指数的に流れるため、電圧と電流には対数の関係となり、対数の出力が始まる。
図４に示されるように、フォトダイオード５１のリセット後、露光時間において電荷がたまった後、Signal (S)が読み出され、その後、RSTをオンにした導通状態で、P相信号（N）が読み出される。なお、以下、P相信号をノイズレベルとも称する。すなわち、対数センサは、十分な入射光照度がある場合(Bright)、フォトダイオード５１に起因する容量が充電されると、平衡状態で光電流を対数圧縮した信号を出力する。この場合、RSTをオンにした導通状態で取得したノイズレベルとの差分であるS-Nが出力信号(output)として出力される。ここで、出力信号において、Sは、信号レベルであり、Nは、ノイズレベル（差分を求めるためのリセットレベル）である。
ただし、入射光が少ない低照度条件において容量の充電が不十分な場合(Dark)、対数センサは、完全な対数出力ではない蓄積された信号を出力してしまう。
すなわち、このような場合、RSTがオフした場合、容量結合した場合や、余分に注入した場合など電位が変動しており、変動している部分を加味しないと、線形領域のkTCノイズが除去しきれない。
そこで、本技術においては、対数信号用のノイズレベル(N）に加え、低照度信号用のノイズレベル(N’)を取得し、入射光が少ない低照度条件においては、RSTがオフした後のkTCノイズを含めたS-N’で差分が取られる。
＜第１の駆動方法＞
図５は、本技術を適用した対数センサの第１の駆動方法の例を示すタイミングチャートである。
図５は、本技術を適用した対数センサの第１の駆動方法の例を示すタイミングチャートである。
図５の例においては、Signal (S)を読み出したあと、RSTをオンにした導通状態で、ノイズレベル（N）が読み出され、RSTをオフにした非導通状態で、ノイズレベル（N’）が読み出される。したがって、十分な入射光照度がある場合(Bright)、RSTをオンにした導通状態で取得したノイズレベルとの差分であるS-Nが選択されて出力され、入射光が少ない低照度条件において容量の充電が不十分な場合(Dark)、RSTをオフにした導通状態で取得したノイズレベルとの差分であるS-N’が選択されて出力される。
この例の場合、SH Line駆動期間に読出しの必要がないため、フレームメモリが不要であるが、蓄積モード信号がDDS(double delta sampling)となる。
＜第２の駆動方法＞
図６は、本技術を適用した対数センサの第２の駆動方法の例を示すタイミングチャートである。
図６は、本技術を適用した対数センサの第２の駆動方法の例を示すタイミングチャートである。
図６の例においては、SH Line駆動期間に、RSTをオフにした非導通状態で、ノイズレベル（N’）が読み出され、Signal (S)を読み出したあと、RSTをオンにした導通状態で、ノイズレベル（N）が読み出される。
この例の場合、フレームメモリが必要となるが、蓄積モード信号でCDS (correlated double sampling: 相関2重サンプリング)が可能であるので、kTCノイズを除去することができる。
＜第３の駆動方法＞
図７は、本技術を適用した対数センサの第３の駆動方法の例を示すタイミングチャートである。
図７は、本技術を適用した対数センサの第３の駆動方法の例を示すタイミングチャートである。
図７の例においては、SH Line駆動期間に、RSTをオンにした導通状態で、ノイズレベル(N1)が読み出され、RD Line駆動期間にも、RSTをオンにした導通状態で、ノイズレベル(N3)が読み出される。また、SH Line駆動期間には、RSTをオフにした導通状態で、ノイズレベル(N2)が読み出される。
それぞれに対して、CDSが行われ、Reset信号=N1-N2と、Signal信号=S-N3が出力される。そして、外部の信号処理回路、例えば、カラム信号処理回路５において、線形出力の場合、Signal信号＋Reset信号が出力され、対数出力の場合、Signal信号のみが出力される。
この例の場合、CDSが行われる信号同士のサンプリング時間が近いので、1/fノイズが抑制される。一方で、フレームノイズが必要であり、kTCノイズはN1-N3間で発生してしまう。
以上のように、太陽電池モードの対数センサにおいて、RSTが導通および非導通、それぞれの状態で、ノイズレベルであるP相信号を取得することにより、対数センサの性能を向上させることができる。すなわち、対数出力状態だけでなく、低照度条件下の蓄積モード信号のkTCノイズを除去可能になり、低照度特性を改善することができる。
＜２．第２の実施の形態＞
ところで、上記説明においては、太陽電池モードの対数センサについて説明してきたが、太陽電池モードの対数センサは光電流量をモニタして信号を出力するセンサであるため、信号を保持する素子を持たずグローバルシャッタ機能が実現されていない。
ところで、上記説明においては、太陽電池モードの対数センサについて説明してきたが、太陽電池モードの対数センサは光電流量をモニタして信号を出力するセンサであるため、信号を保持する素子を持たずグローバルシャッタ機能が実現されていない。
すなわち、太陽電池モードの対数センサは、光電流量をモニタしており、信号を保持する素子を持たないためグローバルシャッタ機能を実現できていない。ローリングシャッタ動作では動被写体歪やフラッシュバンドが発生する懸念が有る。
そこで、本技術においては、対数センサ内に、メモリとなる容量を追加し、電流信号をメモリで電圧信号として保持するようにする。この保持した信号を順次読み出すことにより、対数センサの性能を向上させることができる。すなわち、グローバルシャッタ機能を実現することができる。これにより、ローリングシャッタ動作では動被写体歪やフラッシュバンドが発生する懸念がなくなるので、画像品質が向上する。
＜グローバルシャッタ機能の画素の構成例＞
図８は、本技術を適用した太陽電池モードの対数センサの場合の画素の構成例を示す等価回路図である。
図８は、本技術を適用した太陽電池モードの対数センサの場合の画素の構成例を示す等価回路図である。
図８の画素２は、フォトダイオード（PNジャンクション）５１、リセットトランジスタ５２、アンプトランジスタ５３、バイアストランジスタ５４、アンプトランジスタ５５、セレクトトランジスタ５６を含むように構成されている点は、図２の画素２と共通している。
また、図８の画素２は、２段のアンプトランジスタ、すなわち、アンプトランジスタ５３とアンプトランジスタ５５の間に、スイッチトランジスタ１１１およびメモリ１１２が追加された点が、図２の画素２と異なっている。
すなわち、スイッチトランジスタ１１１は、露光が行われる露光期間にオンすることで、メモリ１１２に、アンプトランジスタ５３からの電圧信号を蓄積させる。スイッチトランジスタ１１１は、蓄積された信号が読み出される信号読み出し期間に、オフでいることで、セレクトトランジスタ５６がオンのとき、メモリ１１２に蓄積された電圧信号が読み出され、読み出された信号が、アンプトランジスタ５５およびセレクトトランジスタ５６を介して、垂直信号線９に出力される。
メモリ１１２は、スイッチトランジスタ１１１によりフローティングとなるアンプトランジスタ５５のインプットノードがメモリとして活用されるものであり、信号を保持する。すなわち、フォトダイオード５１で発生するキャリアとスイッチトランジスタ１１１の極性を反転させることで、インプットノード（寄生容量）がメモリとして保持が可能となる。
図９は、図８の画素２の場合の駆動シーケンスの例を示すタイミングチャートである。図９の例においては、グローバル駆動として、露光が行われる露光期間と、ローリング駆動として、メモリ１１２における信号保持およびメモリ１１２からの読出しが行われる信号読み出し期間とが示されている。
ここで、Rstは、リセットトランジスタ５２に入力されるRst信号のオンオフを示している。SWは、スイッチトランジスタ１１１に入力されるSW信号のオンオフを示している。SELは、セレクトトランジスタ５６に入力されるSEL信号でのオンオフを示している。なお、これらの期間や信号は、特に言及がない限り、以降のタイミングチャートについても同様である。
露光期間においては、同時露光が行われ、SW信号のオンによりリセットトランジスタ５２がオンになり、Rst信号のオフによりリセットトランジスタ５２がオンからオフになった後、フォトダイオード５１からの電流信号は、メモリ１１２に電圧信号として書き込まれる。書き込み後、SW信号のオフによりスイッチトランジスタ１１１がオフした後、信号読み出し期間においては、１Ｈ（水平信号線）毎に、SEL信号のオンによりセレクトトランジスタ５６がオンになり、メモリ１１２に書き込まれた信号が読み出され、垂直信号線９に出力される。
この場合、信号読み出し期間に、次フレームの露光を行うパイプライン駆動が可能となる。一方、露光を行っているため、リセットができないので、P相の読み出しはできない。
図１０は、P相の読み出しを行う場合の駆動シーケンスの例を示すタイミングチャートである。
図１０の例において、露光期間については、図９の例と同様である。信号読み出し期間においては、１Ｈ（水平信号線）毎に、SEL信号のオンによりセレクタトランジスタが１１１がオンになることで、メモリ１１２に書き込まれた信号が読み出され、垂直信号線９に出力される。その後、一度、保持容量を含めてリセットを行い、P相の読出しを行う。すなわち、Rst信号のオンによりリセットトランジスタ５２がオンとなり、SW信号のオンによりスイッチトランジスタ１１１がオンとなり、SEL信号のオンによりセレクトトランジスタ５６がオンであるときに、P相のFPN(Fixed Pattern Noise)が読み出される。
この場合、FPNを除去することができるが、図９の例のパイプライン駆動は困難である。
＜グローバルシャッタ機能の画素の他の構成例＞
図１１は、本技術を適用した太陽電池モードの対数センサの場合の画素の構成例を示す等価回路図である。
図１１は、本技術を適用した太陽電池モードの対数センサの場合の画素の構成例を示す等価回路図である。
図１１の画素２は、フォトダイオード（PNジャンクション）５１、リセットトランジスタ５２、アンプトランジスタ５３、バイアストランジスタ５４、アンプトランジスタ５５、セレクトトランジスタ５６、スイッチトランジスタ１１１、およびメモリ１１２を含むように構成されている点は、図８の画素２と共通している。
また、図１１の画素２は、２段のアンプトランジスタ、すなわち、アンプトランジスタ５３とアンプトランジスタ５５の間に、さらに、スイッチトランジスタ１５１およびメモリ１５２が追加された点が、図８の画素２と異なっている。
すなわち、スイッチトランジスタ１５１は、露光期間において、スイッチトランジスタ１１１と同時にオンすることで、メモリ１５２に、アンプトランジスタ５３からのP相の電流信号を、電圧信号として蓄積させる。スイッチトランジスタ１５１は、露光期間において、スイッチトランジスタ１１１がオンのときに、オフすることで、メモリ１１２に、アンプトランジスタ５３からのD相の電流信号を、電圧信号として蓄積させる。
また、スイッチトランジスタ１５１は、信号読み出し期間において、セレクトトランジスタ５６がオンのとき、オフ状態でいることで、メモリ１５２に蓄積されたP相のFPNが読み出され、読み出されたFPNが、アンプトランジスタ５５およびセレクトトランジスタ５６を介して、垂直信号線９に出力される。さらに、スイッチトランジスタ１５１は、信号読み出し期間において、セレクトトランジスタ５６がオンのとき、オンすることで、メモリ１５２に蓄積されたD相のデータが読み出され、読み出されたデータが、アンプトランジスタ５５およびセレクトトランジスタ５６を介して、垂直信号線９に出力される。
メモリ１５２は、メモリ１１２と同様に、スイッチトランジスタ１５１によりフローティングとなるアンプトランジスタ５５のインプットノードがメモリとして活用されるものであり、信号を保持する。すなわち、フォトダイオード５１で発生するキャリアとスイッチトランジスタ１５１の極性を反転させることで、インプットノードがメモリとして保持が可能となる。
図１２は、図１１の画素２の場合の駆動シーケンスの例を示すタイミングチャートである。なお、図１２の例において、SW1は、スイッチトランジスタ１１１に入力されるSW信号のオンオフを示し、SW2は、スイッチトランジスタ１５１に入力されるSW信号のオンオフを示している。
露光期間においては、同時露光が行われ、SW1信号およびSW2信号のオンによりスイッチトランジスタ１１１およびスイッチトランジスタ１５１がオンであり、Rst信号のオンによりリセットトランジスタ５２がオンのとき、フォトダイオード５１からのP相の電流信号は、メモリ１５２に電圧信号として書き込まれる。SW2信号のオフによりスイッチトランジスタ１５１がオフになり、Rst信号のオフによりリセットトランジスタ５２がオフになったときに、フォトダイオード５１からのD相の電流信号は、メモリ１１２に電圧信号として書き込まれる。
信号読み出し期間においては、１Ｈ（水平信号線）毎に、SEL信号のオンによりセレクトトランジスタ５６がオンになることで、メモリ１５２に書き込まれたP相のFPNが読み出され、垂直信号線９に出力される。SEL信号のオンによりセレクトトランジスタ５６がオンであるときに、SW2信号のオンによりスイッチトランジスタ１５１がオンになると、メモリ１１２に書き込まれたD相のデータが、読み出され、垂直信号線９に出力される。
この場合、露光期間中に、両方の信号の格納が行われ、信号読み出し期間にスイッチを切り替えながら、P相およびD相それぞれの信号が順次読み出される。したがって、パイプライン駆動を行いながら、P相とD相の両方の読み出しを行うことができる。
以上のように、本技術においては、太陽電池モードの対数センサの２段のアンプトランジスタの間に、メモリを追加し、電流信号を電圧信号として保持するようにしたので、電流をモニタする対数センサにおいて、グローバルシャッタ機能を実現することができる。これにより、ノイズを抑えることができる。
なお、上記説明においては、メモリ１１２およびメモリ１５２は、寄生容量を使う例を説明したが、メモリを別途追加するようにしてもよい。寄生容量の場合、容量が小さいので、書き込み時間が短い。これに対して、追加する場合、容量が大きいので書き込み時間がかかるが、ノイズが相対的に小さくみえるようになる。
また、第１の実施の形態に記載の本技術は、第２の実施の形態の太陽電池モードの対数センサにも適用することができる。換言するに、第２の実施の形態に記載の技術は、第１の実施の形態に記載の太陽電池モードの対数センサにも適用することができる。これにより、低照度特性の改善された対数センサにおいてもグローバルシャッタ機能を実現できる。または、グローバルシャッタ機能においても、低照度特性を改善することができる。
また、以上においては、本技術を、CMOS固体撮像装置に適用した構成について説明してきたが、CCD（Charge Coupled Device）固体撮像装置といった固体撮像装置に適用するようにしてもよい。
以上により、本技術によれば、太陽電池モードの対数センサの性能を向上させることができる。すなわち、本技術によれば、ノイズを抑制することで、太陽電池モードの対数センサにおいて、低照度特性を改善することができる。また、すなわち、本技術によれば、容量の追加により、グローバルシャッタ機能を実現することができる。グローバルシャッタ機能により、ノイズを抑えることができる。
＜３．第３の実施の形態＞
図１３は、上述の固体撮像装置を使用する使用例を示す図である。
図１３は、上述の固体撮像装置を使用する使用例を示す図である。
上述した固体撮像装置（イメージセンサ）は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜４．第４の実施の形態＞
＜電子機器の構成例＞
＜電子機器の構成例＞
さらに、本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールを撮像装置とする場合もある。
ここで、図１４を参照して、本技術の電子機器の構成例について説明する。
図１４に示される電子機器５００は、固体撮像装置（素子チップ）５０１、光学レンズ５０２、シャッタ装置５０３、駆動回路５０４、および信号処理回路５０５を備えている。固体撮像装置５０１としては、上述した本技術の固体撮像装置１が設けられる。これにより、太陽電池モードの対数センサの性能を向上させることができる。すなわち、例えば、固体撮像装置５０１として、上述した本技術の第１の実施の形態の電子機器５００の固体撮像装置５０１が太陽電池モードの対数センサの場合に、低照度特性の改善を行うことができる。一方、固体撮像装置５０１として、上述した本技術の第２の実施の形態の固体撮像装置１が設けられる。これにより、電子機器５００の固体撮像装置５０１が太陽電池モードの対数センサの場合に、グローバルシャッタ機能を実現することができる。
光学レンズ５０２は、被写体からの像光（入射光）を固体撮像装置５０１の撮像面上に結像させる。これにより、固体撮像装置５０１内に一定期間信号電荷が蓄積される。シャッタ装置５０３は、固体撮像装置５０１に対する光照射期間および遮光期間を制御する。
駆動回路５０４は、固体撮像装置５０１の信号転送動作およびシャッタ装置５０３のシャッタ動作を制御する駆動信号を供給する。駆動回路５０４から供給される駆動信号（タイミング信号）により、固体撮像装置５０１は信号転送を行う。信号処理回路５０５は、固体撮像装置５０１から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
なお、本明細書において、上述した一連の処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
なお、本技術は以下のような構成も取ることができる。
（１） 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続されたアンプトランジスタと、
前記アンプトランジスタと直接、または能動端子を介して接続する信号線と
を有する、規則的に２次元的に配列された複数の単位画素と、
前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように、前記単位画素を駆動する駆動回路と
を備える固体撮像装置。
（２） 十分な入射光照度がある場合、前記信号線に出力される信号レベルに対応するリセットレベルとして、前記リセットトランジスタの導通状態のリセットレベルが選択される
前記（１）に記載の固体撮像装置。
（３） 低照度条件の場合、前記信号線に出力される信号レベルに対応するリセットレベルとして、前記リセットトランジスタの非導通状態のリセットレベルが選択される
前記（１）または（２）に記載の固体撮像装置。
（４） シャッタを駆動するシャッタ駆動期間、露光を行う露光時間、および信号を読み出す読み出し駆動期間を有しており、
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの導通状態における前記リセットレベルを、前記読み出し駆動期間において取得する
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５） 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記読み出し駆動期間において取得する
前記（４）に記載の固体撮像装置。
（６） 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記シャッタ駆動期間において取得する
前記（４）に記載の固体撮像装置。
（７） シャッタを駆動するシャッタ駆動期間、露光を行う露光時間、および信号を読み出す読み出し駆動期間を有しており、
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの導通状態における前記リセットレベルを、前記シャッタ駆動期間および前記読み出し駆動期間の２つの期間において取得する
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（８） 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記シャッタ駆動期間において取得する
前記（７）に記載の固体撮像装置。
（９） 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続されたアンプトランジスタと、
前記アンプトランジスタと直接、または能動端子を介して接続する信号線と
を有する、規則的に２次元的に配列された複数の単位画素と、
前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように、前記単位画素を駆動する駆動回路と
を備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
（１０） 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、
前記２段のアンプトランジスタの間に設けられるメモリと、
後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタと
を有する、規則的に２次元的に配列された複数の単位画素と、
前記単位画素を駆動する駆動回路と
を備える固体撮像装置。
（１１） 前記単位画素は、前記メモリの前段に、前記メモリに対応するスイッチトランジスタを有する
前記（１０）に記載の固体撮像装置。
（１２） 前記スイッチトランジスタは、露光を行う露光期間において、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間に非導通状態である
前記（１１）に記載の固体撮像装置。
（１３） 前記スイッチトランジスタは、露光を行う露光期間において、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間において、前記リセットトランジスタと前記セレクトトランジスタが導通状態のときに導通する
前記（１１）に記載の固体撮像装置。
（１４） 前記単位画素は、前記メモリと、前記メモリに対応するスイッチトランジスタをそれぞれ複数有する
前記（１１）に記載の固体撮像装置。
（１５） 露光を行う露光期間において、前記第２の半導体領域に接続されている、第１のメモリに対応する第１のスイッチトランジスタは、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記第１のスイッチトランジスタの出力側に接続されている、第２のメモリに対応する第２のスイッチトランジスタは、前記リセットトランジスタが導通状態のときに導通し、
前記メモリに保持された信号を読み出す時間である信号読み出し期間に、前記第１のスイッチトランジスタは、非導通状態であり、前記第２のスイッチトランジスタは、前記リセットトランジスタが非導通状態であり、前記セレクトトランジスタが導通状態のときの一部期間に導通する
前記（１４）に記載の固体撮像装置。
（１６） 前記メモリは、寄生容量である
前記（１０）乃至（１５）のいずれかに記載の固体撮像装置。
（１７） 前記メモリは、追加された容量である
前記（１０）乃至（１５）のいずれかに記載の固体撮像装置。
（１８） 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、
前記２段のアンプトランジスタの間に設けられるメモリと、
後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタと
を有する、規則的に２次元的に配列された複数の単位画素と、
前記単位画素を駆動する駆動回路と
を備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
（１） 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続されたアンプトランジスタと、
前記アンプトランジスタと直接、または能動端子を介して接続する信号線と
を有する、規則的に２次元的に配列された複数の単位画素と、
前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように、前記単位画素を駆動する駆動回路と
を備える固体撮像装置。
（２） 十分な入射光照度がある場合、前記信号線に出力される信号レベルに対応するリセットレベルとして、前記リセットトランジスタの導通状態のリセットレベルが選択される
前記（１）に記載の固体撮像装置。
（３） 低照度条件の場合、前記信号線に出力される信号レベルに対応するリセットレベルとして、前記リセットトランジスタの非導通状態のリセットレベルが選択される
前記（１）または（２）に記載の固体撮像装置。
（４） シャッタを駆動するシャッタ駆動期間、露光を行う露光時間、および信号を読み出す読み出し駆動期間を有しており、
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの導通状態における前記リセットレベルを、前記読み出し駆動期間において取得する
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５） 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記読み出し駆動期間において取得する
前記（４）に記載の固体撮像装置。
（６） 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記シャッタ駆動期間において取得する
前記（４）に記載の固体撮像装置。
（７） シャッタを駆動するシャッタ駆動期間、露光を行う露光時間、および信号を読み出す読み出し駆動期間を有しており、
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの導通状態における前記リセットレベルを、前記シャッタ駆動期間および前記読み出し駆動期間の２つの期間において取得する
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（８） 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記シャッタ駆動期間において取得する
前記（７）に記載の固体撮像装置。
（９） 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続されたアンプトランジスタと、
前記アンプトランジスタと直接、または能動端子を介して接続する信号線と
を有する、規則的に２次元的に配列された複数の単位画素と、
前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように、前記単位画素を駆動する駆動回路と
を備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
（１０） 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、
前記２段のアンプトランジスタの間に設けられるメモリと、
後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタと
を有する、規則的に２次元的に配列された複数の単位画素と、
前記単位画素を駆動する駆動回路と
を備える固体撮像装置。
（１１） 前記単位画素は、前記メモリの前段に、前記メモリに対応するスイッチトランジスタを有する
前記（１０）に記載の固体撮像装置。
（１２） 前記スイッチトランジスタは、露光を行う露光期間において、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間に非導通状態である
前記（１１）に記載の固体撮像装置。
（１３） 前記スイッチトランジスタは、露光を行う露光期間において、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間において、前記リセットトランジスタと前記セレクトトランジスタが導通状態のときに導通する
前記（１１）に記載の固体撮像装置。
（１４） 前記単位画素は、前記メモリと、前記メモリに対応するスイッチトランジスタをそれぞれ複数有する
前記（１１）に記載の固体撮像装置。
（１５） 露光を行う露光期間において、前記第２の半導体領域に接続されている、第１のメモリに対応する第１のスイッチトランジスタは、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記第１のスイッチトランジスタの出力側に接続されている、第２のメモリに対応する第２のスイッチトランジスタは、前記リセットトランジスタが導通状態のときに導通し、
前記メモリに保持された信号を読み出す時間である信号読み出し期間に、前記第１のスイッチトランジスタは、非導通状態であり、前記第２のスイッチトランジスタは、前記リセットトランジスタが非導通状態であり、前記セレクトトランジスタが導通状態のときの一部期間に導通する
前記（１４）に記載の固体撮像装置。
（１６） 前記メモリは、寄生容量である
前記（１０）乃至（１５）のいずれかに記載の固体撮像装置。
（１７） 前記メモリは、追加された容量である
前記（１０）乃至（１５）のいずれかに記載の固体撮像装置。
（１８） 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、
前記２段のアンプトランジスタの間に設けられるメモリと、
後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタと
を有する、規則的に２次元的に配列された複数の単位画素と、
前記単位画素を駆動する駆動回路と
を備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
１ 固体撮像装置， ２ 画素， ４ 垂直駆動回路， ６ 水平駆動回路，８ 制御回路，９ 垂直信号線， ５１ フォトダイオード， ５２ リセットトランジスタ， ５３ アンプトランジスタ， ５４ バイアストランジスタ， ５５ アンプトランジスタ， ５６ セレクトトランジスタ， １１１ スイッチトランジスタ， １１２ メモリ， １５１ スイッチトランジスタ， １５２ メモリ， ５００ 電子機器、 ５０１ 固体撮像装置， ５０２ 光学レンズ， ５０３ シャッタ装置， ５０４ 駆動回路， ５０５ 信号処理回路
Claims (18)
- 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続されたアンプトランジスタと、
前記アンプトランジスタと直接、または能動端子を介して接続する信号線と
を有する、規則的に２次元的に配列された複数の単位画素と、
前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように、前記単位画素を駆動する駆動回路と
を備える固体撮像装置。 - 十分な入射光照度がある場合、前記信号線に出力される信号レベルに対応するリセットレベルとして、前記リセットトランジスタの導通状態のリセットレベルが選択される
請求項１に記載の固体撮像装置。 - 低照度条件の場合、前記信号線に出力される信号レベルに対応するリセットレベルとして、前記リセットトランジスタの非導通状態のリセットレベルが選択される
請求項２に記載の固体撮像装置。 - シャッタを駆動するシャッタ駆動期間、露光を行う露光時間、および信号を読み出す読み出し駆動期間を有しており、
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの導通状態における前記リセットレベルを、前記読み出し駆動期間において取得する
請求項１に記載の固体撮像装置。 - 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記読み出し駆動期間において取得する
請求項４に記載の固体撮像装置。 - 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記シャッタ駆動期間において取得する
請求項４に記載の固体撮像装置。 - シャッタを駆動するシャッタ駆動期間、露光を行う露光時間、および信号を読み出す読み出し駆動期間を有しており、
前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの導通状態における前記リセットレベルを、前記シャッタ駆動期間および前記読み出し駆動期間の２つの期間において取得する
請求項１に記載の固体撮像装置。 - 前記駆動回路は、前記信号線に出力される信号レベルに対応するリセットレベルのうち、前記リセットトランジスタの非導通状態における前記リセットレベルを、前記シャッタ駆動期間において取得する
請求項７に記載の固体撮像装置。 - 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続されたアンプトランジスタと、
前記アンプトランジスタと直接、または能動端子を介して接続する信号線と
を有する、規則的に２次元的に配列された複数の単位画素と、
前記信号線に出力される信号レベルに対応するリセットレベルを、前記リセットトランジスタの導通状態および非導通状態の２つの状態において取得するように、前記単位画素を駆動する駆動回路と
を備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。 - 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、
前記２段のアンプトランジスタの間に設けられるメモリと、
後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタと
を有する、規則的に２次元的に配列された複数の単位画素と、
前記単位画素を駆動する駆動回路と
を備える固体撮像装置。 - 前記単位画素は、前記メモリの前段に、前記メモリに対応するスイッチトランジスタを有する
請求項１０に記載の固体撮像装置。 - 前記スイッチトランジスタは、露光を行う露光期間において、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間に非導通状態である
請求項１１に記載の固体撮像装置。 - 前記スイッチトランジスタは、露光を行う露光期間において、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記メモリに保持された信号を読み出す時間である信号読み出し期間において、前記リセットトランジスタと前記セレクトトランジスタが導通状態のときに導通する
請求項１１に記載の固体撮像装置。 - 前記単位画素は、前記メモリと、前記メモリに対応するスイッチトランジスタをそれぞれ複数有する
請求項１１に記載の固体撮像装置。 - 露光を行う露光期間において、前記第２の半導体領域に接続されている、第１のメモリに対応する第１のスイッチトランジスタは、前記リセットトランジスタが導通状態および非導通状態の両方のときに導通し、前記第１のスイッチトランジスタの出力側に接続されている、第２のメモリに対応する第２のスイッチトランジスタは、前記リセットトランジスタが導通状態のときに導通し、
前記メモリに保持された信号を読み出す時間である信号読み出し期間に、前記第１のスイッチトランジスタは、非導通状態であり、前記第２のスイッチトランジスタは、前記リセットトランジスタが非導通状態であり、前記セレクトトランジスタが導通状態のときの一部期間に導通する
請求項１４に記載の固体撮像装置。 - 前記メモリは、寄生容量である
請求項１０に記載の固体撮像装置。 - 前記メモリは、追加された容量である
請求項１０に記載の固体撮像装置。 - 第１の導電型の第１の半導体領域と、多数キャリア濃度が、前記第１の半導体領域の多数キャリア濃度よりも高く、前記第１の導電型の反導電型である第２の導電型の第２の半導体領域からなるフォトダイオードと、
前記フォトダイオードをリセットする動作を行うリセットトランジスタと、
前記第２の半導体領域に電気的に接続された２段のアンプトランジスタと、
前記２段のアンプトランジスタの間に設けられるメモリと、
後段のアンプトランジスタと信号線とに接続され、導通することで前記信号線にデータを出力するセレクトトランジスタと
を有する、規則的に２次元的に配列された複数の単位画素と、
前記単位画素を駆動する駆動回路と
を備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017532464A JP6740230B2 (ja) | 2015-07-31 | 2016-07-15 | 固体撮像装置および電子機器 |
| US15/745,385 US10757350B2 (en) | 2015-07-31 | 2016-07-15 | Solid-state image pickup device and electronic apparatus |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015151618 | 2015-07-31 | ||
| JP2015-151618 | 2015-07-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2017022451A1 true WO2017022451A1 (ja) | 2017-02-09 |
Family
ID=57942962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2016/070934 WO2017022451A1 (ja) | 2015-07-31 | 2016-07-15 | 固体撮像装置および電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10757350B2 (ja) |
| JP (1) | JP6740230B2 (ja) |
| WO (1) | WO2017022451A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018180522A1 (ja) * | 2017-03-29 | 2018-10-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、電子機器、及び駆動方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7027175B2 (ja) * | 2018-01-16 | 2022-03-01 | キヤノン株式会社 | 半導体装置および機器 |
| KR20230006674A (ko) | 2021-07-01 | 2023-01-11 | 삼성전자주식회사 | 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205588A (ja) * | 1996-01-24 | 1997-08-05 | Canon Inc | 光電変換装置 |
| JP2002170982A (ja) * | 2000-12-01 | 2002-06-14 | Honda Motor Co Ltd | 光センサ回路 |
| JP2010178117A (ja) * | 2009-01-30 | 2010-08-12 | Brookman Technology Inc | 増幅型固体撮像装置 |
| JP2013058960A (ja) * | 2011-09-09 | 2013-03-28 | Konica Minolta Advanced Layers Inc | 固体撮像装置 |
| WO2014064274A1 (fr) * | 2012-10-26 | 2014-05-01 | New Imaging Technologies | Structure d'un pixel actif de type cmos |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3227173B2 (ja) * | 1991-06-24 | 2001-11-12 | キヤノン株式会社 | 撮像装置及びその方法 |
| US6897082B2 (en) * | 2003-06-16 | 2005-05-24 | Micron Technology, Inc. | Method of forming well for CMOS imager |
| JP4613305B2 (ja) * | 2004-10-19 | 2011-01-19 | 国立大学法人静岡大学 | 埋め込みフォトダイオード構造による撮像装置 |
| CA2494602A1 (en) * | 2005-01-08 | 2006-07-08 | Karim S. Karim | Digital imaging apparatus and system |
| US7551059B2 (en) * | 2005-01-06 | 2009-06-23 | Goodrich Corporation | Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range |
| US8569671B2 (en) * | 2008-04-07 | 2013-10-29 | Cmosis Nv | Pixel array capable of performing pipelined global shutter operation including a first and second buffer amplifier |
| EP2352240B1 (en) * | 2008-09-19 | 2016-12-28 | National University Corporation Shizuoka University | Information acquisition device and optical communication system |
| TWI618412B (zh) * | 2008-12-16 | 2018-03-11 | 邰祐南 | 雜訊消除影像感測器 |
| US9438826B2 (en) * | 2012-12-20 | 2016-09-06 | Rambus Inc. | Pixel structure and reset scheme |
| FR3022397B1 (fr) * | 2014-06-13 | 2018-03-23 | New Imaging Technologies | Cellule photoelectrique de type c-mos a transfert de charge, et capteur matriciel comprenant un ensemble de telles cellules |
-
2016
- 2016-07-15 US US15/745,385 patent/US10757350B2/en active Active
- 2016-07-15 JP JP2017532464A patent/JP6740230B2/ja not_active Expired - Fee Related
- 2016-07-15 WO PCT/JP2016/070934 patent/WO2017022451A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205588A (ja) * | 1996-01-24 | 1997-08-05 | Canon Inc | 光電変換装置 |
| JP2002170982A (ja) * | 2000-12-01 | 2002-06-14 | Honda Motor Co Ltd | 光センサ回路 |
| JP2010178117A (ja) * | 2009-01-30 | 2010-08-12 | Brookman Technology Inc | 増幅型固体撮像装置 |
| JP2013058960A (ja) * | 2011-09-09 | 2013-03-28 | Konica Minolta Advanced Layers Inc | 固体撮像装置 |
| WO2014064274A1 (fr) * | 2012-10-26 | 2014-05-01 | New Imaging Technologies | Structure d'un pixel actif de type cmos |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018180522A1 (ja) * | 2017-03-29 | 2018-10-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、電子機器、及び駆動方法 |
| US10880506B2 (en) | 2017-03-29 | 2020-12-29 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, electronic apparatus, and driving method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6740230B2 (ja) | 2020-08-12 |
| US20190098236A1 (en) | 2019-03-28 |
| JPWO2017022451A1 (ja) | 2018-05-24 |
| US10757350B2 (en) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11050955B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP6754157B2 (ja) | 撮像装置 | |
| US11818487B2 (en) | Imaging apparatus, driving method, and electronic device | |
| JP6694605B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
| CN107005666B (zh) | 摄像装置、摄像装置的驱动方法和电子设备 | |
| WO2016158484A1 (ja) | 固体撮像装置および電子機器 | |
| JP2018074268A (ja) | 固体撮像素子およびその制御方法、並びに電子機器 | |
| WO2016114153A1 (ja) | 固体撮像装置、駆動方法、及び、電子機器 | |
| US10186512B2 (en) | Solid-state image sensor, image capturing device, and electronic device | |
| JP2017175345A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
| JP2016143850A (ja) | 固体撮像装置および電子機器 | |
| JP6740230B2 (ja) | 固体撮像装置および電子機器 | |
| US10694132B2 (en) | Solid-state imaging device, signal processing method, and electronic device | |
| JP2020141146A (ja) | 撮像装置 | |
| JP2016187072A (ja) | イメージセンサ、処理方法、及び、電子機器 | |
| WO2019107178A1 (ja) | 固体撮像素子および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16832730 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2017532464 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 16832730 Country of ref document: EP Kind code of ref document: A1 |