TW201729303A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW201729303A
TW201729303A TW105135788A TW105135788A TW201729303A TW 201729303 A TW201729303 A TW 201729303A TW 105135788 A TW105135788 A TW 105135788A TW 105135788 A TW105135788 A TW 105135788A TW 201729303 A TW201729303 A TW 201729303A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
semiconductor workpiece
layer
bonding
Prior art date
Application number
TW105135788A
Other languages
English (en)
Inventor
余振華
陳明發
葉松峯
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201729303A publication Critical patent/TW201729303A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例提供一種半導體結構及其形成方法。該方法包含：提供一第一半導體工件；在該半導體工件之一第一表面上沉積一第一膜；在可透射在一預定波長範圍內之光之一基板上沉積一第二膜；及在一預定接合溫度及一預定接合壓力下將該第一膜接合至該第二膜。

Description

半導體結構及其製造方法
本揭露大體係關於一種半導體結構且更特定言之係關於一種具有晶圓與玻璃之間的直接接合之半導體結構。
由於積體電路之發明，半導體行業歸因於各種電子組件及半導體封裝之整合密度之持續改良已經歷連續快速增長。很大程度上，整合密度之此等改良來源於最小構件大小之重復減小，從而容許更多組件整合至一半導體晶片或封裝中。 容許更多組件整合至一半導體結構中之一個方法係採用三維積體電路(3D IC)堆疊技術，其中矽晶圓或晶粒彼此堆疊。堆疊一半導體晶圓及一基板(例如，玻璃或藍寶石)之一常用技術使用黏著劑材料。然而，此技術之一個缺點在於額外黏著劑材料增大半導體堆疊之總厚度且亦使半導體堆疊內之訊號傳輸之品質劣化。因此，需要一種不具有用於接合不同晶圓或晶粒層之黏著劑材料之半導體堆疊。
本揭露之一些實施例提供用於形成一半導體結構之一方法，該方法包括：提供一第一半導體工件；於半導體工件之一第一表面上沉積一第一膜；於可透射在一預定波長範圍內之光之一基板上沉積一第二膜；及在一預定接合溫度及一預定接合壓力下將第一膜接合至第二膜。 本揭露之一些實施例提供用於形成一半導體結構之一方法，該方法包括：提供一第一半導體基板；於第一半導體基板之一第一表面上沉積氧化物層；在一預定接合溫度及一預定接合壓力下將一藍寶石基板接合至氧化物層；及切割第一半導體基板以形成複數個第一半導體晶片。 本揭露之一些實施例提供一半導體結構，其包括：一第一半導體晶片；第一半導體晶片之一第一表面上之氧化物層；及經接合至氧化物層之一藍寶石基板。
在下文詳細論述本揭露之實施例之製造及使用。然而，應瞭解，實施例提供可在廣泛多種特定內容背景中體現之許多可應用發明概念。應理解，以下揭露提供許多不同實施例或實例以實施各種實施例之不同構件。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且並不意欲為限制性的。 在圖式中繪示之實施例或實例在下文中使用特定語言揭示。然而應理解，實施例及實例並不意欲為限制性的。如一般相關技術者通常將想起，可預期在所揭示實施例中之任何更改及修改及此文件中揭示之本原理之任何進一步應用。 此外，應理解，可僅簡要描述一裝置之若干處理步驟(操作)及/或構件。再者，可添加額外處理步驟及/或構件，且可移除或改變某些下列處理步驟及/或構件，同時仍實施技術方案。因此，下列描述應理解為僅表示實例，且不旨在暗示需要一或多個步驟或構件。 另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係用於簡單及清楚之目的，且本身並不指示所論述之各種實施例及/或組態之間的一關係。 此外，為便於描述，諸如「在……下面」、「在……下方」、「下」、「在……上方」、「上」及類似者之空間相對術語在本文中可用來描述如圖中繪示之一個元件或構件與另一(些)元件或構件之關係。除圖中描繪之定向外，空間相對術語亦意欲涵蓋在使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或成其他定向)且因此同樣可解釋本文中使用之空間相對描述符。 參考圖式，圖1係繪示一習知藍寶石上晶片半導體結構100之一示意圖，其中一半導體晶粒101及一基板102 (例如，玻璃或藍寶石)藉由黏著劑材料103接合在一起。黏著劑材料103包含：環氧樹脂、BCB (苯並環丁烯)、任何光阻劑、任何聚醯亞胺、任何低溫黏著劑或任何熱固性材料。黏著劑材料103可藉由轉動(即，旋轉基板102同時施加黏著劑材料103)或藉由毛細管流動而施加於半導體晶粒101及/或基板102上。黏著劑材料103之厚度取決於黏性、旋轉速度及所施加之工具壓力。半導體結構100之一個缺點在於需要額外黏著劑材料103來接合半導體晶粒101及基板102，此可增加半導體晶粒101之總厚度且可使半導體結構100內之訊號傳輸之品質劣化。 圖2係繪示根據本揭露之一項實施例之一半導體結構200之一示意圖。半導體結構200包含一半導體工件201、一基板202及一接合材料203 (例如，氧化物)。半導體工件201包含一基板層201a及一主動層201b。在一項實施例中，半導體工件201具有一矩形形狀、一圓形形狀或其他多邊形形狀。在一項實施例中，基板202具有一矩形形狀、一圓形形狀或其他多邊形形狀。 半導體工件201之基板層201a可包含多層基板、梯度基板、混合定向基板、其等之任何組合及/或類似物。基板層201a之材料包含塊狀矽、半導體晶圓、絕緣體上矽(SOI)基板或矽鍺基板。亦可使用包含III族、IV族及V族元素之其他半導體材料。 半導體工件201之主動層201b可由與基板層201a相同之材料形成(或在與基板層201a相同之處理操作中形成)。替代地，主動層201b可包含鈍化材料(例如，氧化物或介電質)。主動層201b可包含複數個隔離構件(未展示)，諸如淺溝槽隔離(STI)構件或局部氧化矽(LOCOS)構件。隔離構件可界定且隔離各種微電子元件201c。微電子元件201c可包含電晶體(例如，MOSFET)、互補金屬氧化物半導體(CMOS)電晶體、雙極性接面電晶體(BJT)、高電壓電晶體、高頻率電晶體、p通道及/或n通道場效電晶體(PFET/NFET)、二極體、電阻器、電容器、電感器或其他適當元件。此等微電子元件201c之製造操作包含沉積、蝕刻、佈植、光微影、退火或其他適當操作。此等微電子元件201c經互連以形成邏輯裝置、記憶體裝置(例如，靜態隨機存取記憶體或SRAM)、射頻(RF)裝置、輸入/輸出(I/O)裝置、系統單晶片(SoC)裝置、eFlash裝置、微機電(MEMS)裝置、類比裝置、CMOS裝置、此等之組合或類似物。在一項實施例中，微電子元件201c包含用於從其他金屬互連件(未展示)接收電子訊號且供應電子訊號至該等金屬互連件之金屬墊。在一項實施例中，半導體工件201可包含複數個半導體晶粒。在一項實施例中，半導體工件201包含一光學感測器、一指紋感測器或一LED。 半導體工件201之基板層201a可包含導電通路201d。導電通路201d用來將半導體工件201之主動層201b電連接至外部電接點(未展示)。導電通路可由鎢、基於鎢之合金、銅、或基於銅之合金、鋁、金、銀、鉬(Mo)、氮化鈦(TiN)及類似物形成，透過LPCVD、PECVD、MOCVD、ALD或其他先進沉積技術(例如，一銅填充製程包含金屬晶種層沉積及銅電化學電鍍)形成。 在一些實施例中，一阻障層(氧化物襯層，未展示)視情況在導電通路201d形成之前沉積且經配置以環繞導電通路201d。阻障層充當一擴散阻障來防止金屬擴散且充當金屬與介電質之間的一黏著層。耐火金屬、耐火金屬氮化物、耐火金屬氮化矽及其等之組合通常用於阻障層。在一項實施例中，導電通路201d為貫穿矽通路(「TSV」)。 半導體結構200亦可包含經形成以覆蓋且電連接導電通路201d之金屬墊204。金屬墊204用來將外部電接點電耦合至微電子元件201c之I/O之一者。金屬墊204可包含鋁、銅或其等之合金。 半導體結構200亦可包含形成於半導體工件201上方及金屬墊204之頂部上用於結構支撐及實體隔離之一鈍化層205。鈍化層205可保護半導體工件201使之免受機械損傷(顆粒/刮痕/污染)及其他化學侵蝕。鈍化層205可使用氮化矽(SiN)、二氧化矽(SiO2 )、氮氧化矽(SiON)、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯并㗁唑(PBO)或其他絕緣材料製成。 在一項實施例中，基板202可透射在一預定波長內(例如，從約300奈米至約700)之光。基板202可包含玻璃、陶瓷及藍寶石(Al2 O3 )。如在圖2中展示，基板202經接合至半導體工件201。在一項實施例中，基板202與半導體工件201之間的接合藉由熔合接合執行。如下般描述熔合接合之接合操作。首先，為避免出現未接合區域(即，介面氣泡)，處理半導體工件201與基板202之待接合表面使之足夠清潔且平滑。在一項實施例中，處理(例如，藉由拋光)半導體工件201與基板202之待接合表面使之非常平滑，其中表面粗糙度小於10埃或甚至小於4埃。接著，在室溫下使用輕微壓力將半導體工件201與基板202對準且放置成實體接觸以起始一接合操作。最後，使用一高溫退火來強化半導體工件201與基板202之待接合表面之間的化學鍵(其等最初可係非常弱之鍵)且將該等化學鍵變換為共價鍵。在一項實施例中，退火溫度低於約400攝氏度。 在一項實施例中，基板202與半導體工件201之間的接合藉由混合接合執行。在混合接合中，介電材料以類似於熔合接合之一方式接合，且使用一退火操作來接合金屬材料。具體言之，在混合接合中，兩個晶圓之金屬部分/墊透過直接金屬至金屬接合彼此接合，而兩個晶圓之非金屬(例如，氧化物或矽)部分彼此接合。 在一項實施例中，一接合材料203經配置於基板202與半導體工件201之間以促進其等之間的接合。接合材料203可由SiO2 、SiON或SiC製成。在一項實施例中，接合材料230填充形成於半導體工件201之主動層201b之表面上之一開口207且覆蓋/接觸定位於開口207內且電連接至微電子元件201c之一金屬206。在一項實施例中，金屬206可係一凸塊下金屬(UBM)、一導電墊或一鈍化後互連件(PPI)。 圖3係繪示根據本揭露之一項實施例之一半導體結構300之一示意圖。半導體結構300包含一基板301、一第一半導體工件302及一第二半導體工件303。 基板301包含一基板層301a及一主動層301b。第一半導體工件302包含一基板層302a及一主動層302b。第二半導體工件303包含一基板層303a及一主動層303b。主動層301b、302b及303b分別包含微電子元件301c、302c及303c。半導體結構300包含用於電連接微電子元件301c、302c及303c之TSV 304a及電連接元件301c、302c及303c且由介電材料307包圍之TDV (貫穿介電質通路) 304b。鈍化層306經形成於第一半導體工件302及第二半導體工件303上方。導電凸塊305經形成於鈍化層306上。 在一項實施例中，第一半導體工件302可包含複數個半導體晶粒，且第一半導體工件302之相鄰半導體晶粒之間的間隙填充有介電材料307。在一項實施例中，第一半導體工件302包含一光學感測器、一指紋感測器或一LED。在一項實施例中，第二半導體工件303係具有已知功能電路單元之一已知良好晶圓(「KGW」)，其中微電子元件303c以一網格方式定位。在一項實施例中，基板301可包含玻璃、陶瓷及藍寶石(Al2 O3 )。額外半導體工件可經提供且堆疊於半導體結構300之兩側上。 基板301可藉由熔合接合或混合接合接合至第一半導體工件302。第一半導體工件302可藉由熔合接合或混合接合接合至第二半導體工件303。在一項實施例中，基板301藉由混合接合接合至第一半導體工件302且第一半導體工件302藉由混合接合接合至第二半導體工件303。 如在圖3中展示，第一半導體工件302之主動層302b及第二半導體工件303之主動層303b經配置於一「背面對前面」接合配置中(即，半導體工件之主動層藉由一基板層分離而非接合在一起)。此實施例僅用於繪示性目的且因此非限制性的。「正面對正面」、「背面對背面」或「背面對正面」組合之任何配置可用於本揭露之接合介面中。 圖4A至圖4Q示意性繪示根據本揭露之一第一實施例製造一半導體結構之操作。 在圖4A中，提供一第一半導體工件401。第一半導體工件401可包含一基板層401a及一主動層401b。第一主動層401b可由與基板層401a相同之材料形成。替代地，第一主動層401b可包含鈍化材料(例如，氧化物或介電質)。第一主動層401b可包含複數個微電子元件401c。基板層401a可包含連接至微電子元件401c之導電通路401d。 在圖4B中，在第一半導體工件401之第一主動層401b上形成氧化物層404。在一項實施例中，氧化物層404在約20攝氏度至約400攝氏度下沉積於第一半導體工件401上。氧化物層404可由SiO2 、SiON或SiC製成且可具有約0.1微米至約2微米之厚度。氧化物層404經處理為非常平滑，而具有小於10埃或甚至小於5埃之表面粗糙度。氧化物層404接著可經表面處理以使其適用於後續接合。在一項實施例中，在第一半導體工件401上形成氧化物層404進一步包括：填充第一主動層401b之一表面上之一開口401e；及覆蓋定位於該開口內且電連接至微電子元件401c之一金屬401d (見圖4A及圖4B)。 在圖4C中，使用膠材料405將一第一載體基板(載體) 403a接合至氧化物層404。載體基板403a用來提供半導體工件401之機械支撐以促進進一步處理。 在圖4D中，薄化半導體工件401之一背側以降低總厚度且顯露導電通路401d。具體言之，藉由薄化半導體工件401之基板層401a而執行薄化。可藉由機械研磨、化學機械拋光(CMP)、濕式蝕刻、大氣下游電漿(ADP)、乾式化學蝕刻(DCE)、前述操作之一組合或任何其他適當薄化方法完成該薄化。在一項實施例中，半導體工件401經薄化至低於約50微米厚。在一項實施例中，半導體工件401經薄化至低於約10微米厚。 在圖4E中，形成金屬墊406以覆蓋且電連接導電通路401d。金屬墊406用來將外部電接點電耦合至微電子元件401c之I/O之一者。金屬墊406可包含鋁、銅或其等之合金。在形成金屬墊406之後，於半導體工件401上方及金屬墊406之頂部上形成一鈍化層407以用於結構支撐及實體隔離。鈍化層407可保護半導體工件401使之免受機械損傷(顆粒/刮痕/污染)及其他化學侵蝕。接著，鈍化層407經圖案化以包含開口以暴露金屬墊406。在一些實施例中，金屬墊406可係半導體工件401之背側上方之一重佈層(RDL)。 在圖4F中，於鈍化層407上形成一光阻層408，且接著藉由曝光、烘烤、顯影及/或其他光微影操作圖案化光阻層408並暴露下層鈍化層407之部分(圖4G)。 在圖4H中，接著使用圖案化光阻層408作為一遮罩元件而藉由一濕式蝕刻或乾式蝕刻製程切割/蝕刻暴露之鈍化層407及下層半導體工件401。 在圖4I中，移除光阻層408。光阻層408之移除可藉由將光阻層408暴露於經加熱溶劑蒸氣而達成。在一項實施例中，蒸氣溶劑包含異丙醇。在移除光阻材料後，較佳使半導體工件401經受清洗、沖洗及乾燥方法。 在圖4J中，將半導體工件401安裝於一安裝框架(帶) 409上以促進後續運輸。 在圖4K中，從半導體工件401移除載體基板403a及膠材料405兩者。 在圖4L中，重新建構半導體工件401且移除安裝框架409 (即，在從框架(帶)移除多個經切割半導體工件之後獲得一個經切割半導體工件401 (在下文中稱為一晶片或一晶粒))。 在圖4M中，將提供於一載體基板403a上之一基板402 (其中一膠材料410經配置於其等之間)接合至半導體工件401上之氧化物層404。基板402可透射在一預定波長內(例如，從約300奈米至約700)之光。基板402可包含玻璃、陶瓷及藍寶石(Al2 O3 )。在一項實施例中，基板402與半導體工件401之間的接合可藉由熔合接合或混合接合執行。 如先前陳述，在接合製程之前，氧化物層404可經表面處理以使其適用於後續接合。 適當表面處理包含涉及使用羥基團對表面封端之氫氧化銨、硝酸、硫酸、過氧化氫或過碘酸(H5 IO6 )之濕式化學處理，藉此藉由初始形成氫鍵且隨後形成更強之矽氧鍵而促進配接表面之間的接合。 更具體言之，氧化物層404經表面處理以藉由-OH基團封端，且接著，在該等表面接觸時，來自一個OH封端表面之氫與來自另一OH封端表面之氧鍵結。 更具體言之，在接合之前，氧化物層404之表面及基板402之表面可暴露於NH4 OH溶液。此處理可藉由將半導體工件401及基板402浸潤至NH4 OH溶液中、浸塗、噴塗或藉由塗刷執行。涉及NH4 OH之濕式化學處理導致跨接合介面之強接合。 替代地，適當表面處理包含施加氧、氨或水電漿。將接合表面浸潤於一電漿中可幫助清洗有機污染物之表面，同時促進使用-OH基團對表面封端，從而導致強力之直接接合。 一選用氧化物層(未展示)可形成於基板402上，且因此，基板402與半導體工件401之間的接合藉由接合兩個氧化物層而執行。 在一項實施例中，可在從約20攝氏度至約300攝氏度之範圍中之溫度下執行基板402與半導體工件401 (氧化物層404)之間的接合。在一項實施例中，可在從約1 kg/cm2 至約5 kg/cm2 之範圍中之壓力下執行基板402與半導體工件401 (氧化物層404)之間的接合。 在圖4N中，將半導體工件401 (接合至基板402)安裝於一安裝框架411上以促進後續運輸。 在圖4O中，從基板402移除載體基板403a。在圖4P中，從基板402移除膠材料410。在圖4Q中，移除安裝框架411且展示根據本揭露之第一方法實施例製造之一半導體結構。 圖5A至圖5O示意性繪示根據本揭露之一第二實施例製造一半導體結構之操作。 在圖5A中，提供一第一半導體工件501。第一半導體工件501可包含一基板層501a及一主動層501b。第一主動層501b可包含複數個微電子元件501c。基板層501a可包含連接至微電子元件501c之導電通路501d。 在圖5B中，於第一半導體工件501之第一主動層501b上形成氧化物層504。在一項實施例中，氧化物層504在約20攝氏度至約500攝氏度下沉積於第一半導體工件501上。氧化物層504可由SiO2 、SiON或SiC製成且可為約0.1微米至約2微米厚。氧化物層504經處理為非常平滑，具有小於10埃或甚至小於5埃之表面粗糙度。氧化物層504接著可經表面處理以使其適用於後續接合。 在圖5C中，將一基板502接合至半導體工件501上之氧化物層504。基板502可透射在一預定波長內(例如，從約300奈米至約700)之光。基板502可包含玻璃、陶瓷及藍寶石(Al2 O3 )。在一項實施例中，基板502與半導體工件501 (氧化物層504)之間的接合可藉由熔合接合或混合接合執行。注意，基板502可經預切割靠近待製造之一半導體晶片/晶粒之一區域。當一半導體工件501呈一半導體晶圓之一形式時，多個經切割基板502經定位於半導體工件501上方。 在一項實施例中，可在從約20攝氏度至約300攝氏度之範圍中之溫度下執行基板502與半導體工件501 (氧化物層504)之間的接合。在一項實施例中，可在從約1 kg/cm2 至約5 kg/cm2 之範圍中之壓力下執行基板502與半導體工件501 (氧化物層504)之間的接合。在一項實施例中，氧化物層504可經表面處理以使其適用於後續接合。 在圖5D中，使用膠材料505將一第一載體基板(載體) 503a接合至基板502。載體基板503a用來提供半導體工件501之機械支撐以促進進一步處理。 在圖5E中，薄化半導體工件501之一背側以降低總厚度且顯露導電通路501d。在一項實施例中，半導體工件501經薄化至低於約50微米厚。在一項實施例中，半導體工件501經薄化至低於約10微米厚。 在圖5F中，形成金屬墊506以覆蓋且電連接導電通路501d。金屬墊506用來將外部電接點電耦合至微電子元件501c之I/O之一者。金屬墊506可包含鋁、銅或其等之合金。在形成金屬墊506之後，於半導體工件501上方及金屬墊506之頂部上形成一鈍化層507以用於結構支撐及實體隔離。鈍化層507可保護半導體工件501使之免受機械損傷(顆粒/刮痕/污染)及其他化學侵蝕。接著，鈍化層507經圖案化以包含開口以暴露金屬墊506。在一些實施例中，金屬墊506可係半導體工件501之背側上方之一重佈層(RDL)。 在圖5G中，於鈍化層507上形成一光阻層508，且接著藉由曝光、烘烤、顯影及/或其他光微影操作圖案化光阻層508且暴露下層鈍化層507之部分(圖5H)。 在圖5I中，接著，使用圖案化光阻層508作為一遮罩元件而藉由一濕式蝕刻或乾式蝕刻製程切割/蝕刻暴露之鈍化層507及下層半導體工件501。 在圖5J中，移除光阻層508。光阻層508之移除可藉由將光阻層508暴露於經加熱溶劑蒸氣而達成。在一項實施例中，蒸氣溶劑包含異丙醇。在移除光阻材料後，較佳使半導體工件501經受清洗、沖洗及乾燥方法。 在圖5K中，將半導體工件501安裝於一安裝框架(帶) 509上以促進後續運輸。 在圖5L及圖5M中，從半導體工件501移除載體基板503a及膠材料505兩者。 在圖5N中，重新建構半導體工件501。在一項實施例中，在從框架(帶)移除多個經切割半導體工件之後，重新建構半導體工件501以獲得一個經切割半導體工件501 (在下文中稱為一晶片或一晶粒)。 在圖5O中，移除安裝框架509且展示根據本揭露之第二方法實施例製造之一半導體結構。 相較於在圖4A至圖4Q中繪示之操作，在圖5A至圖5O中繪示之操作使用更少載體基板。另外，基板402在晶圓經切割為多個晶片/晶粒之後接合至經重新建構半導體工件401，而基板502在晶圓經切割為多個晶片/晶粒之前接合至半導體工件501。 圖6A至圖6Q示意性繪示根據本揭露之一第三實施例製造一半導體結構之操作。 在圖6A中，提供一第一半導體工件601。第一半導體工件601可包含一基板層601a及一主動層601b。第一主動層601b可包含複數個微電子元件601c。基板層601a可包含連接至微電子元件601c之導電通路601d。 在圖6B中，於第一半導體工件601之第一主動層601b上施加氧化物層604。在一項實施例中，氧化物層604在約20攝氏度至約500攝氏度下沉積於第一半導體工件601上。氧化物層604可由SiO2 、SiON或SiC製成且可為約0.1微米至約2微米厚。氧化物層604經處理為非常平滑，具有小於10埃或甚至小於5埃之表面粗糙度。氧化物層604接著可經表面處理以使其適用於後續接合。 在圖6C中，使用膠材料605a將一第一載體基板(載體) 603a接合至氧化物層604。載體基板603a用來提供半導體工件601之機械支撐以促進進一步處理。 在圖6D中，薄化半導體工件601之一背側以降低總厚度且顯露導電通路601d。在一項實施例中，半導體工件601經薄化至低於約50微米厚。在一項實施例中，半導體工件601經薄化至低於約10微米厚。 在圖6E中，形成金屬墊606以覆蓋且電連接導電通路601d。金屬墊606用來將外部電接點電耦合至微電子元件601c之I/O之一者。在形成金屬墊606之後，於半導體工件601上方及金屬墊606之頂部上形成一鈍化層607以用於結構支撐及實體隔離。鈍化層607可保護半導體工件601使之免受機械損傷(顆粒/刮痕/污染)及其他化學侵蝕。接著，圖案化鈍化層607以包含開口以暴露金屬墊606。在一些實施例中，金屬墊606可係半導體工件601之背側上方之一重佈層(RDL)。 在圖6F中，使用膠材料605b將一第二載體基板(載體) 603b接合至鈍化層607。 在圖6G中，從半導體工件601移除載體基板603a及膠材料605a兩者。 在圖6H中，將一基板602接合至半導體工件601上之氧化物層604。基板602可透射在一預定波長內(例如，從約300奈米至約700)之光。基板602可包含玻璃、陶瓷及藍寶石(Al2 O3 )。在一項實施例中，基板602與半導體工件601 (氧化物層604)之間的接合可藉由熔合接合或混合接合執行。注意，基板602可經預切割靠近待製造之一半導體晶片/晶粒之一區域。當一半導體工件601呈一半導體晶圓之一形式時，多個經切割基板602經定位於半導體工件601上方。 在一項實施例中，可在從約20攝氏度至約300攝氏度之範圍中之溫度下執行基板602與半導體工件601 (氧化物層604)之間的接合。在一項實施例中，可在從約1 kg/cm2 至約5 kg/cm2 之範圍中之壓力下執行基板602與半導體工件601 (氧化物層604)之間的接合。在一項實施例中，氧化物層604可經表面處理以使其適用於後續接合。 在圖6I中，使用膠材料605c將一第三載體基板(載體) 603c接合至基板602。 在圖6J中，從半導體工件601移除第二載體基板603b及膠材料605b兩者。 在圖6K中，於鈍化層607上形成一光阻層608，且接著藉由曝光、烘烤、顯影及/或其他光微影操作圖案化且暴露下層鈍化層607之部分。 在圖6L中，接著，將使用圖案化光阻層608作為一遮罩元件而藉由一濕式蝕刻或乾式蝕刻製程切割/蝕刻暴露之鈍化層607及下層半導體工件601。 在圖6M中，將半導體工件601安裝於一安裝框架(帶) 609上以促進後續運輸。 在圖6N及圖6O中，移除第三載體基板603c及膠材料605c兩者。 在圖6P中，重新建構半導體工件601。在一項實施例中，在從安裝框架(帶) 609移除多個經切割半導體工件之後，重新建構以獲得一個經切割半導體工件601 (在下文中稱為一晶片或一晶粒)。 在圖6Q中，移除安裝框架609且展示根據本揭露之第三方法實施例製造之一半導體結構。 注意，在圖6A至圖6Q中繪示之操作採用多個基板載體603a、603b、603c以便在操作期間保護基板602使之免受可能的損傷。在半導體工件601之前側及背側之導電繞線完成之後且在執行切割/蝕刻操作之前，將基板602接合至半導體工件601之前側。 圖7A至圖7P示意性繪示根據本揭露之一第三實施例製造一半導體結構之操作。 在圖7A中，提供一第一半導體工件701。第一半導體工件701可包含一基板層701a及一主動層701b。第一主動層701b可包含複數個微電子元件701c。基板層701a可包含連接至微電子元件701c之導電通路701d。 在圖7B中，於第一半導體工件701之第一主動層701b上施加氧化物層704。在一項實施例中，氧化物層704在約20攝氏度至約500攝氏度下沉積於第一半導體工件701上。氧化物層704可由SiO2 、SiON或SiC製成且可為約0.1微米至約2微米厚。氧化物層704經處理為非常平滑，具有小於10埃或甚至小於5埃之表面粗糙度。氧化物層704接著可經表面處理以使其適用於後續接合。 在圖7C中，使用膠材料705a將一第一載體基板703a接合至氧化物層704。載體基板703a用來提供半導體工件701之機械支撐以促進進一步處理。 在圖7D中，薄化半導體工件701之一背側以降低總厚度且顯露導電通路701d。在一項實施例中，半導體工件701經薄化至低於約50微米厚。在一項實施例中，半導體工件701經薄化至低於約10微米厚。 在圖7E中，形成金屬墊706以覆蓋且電連接導電通路701d。金屬墊706用來將外部電接點電耦合至微電子元件701c之I/O之一者。在形成金屬墊706之後，於半導體工件701上方及金屬墊706之頂部上形成一鈍化層707以用於結構支撐及實體隔離。鈍化層707可保護半導體工件701使之免受機械損傷(顆粒/刮痕/污染)及其他化學侵蝕。接著，鈍化層707經圖案化以包含開口以暴露金屬墊706。在一些實施例中，金屬墊706可係半導體工件701之背側上方之一重佈層(RDL)。 在圖7F中，使用膠材料705b將一第二載體基板(載體) 703b接合至鈍化層707。 在圖7G中，從半導體工件701移除第一載體基板703a及膠材料705a兩者。 在圖7H中，於鈍化層707上形成一光阻層708，且接著藉由曝光、烘烤、顯影及/或其他光微影操作圖案化且暴露下層鈍化層707之部分。 在圖7I中，接著，使用圖案化光阻層708作為一遮罩元件而藉由一濕式蝕刻或乾式蝕刻製程切割/蝕刻暴露之鈍化層707及下層半導體工件701。 在圖7J中，移除光阻層708。光阻層708之移除可藉由將光阻層708暴露於經加熱溶劑蒸氣而達成。在一項實施例中，蒸氣溶劑包含異丙醇。在移除光阻材料後，較佳使半導體工件701經受清洗、沖洗及乾燥方法。 在圖7K中，將一基板702接合至半導體工件701上之氧化物層704。基板702可透射在一預定波長內(例如，從約300奈米至約700)之光。基板702可包含玻璃、陶瓷及藍寶石(Al2 O3 )。在一項實施例中，基板702與半導體工件701 (氧化物層704)之間的接合可藉由熔合接合或混合接合執行。注意，基板702可經預切割靠近待製造之一半導體晶片/晶粒之一區域。在一半導體工件701透過一切割/蝕刻操作分離之後，多個經切割基板702定位於半導體工件701上方。 在一項實施例中，可在從約20攝氏度至約300攝氏度之範圍中之溫度下執行基板702與半導體工件701 (氧化物層704)之間的接合。在一項實施例中，可在從約1 kg/cm2 至約5 kg/cm2 之範圍中之壓力下執行基板702與半導體工件701 (氧化物層704)之間的接合。在一項實施例中，氧化物層704可經表面處理以使其適用於後續接合。 在圖7L中，將半導體工件701安裝於一安裝框架(帶) 709上以促進後續運輸。 在圖7M及圖7N中，移除載體基板703b及膠材料705b兩者。 在圖7O中，重新建構半導體工件701。在一項實施例中，在從框架(帶)移除多個經切割半導體工件之後，重新建構半導體工件701以獲得一個經切割半導體工件701 (在下文中稱為一晶片或一晶粒)。 在圖7P中，移除安裝框架709且展示根據本揭露之第三方法實施例製造之一半導體結構。 相較於圖6A至圖6Q中繪示之操作及圖7A至圖7P中繪示之操作，基板702在執行切割/蝕刻操作之後放置於半導體工件701上方。 本揭露之一些實施例提供用於形成一半導體結構之一方法，該方法包括：提供一第一半導體工件；於半導體工件之一第一表面上沉積一第一膜；於可透射在一預定波長範圍內之光之一基板上沉積一第二膜；及在一預定接合溫度及一預定接合壓力下將第一膜接合至第二膜。 本揭露之一些實施例提供用於形成一半導體結構之一方法，該方法包括：提供一第一半導體基板；於第一半導體基板之一第一表面上沉積氧化物層；在一預定接合溫度及一預定接合壓力下將一藍寶石基板接合至氧化物層；及切割第一半導體基板以形成複數個第一半導體晶片。 本揭露之一些實施例提供一半導體結構，其包括：一第一半導體晶片；第一半導體晶片之一第一表面上之氧化物層；及經接合至氧化物層之一藍寶石基板。 已在以上實例及描述中充分描述本揭露之方法及構件。應理解，不脫離本揭露之精神之任何修改或改變旨在涵蓋於本揭露之保護範疇中。 此外，本申請案之範疇並不旨在限於說明書中描述之製程、機器、製造以及物質組合物、構件、方法及步驟之特定實施例。熟習此項技術者將容易從本揭露之揭露內容瞭解，可根據本揭露利用執行與本文描述之對應實施例實質上相同之功能或達成與其等實質上相同之結果之當前現有或隨後開發之操作、機器、製造、物質組合物、構件、方法或步驟。因此，隨附申請專利範圍旨在將諸如操作、機器、製造、物質組合物、構件、方法或步驟/操作包含於其等範疇內。另外，各請求項構成一單獨實施例，且各種請求項及實施例之組合在本揭露之範疇內。
100‧‧‧半導體結構
101‧‧‧半導體晶粒
102‧‧‧基板
103‧‧‧黏著劑材料
200‧‧‧半導體結構
201‧‧‧半導體工件
201a‧‧‧基板層
201b‧‧‧主動層
201c‧‧‧微電子元件
201d‧‧‧導電通路
202‧‧‧基板
203‧‧‧接合材料
204‧‧‧金屬墊
205‧‧‧鈍化層
206‧‧‧金屬
207‧‧‧開口
300‧‧‧半導體結構
301‧‧‧基板
301a‧‧‧基板層
301b‧‧‧主動層
301c‧‧‧微電子元件
302‧‧‧第一半導體工件
302a‧‧‧基板層
302b‧‧‧主動層
302c‧‧‧微電子元件
303‧‧‧第二半導體工件
303a‧‧‧基板層
303b‧‧‧主動層
303c‧‧‧微電子元件
304a‧‧‧貫穿矽通路(TSV)
304b‧‧‧貫穿介電質通路(TDV)
305‧‧‧導電凸塊
306‧‧‧鈍化層
401‧‧‧第一半導體工件
401a‧‧‧基板層
401b‧‧‧第一主動層
401c‧‧‧微電子元件
401d‧‧‧導電通路/金屬
401e‧‧‧開口
402‧‧‧基板
403a‧‧‧第一載體基板
403b‧‧‧載體基板
404‧‧‧氧化物層
405‧‧‧膠材料
406‧‧‧金屬墊
407‧‧‧鈍化層
408‧‧‧光阻層
409‧‧‧安裝框架
410‧‧‧膠材料
411‧‧‧安裝框架
501‧‧‧第一半導體工件
501a‧‧‧基板層
501b‧‧‧第一主動層
501c‧‧‧微電子元件
501d‧‧‧導電通路
502‧‧‧基板
503a‧‧‧第一載體基板
504‧‧‧氧化物層
505‧‧‧膠材料
506‧‧‧金屬墊
507‧‧‧鈍化層
508‧‧‧光阻層
509‧‧‧安裝框架
601‧‧‧第一半導體工件
601a‧‧‧基板層
601b‧‧‧第一主動層
601c‧‧‧微電子元件
601d‧‧‧導電通路
602‧‧‧基板
603a‧‧‧第一載體基板
603b‧‧‧第二載體基板
603c‧‧‧第三載體基板
604‧‧‧氧化物層
605a‧‧‧膠材料
605b‧‧‧膠材料
605c‧‧‧膠材料
606‧‧‧金屬墊
607‧‧‧鈍化層
608‧‧‧光阻層
609‧‧‧安裝框架
701‧‧‧第一半導體工件
701a‧‧‧基板層
701b‧‧‧第一主動層
701c‧‧‧微電子元件
701d‧‧‧導電通路
702‧‧‧基板
703a‧‧‧第一載體基板
703b‧‧‧第二載體基板
704‧‧‧氧化物層
705‧‧‧膠材料
706‧‧‧金屬墊
707‧‧‧鈍化層
708‧‧‧光阻層
709‧‧‧安裝框架
當結合附圖閱讀時，自以下[實施方式]最佳理解本揭露之態樣。應注意，根據工業中之標準實踐，各種構件未按比例繪製。事實上，為清楚論述，各個構件之尺寸可任意增大或減小。 圖1繪示一習知藍寶石上晶片半導體結構之一示意圖。 圖2係繪示根據本揭露之一項實施例之一半導體結構之一示意圖。 圖3係繪示根據本揭露之一項實施例之一半導體結構之一示意圖。 圖4A至圖4Q示意性繪示根據本揭露之一項實施例製造一半導體結構之一方法。 圖5A至圖5O示意性繪示根據本揭露之一項實施例製造一半導體結構之一方法。 圖6A至圖6Q示意性繪示根據本揭露之一項實施例製造一半導體結構之一方法。 圖7A至圖7P示意性繪示根據本揭露之一項實施例製造一半導體結構之一方法。
200‧‧‧半導體結構
201‧‧‧半導體工件
201a‧‧‧基板層
201b‧‧‧主動層
201c‧‧‧微電子元件
201d‧‧‧導電通路
202‧‧‧基板
203‧‧‧接合材料
204‧‧‧金屬墊
205‧‧‧鈍化層
206‧‧‧金屬
207‧‧‧開口

Claims (1)

  1. 一種用於形成一半導體結構之方法，其包括： 提供一第一半導體工件； 於該半導體工件之一第一表面上沉積一第一膜； 於一基板上沉積一第二膜；及 將該第一膜接合至該第二膜。
TW105135788A 2015-11-20 2016-11-03 半導體結構及其製造方法 TW201729303A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/947,898 US10014271B2 (en) 2015-11-20 2015-11-20 Semiconductor structure and method of manufacturing the same

Publications (1)

Publication Number Publication Date
TW201729303A true TW201729303A (zh) 2017-08-16

Family

ID=58721092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135788A TW201729303A (zh) 2015-11-20 2016-11-03 半導體結構及其製造方法

Country Status (3)

Country Link
US (2) US10014271B2 (zh)
CN (1) CN106971947A (zh)
TW (1) TW201729303A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701792B (zh) * 2019-05-02 2020-08-11 南亞科技股份有限公司 半導體元件及其製備方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI537837B (zh) * 2015-06-11 2016-06-11 南茂科技股份有限公司 指紋辨識晶片封裝結構及其製作方法
US9941329B2 (en) 2016-05-18 2018-04-10 Globalfoundries Inc. Light emitting diodes (LEDs) with integrated CMOS circuits
US10037981B2 (en) * 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
US10388691B2 (en) 2016-05-18 2019-08-20 Globalfoundries Inc. Light emitting diodes (LEDs) with stacked multi-color pixels for displays
US9941330B2 (en) 2016-05-18 2018-04-10 Globalfoundries Inc. LEDs with three color RGB pixels for displays

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
EP2259300B1 (en) * 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
JP2007227783A (ja) * 2006-02-24 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
US9293418B2 (en) * 2007-07-03 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside through vias in a bonded structure
JP2011138090A (ja) * 2010-01-04 2011-07-14 Seiko Epson Corp 電子デバイス用基板、電子デバイス及びこれらの製造方法並びに電子機器
KR20110113822A (ko) * 2010-04-12 2011-10-19 서울옵토디바이스주식회사 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8664736B2 (en) * 2011-05-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same
EP2578379A1 (en) * 2011-10-05 2013-04-10 Sumika Polymer Compounds (France) SA Solar thermal solutions using blow moulding technologies
US9689835B2 (en) * 2011-10-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Amplified dual-gate bio field effect transistor
KR102138949B1 (ko) * 2012-07-25 2020-07-28 신에쓰 가가꾸 고교 가부시끼가이샤 Sos 기판의 제조 방법 및 sos 기판
US8846416B1 (en) * 2013-03-13 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming biochips and biochips with non-organic landings for improved thermal budget
WO2014178356A1 (ja) * 2013-05-01 2014-11-06 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
CN103346233A (zh) * 2013-07-10 2013-10-09 合肥彩虹蓝光科技有限公司 一种提高发光亮度的led倒装结构
US9711555B2 (en) * 2013-09-27 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual facing BSI image sensors with wafer level stacking
KR102161260B1 (ko) * 2013-11-07 2020-09-29 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701792B (zh) * 2019-05-02 2020-08-11 南亞科技股份有限公司 半導體元件及其製備方法
US10910345B2 (en) 2019-05-02 2021-02-02 Nanya Technology Corporation Semiconductor device with stacked die device

Also Published As

Publication number Publication date
US10014271B2 (en) 2018-07-03
US10622327B2 (en) 2020-04-14
US20170148756A1 (en) 2017-05-25
US20180308818A1 (en) 2018-10-25
CN106971947A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
US10157890B2 (en) Semiconductor structure and method of manufacturing the same
KR102285215B1 (ko) 멀티-티어 3d 집적용 다이 적층
US10079225B2 (en) Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US10622327B2 (en) Method for manufacturing semiconductor structure
TWI525720B (zh) 半導體裝置及其形成方法
TWI543332B (zh) 半導體晶粒封裝與封裝上封裝裝置
TW201826483A (zh) 半導體結構及其製造方法
US11355475B2 (en) Singulation and bonding methods and structures formed thereby
US11380653B2 (en) Die stack structure and manufacturing method thereof
US11562983B2 (en) Package having multiple chips integrated therein and manufacturing method thereof
US11424191B2 (en) Semiconductor devices and methods of manufacture
US11721666B2 (en) Isolation bonding film for semiconductor packages and methods of forming the same
US10269743B2 (en) Semiconductor devices and methods of manufacture thereof
TWI548006B (zh) 形成半導體裝置之方法
US11908831B2 (en) Method for manufacturing a wafer level chip scale package (WLCSP)
TWI775443B (zh) 半導體封裝及其形成方法
CN114695272A (zh) 集成电路封装件的形成方法
US20240096848A1 (en) Integrated circuit package and method
TW202320240A (zh) 製造半導體裝置的方法