TW201728659A - 熱硬化性組合物及片材、裝置之製造方法 - Google Patents

熱硬化性組合物及片材、裝置之製造方法 Download PDF

Info

Publication number
TW201728659A
TW201728659A TW105131208A TW105131208A TW201728659A TW 201728659 A TW201728659 A TW 201728659A TW 105131208 A TW105131208 A TW 105131208A TW 105131208 A TW105131208 A TW 105131208A TW 201728659 A TW201728659 A TW 201728659A
Authority
TW
Taiwan
Prior art keywords
thermosetting composition
sheet
electronic component
weight
resin
Prior art date
Application number
TW105131208A
Other languages
English (en)
Inventor
Goji Shiga
Chie Iino
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201728659A publication Critical patent/TW201728659A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L61/00—Compositions of condensation polymers of aldehydes or ketones; Compositions of derivatives of such polymers
    • C08L61/04—Condensation polymers of aldehydes or ketones with phenols only
    • C08L61/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

本發明提供一種能夠減少於電子零件與熱硬化性組合物之間所封入之氣體、且可抑制流痕之產生之熱硬化性組合物及片材。本發明提供一種用以製造內部空隙及凹凸、針孔、流痕較少之裝置之方法。 本發明係關於一種片狀之熱硬化性組合物，其含有酚樹脂、無機填充劑及聚矽氧系粒子。本發明關於一種含有熱硬化性組合物之片材。本發明關於一種裝置之製造方法，其包含如下工序：將熱硬化性組合物配置於電子零件上之工序、形成複合體之工序、及藉由對複合體進行加熱而產生熱硬化性組合物之硬化之工序。

Description

熱硬化性組合物及片材、裝置之製造方法
本發明係關於一種熱硬化性組合物、片材及裝置之製造方法。
藉由包含如下工序之方法可製造裝置：於電子零件上配置片狀之熱硬化性組合物之工序；產生熱硬化性組合物之軟化，利用熱硬化性組合物覆蓋電子零件之工序；及對藉由利用熱硬化性組合物覆蓋電子零件之工序而形成之複合體進行加熱，藉此產生熱硬化性組合物之硬化之工序。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2006-19714號公報
[發明所欲解決之問題] 於利用熱硬化性組合物覆蓋電子零件時存在於電子零件與熱硬化性組合物之間封入氣體之情況。存在氣體移動，而於硬化後之熱硬化性組合物之表面產生凹凸或針孔之情況。 另一方面，亦存在於硬化後之熱硬化性組合物之表面產生流痕之情況。 本發明解決上述課題，目的在於提供一種能夠減少於電子零件與熱硬化性組合物之間所封入之氣體、且可抑制流痕之產生之熱硬化性組合物。又，本發明之目的在於提供一種能夠減少於電子零件與熱硬化性組合物之間所封入之氣體、且可抑制流痕之產生之片材。本發明之目的亦在於提供一種用以製造內部空隙及凹凸、針孔、流痕較少之裝置之方法。 [解決問題之技術手段] 本發明係關於一種片狀之熱硬化性組合物，其含有酚樹脂、無機填充劑及聚矽氧系粒子。藉由本發明之熱硬化性組合物，可減少電子零件與熱硬化性組合物之間所封入之氣體。推測其原因在於利用熱硬化性組合物覆蓋電子零件時之熱硬化性組合物之黏度較高。藉由本發明之熱硬化性組合物，亦可抑制流痕之產生。推測其原因在於聚矽氧系粒子抑制封裝表面之光澤。 較佳為聚矽氧系粒子具有環氧基。其原因在於可提高硬化後之熱硬化性組合物之強度。推測其原因在於酚樹脂與聚矽氧系粒子鍵結而約束聚矽氧橡膠粒子。 又，本發明關於一種含有熱硬化性組合物之片材。熱硬化性組合物由第1面及位於第1面相反側之第2面定義兩個面。本發明之片材進而包含設置於第1面上之第1隔離件、與設置於第2面上之第2隔離件。 又，本發明關於一種裝置之製造方法。本發明之裝置之製造方法包含：將熱硬化性組合物配置於電子零件上之工序；及形成複合體之工序。複合體包含電子零件及覆蓋電子零件之熱硬化性組合物。形成複合體之工序包含產生熱硬化性組合物之軟化之步驟。本發明之裝置之製造方法進而包含藉由對複合體進行加熱而產生熱硬化性組合物之硬化之工序。
以下揭示實施形態而對本發明加以詳細說明，但本發明並不僅限定於該等實施形態。 [實施形態1] (片材1) 如圖1所示，片材1包含片狀之熱硬化性組合物11。由第1面及位於第1面相反側之第2面定義熱硬化性組合物11之兩個面。片材1進而包含設置於第1面上之第1隔離件12。作為第1隔離件12，可列舉聚對苯二甲酸乙二酯(PET)膜等。片材1進而包含設置於第2面上之第2隔離件13。作為第2隔離件13，可列舉聚對苯二甲酸乙二酯(PET)膜等。 作為熱硬化性組合物11之厚度之下限，可例示100 μm、200 μm等。作為熱硬化性組合物11之厚度之上限，可例示2000 μm、1500 μm等。 熱硬化性組合物11之最低熔融黏度較佳為100 Pa・s～10000 Pa・s。若為100 Pa・s以上，則有於電子零件與熱硬化性組合物11之間所封入之氣體較少之傾向。若為10000 Pa・s以下，則有於成型時在電子零件與熱硬化性組合物11之間不產生空間即未填充區域之傾向。 熱硬化性組合物11含有聚矽氧系粒子。聚矽氧系粒子較佳為聚矽氧彈性體粒子。 較佳為聚矽氧系粒子具有與酚樹脂或環氧樹脂之至少任一者反應之基。作為與酚樹脂或環氧樹脂之至少任一者反應之基，可列舉環氧基等。 聚矽氧系粒子之形狀較佳為球狀。聚矽氧系粒子之平均粒徑較佳為20 μm以下，更佳為10 μm以下。作為聚矽氧系粒子之平均粒徑之下限，可例示0.5 μm、1 μm等。 於將藉由自熱硬化性組合物11之重量減去無機填充劑之合計重量而求出之重量設為100%時，聚矽氧系粒子之合計重量較佳為0.5%以上，更佳為1%以上。於將藉由自熱硬化性組合物11之重量減去無機填充劑之合計重量而求出之重量設為100%時，聚矽氧系粒子之合計重量較佳為50%以下，更佳為45%以下。若超過50%，則存在於電子零件與熱硬化性組合物11之間殘存空間即未填充區域之情況。 熱硬化性組合物11含有於25℃下為液狀之環氧樹脂及於25℃下為固形之環氧樹脂。藉由調配於25℃下為液狀之環氧樹脂，能夠藉由使用滾筒混練機等之混練擠出而製造熱硬化性組合物11。 於25℃下呈液狀之環氧樹脂之環氧當量較佳為100 g/eq以上，更佳為120 g/eq以上。於25℃下呈液狀之環氧樹脂之環氧當量較佳為500 g/eq以下，更佳為300 g/eq以下。環氧當量可藉由JIS K 7236-2009中所規定之方法進行測定。作為於25℃下為液狀之環氧樹脂，可列舉雙酚A型環氧樹脂等。 作為於25℃下為固形之環氧樹脂，可列舉環氧當量為100～180 g/eq之環氧樹脂、環氧當量為200 g/eq以上之環氧樹脂等。熱硬化性組合物11較佳為含有環氧當量為100～180 g/eq之環氧樹脂與環氧當量為200 g/eq以上之環氧樹脂。藉由調配環氧當量為100～180 g/eq之環氧樹脂，可提高熱硬化後之熱硬化性組合物11之玻璃轉移溫度。作為環氧當量為200 g/eq以上之環氧樹脂，可列舉二環戊二烯型環氧樹脂等。 於將藉由自熱硬化性組合物11之重量減去無機填充劑之合計重量而求出之重量設為100%時，環氧樹脂之合計重量較佳為20%以上。於將藉由自熱硬化性組合物11之重量減去無機填充劑之合計重量而求出之重量設為100%時，環氧樹脂之合計重量較佳為80%以下。 熱硬化性組合物11含有酚樹脂。作為酚樹脂，可列舉：酚系酚醛清漆樹脂、苯酚芳烷基樹脂、聯苯芳烷基樹脂、二環戊二烯型酚樹脂、甲酚酚醛清漆樹脂、可溶酚醛樹脂等。該等酚樹脂可單獨使用，亦可併用2種以上。酚樹脂之羥基當量較佳為70～250。酚樹脂之軟化點較佳為50～110℃。 關於環氧樹脂與酚樹脂之調配比例，就硬化反應性之觀點而言，較佳為以相對於環氧樹脂中之環氧基1當量，酚樹脂中之羥基之合計成為0.7～1.5當量之方式進行調配，更佳為0.9～1.2當量。 於將藉由自熱硬化性組合物11之重量減去無機填充劑之合計重量而求出之重量設為100%時，酚樹脂之合計重量較佳為5%以上，更佳為10%以上。於將藉由自熱硬化性組合物11之重量減去無機填充劑之合計重量而求出之重量設為100%時，酚樹脂之合計重量較佳為60%以下，更佳為40%以下。 熱硬化性組合物11含有無機填充劑。作為無機填充劑，可列舉：石英玻璃、滑石、二氧化矽、氧化鋁、氮化硼、氮化鋁、碳化矽等。其中，就可良好地減低熱膨脹係數之原因而言，較佳為二氧化矽。就流動性優異之原因而言，較佳為熔融二氧化矽，更佳為球狀熔融二氧化矽。就熱導率高之原因而言，較佳為氧化鋁、氮化硼、氮化鋁。熱硬化性組合物11可含有1種無機填充劑。亦可含有2種以上之無機填充劑。 無機填充劑之平均粒徑較佳為0.5 μm以上，更佳為1 μm以上。填料之平均粒徑較佳為30 μm以下。平均粒徑例如可藉由如下方式導出：使用自母集團中任意地抽選之試樣，並使用雷射繞射散射式粒度分佈測定裝置進行測定。 熱硬化性組合物11中之無機填充劑之含量為55體積%以上，更佳為60體積%以上，進而較佳為70體積%以上。藉由提高無機填充劑之含量，可使硬化後之熱硬化性組合物11之線膨脹係數接近基板等之線膨脹係數。熱硬化性組合物11中之無機填充劑之含量較佳為85體積%以下，更佳為80體積%以下。若為85體積%以下，則容易成形為片狀。 無機填充劑之含量亦可以「重量%」為單位進行說明。代表性的是由「重量%」說明二氧化矽之含量。熱硬化性組合物11中之二氧化矽之含量較佳為60重量%以上，更佳為70重量%以上，進而較佳為80重量%以上，進而較佳為85重量%以上。熱硬化性組合物11中之二氧化矽之含量之上限例如為95重量%。 氧化鋁之含量亦可藉由「重量%」進行說明。熱硬化性組合物11中之氧化鋁之含量較佳為72重量%以上，更佳為80重量%以上，進而較佳為87重量%以上。熱硬化性組合物11中之氧化鋁之含量較佳為95重量%以下，更佳為93重量%以下。 熱硬化性組合物11含有矽烷偶合劑。作為矽烷偶合劑，可列舉3-縮水甘油氧基丙基三甲氧基矽烷等。 熱硬化性組合物11含有硬化促進劑。作為硬化促進劑，只要為進行環氧樹脂與酚樹脂之硬化者，則並無特別限定，例如可列舉：2-甲基咪唑(商品名；2MZ)、2-十一烷基咪唑(商品名；C11-Z)、2-十七烷基咪唑(商品名；C17Z)、1,2-二甲基咪唑(商品名；1.2DMZ)、2-乙基-4-甲基咪唑(商品名；2E4MZ)、2-苯基咪唑(商品名；2PZ)、2-苯基-4-甲基咪唑(商品名；2P4MZ)、1-苄基-2-甲基咪唑(商品名；1B2MZ)、1-苄基-2-苯基咪唑(商品名；1B2PZ)、1-氰乙基-2-甲基咪唑(商品名；2MZ-CN)、1-氰乙基-2-十一烷基咪唑(商品名；C11Z-CN)、1-氰乙基-2-苯基咪唑鎓偏苯三酸鹽(商品名；2PZCNS-PW)、2,4-二胺基-6-[2'-甲基咪唑基-(1')]-乙基-均三(商品名；2MZ-A)、2,4-二胺基-6-[2'-十一烷基咪唑基-(1')]-乙基-均三(商品名；C11Z-A)、2,4-二胺基-6-[2'-乙基-4'-甲基咪唑基-(1')]-乙基-均三(商品名；2E4MZ-A)、2,4-二胺基-6-[2'-甲基咪唑基-(1')]-乙基-均三異三聚氰酸加成物(商品名；2MA-OK)、2-苯基-4,5-二羥基甲基咪唑(商品名；2PHZ-PW)、2-苯基-4-甲基-5-羥基甲基咪唑(商品名；2P4MHZ-PW)等咪唑系硬化促進劑(均為四國化成工業股份有限公司製造)。其中，就可抑制混練溫度下之硬化反應之進行之原因而言，更佳為2-苯基-4,5-二羥基甲基咪唑、2,4-二胺基-6-[2'-乙基-4'-甲基咪唑基-(1')]-乙基-均三，進而較佳為2-苯基-4,5-二羥基甲基咪唑。 硬化促進劑之含量係相對於環氧樹脂及酚樹脂之合計100重量份較佳為0.2重量份以上，更佳為0.5重量份以上，進而較佳為0.8重量份以上。硬化促進劑之含量係相對於環氧樹脂及酚樹脂之合計100重量份較佳為5重量份以下，更佳為2重量份以下。 熱硬化性組合物11含有碳黑。 熱硬化性組合物11例如可藉由包含將對酚樹脂、無機填充劑、聚矽氧系粒子等進行混練而獲得之混合物成形為片狀之工序之方法而製造。混練時之溫度之上限例如為140℃、130℃。溫度之下限例如為30℃、50℃。混練之時間較佳為1～30分鐘。較佳為於減壓條件下(減壓環境下)進行混練。減壓環境之壓力例如為1×10-4 ～0.1 kg/cm2 。 亦可將用以形成熱硬化性組合物11之成分(酚樹脂、無機填充劑、聚矽氧系粒子等)溶解或分散於溶劑中而製備清漆，將該清漆塗佈於支持體上，並對塗佈膜進行乾燥，藉此製造熱硬化性組合物11。作為溶劑，可列舉甲基乙基酮、乙酸乙酯、甲苯等。 熱硬化性組合物11可用於對電子零件進行密封。作為電子零件，可列舉感測器、MEMS(Micro Electro Mechanical Systems，微機電系統)、SAW(Surface Acoustic Wave，表面聲波)晶片、半導體元件、電容器、電阻等。作為感測器，可列舉壓力感測器、振動感測器等。作為半導體元件，可列舉半導體晶片、IC(積體電路)、電晶體等。熱硬化性組合物11可特別適宜地用於對半導體元件進行密封。 (裝置之製造方法) 如圖2所示，裝置之製造方法包含將熱硬化性組合物11配置於電子零件21上之工序。如圖3所示，裝置之製造方法進而包含：形成包含電子零件21及覆蓋電子零件21之熱硬化性組合物11之複合體2之工序。裝置之製造方法進而包含：藉由對複合體2進行加熱而產生熱硬化性組合物11之硬化之工序。 裝置之製造方法進而包含：於將熱硬化性組合物11配置於電子零件21上之工序之前，將第1隔離件12自熱硬化性組合物11剝離之工序。 具體而言，將熱硬化性組合物11配置於電子零件21上之工序係將片材配置於電子零件21上之工序，上述片材包含熱硬化性組合物11與設置於熱硬化性組合物11之第2面上之第2隔離件13。 形成複合體2之工序包含產生熱硬化性組合物11之軟化之步驟。於產生熱硬化性組合物11之軟化之步驟中，於較佳為40℃以上、更佳為50℃以上、進而較佳為60℃以上對熱硬化性組合物11進行加熱。於產生熱硬化性組合物11之軟化之步驟中，於較佳為150℃以下、更佳為100℃以下、進而較佳為90℃以下對熱硬化性組合物11進行加熱。形成複合體2之工序進而包含藉由熱硬化性組合物11覆蓋電子零件21之步驟。具體而言，藉由熱硬化性組合物11覆蓋電子零件21之步驟係於減壓環境下，將電子零件21埋入至熱硬化性組合物11中之步驟。減壓環境例如為0.1 kPa～5 kPa之環境、0.1 Pa～100 Pa之環境等。 於產生熱硬化性組合物11之硬化之工序中，於較佳為100℃以上、更佳為120℃以上對複合體2進行加熱。於產生熱硬化性組合物11之硬化之工序中，於較佳為200℃以下，更佳為180℃以下對複合體2進行加熱。 如圖4所示，產生熱硬化性組合物11之硬化之工序後之複合體2包含電子零件21及覆蓋電子零件21之硬化後之熱硬化性組合物31。於產生熱硬化性組合物11之硬化之工序之後，裝置之製造方法包含形成配線之工序等。 以下，對半導體裝置之製造方法之一例代表性地進行說明。 如圖5所示，積層體101包含暫時固定體141、配置於暫時固定體141上之熱硬化性組合物11、及配置於熱硬化性組合物11上之第2隔離件13。積層體101配置於下側加熱板161與上側加熱板162之間。暫時固定體141包含支持板142、配置於支持板142上之黏著劑層143、及固定於黏著劑層143上之半導體晶片121。作為黏著劑層143之材料，可列舉熱發泡性黏著劑等熱剝離性黏著劑等。 如圖6所示，使用下側加熱板161與上側加熱板162，以平行平板方式於減壓環境下對積層體101進行熱壓，藉此形成晶片複合體102。晶片複合體102包含半導體晶片121與覆蓋半導體晶片121之熱硬化性組合物11。晶片複合體102與黏著劑層143接觸。晶片複合體102與第2隔離件13接觸。 將第2隔離件13自晶片複合體102剝離。產生熱硬化性組合物11之硬化。對黏著劑層143進行加熱，自黏著劑層143剝離晶片複合體102。如圖7所示，形成配線171等。於形成配線171等後進行晶片複合體102之切割。藉由以上之順序而獲得半導體裝置。 關於半導體裝置之製造方法，對另一例加以說明。 如圖8所示，積層結構體201包含：封裝晶圓241、配置於封裝晶圓241上之熱硬化性組合物11及配置於熱硬化性組合物11上之第2隔離件13。積層結構體201配置於下側加熱板261與上側加熱板262之間。封裝晶圓241包含：半導體晶圓242、半導體晶片221、及夾於半導體晶圓242與半導體晶片221之間之底部填充材料243。半導體晶圓242具有電極。 如圖9所示，使用下側加熱板261與上側加熱板262，以平行平板方式對積層結構體201進行熱壓，藉此形成晶圓複合體202。晶圓複合體202包含：半導體晶圓242、半導體晶片221、夾於半導體晶圓242與半導體晶片221之間之底部填充材料243、及覆蓋半導體晶片221之熱硬化性組合物11。晶圓複合體202與第2隔離件13接觸。 將第2隔離件13自晶圓複合體202剝離。產生熱硬化性組合物11之硬化。如圖10所示，對晶圓複合體202進行研磨。如圖11所示，形成配線271等。於形成配線271等後進行晶圓複合體202之切割。藉由以上之順序而獲得半導體裝置。 (變形例1) 於變形例1中，熱硬化性組合物11成為具有複數層之多層結構。 [實施例] 以下，對本發明之適宜之實施例加以例示性地詳細說明。但本實施例中所記載之材料或調配量等只要無特別限定性之記載，則並非係將本發明之範圍僅限定於該等之主旨。 [樹脂片材之製作] 對用於製作樹脂片材之成分加以說明。 環氧樹脂1：日本化藥公司製造之EPPN-501HY(環氧當量為162 g/eq.～172 g/eq. 軟化點為51℃～57℃之環氧樹脂) 環氧樹脂2：三菱化學公司製造之jER828(環氧當量為184 g/eq.～194 g/eq.之25℃下為液狀之雙酚A型環氧樹脂) 環氧樹脂3：DIC公司製造之HP7200(環氧當量為254 g/eq.～264 g/eq.、軟化點為56℃～66℃之二環戊二烯型環氧樹脂) 酚樹脂：群榮化學公司製造之LVR-8210DL(羥基當量104 g/eq.、軟化點為60℃之酚醛清漆型酚樹脂) 填料：電氣化學工業公司製造之FB-9454FC(熔融球狀二氧化矽) 聚矽氧系粒子：Dow Corning Toray公司製造之EP-2601(具有環氧基之平均粒徑為2 μm之球狀聚矽氧彈性體粒子) 碳黑：三菱化學公司製造之＃20 觸媒：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥基甲基咪唑) 矽烷偶合劑：信越化學公司製造之KBM-403(3-縮水甘油氧基丙基三甲氧基矽烷) [樹脂片材之製作] 依照表1之記載，將各成分進行調配，藉由滾筒混練機於60～120℃、10分鐘、減壓條件下(0.01 kg/cm2 )進行熔融混練，製備混合物。藉由平板壓製法將混合物成形為片狀，藉此製備厚度為1 mm之樹脂片材。 [評價] 進行以下之評價。將結果表示於表1中。 (黏度) 藉由將樹脂片材挖穿而獲得直徑為25 mm之圓形狀之樣品。使用黏彈性測定裝置ARES(Rheometric Scientific公司製造)測定樣品之熔融黏度。具體而言，藉由平板直徑為25 mm之平行板夾持樣品，於升溫速度10℃/min、應變10%、頻率1 Hz下測定熔融黏度。將50℃～150℃下之熔融黏度之最低值設為最低熔融黏度。 (凹凸、針孔) 準備具有8吋之鏡面晶圓、及等間隔地貼附於鏡面晶圓上之150個附有接著片材之矽晶片(厚度為500 μm、7 mm見方)之「附有晶片之晶圓」。自樹脂片材切出直徑8吋、厚度1000 μm之圓盤狀樹脂。藉由將圓盤狀樹脂積層於「附有晶片之晶圓」上而形成積層體。藉由平板壓製裝置對積層體進行壓製而獲得包含鏡面晶圓、固定於鏡面晶圓上之150個附有接著片之矽晶片、及覆蓋150個附有接著片之矽晶片之厚度700 μm之保護樹脂的構造物。使用熱風循環式乾燥機，於180℃下對構造物加熱2小時，藉此使保護樹脂硬化。將於硬化後之保護樹脂之表面(surface)存在直徑1 mm以上之大小之凹凸或直徑0.5 mm以上之針孔之至少任一者之情形判定為×。將不存在直徑1 mm以上之大小之凹凸及直徑0.5 mm以上之針孔之兩者之情形判定為○。 (內部空隙、未填充區域) 使用熱風循環式乾燥機，於180℃下對構造物加熱2小時，藉此使保護樹脂硬化。關於加熱後之構造物，藉由超音波攝影裝置(日立FineTech公司製造之FS200II)對內部空隙與未填充區域(內部空間)進行觀察。使用25 MHz之探針，藉由反射模式進行觀察。將存在0.5 mm以上之內部空隙或0.5 mm以上之未填充區域之任一者之情形判定為×。將不存在0.5 mm以上之空隙及0.5 mm以上之未填充區域之兩者之情形判定為○。 (流痕) 使用熱風循環式乾燥機，於180℃下對構造物加熱2小時，藉此使保護樹脂硬化。藉由目視觀察硬化後之保護樹脂之表面(surface)。將發現花紋之情形判定為×。將未發現花紋之情形判定為○。 [表1]
1‧‧‧片材
2‧‧‧複合體
11‧‧‧熱硬化性組合物
12‧‧‧第1隔離件
13‧‧‧第2隔離件
21‧‧‧電子零件
31‧‧‧硬化後之熱硬化性組合物
101‧‧‧積層體
102‧‧‧晶片複合體
121‧‧‧半導體晶片
141‧‧‧暫時固定體
142‧‧‧支持板
143‧‧‧黏著劑層
161‧‧‧下側加熱板
162‧‧‧上側加熱板
171‧‧‧配線
201‧‧‧積層結構體
202‧‧‧晶圓複合體
221‧‧‧半導體晶片
241‧‧‧封裝晶圓
242‧‧‧半導體晶圓
243‧‧‧底部填充材料
261‧‧‧下側加熱板
262‧‧‧上側加熱板
271‧‧‧配線
圖1係實施形態1之片材之概略剖視圖。 圖2係裝置之製造工序之概略剖視圖。 圖3係裝置之製造工序之概略剖視圖。 圖4係裝置之製造工序之概略剖視圖。 圖5係半導體裝置之第1製造例中之工序之概略剖視圖。 圖6係半導體裝置之第1製造例中之工序之概略剖視圖。 圖7係半導體裝置之第1製造例中之工序之概略剖視圖。 圖8係半導體裝置之第2製造例中之工序之概略剖視圖。 圖9係半導體裝置之第2製造例中之工序之概略剖視圖。 圖10係半導體裝置之第2製造例中之工序之概略剖視圖。 圖11係半導體裝置之第2製造例中之工序之概略剖視圖。
1‧‧‧片材
11‧‧‧熱硬化性組合物
12‧‧‧第1隔離件
13‧‧‧第2隔離件

Claims (8)

  1. 一種片狀之熱硬化性組合物，其含有酚樹脂、無機填充劑及聚矽氧系粒子。
  2. 如請求項1之熱硬化性組合物，其進而含有環氧樹脂。
  3. 如請求項1之熱硬化性組合物，其中於將藉由自上述熱硬化性組合物之重量減去上述無機填充劑之合計重量而求出之第1重量設為100%時，上述聚矽氧系粒子之合計重量為0.5%～50%。
  4. 如請求項1之熱硬化性組合物，其中上述聚矽氧系粒子具有環氧基。
  5. 如請求項1之熱硬化性組合物，其中最低熔融黏度為100 Pa・s～10000 Pa・s。
  6. 如請求項1之熱硬化性組合物，其係用以密封電子零件。
  7. 一種片材，其包含如請求項1至6中任一項之熱硬化性組合物，且 上述熱硬化性組合物係由第1面及位於上述第1面相反側之第2面定義兩個面， 該片材進而包含設置於上述第1面上之第1隔離件、與 設置於上述第2面上之第2隔離件。
  8. 一種裝置之製造方法，其包含如下工序： 將如請求項1至6中任一項之熱硬化性組合物配置於電子零件上之工序、 形成包含上述電子零件及覆蓋上述電子零件之上述熱硬化性組合物的複合體之工序、及 藉由對上述複合體進行加熱而產生上述熱硬化性組合物之硬化之工序；且 上述形成複合體之工序包含產生上述熱硬化性組合物之軟化之步驟。
TW105131208A 2015-09-28 2016-09-29 熱硬化性組合物及片材、裝置之製造方法 TW201728659A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015189313A JP2017066174A (ja) 2015-09-28 2015-09-28 熱硬化性組成物およびシート・装置の製造方法

Publications (1)

Publication Number Publication Date
TW201728659A true TW201728659A (zh) 2017-08-16

Family

ID=58423727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131208A TW201728659A (zh) 2015-09-28 2016-09-29 熱硬化性組合物及片材、裝置之製造方法

Country Status (5)

Country Link
JP (1) JP2017066174A (zh)
CN (1) CN108026354A (zh)
SG (1) SG11201802323SA (zh)
TW (1) TW201728659A (zh)
WO (1) WO2017056994A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753329B2 (ja) * 2001-02-14 2011-08-24 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP2009097014A (ja) * 2007-09-27 2009-05-07 Hitachi Chem Co Ltd 封止用液状樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ
EP2781553A4 (en) * 2011-11-15 2015-07-08 Nippon Catalytic Chem Ind SILICONE COMPOSITION, HARDENABLE RESIN COMPOSITION AND SEALING MATERIAL
CN107353586A (zh) * 2011-12-27 2017-11-17 日立化成工业株式会社 电子部件用液状树脂组合物及其制造方法、以及电子部件装置
JP2015030745A (ja) * 2013-07-31 2015-02-16 住友ベークライト株式会社 樹脂組成物、半導体装置、多層回路基板および電子部品
TWI673318B (zh) * 2013-11-29 2019-10-01 日商納美仕股份有限公司 環氧樹脂組成物、半導體密封劑及半導體裝置
JP2015137299A (ja) * 2014-01-21 2015-07-30 住友ベークライト株式会社 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置

Also Published As

Publication number Publication date
CN108026354A (zh) 2018-05-11
WO2017056994A1 (ja) 2017-04-06
SG11201802323SA (en) 2018-04-27
JP2017066174A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
US9659883B2 (en) Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
JP5133598B2 (ja) 封止用熱硬化型接着シート
KR102359868B1 (ko) 필름형 에폭시 수지 조성물, 필름형 에폭시 수지 조성물의 제조 방법, 및 반도체 장치의 제조 방법
JP6431340B2 (ja) 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
US20120296010A1 (en) Encapsulating sheet and electronic device
TW201532151A (zh) 半導體封裝之製造方法
JP5735036B2 (ja) 電子部品装置の製造方法、及び、積層シート
JP2009091389A (ja) 中空型デバイス封止用樹脂組成物シートおよびそれを用いて封止した中空型デバイス
TW201339238A (zh) 電子零件封裝用樹脂組成物薄片及使用其之電子零件裝置之製法
TWI704649B (zh) 半導體元件保護用材料及半導體裝置
JP2015189884A (ja) 熱硬化性樹脂組成物、樹脂シート、プリプレグ及び積層板
TW201621000A (zh) 樹脂組合物、半導體裝置之製造方法及半導體裝置
JP2017098376A (ja) 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法
JP6497998B2 (ja) 封止用シートおよびパッケージの製造方法
WO2016181761A1 (ja) 封止樹脂シート
JP6705501B2 (ja) 封止構造体の製造方法
JP2016175976A (ja) 封止用シートおよび中空パッケージの製造方法
JP6533399B2 (ja) 封止用シートおよびパッケージの製造方法
TWI620658B (zh) Resin sheet for electronic component sealing, resin sealed semiconductor device, and method for manufacturing resin sealed semiconductor device
TW201728659A (zh) 熱硬化性組合物及片材、裝置之製造方法
KR20160078364A (ko) 전자 디바이스 밀봉용 수지 시트 및 전자 디바이스 패키지의 제조 방법
JP2008177432A (ja) 封止用熱硬化型樹脂シート、電子部品装置及び電子部品装置の製造方法
JP7257731B2 (ja) 樹脂シート
JP6834265B2 (ja) 封止構造体の製造方法、封止材及び硬化物
WO2014188824A1 (ja) 電子部品装置の製造方法