TW201724930A - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TW201724930A
TW201724930A TW104141407A TW104141407A TW201724930A TW 201724930 A TW201724930 A TW 201724930A TW 104141407 A TW104141407 A TW 104141407A TW 104141407 A TW104141407 A TW 104141407A TW 201724930 A TW201724930 A TW 201724930A
Authority
TW
Taiwan
Prior art keywords
photosensitive resin
lower side
upper side
conductive material
circuit board
Prior art date
Application number
TW104141407A
Other languages
English (en)
Other versions
TWI597003B (zh
Inventor
胡先欽
沈芾雲
何明展
莊毅強
Original Assignee
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鵬鼎科技股份有限公司 filed Critical 鵬鼎科技股份有限公司
Publication of TW201724930A publication Critical patent/TW201724930A/zh
Application granted granted Critical
Publication of TWI597003B publication Critical patent/TWI597003B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10371Shields or metal cases

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一種電路板包括導電圖形、上側感光樹脂、上側導電材料、上側遮罩層、下側感光樹脂、下側導電材料及下側遮罩層。導電圖形位於電路板厚度方向的中部。導電圖形形成在上側感光樹脂的一側表面。導電圖形包括兩條接地線及位於兩條接地線之間的一條信號線。上側感光樹脂對應兩條接地線開設有兩條上側溝槽。上側導電材料填滿上側溝槽。上側遮罩層覆蓋上側感光樹脂。下側感光樹脂覆蓋導電圖形。下側感光樹脂對應兩條接地線開設有兩條下側溝槽。下側導電材料填滿下側溝槽。下側遮罩層覆蓋下側感光材料。上側遮罩層、上側導電材料、接地線、下側導電材料及下側遮罩層圍成閉合的遮罩套筒。信號線位於遮罩套筒的中心軸上。

Description

電路板及其製作方法
本發明涉及一種電路板及一種電路板製作方法。
隨著電子通訊產品向著高頻、高速及薄型化方向發展,業內對信號傳輸損耗的控制要求越來越高。目前,通常採用在信號線上下兩側設置電磁遮罩層,藉由成排的導電通孔將上下兩側的電磁遮罩層電導通以此來實現遮罩可能的電磁干擾。然而,由於導電通孔之間存在間隙,與所述信號線同層的導線與所述信號線之間存在相互的電磁干擾,使得所述信號線傳輸的信號失真。另外,信號傳輸電磁場向外輻射,致使信號傳送速率變慢。
有鑑於此,有必要提供一種能夠解決上述技術問題的電路板及電路板製作方法。
一種電路板,包括導電圖形、上側感光樹脂、上側導電材料、上側遮罩層、下側感光樹脂、下側導電材料及下側遮罩層。導電圖形位於電路板厚度方向的中部。所述導電圖形形成在所述上側感光樹脂的一側表面。所述導電圖形包括兩條接地線及位於兩條接地線之間的一條信號線。所述上側感光樹脂對應所述兩條接地線開設有兩條上側溝槽。所述上側導電材料填滿所述上側溝槽。所述上側遮罩層覆蓋所述上側感光樹脂。所述下側感光樹脂覆蓋所述導電圖形。所述下側感光樹脂對應所述兩條接地線開設有兩條下側溝槽。所述下側導電材料填滿所述下側溝槽。所述下側遮罩層覆蓋所述下側感光材料。所述上側遮罩層、上側導電材料、接地線、下側導電材料及下側遮罩層圍成閉合的遮罩套筒。所述信號線位於所述遮罩套筒的中心軸上。
一種電路板製作方法,包括步驟:將上側感光樹脂形成在一銅箔的一側表面上;在所述上側感光樹脂內開設兩條上側溝槽;將所述銅箔製作形成包括一條信號線及兩條接地線的導電圖形,所述信號線位於所述兩條接地線之間,所述兩條接地線分別與所述兩條上側溝槽對應;在所述導電圖形上壓合下側感光樹脂;在所述下側感光樹脂內開設分別與所述兩條上側溝槽對應的兩條下側溝槽;及分別在所述上側溝槽內填入上側導電材料,在所述下側溝槽內填入下側導電材料,在所述上側感光樹脂上形成上側遮罩層,及在下側感光樹脂上形成下側遮罩層,所述導電圖形位於所述電路板厚度方向的中部,所述上側遮罩層、上側導電材料、接地線、下側導電材料及下側遮罩層圍成閉合的遮罩套筒,所述信號線位於所述遮罩套筒的中心軸上。
相較于先前技術,本發明提供的電路板及電路板製作方法,由於所述下側遮罩層、所述下側導電材料、所述接地線、所述上側導電材料及所述上側遮罩層圍成一個閉合的遮罩套筒,且所述信號線位於所述遮罩套筒內,可以導電圖形的其他導線與所述信號線之間的電磁干擾,以及將信號傳輸電磁場集中在遮罩套筒內,從而提高信號傳送速率。
圖1為本發明具體實施方式提供的銅箔的剖面示意圖。
圖2是圖1的銅箔的一表面上形成上側感光樹脂後的剖面示意圖。
圖3是在圖2的上側感光樹脂內開設上側溝槽後的剖面示意圖。
圖4是將圖3的銅箔製作形成導電圖形的剖面示意圖。
圖5是在圖4的導電圖形上壓合下側感光樹脂後的剖面示意圖。
圖6是在圖5的下側感光樹脂內開設下側溝槽後的剖面示意圖。
圖7是分別在圖6的上側溝槽填入上側導電材料,在下側溝槽填入下側導電材料,並分別在上側感光樹脂上形成上側遮罩層及在下側感光樹脂上形成下側遮罩層後的剖面示意圖。
圖8是分別在圖7的上側遮罩層上形成上側保護層及在下側遮罩層上形成下側保護層後的剖面示意圖。
下面結合具體實施方式對本發明提供的電路板及電路板製作方法作進一步說明。
本發明具體實施方式提供的的電路板的製作方法包括以下步驟。
第一步,請參閱圖1,提供銅箔10。
本實施方式中,所述銅箔10呈片狀。所述銅箔10可藉由對卷狀銅箔原材料依據具體需求進行裁切而成。
第二步,請參閱圖2,將上側感光樹脂20形成在所述銅箔10的一表面上。
第三步,請參閱圖3,在所述上側感光樹脂20內開設上側溝槽21。
本實施方式中,在所述上側感光樹脂20開設兩條上側溝槽21。本實施方式中,所述上側溝槽21均自所述上側感光樹脂20背離所述銅箔10的表面向所述上側感光樹脂20內開設。所述兩條上側溝槽21延伸方向一致(均垂直於圖面向裡),且相互平行。每條所述上側溝槽21均貫穿所述上側感光樹脂20。部分所述銅箔10從每條所述上側溝槽21露出。本實施方式中,所述上側溝槽21垂直於其延伸方向的截面呈倒梯形。所述上側溝槽21的槽寬自所述上側感光樹脂20背離所述銅箔10的表面向所述銅箔10逐漸減小。所述上側溝槽21可藉由曝光顯影形成。
第四步,請參閱圖4,將所述銅箔10製作形成導電圖形30。
本實施方式中,所述導電圖形30包括一條信號線31、兩條接地線32及多條導線33。所述信號線31位於所述兩條接地線32之間。所述兩條接地線32將所述多條導線33與所述信號線31間隔。所述導電圖形30的間隙露出部分所述上側感光樹脂20。
本實施方式中,所述信號線31及所述接地線32的延伸方向與所述上側溝槽21的延伸方向一致。每條所述接地線32均與一條所述上側溝槽21對應。本實施方式中,所述信號線31與所述接地線32相互平行。所述信號線31分別與每條所述接地線32間隔相同距離。
本實施方式中,所述導電圖形30可藉由蝕刻形成。
第五步,請參閱圖5,在所述導電圖形30上壓合下側感光樹脂40。
所述下側感光樹脂40包覆所述導電圖形30。所述下側感光樹脂40填滿所述導電圖形30的間隙,並與所述上側感光樹脂20粘結形成介電層41。所述導電圖形30位於所述介電層41厚度方向的中心線上。所述導電圖形30在其厚度方向關於所述介電層41厚度方向的中心線對稱。
第六步,請參閱圖6,在所述下側感光樹脂40內開設下側溝槽42。
本實施方式中,在所述下側感光樹脂40開設兩條下側溝槽42。所述下側溝槽42的開設方向與所述上側溝槽21的開設方向相反。本實施方式中,所述下側溝槽42自所述下側感光樹脂40背離所述導電圖形30的表面向所述下側感光樹脂40內開設。每條所述下側溝槽42均貫穿所述下側感光樹脂40。所述兩條下側溝槽42的延伸方向與所述兩條接地線32的延伸方向一致。每條所述下側溝槽42對應一條接地線32。每條所述接地線32從對應的下側溝槽42露出。每條所述下側溝槽42還對應一條所述上側溝槽21。每條所述下側溝槽42與其對應的上側溝槽21之間的偏位公差小於或等於75微米。本實施方式中,所述下側溝槽42垂直於其延伸方向的截面呈梯形。所述下側溝槽42的槽寬自所述下側感光樹脂40背離所述導電圖形30的表面向所述導電圖形30逐漸減小。所述下側溝槽42的槽寬減小方向與所述上側溝槽21的槽寬減小方向相反。所述下側溝槽42可藉由曝光顯影形成。
第七步,請參閱圖7,在所述上側溝槽21填入上側導電材料51及在所述下側溝槽42內填入下側導電材料52;並在所述上側感光樹脂20上形成上側遮罩層61,及在所述下側感光樹脂40上形成下側遮罩層62。
所述上側導電材料51填滿所述上側溝槽21。所述上側遮罩層61覆蓋所述上側感光樹脂20。所述上側遮罩層61與所述上側導電材料51電導通。本實施方式中,所述上側導電材料51與所述上側遮罩層61同時形成。本實施方式中,所述上側導電材料51包括晶種層511及電鍍層512。所述晶種層511形成在所述上側溝槽21的表面。所述電鍍層512形成在所述晶種層511的表面,並填滿所述上側溝槽21。所述上側遮罩層61包括晶種層611及電鍍層612。所述晶種層611形成在所述上側感光樹脂20表面。所述電鍍層612形成在所述晶種層611的表面。本實施方式中,所述晶種層511,611同時形成且為一體結構。所述電鍍層512,612同時形成且為一體結構。
所述下側導電材料52填滿所述下側溝槽42。所述下側遮罩層62覆蓋所述下側感光樹脂40。所述下側遮罩層62與所述下側導電材料52電導通。本實施方式中,所述下側導電材料52與所述下側遮罩層62同時形成。本實施方式中,所述下側導電材料52包括晶種層521及電鍍層522。所述晶種層521形成在所述下側溝槽42的表面。所述電鍍層522形成在所述晶種層521的表面並填滿所述下側溝槽42。所述下側遮罩層62包括晶種層621及電鍍層622。所述晶種層621形成在所述下側感光樹脂40的表面。所述電鍍層622形成在所述晶種層621的表面。本實施方式中,所述晶種層521,621同時形成且為一體結構。所述電鍍層522,622同時形成且為一體結構。
本實施方式中,所述上側遮罩層61及下側遮罩層62的厚度相同。
所述下側遮罩層62、所述下側導電材料52、所述接地線32、所述上側導電材料51及所述上側遮罩層61圍成一個閉合的遮罩套筒70。所述信號線31位於所述遮罩套筒70內,以避免所述導線33與所述信號線31之間的電磁干擾,同時將信號傳輸電磁場集中在遮罩套筒內,從而提高信號傳送速率。本實施方式中,所述信號線31位於所述遮罩套筒70的中心軸上,以進一步提升電磁遮罩效果及提高信號傳送速率。
本實施方式中,所述上側導電材料51,上側遮罩層61,下側導電材料52及下側遮罩層62可藉由如下方式形成。
首先,在所述上側溝槽21表面形成晶種層511。在所述上側感光樹脂20表面形成晶種層611。在所述下側溝槽42表面形成晶種層521。在所述下側感光樹脂40表面形成晶種層621。所述晶種層511,611,521,及621可藉由化學鍍、蒸鍍、濺鍍等無電解電鍍方式形成。
接著,在所述晶種層511表面電鍍形成電鍍層512。所述電鍍層512填滿所述上側溝槽21。在所述晶種層611表面電鍍形成電鍍層612。在所述晶種層521表面電鍍形成電鍍層522。所述電鍍層522填滿所述下側溝槽42。在所述晶種層621表面電鍍形成電鍍層622。
其他實施方式中,所述上側導電材料51及上側遮罩層61,所述下側遮罩層62及下側遮罩層62可不同時形成。此時,首先,在所述上側溝槽21及下側溝槽42中分別填入導電材料51,52;接著,分別在上側感光樹脂20表面及上側溝槽21中的導電材料表面,下側感光樹脂40表面及下側溝槽42中的導電材料表面形成晶種層;最後,在所述晶種層表面形成電鍍層,以形成上側遮罩層61及下側遮罩層62
第八步,請參閱圖8,在所述上側遮罩層61表面形成上側保護層81;及在所述下側遮罩層62表面形成下側保護層82。
所述上側保護層81覆蓋所述上側遮罩層61。所述下側遮罩層62覆蓋所述下側遮罩層62。本實施方式中,所述上側保護層81的厚度與所述下側保護層82的厚度相同。
可以理解的是,其他實施方式中,也可不形成所述上側保護層81及下側保護層82。
本發明具體實施方式還提供一種電路板100。所述電路板100可藉由上述電路板製作方法制得。
請再次參閱圖8,所述電路板100包括導電圖形30、上側感光樹脂20、上側導電材料51、上側遮罩層61、上側保護層81、下側感光樹脂40、下側導電材料52、下側遮罩層62及下側保護層82。
所述導電圖形30位於所述電路板100厚度方向的中部。本實施方式中,所述導電圖形30包括一條信號線31、兩條接地線32及多條導線33。所述信號線31位於所述兩條接地線32之間。所述導線33相對所述信號線31位於所述兩條接地線32之外。本實施方式中,所述信號線31及所述接地線32的延伸方向一致(均垂直於圖面向裡)。所述信號線31與所述接地線32相互平行。所述信號線31分別與每條所述接地線32間隔相同距離。
所述上側感光樹脂20形成在所述下側感光樹脂40上。所述上側感光樹脂20覆蓋所述導電圖形30。所述上側感光樹脂20內開設有上側溝槽21。本實施方式中,所述上側感光樹脂20開設有兩條上側溝槽21。所述兩條上側溝槽21延伸方向與所述接地線32的延伸方向一致。每條所述上側溝槽21均對應一條所述接地線32。每條所述上側溝槽21均貫穿所述上側感光樹脂20,其對應的接地線32從所述上側溝槽21露出。本實施方式中,所述上側溝槽21垂直於其延伸方向的截面呈倒梯形。所述上側溝槽21的槽寬自所述上側感光樹脂20背離所述導電圖形30的表面向所述導電圖形30逐漸減小。
所述上側導電材料51填滿所述上側溝槽21。本實施方式中,所述上側導電材料51包括晶種層511及電鍍層512。所述晶種層511形成在所述上側溝槽21的表面。所述電鍍層512形成在所述晶種層511的表面,並填滿所述上側溝槽21。
所述上側遮罩層61覆蓋所述上側感光樹脂20,並與所述上側導電材料51電連接。所述上側遮罩層61包括晶種層611及電鍍層612。所述晶種層611形成在所述上側感光樹脂20表面。所述電鍍層612形成在所述晶種層611的表面。本實施方式中,所述晶種層611,511為一體結構。所述電鍍層612,512為一體結構。
所述上側保護層81覆蓋所述上側遮罩層61。
所述下側感光樹脂40覆蓋所述導電圖形30,填滿所述導電圖形30的間隙,並與所述上側感光樹脂20粘結形成介電層41。所述導電圖形30位於所述介電層41厚度方向的中心線上。所述導電圖形30在其厚度方向關於所述介電層41厚度方向的中心線對稱。所述下側感光樹脂40對應所述接地線32開設有下側溝槽42。本實施方式中,所述下側感光樹脂40開設有兩條下側溝槽42。每條所述下側溝槽42均貫穿所述下側感光樹脂40。所述兩條下側溝槽42的延伸方向與所述兩條接地線32的延伸方向一致。每條所述下側溝槽42對應一條接地線32。每條所述下側溝槽42露出其對應的接地線32。每條所述下側溝槽42還對應一條所述上側溝槽21。每條所述下側溝槽42與其對應的上側溝槽21之間的偏位公差小於或等於75微米。本實施方式中,所述下側溝槽42垂直於其延伸方向的截面呈梯形。所述下側溝槽42的槽寬自所述下側感光樹脂40背離所述導電圖形30的表面向所述導電圖形30逐漸減小。所述下側溝槽42的槽寬減小方向與所述上側溝槽21的槽寬減小方向相反。
所述下側導電材料52填滿所述下側溝槽42。本實施方式中,所述下側導電材料52包括晶種層521及電鍍層522。所述晶種層521形成在所述下側溝槽42的表面。所述電鍍層522形成在所述晶種層521的表面並填滿所述下側溝槽42。
所述下側遮罩層62覆蓋所述下側感光樹脂40,並與所述下側導電材料52電導通。本實施方式中,所述下側遮罩層62包括晶種層621及電鍍層622。所述晶種層621形成在所述下側感光樹脂40的表面。所述電鍍層622形成在所述晶種層621的表面。本實施方式中,所述晶種層521,621為一體結構。所述電鍍層522,622為一體結構。所述下側遮罩層62的厚度與所述上側遮罩層61的厚度相同。
所述下側保護層82覆蓋所述下側遮罩層62。所述下側保護層82的厚度與所述上側保護層81的厚度相同。
所述下側遮罩層62、所述下側導電材料52、所述接地線32、所述上側導電材料51及所述上側遮罩層61圍成一個閉合的遮罩套筒70。所述信號線31位於所述遮罩套筒70內,以避免所述導線33與所述信號線31之間的電磁干擾,同時將信號傳輸電磁場集中在遮罩套筒內,從而提高信號傳送速率。本實施方式中,所述信號線31位於所述遮罩套筒70的中心軸上,以進一步提升電磁遮罩效果及提高信號傳送速率。
可以理解的是,其他實施方式中,所述電路板100也可不包括上側保護層81及下側保護層82。
相較于先前技術,本發明提供的電路板及電路板製作方法,由於所述下側遮罩層、所述下側導電材料、所述接地線、所述上側導電材料及所述上側遮罩層圍成一個閉合的遮罩套筒,且所述信號線位於所述遮罩套筒內,可以導電圖形的其他導線與所述信號線之間的電磁干擾,以及將信號傳輸電磁場集中在遮罩套筒內,從而提高信號傳送速率。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式及所列之數據為作試驗及參考之所用,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
100‧‧‧電路板
10‧‧‧銅箔
20‧‧‧上側感光樹脂
21‧‧‧上側溝槽
30‧‧‧導電圖形
31‧‧‧信號線
32‧‧‧接地線
33‧‧‧導線
40‧‧‧下側感光樹脂
41‧‧‧介電層
42‧‧‧下側溝槽
51‧‧‧上側導電材料
52‧‧‧下側導電材料
61‧‧‧上側遮罩層
62‧‧‧下側遮罩層
511、521、611、621‧‧‧晶種層
512、522、612、622‧‧‧電鍍層
70‧‧‧遮罩套筒
81‧‧‧上側保護層
82‧‧‧下側保護層
100‧‧‧電路板
20‧‧‧上側感光樹脂
21‧‧‧上側溝槽
30‧‧‧導電圖形
31‧‧‧信號線
32‧‧‧接地線
33‧‧‧導線
40‧‧‧下側感光樹脂
41‧‧‧介電層
42‧‧‧下側溝槽
51‧‧‧上側導電材料
52‧‧‧下側導電材料
61‧‧‧上側遮罩層
62‧‧‧下側遮罩層
511、521、611、621‧‧‧晶種層
512、522、612、622‧‧‧電鍍層
70‧‧‧遮罩套筒
81‧‧‧上側保護層
82‧‧‧下側保護層

Claims (9)

  1. 一種電路板製作方法,包括步驟:
    將上側感光樹脂形成在一銅箔的一側表面上;
    在所述上側感光樹脂內開設兩條上側溝槽;
    將所述銅箔製作形成包括一條信號線及兩條接地線的導電圖形,所述信號線位於所述兩條接地線之間,所述兩條接地線分別與所述兩條上側溝槽對應;
    在所述導電圖形背離所述上側感光樹脂側壓合下側感光樹脂;
    在所述下側感光樹脂內開設分別與所述兩條上側溝槽對應的兩條下側溝槽;及
    分別在所述上側溝槽內填入上側導電材料,在所述下側溝槽內填入下側導電材料,在所述上側感光樹脂上形成上側遮罩層,及在下側感光樹脂上形成下側遮罩層,以形成所述電路板;
    其中,所述導電圖形位於所述電路板厚度方向的中部,所述上側遮罩層、上側導電材料、接地線、下側導電材料及下側遮罩層圍成閉合的遮罩套筒,所述信號線位於所述遮罩套筒的中心軸上。
  2. 如請求項1所述的電路板製作方法,其中,所述電路板製作方法還包括在所述上側遮罩層表面形成上側保護層及在所述下側遮罩層表面形成下側保護層的步驟。
  3. 如請求項1所述的電路板製作方法,其中,分別在所述上側溝槽內填入上側導電材料,在所述下側溝槽內填入下側導電材料,在所述上側感光樹脂上形成上側遮罩層,及在下側感光樹脂上形成下側遮罩層的步驟包括:
    在所述上側溝槽表面、上側感光樹脂表面、下側溝槽表面及下側感光樹脂表面形成晶種層;
    在所述上側溝槽表面、上側感光樹脂表面、下側溝槽表面及下側感光樹脂表面的晶種層上電鍍形成電鍍層,所述電鍍層分別填滿所述上側溝槽及所述下側溝槽,並延伸覆蓋所述上側感光樹脂表面及所述下側感光樹脂表面的晶種層。
  4. 如請求項1所述的電路板製作方法,其中,所述上側溝槽與所述下側溝槽的開設方向相反。
  5. 一種電路板,包括導電圖形、上側感光樹脂、上側導電材料、上側遮罩層、下側感光樹脂、下側導電材料及下側遮罩層,所述導電圖形位於所述電路板厚度方向的中部,所述導電圖形形成在所述上側感光樹脂的一側表面,所述導電圖形包括兩條接地線及位於兩條接地線之間的一條信號線,所述上側感光樹脂對應所述兩條接地線開設有兩條上側溝槽,所述上側導電材料填滿所述上側溝槽,所述上側遮罩層覆蓋所述上側感光樹脂,所述下側感光樹脂覆蓋所述導電圖形,所述下側感光樹脂對應所述兩條接地線開設有兩條下側溝槽,所述下側導電材料填滿所述下側溝槽,所述下側遮罩層覆蓋所述下側感光材料,所述上側遮罩層、上側導電材料、接地線、下側導電材料及下側遮罩層圍成閉合的遮罩套筒,所述信號線位於所述遮罩套筒的中心軸上。
  6. 如請求項5所述的電路板,其中,所述電路板還包括上側保護層及下側保護層,所述上側保護層覆蓋所述上側遮罩層,所述下側保護層覆蓋所述下側遮罩層。
  7. 如請求項5所述的電路板,其中,每條所述下側溝槽對應一條所述上側溝槽,所述下側溝槽與其對應的上側溝槽之間的偏位公差小於75微米。
  8. 如請求項5所述的電路板,其中,所述上側溝槽的槽寬自所述上側感光樹脂背離所述導電圖形的表面向所述導電圖形逐漸減小,所述下側溝槽的槽寬自所述下側感光樹脂背離所述導電圖形的表面向所述導電圖形逐漸減小。
  9. 如請求項5所述的電路板,其中,所述導電圖形還包括多條導線,所述兩條接地線將所述多條導線與所述信號線間隔。
TW104141407A 2015-12-02 2015-12-10 電路板及其製作方法 TWI597003B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510872539.0A CN106817836A (zh) 2015-12-02 2015-12-02 电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201724930A true TW201724930A (zh) 2017-07-01
TWI597003B TWI597003B (zh) 2017-08-21

Family

ID=59107599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141407A TWI597003B (zh) 2015-12-02 2015-12-10 電路板及其製作方法

Country Status (2)

Country Link
CN (1) CN106817836A (zh)
TW (1) TWI597003B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658761B (zh) * 2017-08-15 2019-05-01 Avary Holding (Shenzhen) Co., Limited. 電路板及其製作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110113865A (zh) * 2019-05-28 2019-08-09 苏州福莱盈电子有限公司 一种防止高频信号泄露的线路板结构及其制作方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920984A (en) * 1993-12-10 1999-07-13 Ericsson Ge Mobile Communications Inc. Method for the suppression of electromagnetic interference in an electronic system
US6747216B2 (en) * 2002-02-04 2004-06-08 Intel Corporation Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
TWI305479B (en) * 2006-02-13 2009-01-11 Advanced Semiconductor Eng Method of fabricating substrate with embedded component therein
JP2009277916A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
CN203574934U (zh) * 2013-11-13 2014-04-30 方太勋 一种pcb板
CN104837301A (zh) * 2014-02-12 2015-08-12 富葵精密组件(深圳)有限公司 具有屏蔽结构的柔性电路板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658761B (zh) * 2017-08-15 2019-05-01 Avary Holding (Shenzhen) Co., Limited. 電路板及其製作方法

Also Published As

Publication number Publication date
CN106817836A (zh) 2017-06-09
TWI597003B (zh) 2017-08-21

Similar Documents

Publication Publication Date Title
CN105304582B (zh) 封装结构及其制法
KR101541570B1 (ko) 코일 부품 및 그 제조방법
TWI531281B (zh) 柔性電路板及其製作方法
TWI484875B (zh) 電路板及電路板製作方法
CN104602446A (zh) 基板结构及其制作方法
TWI597003B (zh) 電路板及其製作方法
TWI469698B (zh) 線路結構及其製作方法
US9301386B2 (en) Printed circuit board and method of manufacturing the same
CN105530768B (zh) 一种电路板的制作方法及电路板
JP5311669B2 (ja) 配線基板
TWI532424B (zh) 蓋板結構及其製作方法
JP5473074B2 (ja) 配線基板
US10134693B2 (en) Printed wiring board
TW201240058A (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
JP2014130860A (ja) 多層回路基板及び電子装置
JP2015211147A (ja) 配線基板
JP2012033529A (ja) 配線基板
CN103596353B (zh) 线路结构及其制作方法
JP2017103282A (ja) プリント配線板
CN106973483B (zh) 柔性电路板及其制作方法
US10477703B2 (en) Wiring board
US20150342054A1 (en) Embedded coreless substrate and method for manufacturing the same
TWI608769B (zh) 柔性電路板及其製作方法
JP2017011561A (ja) 導波管構造体およびその製造方法
JP5890978B2 (ja) 配線基板の製造方法