TW201724183A - 用於相減性圖案化的自對準互連、插塞和通孔之紡織圖案化 - Google Patents

用於相減性圖案化的自對準互連、插塞和通孔之紡織圖案化 Download PDF

Info

Publication number
TW201724183A
TW201724183A TW105115533A TW105115533A TW201724183A TW 201724183 A TW201724183 A TW 201724183A TW 105115533 A TW105115533 A TW 105115533A TW 105115533 A TW105115533 A TW 105115533A TW 201724183 A TW201724183 A TW 201724183A
Authority
TW
Taiwan
Prior art keywords
hard mask
interconnect
layer
dielectric
sidewall
Prior art date
Application number
TW105115533A
Other languages
English (en)
Inventor
啟文 林
羅伯特 布里斯托
艾倫 麥爾斯
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201724183A publication Critical patent/TW201724183A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明的實施例包括形成紡織圖案化硬遮罩之方法。在實施例中，第一硬遮罩和第二硬遮罩以交替圖案在互連層的頂表面上形成。犧牲交叉格柵接著可以在該第一和第二硬遮罩材料上形成。在實施例中，不被該犧牲交叉格柵覆蓋的該第一硬遮罩的部分被移除以形成第一開口，並且第三硬遮罩被配置到該第一開口。實施例接著可包括藉由未被犧牲交叉格柵覆蓋的該第二硬遮罩的部分蝕刻以形成第二開口。該第二開口可利用第四硬遮罩被填充。根據實施例，該第一、第二、第三和第四硬遮罩係彼此具有蝕刻選擇性。在實施例中，犧牲交叉格柵可接著被移除。

Description

用於相減性圖案化的自對準互連、插塞和通孔之紡織圖案化
本發明的實施例一般關於半導體裝置的製造。特別是，本發明的實施例關於用於半導體裝置的互連結構和用於製造這種裝置的方法。
在過去的數十年中，積體電路中的特性縮放一直是不斷增長的半導體產業背後的驅動力。縮放到越來越小的特性使得能夠在半導體晶圓的有限面積上增加功能單元的密度。例如，縮小電晶體尺寸使得晶片上的記憶體或邏輯裝置的增加數量的成立，導致產品以增加的容量製造。驅動了更大的容量，但也不是沒有問題。最佳化每個裝置的性能的必要性變得日益顯著。
積體電路通常包括導電微電子結構，其在本領域中稱為通孔，其用於電性連接通孔之上的金屬線或其它互連到通孔之下的金屬線或其它互連。通孔通常藉由微 影程序形成。代表性地，光阻層可以旋塗在介電層上方，該光阻層可以暴露於藉由圖形化之掩模的圖形光化輻射，然後暴露的層可以被發展以形成光阻層中的開口。接著，藉由使用光阻層中的開口作為蝕刻掩模，用於通孔的開口可以在介電層中被蝕刻。該開口被稱為通孔開口。最後，通孔開口可被一或多種金屬或其他導電材料填充以形成通孔。
在過去，通孔的大小和間距已逐步減少，並且預計在未來，對於至少一些類型的積體電路(例如，先進的微處理器、晶片組元件、圖形晶片等)，通孔的大小和間距將繼續逐步下降。通孔大小的一種測量為通孔開口的臨界尺寸。通孔間距的一種測量為通孔間距。
當藉由這種微影程序以極小的間距來圖案化極小的通孔，數種挑戰逕自呈現，特別是當間距約為70奈米(nm)或更小時和/或當通孔開口的臨界尺寸約為35奈米或更小時。一種這樣的挑戰是，通孔之間的重疊層和重疊的金屬線及通孔之間的重疊層和底層金屬線，通常需要被控制以高容差於四分之一通孔間距的量級。由於通孔間距縮放的進度較慢，重疊容差往往隨著他們以相較於微影裝置能夠縮放之更大的比率縮放。
另一種這樣的挑戰是，通孔開口的臨界尺寸一般往往於比微影掃描器的解析能力較快縮放。縮小技術存在以縮小通孔開口的臨界尺寸。然而，縮小量往往被最小的通孔間距，以及由具有足夠的光學鄰近校正(OPC) 中性之縮小製程的能力所限制，並且不顯著折衷線寬粗糙度(LWR)和/或臨界尺寸均勻性(CDU)。
又另一種這樣的挑戰是，當通孔開口的臨界尺寸減小，光阻的LWR和/或CDU特性通常需要改善，以保持臨界尺寸預算的相同整體分數。然而，目前多數光阻的LWR和/或CDU特性並沒有隨著通孔開口的臨界尺寸減小的速度改善。
再一種這樣的挑戰是，極小的通孔間距一般往往甚至低於極紫外光(EUV)微影掃描器的解析度能力。其結果是，通常兩個、三個或更多個不同的微影掩模可能不得不被使用，這往往會增加製造成本。在某些時候，如果間距不斷降低，即使有複數個掩模，使用傳統的EUV掃描器印刷這些非常小間距的通孔開口可能是不可能的。
因此，需要在通孔製造技術的領域改進。
100‧‧‧互連層
110‧‧‧層間介電質(ILD)材料
120‧‧‧導線
121‧‧‧通孔部
122‧‧‧互連線部
140‧‧‧紡織圖案化硬遮罩層
141‧‧‧硬遮罩材料
142‧‧‧硬遮罩材料
143‧‧‧硬遮罩材料
144‧‧‧硬遮罩材料
150‧‧‧犧牲交叉格柵圖案
200‧‧‧互連層
240‧‧‧紡織圖案化硬遮罩層
241‧‧‧硬遮罩材料
242‧‧‧硬遮罩材料
243‧‧‧硬遮罩材料
244‧‧‧硬遮罩材料
250‧‧‧犧牲交叉格柵圖案
251‧‧‧雙峰蝕刻阻擋層
300‧‧‧互連層
310‧‧‧ILD材料
320‧‧‧導線
321‧‧‧通孔部
322‧‧‧互連線部
340‧‧‧紡織圖案化硬遮罩層
341‧‧‧硬遮罩材料
342‧‧‧硬遮罩材料
343‧‧‧硬遮罩材料
344‧‧‧硬遮罩材料
361‧‧‧開口
361P‧‧‧插塞開口
362‧‧‧開口
362O‧‧‧通孔開口
370‧‧‧側壁
380‧‧‧光阻材料
400‧‧‧互連層
420‧‧‧導線
440‧‧‧紡織圖案化硬遮罩層
441‧‧‧介電質材料
455‧‧‧插塞
461P‧‧‧插塞開口
480‧‧‧光阻材料
500‧‧‧互連層
510‧‧‧介電質線
511‧‧‧介電質填充材料
520‧‧‧導線
521‧‧‧通孔
522‧‧‧互連線
523‧‧‧導線
524‧‧‧通孔
525‧‧‧互連線
528‧‧‧導電層
542‧‧‧介電質材料
555‧‧‧插塞
621‧‧‧通孔
623‧‧‧導線
624‧‧‧互連線
625‧‧‧通孔
639‧‧‧延伸層
641‧‧‧硬遮罩
642‧‧‧介電質材料
645‧‧‧硬遮罩
700‧‧‧中介層
702‧‧‧第一基板
704‧‧‧第二基板
706‧‧‧球閘陣列(BGA)
708‧‧‧金屬互連
710‧‧‧通孔
712‧‧‧穿透矽通孔(TSV)
714‧‧‧嵌入式裝置
800‧‧‧計算裝置
802‧‧‧積體電路晶粒
804‧‧‧處理器
806‧‧‧晶粒上記憶體
808‧‧‧通訊晶片
810‧‧‧揮發性記憶體
812‧‧‧非揮發性記憶體
814‧‧‧圖形處理單元
816‧‧‧數位訊號處理器
820‧‧‧晶片組
822‧‧‧天線
824‧‧‧觸控螢幕顯示器
826‧‧‧觸控螢幕控制器
828‧‧‧電池
830‧‧‧羅盤
832‧‧‧運動協同處理器或感測器
834‧‧‧揚聲器
836‧‧‧相機
838‧‧‧用戶輸入裝置
840‧‧‧大容量儲存裝置
842‧‧‧加密處理器
844‧‧‧全球定位系統裝置
圖1A係根據實施例，具有包括兩種不同的硬遮罩材料的硬遮罩層的互連層的立體圖。
圖1B係根據實施例，在兩個硬遮罩材料上的犧牲交叉格柵圖案形成之後圖1A的互連層的立體圖。
圖1C係根據實施例，在第一和第二硬遮罩材料的部分已被移除且包括四種不同的硬遮罩材料的紡織圖案化硬遮罩層已被形成之後圖1B的互連層的立體圖。
圖1D係根據實施例，在犧牲交叉格柵圖案已被移除之後圖1C的互連層的立體圖。
圖2A係根據實施例，具有包括兩個不同的硬遮罩材料的硬遮罩層且由雙峰蝕刻阻擋層覆蓋的互連層的立體圖。
圖2B係根據實施例，在兩個硬遮罩材料和雙峰蝕刻阻擋層的部分上形成犧牲交叉格柵圖案之後圖2A的互連層的立體圖。
圖2C係根據實施例，在雙峰蝕刻阻擋層的暴露部分已被移除之後圖2B的互連層的立體圖。
圖2D係根據實施例，在該第一和第二硬遮罩材料的部分已被移除且包括四種不同的硬遮罩材料的紡織圖案化硬遮罩層已被形成之後圖2C的互連層的立體圖。
圖2E係根據實施例，在犧牲交叉格柵圖案和雙峰蝕刻阻擋層已被移除之後圖2D的互連層的立體圖。
圖3A係根據實施例，包括含有四種不同的硬遮罩材料的紡織圖案化硬遮罩的互連層的立體圖。
圖3B係根據實施例，在四種硬遮罩材料中的一個已被移除之後圖3A的互連層的立體圖。
圖3C係根據實施例，在硬遮罩層中的開口已被填充有光阻材料和被圖案化之後圖3B的互連層的立體圖。
圖3D係根據實施例，在插塞開口已被蝕刻穿過互連層之後圖3C的互連層的立體圖。
圖3E係根據實施例，在插塞已被形成在插塞開口中，並且硬遮罩中的開口已被填充之後圖3D的互連層的立體圖。
圖3F係根據實施例，在四種硬遮罩材料中的第二個已被移除之後圖3E的互連層的立體圖。
圖3G係根據實施例，在硬遮罩層中的開口已被填充有光阻材料和被圖案化之後圖3F的互連層的立體圖和相應的橫截面圖。
圖3H係根據實施例，在凹陷已被形成之後圖3G的互連層的立體圖和相應的橫截面圖。
圖3I係根據實施例，在凹陷已被填充有介電質材料之後圖3I的互連層的立體圖和相應的橫截面圖。
圖4A係根據實施例，穿過互連層形成的插塞開口的立體圖。
圖4B係根據實施例，使得四種材料的紡織圖案化硬遮罩被重新形成的在圖4A中顯示的插塞開口形成的插塞的立體圖。
圖5A係根據實施例，互連層的立體圖。
圖5B係根據實施例，圖5A中的互連層的橫截面圖。
圖5C係根據實施例，在第二金屬層形成在互連層上之後圖5B中的互連層的橫截面圖。
圖5D係根據實施例，在第二金屬層被圖案化之後在圖5C中的互連層的橫截面圖。
圖6A係根據實施例，在延伸層被形成在硬遮罩材料的暴露部分上之後互連層的橫截面圖。
圖6B係根據實施例，在第二導線已被形成之後圖6A中的互連層的橫截面圖。
圖7係本發明的一或多個實施例的中介層的橫截面圖。
圖8係根據本發明的實施例建立的計算裝置的示意圖。
【發明內容與實施方式】
本文所描述的是包含具有不同組合物的多個層的基板的系統和沉積與圖案化這些層的方法。在以下的說明中，說明的實現的各種觀點將使用本領域的技術人員通常使用的用語來說明，以傳達其工作的實質給其他本領域的技術人員。然而，對於本領域的技術人員顯而易見的，實施例中僅可以用一些所描述的觀點被實施。用於解釋的目的，具體的數字、材料和配置都闡述以便提供說明性實現的徹底理解。然而，對於本領域的技術人員顯而易見的，這些實施例可以在沒有這些具體細節的情況下被實施。在其它實例中，眾所皆知的特徵被省略或簡化以便不糢糊說明性實現。
各種操作將被描述為多個獨立的操作，接著，以最有助於理解本文中實施例的方式，然而，描述的順序不應被解釋為暗示這些操作一定是順序相關的。特別 是，這些操作不需要以呈現的順序來執行。
如上所述，裝置的持續縮放成為必要的，形成在互連層中的臨界尺寸和通孔開口的間距超越標準線的後端(BEOL)處理設備的傳統能力而減少。為了克服現有處理設備的限制，本發明的實施例可以利用包括紡織圖案化硬遮罩的互連層。如本文所使用的，紡織圖案化硬遮罩係包括形成在單一層中的兩個或多個硬遮罩材料的交替圖案的硬遮罩。根據實施例，硬遮罩材料中的每一個可以被選擇性地相對於彼此蝕刻。例如，紡織圖案化硬遮罩可以包括四種不同的硬遮罩材料。在實施例中，紡織圖案化硬遮罩可以根據在圖1A~1D所示的處理操作被形成。
現在參考圖1A，根據實施例顯示互連層100的立體圖。如圖所示，互連層100包括以交替圖案形成的導線120和層間介電質(ILD)材料110。根據實施例，ILD材料110可以是低k或超低k介電質材料。舉例而言，ILD材料110可以包括二氧化矽、碳摻雜二氧化矽、多孔二氧化矽、氮化矽等。舉例而言，導線120可以包括銀、金、鈷、銅、鉬、鎳、矽化鎳、鉑、釕、氮化鈦、鎢等。如圖所示，導線120可以包括形成在互連線部122上的通孔部121。因此，每條導線120可具有在任何位置形成通孔121的可能性。這使得相減性圖案化以形成通孔121。相減地圖案化通孔121使得通孔將在互連線122上自對準。通孔121的相減地圖案化將在下面更詳細的描述。如圖所示，互連線部121大約是導線120的整體厚度 的一半，並且通孔部121形成導線120的厚度的的剩餘部分。然而，本發明的實施例並不限於這樣的配置。例如，通孔部122的厚度可根據具體的設計因素來增加或減少。在圖1A中，導線120的通孔部121和互連線部122被虛線分開。但應該理解的是，虛線不一定代表兩個部分之間的可察覺的邊界。例如，互連線部122和通孔部121可以用相同的材料來形成，並且可以用單一沉積程序來形成。根據實施例，導線120和ILD材料110的形成可以包括間距減半或間距四等分操作。例如間距減半或間距四等分操作可以利用間隔物蝕刻操作來形成。本發明的實施例可以藉由使用間隔物蝕刻程序來形成超過BEOL微影設備限制的緊密間距特徵，以形成導線120和ILD材料110。
在一個實施例中，互連層100可以是在包括複數個互連層的BEOL堆疊中的一層。因此，互連層100可以在另一互連層上被形成。額外的實施例可包括形成互連層100為在一或多個電晶體或其它裝置形成於其上的半導體材料上的第一互連層。本發明的實現可以在基板，如半導體基板上被形成或進行。在一個實現中，半導體基板可以是使用本體矽或絕緣體上矽子結構形成的結晶基板。在其他實現中，該半導體基板可使用替代材料被形成，其可以或可以不與矽組合，其包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵，或III-V族或IV族材料的其它組合。雖然可以形成基板的材料的少數範例在此被描述，可作為建立半導體裝置的基礎 的任何材料可以落入本發明的範圍之內。
在圖1A中，紡織圖案化硬遮罩層140的第一部分被顯示。如圖所示，紡織圖案化硬遮罩層140包括形成在導線120上的第一硬遮罩材料141和形成在ILD材料110上的第二硬遮罩材料142。本發明的實施例包括彼此具有蝕刻選擇性的第一和第二硬遮罩材料141、142。舉例而言，硬遮罩材料141、142可以包括SiOxCyNz材料、SiOXCY材料、金屬氧化物材料、金屬氮化物材料等。根據實施例，第一和第二硬遮罩材料141、142的形成可以包括間距減半或間距四等分操作。例如，間距減半或間距四等分操作利用間隔物蝕刻操作來形成。
現在參照圖1B，本發明的實施例包括在紡織圖案化硬遮罩層140上形成犧牲交叉格柵圖案150。在實施例中，交叉格柵圖案150實質上正交於紡織圖案化硬遮罩層140被形成，從而暴露第一硬遮罩材料141和第二硬遮罩材料142中的每一個的實質上正方形區域。根據實施例，該交叉格柵圖案可以利用間距減半或間距四等分操作來形成。舉例而言，犧牲交叉格柵圖案150可具有與第一和第二硬遮罩材料141、142實質上相同的間距。本發明的實施例包括由相對於第一和第二硬遮罩材料141、142具有蝕刻選擇性以作為後續處理操作的蝕刻遮罩的材料形成的交叉格柵圖案150。舉例而言，犧牲交叉格柵圖案150可以是碳硬遮罩材料。
現在參考圖1C，根據本發明的實施例顯示在 第一和第二硬遮罩材料141、142的部分被移除，並分別以第三硬遮罩材料143和第四硬遮罩材料144取代之後的互連層100的立體圖。在實施例中，第一蝕刻操作可以選擇性地移除第一硬遮罩材料141的暴露部分並且接著以第三硬遮罩材料143填充移除第一硬遮罩材料141導致的開口的沉積程序。舉例而言，蝕刻程序可以是濕或乾式蝕刻程序，並且沉積程序可以是任何合適的程序，例如物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)等。第三硬遮罩材料143的覆蓋層可接著被凹陷，(例如，利用蝕刻程序)以提供第三硬遮罩材料143實質上類似於第二硬遮罩材料142的厚度之厚度。隨後，第二蝕刻操作可以被用於選擇性地移除第二硬遮罩材料141的暴露部分並且接著以第四硬遮罩材料144填充移除第二硬遮罩材料142導致的開口的沉積程序。舉例而言，蝕刻程序可以是濕或乾式蝕刻程序，並且沉積程序可以是任何合適的程序，如PVD、CVD、ALD等。第四硬遮罩材料144的覆蓋層可接著被凹陷，(例如，利用蝕刻程序)以提供第四硬遮罩材料144實質上類似於第三硬遮罩材料143的厚度之厚度。本發明的實施例包括由實質上相同的厚度的四種不同的硬遮罩材料141~144的紡織圖案化硬遮罩層140。
現在參考圖1D，根據本發明的實施例顯示在犧牲交叉格柵圖案150被移除之後互連層100的立體圖。在實施例中，犧牲交叉格柵圖案150可以利用蝕刻程序或 者利用拋光程序被移除。如圖所示，所得到的紡織圖案化硬遮罩層140現在包括彼此具有蝕刻選擇性的四種硬遮罩材料141~144。在圖示的實施例中的紡織圖案是方格圖案。因此，硬遮罩材料中的每一個的四種邊界係相鄰於其具有蝕刻選擇性的硬遮罩材料。例如，第一硬遮罩材料141在兩個相對的邊緣相鄰於第三硬遮罩材料143，並在其餘的邊緣相鄰於第二硬遮罩材料142。
根據本發明的額外的實施例，紡織圖案化硬遮罩層的形成可以進一步包括形成在第一和第二硬遮罩材料上的雙峰蝕刻阻擋層。這樣的實施例允許在犧牲交叉格柵圖案和第一和第二硬遮罩層之間的蝕刻選擇性被降低。在圖2A~2E中顯示根據此實施例的紡織圖案化硬遮罩層的形成。
現在參照圖2A，根據本發明的實施例顯示互連層200的立體圖。互連層200實質上類似於圖1A中顯示的互連層100，不同之處在於雙峰蝕刻阻擋層251係形成在第一硬遮罩材料241和第二硬遮罩材料242的表面上。根據實施例，雙峰蝕刻阻擋層251在已暴露於乾式蝕刻化學物質之後可隨著濕式蝕刻化學物質被移除的材料。在實施例中，雙峰蝕刻阻擋層251可以是金屬氧化物材料。例如，氧化鋁是一種這樣可用於雙峰蝕刻阻擋層251的材料。
現在參照圖2B，根據本發明的實施例顯示在犧牲交叉格柵圖案250已被形成之後互連層200的立體 圖。犧牲交叉格柵圖案250的形成可以用實質上相同於在圖2B中形成犧牲交叉格柵圖案150的方式來形成。在犧牲交叉格柵圖案250的形成期間，第一和第二硬遮罩材料141、142藉由雙峰蝕刻阻擋層251免受於被蝕刻。例如，犧牲交叉格柵圖案250可以利用乾式蝕刻程序被圖案化(例如，利用氧電漿拋光程序)。乾式蝕刻程序不會將雙峰蝕刻阻擋層251移除。因此，第一和第二硬遮罩材料241、242仍然受雙峰蝕刻阻擋層251保護，並避免被用於圖案化犧牲交叉格柵圖案250的蝕刻程序移除。此外，暴露在用於圖案化犧牲交叉格柵圖案的電漿使得雙峰蝕刻阻擋層251容易被濕式蝕刻化學物質移除。
現在參照圖2C，根據本發明的實施例顯示在雙峰蝕刻阻擋層251已被移除之後互連層200的立體圖。根據實施例，雙峰蝕刻阻擋層251可以用濕式蝕刻化學物質來移除。在這樣的實施例中，第一和第二硬遮罩材料241、242實質上不被用於移除雙峰蝕刻阻擋層251的濕式蝕刻化學物質蝕刻。因此，第一和第二硬遮罩材料241、242的部分可暴露在犧牲交叉格柵圖案250之間，甚至在犧牲交叉格柵圖案250和第一和第二硬遮罩材料241、242之間具有有限的刻蝕選擇性。
參看圖2D，根據發明的實施例顯示在第一和第二硬遮罩材料241、242的暴露部分被分別以第三硬遮罩材料243和第四硬遮罩材料244取代之後互連層200的立體圖。第一和第二硬遮罩材料241、242的取代可以用 實質上相同於關於圖1C描述的方式來進行。例如，第一蝕刻操作可以選擇性地移除第一硬遮罩材料241的暴露部分，並且接著以第三硬遮罩材料243填充移除第一硬遮罩材料241導致的開口的沉積程序。第三硬遮罩材料243接著可被凹陷為實質上與第二硬遮罩材料242相同的厚度。隨後，第二蝕刻操作可以被用於選擇性地移除第二硬遮罩材料241的暴露部分，並且接著以第四硬遮罩材料244填充移除第二硬遮罩材料242導致的開口的沉積程序。第四硬遮罩材料244接著可被凹陷為實質上與第三硬遮罩材料243相同的厚度。因此，本發明的實施例由實質上為相同厚度的四種不同的硬遮罩材料241~244組成的紡織圖案化硬遮罩層240。
現在參考圖2E，根據實施例顯示在犧牲交叉格柵層250和雙峰蝕刻阻擋層251被移除之後互連層200的立體圖。本發明的實施例可以包括兩部分的蝕刻程序以移除犧牲交叉格柵層250和雙峰蝕刻阻擋層251。根據實施例，犧牲交叉格柵層250可以首先利用包括氧電漿的拋光程序被移除。因此，雙峰蝕刻阻擋層251暴露於電漿使得雙峰蝕刻阻擋層251易於利用濕式蝕刻化學物質被移除。隨後，利用濕式蝕刻化學物質的蝕刻程序可以被用於移除雙峰蝕刻阻擋層251的剩餘部分。因此，具有實質上類似於關於圖1D描述的互連層100的紡織圖案化硬遮罩層240的互連層200被形成。
本發明的實施例包括紡織圖案化硬遮罩層， 如上述的那些使得關於在互連層中被形成的各種特徵的自對準的實質好處。由於自對準，微影設備和光阻材料的限制，如上述的那些，不妨礙緊密間距特徵和小臨界尺寸的形成(例如，小於70奈米的間距和小於35奈米的臨界尺寸)。例如，使用微影工具來將一層對準到另一層本質上包含邊緣定位誤差。因此，本發明的實施例能夠可靠地將具有小於目前可用已知的微影處理操作完成的間距和臨界尺寸限制的間距和臨界尺寸的互連線和通孔圖案化。例如，根據本發明的實施例將通孔和插塞連同紡織圖案化硬遮罩層相減地圖案化，使得通孔和插塞與底層互連線自對準。此外，根據本發明的實施例將通孔和插塞連同紡織圖案化硬遮罩層相減地圖案化，使得通孔和插塞彼此自對準。此外，在給定的互連層的通孔和插塞已被圖案化之後，本發明的實施例利用紡織圖案化硬遮罩層來將隨後形成的互連層與先前的互連層自對準。
根據本發明的實施例，形成相減地圖案化的自對準於具有紡織圖案化硬遮罩層的互連線的通孔和插塞的程序係關於圖3A~3I被顯示。
現在參考圖3A，根據本發明的實施例顯示包括紡織圖案化硬遮罩層340的互連層300的立體圖。如圖所示，互連層300包括以交錯圖案形成的導線320和ILD材料310。根據實施例，ILD材料310可以是低k或超低k介電質材料。舉例而言，ILD材料310可以包括二氧化矽、碳摻雜二氧化矽、多孔二氧化矽、氮化矽等。舉例而 言，導線可以包括導電材料，如銀、金、鈷、銅、鉬、鎳、矽化鎳、鉑、釕、氮化鈦、鎢等。如圖所示，導線320可以包括互連線部322和形成在互連線部322上的通孔部321。因此，每條導線可具有在任何位置形成通孔321的可能性。這使得相減性圖案化以形成通孔321。由於通孔321將被相減地圖案化，通孔將在互連線322上自對準。如圖所示，互連線部321大約是導線320的整體厚度的一半，並且通孔部321形成導線320的厚度的的剩餘部分。然而，本發明的實施例並不限於這樣的配置。例如，通孔部322的厚度可根據具體的設計因素來增加或減少。根據實施例，導線320和ILD材料310的形成可以包括間距減半或間距四等分操作。例如間距減半或間距四等分操作可以利用間隔物蝕刻操作來形成。在實施例中，互連層300可以在另一互連層上被形成。額外的實施例可包括形成互連層300為在一或多個電晶體或其它裝置形成於其上的半導體材料上的第一互連層。
在圖3A中的互連層也包括形成在導線320和ILD材料310的頂表面上的紡織圖案化硬遮罩層340。根據本發明的實施例，紡織圖案化硬遮罩層340實質上類似於上面關於圖1D描述的紡織圖案化硬遮罩層。因此，本發明的實施例包括紡織圖案化硬遮罩層340，其具有各彼此具有蝕刻選擇性的四種硬遮罩材料341~344。圖示的實施例中的紡織圖案是方格圖案。因此，硬遮罩材料中的每一個的四種邊界係相鄰於其具有蝕刻選擇性的硬遮罩材 料。例如，第一硬遮罩材料341在兩個相對的邊緣相鄰於第三硬遮罩材料343，並在其餘的邊緣相鄰於第二硬遮罩材料342。
現在參照圖3B，根據實施例顯示在第一硬遮罩材料341已被移除之後互連層300的立體圖。在實施例中，第一硬遮罩材料341利用蝕刻程序被移除，其選擇性地只移除第一硬遮罩材料341。因此，蝕刻程序留下實質上相同厚度的剩餘硬遮罩材料342~344。第一硬遮罩材料341的移除產生穿過紡織圖案化硬遮罩層340的第一開口361。如圖所示，第一開口361係自對準於導線320。因此，具有對準於導線320的側壁的側壁370的蝕刻遮罩被形成。
現在參照圖3C，根據本發明的實施例顯示在光阻材料380已經被沉積到第一開口361中的每一個並圖案化之後互連層300的立體圖。根據實施例，光阻材料380可以是任何合適的光阻材料。舉例而言，光阻材料可以是正或負光阻材料。本發明的實施例可包括化學地放大的光阻(CAR)的材料。在實施例中，光阻材料380可以被旋塗到互連層300上。在光阻材料380已被沉積之後，光阻材料可被圖案化以暴露選擇的開口361，其中插塞開口361P是所需的。雖然在圖3C中顯示的單一插塞開口，但應理解的，一個以上的插塞開口可以根據本發明的實施例被形成。此外，雖然在圖3C中未顯示，本發明的實施例可以在光阻材料380的沉積之前進一步包括金屬凹陷操 作，以將導線320的暴露部分凹陷。如此的金屬凹陷操作可能會降低導線320的頂表面可以接觸在隨後形成的互連層中的互連線和建立導電特徵之間的不希望的短路的可能性。
將光阻材料380沉積到第一開口361具有數個優點。首先，側壁370減少控制光阻材料380的線寬粗糙度的需要。例如，一旦光阻材料從開口361被清除(例如，利用光阻圖案化操作)，紡織圖案化硬遮罩層340的側壁370作為蝕刻遮罩來代替光阻材料380的剩餘部分。此外，可以理解的，每個開口361彼此由紡織圖案化硬遮罩340的剩餘部分隔開。因此，在光罩(未顯示)中用於將光阻材料圖案化的開口不需要被完美地與期望被圖案化的開口361對準。因此，在光罩和互連層300之間的重疊中的錯誤的餘裕增大。例如，在重疊中的錯誤的餘裕可以是相對於當紡織圖案化硬遮罩層不被使用時，形成通孔和插塞的微影操作的兩倍大或更大。
現在參考圖3D，根據本發明的實施例顯示在插塞開口361P下方的導線320的一部分被移除之後互連層300的立體圖。在實施例中，導線320的部分可以利用蝕刻程序被移除。舉例而言，蝕刻程序可以是適合於移除形成導線320和選擇性在紡織圖案化硬遮罩層340中的剩餘硬遮罩材料的材料的濕式或乾式蝕刻程序。如圖3D中所示，插塞開口361P實質上與由紡織圖案化硬遮罩層340和未圖案化的光阻材料380覆蓋的導線320的剩餘部分對 準。因此，本發明的實施例減少互連線之間的短路的風險，其如果插塞開口與導線320未對準則會發生。
現在參照圖3E，根據本發明的實施例，在光阻材料380已被移除和插塞355已被沉積在插塞開口361P之後互連層300的立體圖。根據實施例，插塞355可以是合適的低k或超低k介電質材料。在圖示的實施例中，插塞355可以利用與被用來形成在紡織圖案化硬遮罩層340中的第二介電質材料342相同的介電質材料來形成。在實施例中，用於形成插塞355的沉積程序是覆蓋沉積程序，因此，第二介電質材料342也可被沉積在開口361中的每一個。本發明的實施例包括從該第二介電質材料342的沉積將覆蓋層凹陷，使得第二介電質材料342的頂表面實質上與紡織圖案化硬遮罩層340的頂表面為平面的。如圖所示，第二介電質材料342的覆蓋沉積使得第二介電質材料342的行在紡織圖案化硬遮罩層340中被重新形成。
現在參考圖3F，根據實施例顯示在第三介電質材料343已被從紡織圖案化硬遮罩層340移除之後互連層300的立體圖。在實施例中，第三硬遮罩材料343可利用蝕刻程序被移除，其選擇性地將第三硬遮罩材料343移除，同時留下紡織圖案化硬遮罩層340的剩餘部分。舉例而言，蝕刻程序可以是濕式或乾式蝕刻程序。因此，第二開口362可以穿過紡織圖案化硬遮罩層340被形成。類似於上述的開口361，第二開口可藉由與導線320的側壁對準的側壁370來定義。
現在參考圖3G，根據本發明的實施例顯示在光阻材料380已被沉積到第二開口362中的每一個並且選定的第二開口362被圖案化以移除光阻材料380之後互連層300的立體圖和沿著該立體圖的線A-A’的橫截面圖。根據實施例，光阻材料380可以是任何合適的光阻材料，例如上述的那些。光阻材料380可以被旋塗到互連層300上。在光阻材料380已被沉積之後，光阻材料可以被圖案化以暴露選定的第二開口362，其中通孔開口362O是需要的。而單一通孔開口被顯示在圖3G中，應當理解的是，一個以上的通孔開口可以根據本發明的實施例被形成。此外，雖然在圖3G中未顯示，本發明的實施例進一步可包括在光阻材料380的沉積之前進行金屬凹陷操作以將導線320的暴露部分凹陷。如此的金屬凹陷操作可能會降低導線320的頂表面可以接觸在隨後形成的互連層中的後續互連線和建立導電特徵之間的不希望的短路的可能性。
如沿著線A-A’的橫截面圖中顯示，導線320包括沿著導線320的整個長度的互連線部322和通孔部321。因此通孔321可在沿著導線320的任何所需位置被形成。通孔321藉由覆蓋導線320的部分在通孔321所需的位置被形成。例如，通孔開口362O被形成在通孔部321期望被移除之處。此移除通孔部321以定義期望保留在最終裝置中的通孔321的程序在本文中可以被稱為相減性通孔圖案化。
現在參考圖3H，根據本發明的實施例，顯示 在導線320的通孔部321在開口362O中被移除之後互連層300的立體圖和沿著該立體圖的線A-A’的橫截面圖。根據實施例，導線可以用濕式或乾式蝕刻程序被蝕刻。在移除開口362O中的通孔部321之後，光阻材料可以被移除(例如，利用灰化程序)並且第四介電質材料344可被移除(例如，利用濕式或乾式蝕刻程序)。
現在參照圖3I，顯示在開口362O已被填充有介電質材料311之後的互連層300的立體圖和沿著該立體圖的線A-A’的橫截面圖。舉例而言，介電質材料311可以與用於形成ILD 310的材料的相同介電質材料。根據實施例，隨後，介電質材料311的任何覆蓋層可以被凹陷，使得介電質填充材料311的頂表面實質上與相鄰的導線320共面。如圖所示，根據實施例，第二介電質材料342的線可以延伸在互連層300的部分之上，並且可見於完成的微電子裝置。由於數個原因，這樣的實施例是有利的。第一，第二介電質材料342可以在隨後形成的互連層中增加互連線之間的短路餘裕。另外，第二介電質材料342可以作為模板的功能，其允許對準隨後形成的互連層。這些好處中的每一個的範例將在下面更詳細地描述。
根據本發明的額外實施例，在蝕刻穿過導線的每一個迭代之後，紡織圖案化硬遮罩層可被返回到四種材料的方格硬遮罩層(無論是針對插塞355的形成或針對通孔321的定義)。這樣的實施例關於圖4A~4B被描述。
現在參考圖4A，根據本發明的實施例顯示在插塞開口461P下方的導線420的部分被移除之後的互連層400的立體圖。圖4A中所示的互連層400可用實質上與在圖3D中所示的互連結構300相同的方式被形成。現在參考圖4B，根據本發明的實施例顯示在插塞455已被形成之後的互連層400的立體圖。不同於形成在圖3E中的插塞355，在圖4B中的插塞455以第一介電質材料441來形成。此外，在插塞455的形成期間，當光阻材料480被移除時被形成的第一開口被重新填充有第一介電質材料441。因此，紡織圖案化硬遮罩層440被返回到四種材料的方格圖案。因此，自對準的相減性圖案化可以被重複必要的次數以在所希望的位置形成插塞和通孔。
如上面關於圖3I描述的，本發明的實施例可以進一步利用延伸在介電質線和導線之上的第二介電質的部分，以增加形成在下一互連層的互連線的短路餘裕。這樣的實施例關於圖5A~5D被描述。
現在參考圖5A，根據本發明的實施例顯示互連層500的立體圖。如圖所示，互連層500包括插塞555。此外，圖5B顯示圖5A中沿著線B-B’的橫截面圖和顯示藉由介電質填充材料511分開的通孔521。插塞555和定義通孔521的介電質填充材料511可以利用類似於那些上面關於圖3A~3I描述的處理操作來形成。如在圖5A和5B所示，第二介電質材料542延伸在介電質線510和導線520的頂表面上方。
現在參照圖5C，根據本發明的實施例顯示在隨後的導電層528沉積之後，互連層500的沿著線B-B’的橫截面圖。舉例而言，隨後的導電層528可以是金屬材料(例如，銀、金、鈷、銅、鉬、鎳、矽化鎳、鉑、釕、氮化鈦、鎢等)，或半導電材料(例如，矽、摻雜矽等)。為了使得在隨後的導電層528中相減性圖案化，本發明的實施例包括沉積隨後的導電層528以具有適合於形成隨後的互連線525和隨後的通孔524的厚度T。舉例而言，厚度T可以是約和互連線522之間的間距相同的值，儘管實施例不局限於這種配置。例如，厚度T可以比互連線之間的間距更大或更小。
現在參考圖5D，根據本發明的實施例顯示在隨後的導電層528已被圖案化以形成單獨的導線523之後的互連層500的沿著線B-B’的橫截面圖。根據本發明的實施例，導線523可以與通孔521未對準。然而，到底層電路的短路風險被最小化，因為第二介電質材料542增加了短路餘裕M。因此，即使當後續的層是未對準的，第二介電質材料542的存在降低了互連層之間的短路的可能性。
如上面關於圖3I描述的，本發明的實施例可以進一步利用延伸在介電質線和導線上方的第二介電質材料的部分作為模板，以便將隨後形成的互連層自對準。這樣的實施例關於圖6A~6B被描述。
現在參照圖6A，根據本發明的實施例顯示互 連層600的橫截面圖。互連層600實質上類似於圖5B中所示的互連層500，不同之處在於延伸層639係形成在第二介電質材料642之上。根據實施例，延伸層639係利用使用第二介電質材料642的拓樸(即，第二介電質材料642和導線320的高度之間的高度差)的選擇性生長程序642或使用利用形成層的材料的差異的定向自組裝(DSA)程序來選擇性地形成在第二介電質材料642上。舉例而言，DSA程序可以利用二嵌段共聚物，如聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)來實現。額外的實施例可利用均聚物的自偏析組合。實施例也可利用聚合物刷選擇性錨定到材料之一來引導IDSA程序。根據實施例中，延伸層639具有厚度T，其使得隨後的導線623的沉積是足夠厚以形成下一層通孔625、下一層互連線624，和下一層硬遮罩641。
現在參考圖6B，在下一層導線623和下一層硬遮罩645已被形成之後的互連層600的橫截面圖。根據實施例，下一層導線623利用金屬(例如，銀、金、鈷、銅、鉬、鎳、矽化鎳、鉑、釕、氮化鈦、鎢等)或半導體材料(例如，矽、摻雜矽等)的覆蓋沉積程序來形成。在覆蓋沉積之後，下一層導線623可以被凹陷，並且下一層硬遮罩641可以被沉積並與延伸層639的頂表面平面化。在實施例中，延伸層639和下一層硬遮罩641接著可以被進一步圖案化以形成具有四種硬遮罩材料的紡織圖案化硬遮罩，如上述的那些。在實施例中，延伸層639也可以被 蝕刻掉，並利用可有用於形成紡織圖案化硬遮罩的不同介電質材料來替代。
如圖6B所示，下一層導線係與較低互連層的通孔621自對準。如圖所示，下一層導線623的側壁係與通孔621的側壁對準。因此，互連層之間的覆蓋誤差可被減少或消除，並且互連層堆疊(即，BEOL堆疊)的製造不取決於微影設備的限制。
圖7顯示包括一或多個實施例的中介層700。中介層700是用於將第一基板702橋接到第二基板704的居間基板。第一基板702可以是，例如，積體電路晶粒。第二基板704可以是，例如，記憶體模組、電腦主機板，或另一積體電路晶片。通常，中介層700的目的是散佈連接到更寬的間距和/或重新路由到不同連接的連接。例如，中介層700可以將積體電路晶粒耦接到可以隨後被耦接到第二基板704的球閘陣列(BGA)706。在一些實施例中，第一和第二基板702/704被附接到中介層700的相對側。在其它實施例中，第一和第二基板702/704被附接到中介層700的相同側。在進一步的實施例中，三個或更多的基板是藉由中介層700的方式被互連。
中介層700可以由環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料或聚合物材料，如聚酰亞胺形成。在進一步的實現中，中介層可以由替代的可以包括上述在半導體基板中使用的相同材料，如矽、鍺以及其它III-V族和IV族的材料的剛性或柔性材料來形成。
中介層可以包括金屬互連708和通孔710，其包含但不限於穿透矽通孔(TSV)712。中介層700可以進一步包括嵌入式裝置714，其包括被動和主動裝置。這樣的裝置包括但不限於電容、解耦電容、電阻、電感、熔斷器、二極體、變壓器、感測器和靜電放電(ESD)裝置。更複雜的裝置，如射頻(RF)裝置、功率放大器、功率管理裝置、天線、陣列、感測器和MEMS裝置也可以在中介層700上形成。
根據本發明的實施例，裝置可包括利用紡織圖案化硬遮罩形成的相減性圖案化自對準互連插塞和通孔或用於形成本文所揭露的這樣裝置的程序可被用在中介層700的製造中。
圖8顯示根據本發明的一種實施例的計算裝置800。計算裝置800可以包括多個元件。在一個實施例中，這些元件被附接到一或多個主機板。在替代的實施例中，這些元件被製造到單一系統單晶片(SoC)晶粒上，而不是主機板。在計算裝置800中的元件包括但不限於積體電路晶粒802以及至少一個通訊晶片808。在一些實現中，通訊晶片808被製造成積體電路晶粒802的一部分。積體電路晶粒802可包括CPU 804以及晶粒上記憶體806，經常被用作快取記憶體，其可以藉由如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)的技術來提供。
計算裝置800可包括可能會或可能不會物理 地和電性地耦接到主機板或在SoC晶粒內製造的其他元件。這些其它元件包括但不限於揮發性記憶體810(例如，DRAM)、非揮發性記憶體812(例如，ROM或快閃記憶體)、圖形處理單元814(GPU)、數位訊號處理器816、加密處理器842(在硬體中的執行加密演算法的專用處理器)、晶片組820、天線822、顯示器或觸控螢幕顯示器824、觸控螢幕控制器826、電池828或其它電源、功率放大器(未顯示)、全球定位系統(GPS)裝置844、羅盤830、運動協同處理器或感測器832(其可包括加速計、陀螺儀和羅盤)、揚聲器834、相機836、用戶輸入裝置838(如鍵盤、滑鼠、手寫筆和觸控板)和大容量儲存裝置840(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片808致使進行資料的轉移到和來自計算裝置800的無線通訊。用語“無線”及其衍生物可以用於描述電路、裝置、系統、方法、技術、通訊通道等，其可以經由非固體介質藉由使用調變的電磁輻射進行資料通訊。該用語不暗示關聯的裝置不包含任何導線，儘管在一些情況中可能不包含。通訊晶片808可實現任何數目的無線標準或協定，其包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽，其衍生物以及那些被指定為3G、4G、5G和之後的任何其它 無線協定。計算裝置800可以包括複數個通訊晶片808。例如，第一通訊晶片808可專用於短範圍無線通訊，如Wi-Fi和藍芽，以及第二通訊晶片808可專用於長範圍無線通訊，如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其它。
根據本發明的實施例，計算裝置800的處理器804包括一或多個裝置，諸如被耦接到在利用紡織圖案化硬遮罩層的相減性圖案化操作形成的互連結構中形成的一或多個自對準互連線、通孔或插塞的電晶體。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料，以轉換該電子資料成可儲存在暫存器和/或記憶體中的其他電子資料的任何裝置或裝置的一部分。
根據本發明的實施例，通訊晶片808也可以包含一或多個裝置，諸如被耦接到在利用紡織圖案化硬遮罩層的相減性圖案化操作形成的互連結構中形成的一或多個自對準互連線、通孔或插塞的電晶體。
根據本發明的實施例，在進一步的實施例中，容納在該計算裝置800內的另一組件可以含有一或多個裝置，諸如被耦接到在利用紡織圖案化硬遮罩層的相減性圖案化操作形成的互連結構中形成的一或多個自對準互連線、通孔或插塞的電晶體。
在各種實施例中，計算裝置800可以是膝上電腦、小筆電、筆記型電腦、超輕薄筆電、智慧手機、平板電腦、個人數位助理(PDA)、極致行動PC、行動電 話、桌上電腦、伺服器、列表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在另外的實現中，計算裝置800可以是處理資料的任何其它電子裝置。
上述本發明的說明實現，包括在摘要中所描述的，並非意在窮舉或限制發明為所揭露的精確形式。雖然本發明在此描述的具體實現和範例用於說明性目的，那些相關領域技術人員將理解各種等同修改是可能在本發明的範圍之內。
可以根據上述詳細說明修飾本發明。在下面的申請專利範圍中使用的用語不應當被解釋為限制本發明在說明書和申請專利範圍中揭露的具體實現。相對的，根據申請專利範圍詮釋的既定原則解釋，發明的範圍完全由下面的申請專利範圍來確定。
本發明的實施例包括一種形成紡織圖案化硬遮罩的方法，其包含：以交替圖案在互連層的頂表面上形成第一硬遮罩材料和第二硬遮罩材料，其中該第一硬遮罩材料和該第二硬遮罩材料係相對於彼此具有蝕刻選擇性；在該第一和第二硬遮罩材料上形成犧牲交叉格柵；蝕刻穿過未被該犧牲交叉格柵覆蓋的該第一硬遮罩材料的部分以形成第一開口；將第三硬遮罩材料設置到該第一開口，其中該第三硬遮罩材料係相對於該第一和該第二硬遮罩材料具有蝕刻選擇性；蝕刻穿過未被該犧牲交叉格柵覆蓋的該第二硬遮罩材料的部分以形成第二開口；將第四硬遮罩材 料設置到該第二開口，其中該第四硬遮罩材料係相對於該第一、該第二和該第三硬遮罩材料具有蝕刻選擇性；以及移除該犧牲交叉格柵。
額外的實施例包括一種形成紡織圖案化硬遮罩的方法，其進一步包含：在形成該犧牲交叉格柵之前，在該第一和第二硬遮罩材料上形成雙峰蝕刻阻擋層，其中該雙峰蝕刻阻擋層在其已暴露於乾式蝕刻化學之後可用濕式蝕刻化學移除。
額外的實施例包括一種形成紡織圖案化硬遮罩的方法，其中該形成該犧牲交叉格柵包含：在該雙峰蝕刻阻擋層的該頂表面上沉積犧牲遮罩層；以乾式蝕刻程序將該犧牲遮罩層圖案化，以形成該犧牲交叉格柵；以及以濕式蝕刻化學移除該雙峰蝕刻阻擋層。
額外的實施例包括一種形成紡織圖案化硬遮罩的方法，其中該第一、第二、第三和第四硬遮罩材料係從下列群組選出的各自不同的材料：SiOxCyNz材料、SiOXCY材料、金屬氧化物材料和金屬氮化物材料。
額外的實施例包括一種形成紡織圖案化硬遮罩的方法，其中該犧牲交叉格柵係從相對於該第一和第二硬遮罩材料具有蝕刻選擇性的材料形成。
額外的實施例包括一種形成紡織圖案化硬遮罩的方法，其中該犧牲交叉格柵係碳硬遮罩材料。
本發明的實施例包括一種互連結構，其包含：層間介電質(ILD)材料；互連線，其相鄰於該ILD 材料形成；以及一或多個通孔，其形成在該互連線的頂表面上，其中該通孔的側壁係與該互連線的側壁對準，以及其中該互連線的該頂表面未被通孔覆蓋的部分係被介電質填充材料覆蓋。
額外的實施例包括一種互連結構，其進一步包含形成在該ILD材料的頂表面上的一或多個介電質線，其中該介電質線在正交於該互連線延伸之方向的方向延伸。
額外的實施例包括一種互連結構，其中該多個介電質線中的一個穿過該介電質填充材料的頂表面。
額外的實施例包括一種互連結構，其中第一介電質線包括與第一通孔的第一側壁對準的側壁，其中第二介電質線包括與相對於該第一通孔的該第一側壁之該第一通孔的第二側壁對準的側壁。
額外的實施例包括一種互連結構，其進一步包含形成在該第一介電質線的頂表面和該第二介電質線的頂表面上的延伸層。
額外的實施例包括一種互連結構，其進一步包含形成在該第一通孔上和介於該第一介電質線和該第二介電質線之間的第二互連線。
額外的實施例包括一種互連結構，其中該延伸層係以定向自組裝(DSA)程序來形成。
額外的實施例包括一種互連結構，其中該延伸層係雙嵌段共聚物中的一個嵌段。
額外的實施例包括一種互連結構，其進一步包含部分形成在該等介電質線中的一個之上和部分形成在該第一通孔上的第二互連線。
額外的實施例包括一種互連結構，其中該第一介電質線係形成在該介電質填充材料上，以及其中第二互連線係部分形成在該第一介電質線上和部分形成在該ILD材料上。
額外的實施例包括一種互連結構，其進一步包含鄰近該互連線的介電質插塞，其中該互連線的側壁係與該介電質插塞的側壁對準。
額外的實施例包括一種互連結構，其中該介電質填充材料與該ILD材料是相同的材料。
本發明的實施例包括一種在互連層中形成自對準特性的方法，其包含：在該互連層上形成的硬遮罩層中形成第一遮罩開口，該互連層包括藉由以第一蝕刻程序移除第一硬遮罩材料來排列成方格圖案四種硬遮罩材料；將光阻材料沉積在該第一遮罩開口；以光阻圖案化程序來從該等開口中的一或多個將該光阻材料移除以暴露在該互連層中的導線的頂表面，其中該導線包括形成在互連線部上的通孔部；以蝕刻程序將該暴露的通孔部移除；以及將介電質填充材料沉積到該開口以取代該導線的該移除的部分。
額外的實施例包括一種在互連層中形成自對準特性的方法，其中該硬遮罩層的該第一硬遮罩材料和第 三硬遮罩材料係以交替圖案沿著該導線的該頂表面形成，以及其中該硬遮罩層的第二硬遮罩材料和第四硬遮罩材料係以交替圖案沿著形成在該互連層中的互連層介電質(ILD)材料的頂表面形成。
額外的實施例包括一種在互連層中形成自對準特性的方法，其中該介電質填充材料的第一側壁係與該導線的第一側壁對準，以及其中該介電質填充材料的第二側壁係與該導線的第二側壁對準。
額外的實施例包括一種在互連層中形成自對準特性的方法，其中該第一、第二、第三和第四硬遮罩材料係相對於彼此具有蝕刻選擇性。
額外的實施例包括一種在互連層中形成自對準特性的方法，其中該第一、第二、第三和第四硬遮罩材料係從下列群組選出的各自不同的材料：SiOxCyNz材料、SiOXCY材料、金屬氧化物材料和金屬氮化物材料。
額外的實施例包括一種在互連層中形成自對準特性的方法，其進一步包含：將該移除的通孔部之下的該互連線移除，其中該介電質填充材料形成完全相交於該導線的插塞。
額外的實施例包括一種在互連層中形成自對準特性的方法，其中該介電質填充材料和該第一介電質材料是相同的材料。
100‧‧‧互連層
110‧‧‧層間介電質(ILD)材料
120‧‧‧導線
121‧‧‧通孔部
122‧‧‧互連線部
140‧‧‧紡織圖案化硬遮罩層
141‧‧‧硬遮罩材料
142‧‧‧硬遮罩材料
143‧‧‧硬遮罩材料
144‧‧‧硬遮罩材料

Claims (25)

  1. 一種形成紡織圖案化硬遮罩的方法，其包含：以交替圖案在互連層的頂表面上形成第一硬遮罩材料和第二硬遮罩材料，其中該第一硬遮罩材料和該第二硬遮罩材料係相對於彼此具有蝕刻選擇性；在該第一和第二硬遮罩材料上形成犧牲交叉格柵；蝕刻穿過未被該犧牲交叉格柵覆蓋的該第一硬遮罩材料的部分以形成第一開口；將第三硬遮罩材料設置到該第一開口中，其中該第三硬遮罩材料係相對於該第一和該第二硬遮罩材料具有蝕刻選擇性；蝕刻穿過未被該犧牲交叉格柵覆蓋的該第二硬遮罩材料的部分以形成第二開口；將第四硬遮罩材料設置到該第二開口中，其中該第四硬遮罩材料係相對於該第一、該第二和該第三硬遮罩材料具有蝕刻選擇性；以及移除該犧牲交叉格柵。
  2. 如申請專利範圍第1項的方法，其進一步包含：在形成該犧牲交叉格柵之前，在該第一和第二硬遮罩材料上形成雙峰蝕刻阻擋層，其中該雙峰蝕刻阻擋層在其已暴露於乾式蝕刻化學之後可用濕式蝕刻化學移除。
  3. 如申請專利範圍第2項的方法，其中該形成該犧牲交叉格柵包含：在該雙峰蝕刻阻擋層的該頂表面上沉積犧牲遮罩層； 以乾式蝕刻程序將該犧牲遮罩層圖案化，以形成該犧牲交叉格柵；以及以濕式蝕刻化學移除該雙峰蝕刻阻擋層。
  4. 如申請專利範圍第1項的方法，其中該第一、第二、第三和第四硬遮罩材料係從下列群組選出的各自不同的材料：SiOxCyNz材料、SiOXCY材料、金屬氧化物材料和金屬氮化物材料。
  5. 如申請專利範圍第1項的方法，其中該犧牲交叉格柵係從相對於該第一和第二硬遮罩材料具有蝕刻選擇性的材料形成。
  6. 如申請專利範圍第5項的方法，其中該犧牲交叉格柵係碳硬遮罩材料。
  7. 一種互連結構，其包含：層間介電質(ILD)材料；互連線，其相鄰於該ILD材料形成；以及一或多個通孔，其形成在該互連線的頂表面上，其中該通孔的側壁係與該互連線的側壁對準，以及其中該互連線的該頂表面未被通孔覆蓋的部分係被介電質填充材料覆蓋。
  8. 如申請專利範圍第7項的互連結構，其進一步包含形成在該ILD材料的頂表面上的一或多個介電質線，其中該介電質線在正交於該互連線延伸之方向的方向延伸。
  9. 如申請專利範圍第8項的互連結構，其中該多個介電質線中的一個穿過該介電質填充材料的頂表面。
  10. 如申請專利範圍第9項的互連結構，其中第一介電質線包括與第一通孔的第一側壁對準的側壁，其中第二介電質線包括與相對於該第一通孔的該第一側壁之該第一通孔的第二側壁對準的側壁。
  11. 如申請專利範圍第10項的互連結構，其進一步包含形成在該第一介電質線的頂表面和該第二介電質線的頂表面上的延伸層。
  12. 如申請專利範圍第11項的互連結構，其進一步包含形成在該第一通孔上和介於該第一介電質線和該第二介電質線之間的第二互連線。
  13. 如申請專利範圍第11項的互連結構，其中該延伸層係以定向自組裝(DSA)程序來形成。
  14. 如申請專利範圍第13項的互連結構，其中該延伸層係雙嵌段共聚物中的一個嵌段。
  15. 如申請專利範圍第10項的互連結構，其進一步包含部分形成在該等介電質線中的一個之上和部分形成在該第一通孔上的第二互連線。
  16. 如申請專利範圍第10項的互連結構，其中該第一介電質線係形成在該介電質填充材料上，以及其中第二互連線係部分形成在該第一介電質線上和部分形成在該ILD材料上。
  17. 如申請專利範圍第7項的互連結構，其進一步包含鄰近該互連線的介電質插塞，其中該互連線的側壁係與該介電質插塞的側壁對準。
  18. 如申請專利範圍第7項的互連結構，其中該介電質填充材料與該ILD材料是相同的材料。
  19. 一種在互連層中形成自對準特性的方法，其包含：在該互連層上形成的硬遮罩層中形成第一遮罩開口，該互連層包括藉由以第一蝕刻程序移除第一硬遮罩材料來排列成方格圖案四種硬遮罩材料；將光阻材料沉積在該第一遮罩開口中；以光阻圖案化程序來從該等開口中的一或多個將該光阻材料移除以暴露在該互連層中的導線的頂表面，其中該導線包括形成在互連線部上的通孔部；以蝕刻程序將該暴露的通孔部移除；以及將介電質填充材料沉積到該開口中以取代該導線的該移除的部分。
  20. 如申請專利範圍第19項的方法，其中該硬遮罩層的該第一硬遮罩材料和第三硬遮罩材料係以交替圖案沿著該導線的該頂表面形成，以及其中該硬遮罩層的第二硬遮罩材料和第四硬遮罩材料係以交替圖案沿著形成在該互連層中的層間介電質(ILD)材料的頂表面形成。
  21. 如申請專利範圍第20項的方法，其中該介電質填充材料的第一側壁係與該導線的第一側壁對準，以及其中該介電質填充材料的第二側壁係與該導線的第二側壁對準。
  22. 如申請專利範圍第20項的方法，其中該第一、 第二、第三和第四硬遮罩材料係相對於彼此具有蝕刻選擇性。
  23. 如申請專利範圍第22項的方法，其中該第一、第二、第三和第四硬遮罩材料係從下列群組選出的各自不同的材料：SiOxCyNz材料、SiOXCY材料、金屬氧化物材料和金屬氮化物材料。
  24. 如申請專利範圍第19項的方法，其進一步包含：將該移除的通孔部之下的該互連線移除，其中該介電質填充材料形成完全相交於該導線的插塞。
  25. 如申請專利範圍第19項的方法，其中該介電質填充材料和該第一介電質材料是相同的材料。
TW105115533A 2015-06-26 2016-05-19 用於相減性圖案化的自對準互連、插塞和通孔之紡織圖案化 TW201724183A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/038145 WO2016209293A1 (en) 2015-06-26 2015-06-26 Textile patterning for subtractively-patterned self-aligned interconnects, plugs, and vias

Publications (1)

Publication Number Publication Date
TW201724183A true TW201724183A (zh) 2017-07-01

Family

ID=57586091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115533A TW201724183A (zh) 2015-06-26 2016-05-19 用於相減性圖案化的自對準互連、插塞和通孔之紡織圖案化

Country Status (6)

Country Link
US (3) US10366903B2 (zh)
EP (1) EP3314632A4 (zh)
KR (1) KR102423220B1 (zh)
CN (2) CN114446771A (zh)
TW (1) TW201724183A (zh)
WO (1) WO2016209293A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
TWI730869B (zh) * 2020-08-07 2021-06-11 力晶積成電子製造股份有限公司 線路末端結構及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770291B2 (en) * 2015-12-21 2020-09-08 Intel Corporation Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
US20180323078A1 (en) * 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
WO2017204821A1 (en) 2016-05-27 2017-11-30 Intel Corporation Subtractive plug and tab patterning with photobuckets for back end of line (beol) spacer-based interconnects
CN111052345A (zh) * 2017-09-30 2020-04-21 英特尔公司 导电过孔及金属线端制造及由其所得的结构
CN110911541B (zh) * 2018-09-17 2021-10-08 欣兴电子股份有限公司 发光二极管封装结构及其制造方法
KR102582668B1 (ko) 2018-10-01 2023-09-25 삼성전자주식회사 집적회로 소자의 제조 방법
US11594448B2 (en) * 2019-06-07 2023-02-28 Intel Corporation Vertical edge blocking (VEB) technique for increasing patterning process margin
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US12012473B2 (en) 2020-06-02 2024-06-18 Intel Corporation Directed self-assembly structures and techniques
US12002678B2 (en) 2020-09-25 2024-06-04 Intel Corporation Gate spacing in integrated circuit structures
US20230260786A1 (en) * 2022-02-17 2023-08-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2007533A1 (en) * 1989-01-13 1990-07-13 Bruce Lee Booth Optical waveguide devices, elements for making the devices and methods for making the device and elements
WO2008115600A1 (en) * 2007-03-21 2008-09-25 Olambda, Inc. Multi-material hard mask or prepatterned layer for use with multi-patterning photolithography
US7843070B2 (en) 2008-02-20 2010-11-30 Intel Corporation Nanotube and metal composite interconnects
US8404581B2 (en) 2009-09-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect of a semiconductor device
US8728332B2 (en) * 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
CN104335021B (zh) * 2012-05-30 2020-04-07 株式会社尼康 波前测量方法及装置、以及曝光方法及装置
KR102167351B1 (ko) 2013-09-27 2020-10-19 인텔 코포레이션 라인 백엔드(Back End of Line)(BEOL) 상호접속을 위한 삭감 자기 정렬 비아 및 플러그 패터닝
CN110060972B (zh) * 2013-09-27 2024-02-23 英特尔公司 用于后段(beol)互连的自对准过孔及插塞图案化
KR102115548B1 (ko) * 2013-12-16 2020-05-26 삼성전자주식회사 유기물 세정 조성물 및 이를 이용하는 반도체 장치의 제조 방법
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9209077B2 (en) 2013-12-20 2015-12-08 Intel Corporation Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
TWI686880B (zh) * 2017-08-31 2020-03-01 台灣積體電路製造股份有限公司 半導體裝置和其製造方法
US10777504B2 (en) 2017-08-31 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US11610841B2 (en) 2017-08-31 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
TWI730869B (zh) * 2020-08-07 2021-06-11 力晶積成電子製造股份有限公司 線路末端結構及其形成方法

Also Published As

Publication number Publication date
CN114446771A (zh) 2022-05-06
CN108012562A (zh) 2018-05-08
WO2016209293A1 (en) 2016-12-29
US20220157619A1 (en) 2022-05-19
EP3314632A1 (en) 2018-05-02
US20190287813A1 (en) 2019-09-19
CN108012562B (zh) 2022-03-01
US11276581B2 (en) 2022-03-15
KR102423220B1 (ko) 2022-07-20
KR20180021105A (ko) 2018-02-28
US20180158694A1 (en) 2018-06-07
US10366903B2 (en) 2019-07-30
EP3314632A4 (en) 2019-02-20

Similar Documents

Publication Publication Date Title
US11276581B2 (en) Textile patterning for subtractively-patterned self-aligned interconnects, plugs, and vias
US10032643B2 (en) Method and structure to contact tight pitch conductive layers with guided vias using alternating hardmasks and encapsulating etchstop liner scheme
TWI742018B (zh) 用於半導體晶粒的互連結構的金屬化層、用於製造所述金屬化層的方法、包含所述金屬化層的積體電路結構及包含所述積體電路結構的計算裝置
TWI706442B (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
US10559529B2 (en) Pitch division patterning approaches with increased overlay margin for back end of line (BEOL) interconnect fabrication and structures resulting therefrom
US10636700B2 (en) Metal via processing schemes with via critical dimension (CD) control for back end of line (BEOL) interconnects and the resulting structures
TW201742194A (zh) 用於整合磁性隨機存取記憶體裝置的互連覆蓋程序及所得結構
US11830768B2 (en) Integrated circuits with line breaks and line bridges within a single interconnect level
US20210397084A1 (en) Lined photobucket structure for back end of line (beol) interconnect formation
US11145541B2 (en) Conductive via and metal line end fabrication and structures resulting therefrom
US11710636B2 (en) Metal and spacer patterning for pitch division with multiple line widths and spaces
US11894270B2 (en) Grating replication using helmets and topographically-selective deposition
JP2021524996A (ja) 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造
TW202114120A (zh) 以著色成塊之自對準圖案化及由此造成的結構
US11594448B2 (en) Vertical edge blocking (VEB) technique for increasing patterning process margin