TW201720972A - 由單晶矽製成的半導體晶圓及其製備方法 - Google Patents

由單晶矽製成的半導體晶圓及其製備方法 Download PDF

Info

Publication number
TW201720972A
TW201720972A TW105140190A TW105140190A TW201720972A TW 201720972 A TW201720972 A TW 201720972A TW 105140190 A TW105140190 A TW 105140190A TW 105140190 A TW105140190 A TW 105140190A TW 201720972 A TW201720972 A TW 201720972A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
single crystal
atoms
density
less
Prior art date
Application number
TW105140190A
Other languages
English (en)
Other versions
TWI607122B (zh
Inventor
提摩 慕樂
渥特 赫偉瑟
麥可 斯科洛巴奈克
古德倫 基斯爾
Original Assignee
世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世創電子材料公司 filed Critical 世創電子材料公司
Publication of TW201720972A publication Critical patent/TW201720972A/zh
Application granted granted Critical
Publication of TWI607122B publication Critical patent/TWI607122B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/80—Compositional purity

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明提供一種由單晶矽製成的半導體晶圓，其包含特定濃度的氧、氮與氫；該半導體晶圓還包括： 在半徑上的密度平均不小於1 × 105／立方公分且不大於1 × 107／立方公分的BMD晶種； 在半徑上的密度平均不小於1100／平方公分的表面缺陷；以及 密度係不低於下限5 × 108／立方公分的BMD。 本發明還提供一種製備由單晶矽製成的半導體晶圓的方法。

Description

由單晶矽製成的半導體晶圓及其製備方法
本發明係關於一種由單晶矽製成並包含氧、氮與氫的半導體晶圓以及一種製備這種半導體晶圓的方法。由於半導體晶圓的性質，其尤其適合用作一基材晶圓（substrate wafer），在其上側表面（upper lateral surface）（前側（frontside））上沉積一磊晶層。具有沉積的磊晶層的矽晶圓也稱為磊晶矽晶圓。
氧在BMD缺陷（BMDs，塊體微缺陷（Bulk Micro Defects））的形成中具有重要作用。BMDs是在熱處理過程中BMD晶種生長成的氧沉澱物。該等作為內部吸氣劑（internal getter），即作為雜質的能源庫（energy sink），因此在本質上是有利的。一個例外是它們存在於旨在容納電子元件的位置。為了避免在這些位置形成BMDs，可以在半導體晶圓上沉積一磊晶層，並且在磊晶層中容納電子元件。
然而，應當注意，在較小的BMD晶種溶解的過程中，在半導體晶圓上沉積磊晶層會在半導體晶圓上引起熱應力。然後，在沉積磊晶層之後，較小的BMD晶種係不再可能生長成BMDs。對抗這種情況的一個選擇是在沉積磊晶層之前，使半導體晶圓經受熱處理以穩定較小的BMD晶種或形成不會再溶解的BMDs。然而，這種熱處理需要額外的成本。替代地或者另外地，可以選擇在單晶中具有較高濃度的氧，以便即使在沉積磊晶層之後，也能在半導體晶圓中獲得盡可能高密度的BMD晶種。US 2006/0150894 A1揭露一種方法，藉由該方法，單晶（半導體晶圓源自此）係經受熱處理以形成BMDs。
當根據柴可斯基（Czochralski）方法（CZ方法）從一容納於石英坩堝中的熔體（melt）提拉單晶（半導體晶圓源自此）時，坩堝材料係形成了摻入單晶及由此得到的半導體晶圓的氧源。可以相當精確地控制所摻入的氧濃度，例如藉由控制通過提拉設備的氬氣的壓力及流量，或者藉由在提拉單晶的過程中調節坩堝與晶種的旋轉，或者藉由使用一施加於熔體的磁場，或者藉由該等措施的組合。
單晶中氮的存在會促進BMD晶種的形成。因此，用氮摻雜單晶通常適於實現較高密度的BMDs。單晶中的氮濃度可以在寬的限制內調節，例如藉由將一含氮的材料（nitrogenous material）溶解於熔體中或藉由使用一包含氮氣或含氮化合物（nitrogenous compound）的氣體對熔體供應氣體。
在根據CZ方法提拉矽單晶的過程中，提拉速度V與結晶介面（crystallization interface）處的軸向溫度梯度（axial temperature gradient）G的比例V/G的控制尤為重要。提拉速度V是正在生長的單晶從熔體中向上提起的速度，軸向溫度梯度G是在晶體提起的方向上、在結晶介面處的溫度變化的量度（measure）。在單晶中佔優勢（dominate）的點缺陷（空位（vacancy）及間隙矽原子（interstitial silicon atom））的類型及濃度實質上由V/G商數決定。BMDs可以尤其在以下區域中發展，其中空位數目超過間隙矽原子數目且因此空位佔優勢。當在單晶的結晶過程中存在有較大過飽和度的空位時，這是較高的V/G商數的情況，空位會形成團聚體（agglomerate），其可以例如以COPs（晶體原生顆粒（crystal originated particles））證實。當V/G及因此空位的過飽和度略低於形成COPs所需的量時，形成OSF缺陷（氧化誘導的堆積層錯（oxidation induced stacking faults））的晶種而不是COPs。在這種情況下，單晶在OSF區域中結晶。當V/G商數還要更小時，在單晶結晶過程中形成一空位仍然佔優勢但被視為無缺陷（defect-free）的區域，因為該區域中並未形成COPs與OSFs。這樣的區域稱為Pv 區域。V/G商數的進一步降低係導致單晶在Pi 區域中生長，Pi 區域同樣被看作無缺陷，但是其中間隙矽原子佔優勢。
在結晶介面處的軸向溫度梯度G及其徑向進展（radial progression）係取決於來自及到達結晶介面的熱傳遞（heat transfer）。熱傳遞依次實質上受到以下影響：正在生長的單晶的環境的熱性質，所謂的熱區（hot zone），以及透過一或多個加熱設備供應的熱。
當決定在一特定的熱區中提拉單晶時，可以藉助考慮熱平衡的模擬計算（simulation calculation）來確定結晶介面處軸向溫度梯度G的軸向及徑向進展。熱區的適當配置還可以確保軸向溫度梯度G沿單晶的半徑具有所欲進展。由於單晶的生長以及熔體體積的下降，熱條件以及還有結晶介面處軸向溫度梯度G的軸向進展係隨著時間而改變。為了也在軸向方向上將V/G商數保持在期望的區域內，因此需要透過在提拉速率V上的相應變化來補償軸向溫度梯度G隨時間的變化。控制提拉速率V因此也可以控制V/G商數。
WO 98/45508 A1是描述如何藉由實驗確定提拉速率V隨時間進展的眾多刊物之一，從而透過控制提拉速率V，來實現使V/G商數在單晶生長期間幾乎保持不變的條件，且單晶可以在期望的區域中生長。此外，該文獻描述了用於示性（characterization）及區分Pv 區域與Pi 區域的查證方法。
EP 1887110 A1係關於製備由單晶矽製成的半導體晶圓，其包含氧、氮與氫且源自一在Pv 區域中提拉的單晶。據報導，氮的存在以及較小程度上氫的存在係使其能夠利用較大範圍的提拉速度，以便能夠使單晶在Pv 區域中結晶。進一步提出了在半導體晶圓中選擇較高濃度的氧並且藉由RTA（快速熱退火（rapid thermal anneal））對半導體晶圓進行熱處理。
US 2011/0084366 A1涉及製備由單晶矽製成的半導體晶圓，其包含氧、氮與氫且其前側係由一磊晶層覆蓋。從該文獻顯而易見的是，當半導體晶圓包含一定量的氮與氫時是有利的。氫的存在係抵消在半導體晶圓中OSF的形成以及由此得到的磊晶層中的缺陷，而不會同時損害氮作為促進BMD晶種形成的添加劑的活性。然而，其指出，在半導體晶圓中氫的存在可能造成磊晶層中差排（dislocation）的形成，並且空位的團聚體是該等差排的起點。
本專利申請的發明人致力於以下問題：提供一種由單晶矽製成的半導體晶圓，其性質使其特別適合作為一在其前側上沉積有一磊晶層的基材晶圓。發明人特別致力於以下問題：提供比US2006/0150894A1、EP1887110 A1與US2011/0084366A1中描述的相應半導體晶圓更適於該目的之半導體晶圓。當所提供的半導體晶圓前側覆蓋有一磊晶層時，理想地，在製備電子元件的過程中不應形成缺陷，該等缺陷在光刻（photolithography）步驟中被檢測為微影壘對缺陷（overlay defect），即作為具有沉積磊晶層的半導體晶圓的局部變形。此外，理想地，在磊晶層的表面上應該沒有可檢測到的由雙差排（twin dislocation）引起的散射光中心（scattered light center）。微影壘對缺陷與雙差排會損害功能電子元件的產量。
該問題藉由一種由單晶矽製成的半導體晶圓解決，該半導體晶圓具有一中心、一邊緣以及在該中心與該邊緣之間的半徑R，其中該半導體晶圓具有： 不小於4.9 × 1017 原子／立方公分（atoms /cm3 ） 且不大於5.85 × 1017 原子／立方公分的氧濃度； 不小於5 × 1012 原子／立方公分 且不大於1.0 × 1014 原子／立方公分的氮濃度； 不小於3 × 1013 原子／立方公分 且不大於8 × 1013 原子／立方公分的氫濃度； 藉由IR斷層攝影（IR tomography）測定，在半導體晶圓的半徑上BMD晶種的密度平均係不小於1 × 105 ／立方公分（cm-3 ） 且不大於1 × 107 ／立方公分； 在該半導體晶圓在氮氣氣氛中於900°C的溫度下熱處理8小時且在氧氣與氫氣氣氛中於1100°C的溫度下熱處理2小時以後，藉由光學顯微鏡（optical microscopy）測定，在半徑上表面缺陷的密度平均係不小於1100／平方公分（cm-2 ）；以及 在該半導體晶圓於780°C的溫度下熱處理3小時且於1000°C的溫度下熱處理16小時以後，藉由IR斷層攝影沿半徑從徑向位置（radial position）r = R/3至徑向位置r = R/1.15測定，BMDs的密度係不小於下限5 × 108 ／立方公分。
該問題進一步藉由一種製備由單晶矽製成的半導體晶圓的方法而得以解決，其包括： 根據CZ方法以提拉速度V由一熔體提拉一單晶，其中該熔體摻雜有氧、氮與氫，且該單晶在結晶介面處生長； 在具有均勻直徑的該單晶的一區段（section）中控制氧、氮與氫的摻入（incorporation），以使氧濃度不小於4.9 × 1017 原子／立方公分且不大於5.85 × 1017 原子／立方公分，氮濃度不小於5 × 1012 原子／立方公分且不大於1.0 × 1014 原子／立方公分，氫濃度不小於3 × 1013 原子／立方公分且不大於8 × 1013 原子／立方公分； 控制提拉速度V，以使其處於一跨度ΔV內，在該跨度ΔV內在具有均勻直徑的該區段中的單晶係在一Pv 區域中生長，其中提拉速度V係處於該跨度的一子範圍中，該子範圍包含該跨度的39%，並且該子範圍的最低提拉速度係比從Pv 區域到一Pi 區域的轉變處的提拉速度大26%；以及 從具有均勻直徑的該單晶的該區段分離該半導體晶圓。
為了產生及／或穩定在沉積磊晶層的過程中不溶解的BMD晶種，在將磊晶層沉積於半導體晶圓上之前對半導體晶圓或預形成的單晶進行熱處理不是本方法的組成部分。
發明人認為由於BMDs的過大密度而藉由晶格中的應力造成微影壘對缺陷的形成。如果BMDs的密度的徑向進展極其不均一（inhomogeneous），也會發生這種應力。此外，過低的BMDs密度也可能導致微影壘對缺陷，因為在這種情況下，阻擋晶格中滑移（slip）（所謂的釘紮（pinning））的BMDs的活性顯得太弱。雙差排的形成被認為是由相對大但仍然太小而不能形成OSF缺陷的BMD晶種所引起的。
所提供的半導體晶圓因此必須滿足特定要求。關於氧、氮與氫的濃度，所提供的半導體晶圓具有如下性質。
根據新的ASTM，半導體晶圓的氧濃度係不小於4.9 × 1017 原子／立方公分且不大於5.85 × 1017 原子／立方公分，氮濃度係不小於5 × 1012 原子／立方公分且不大於1.0 × 1014 原子／立方公分，氫濃度係不小於3 × 1013 原子／立方公分且不大於8 × 1013 原子／立方公分。
當氧的濃度低於下限時，在磊晶層沉積於半導體晶圓上之後且在使BMD晶種生長為BMDs的熱處理之後，形成BMDs，沿著半導體晶圓半徑的BMDs的密度係極其不均一，並且在某些位置或完全地保持低於3 × 108 ／立方公分。為了能夠實現作為內部吸氣劑的足夠活性，BMDs的密度不應小於3 × 108 ／立方公分。氧濃度也不應超過5.85 × 1017 原子／立方公分的上限，否則因為BMD晶種變得過大，且磊晶層沉積於半導體晶圓上之後半導體晶圓傾向在磊晶層的表面上形成雙差排。氧濃度較佳不大於5.7 × 1017 原子／立方公分。
當氮的濃度低於5 × 1012 原子／立方公分的下限時，這導致如氧濃度低於下限時的相同缺點。氮濃度必須不超過1.0 × 1014 原子／立方公分的上限，否則因為在磊晶層沉積於半導體晶圓上之後且在使BMD晶種生長為BMDs的熱處理之後，半導體晶圓會包含密度過大的BMDs。當沿半導體晶圓半徑的BMDs的密度在某些位置或完全地超過2.5 × 109 ／立方公分的上限時，BMDs的密度過大。氮的濃度較佳不大於3.5 × 1013 原子／立方公分。
氫的存在抑制了OSF缺陷的種的形成，且有助於BMDs密度的徑向進展的均勻化，特別是在半導體晶圓的邊緣區域中。因此，在半導體晶圓中氫濃度應該不小於3 × 1013 原子／立方公分。當氫的濃度小於下限時，在半導體晶圓的邊緣區域中BMDs密度的徑向進展係變得極不均一。當氫的濃度大於8 × 1013 原子／立方公分的上限時，在沉積磊晶層以後，半導體晶圓傾向在磊晶層上形成雙差排。為此，在包含氫氣的氣氛中提拉由其分離出半導體晶圓的矽單晶，其中氫氣的分壓（partial pressure）較佳不小於5帕（Pa）且不大於15帕。
觀察關於氧、氮與氫的濃度範圍本身並不足以解決問題，除此之外還必須滿足三個其他性質。
藉由IR斷層攝影測定，在半導體晶圓半徑上BMD晶種的密度平均係不小於1 × 105 ／立方公分且不大於1 × 107 ／立方公分。
半導體晶圓在氮氣氣氛中於900°C的溫度下第一次熱處理8小時且在氧氣與氫氣氣氛中於1100°C的溫度下第二次熱處理2小時以後，藉由光學顯微鏡測定，沿著半導體晶圓半徑測定的表面缺陷的平均密度係不小於1100／平方公分，較佳至多10,000／平方公分。當表面缺陷的平均密度低於1100／平方公分的值時，這表示BMD晶種的不均一分佈。
半導體晶圓於780°C的溫度下熱處理3小時且於1000°C的溫度下熱處理16小時後，藉由IR斷層攝影沿半導體晶圓的半徑R從徑向位置r = R/3至徑向位置r = R/1.15測定，BMDs的密度係不小於下限5 × 108 ／立方公分。
為了獲得具有所述性質的半導體晶圓，該晶圓必須源自一在特定條件下提拉的單晶。在提拉單晶的過程中，V/G商數必須保持在窄的限制內，單晶在該限制內結晶，並在Pv 區域中具有適當過量的空位。較佳在不小於單晶半徑98%的徑向長度上從單晶中心至單晶邊緣形成具有適當過量空位的Pv 區域。必須排除具有較少過量空位的Pv 區域的形成，因為在這種情況下，過少的具有足夠尺寸的BMD晶種係經形成以致於不能承受磊晶層在半導體晶圓上的沉積。然而，空位的過量也不必過大，且其徑向進展不應變化太大。因此，Pv 區域的製程窗口（process window）不能完全利用。
藉由控制提拉速度V以控制V/G商數而達成該等要求。為了在Pv 區域中有適當過量空位的情況下生長單晶，控制提拉速度V，其條件是該速度可以不選取提拉速度（其確保單晶在Pv 區域中的生長）的跨度ΔV中的每個值。可接受的提拉速度係在跨度ΔV的一子範圍中，該子範圍包含39%的ΔV，並且該子範圍的最低提拉速度係比從Pv 區域到Pi 區域的轉變處的提拉速度VPv/Pi 大26%。
提拉速度VPv/Pi 及跨度ΔV係藉由實驗測定，例如藉由線性增加或降低提拉速度的進展而提拉一測試單晶。使用與用於提拉根據本發明單晶的熱區相同的熱區。在測試單晶中每個軸向位置具有所指定的提拉速度。對測試單晶進行軸向切割，並且例如藉由用銅裝飾或藉由測量少數載荷子（minority charge carrier）的壽命來對測試單晶的點缺陷進行檢查。跨度ΔV從最低提拉速度延伸到最高提拉速度，在該速度下，可以在不小於測試單晶半徑的98%的徑向長度上從測試單晶中心至測試單晶的邊緣處檢測Pv 區域。在上下文中，最低提拉速度為提拉速度VPv/Pi 。
較佳以所述方式在具有均勻直徑的單晶的整個區段中控制提拉速度V，以使從該區段切割的所有半導體晶圓都具有期望的性質。在該區段中的單晶直徑以及所得到的半導體晶圓直徑係較佳不小於200毫米，特別佳不小於300毫米。
為了促進單晶的該區段以最大可能比例在具有適當過量空位的Pv 區域中在不小於98%的半徑的徑向長度上生長，有利的是使用一熱區來提拉單晶，因此，在結晶介面中心處的軸向溫度梯度Gc 在由熔點至1370°C的溫度範圍內係大於在結晶介面邊緣處的相應溫度梯度Ge 。較佳適用下式。 1 ＜ Gc /Ge ≤ 1.15
進一步有利的是將單晶冷卻以阻止缺陷的形成，例如OSF缺陷的種的形成。冷卻速度較佳為： 在1250°C至1000°C的溫度範圍內不低於1.7°C／分鐘； 在低於1000°C至800°C的溫度範圍內不低於 1.2°C／分鐘；以及 在低於800°C至 500°C的溫度範圍內不低於0.4°C／分鐘。
應該記住，由於分離，從單晶的開始至結束在單晶中氮的濃度係增加。為了獲得盡可能高產率的根據本發明的半導體晶圓，有利的是使單晶中氧與氮的濃度軸向進展為彼此相反。因此，應該控制單晶中氧的摻入，以使初始較低濃度的氮與較高濃度的氧相匹配，且氧濃度係隨著氮濃度的增加而降低。較佳地，在具有均勻直徑的單晶的區段中，在距單晶的該區段的起始50毫米的位置，氧濃度係不低於5.4 × 1017 原子／立方公分。
還較佳將在具有均勻直徑的單晶的區段起始處的氫濃度設定為低於該區段末端處的氫濃度。特別佳係設定在提拉單晶的氣氛中的氫氣分壓，以使該分壓在具有均勻直徑的單晶的區段起始處位於下限5帕的範圍內，且在該區段末端處位於上限15帕的範圍內。例如，在矽單晶的直徑為至少300毫米且具有均勻直徑的區段總長度至少為2200毫米的情況下，氫氣的分壓係經設定為不小於5帕且不大於7帕，直到具有均勻直徑的單晶的區段總長度的一半，隨後線性增加，直到氫氣分壓不小於12帕且不大於15帕，且達到單晶的區段總長度的55%至60%，而且保持氫氣分壓直到具有均勻直徑的單晶的區段達到期望的總長度。尤其在具有均勻直徑的單晶的區段起始處，這確保在隨後所得到的半導體晶圓的邊緣區域中BMDs密度的均勻化，且當氮濃度較高時，特別是在單晶的該區段末端處，避免OSF缺陷的種的形成。此外，將氫氣的分壓限制到上限15帕係減少較大的BMD晶種的形成，在磊晶層沉積於半導體晶圓上之後，雙差排從較大的BMD晶種發出。雙差排的存在使其本身藉由所謂的局部光散射體（localized light scatterer，LLS）數量的增加而為人所知。
根據本發明的半導體晶圓係從一在所述條件下藉由CZ法由熔體中提拉的單晶所分離。隨後使半導體晶圓的上側表面與下側表面以及邊緣經受一或多個機械加工步驟及至少一次拋光。在半導體晶圓的經拋光上側表面上，較佳以本身已知的方式沉積一磊晶層。磊晶層較佳由單晶矽組成，且較佳具有2至7微米的厚度。在沉積磊晶層的過程中溫度較佳為1100至1150°C。半導體晶圓與磊晶層係摻雜有一電活性摻雜劑（electrically active dopant），例如硼，較佳類似於pp- 摻雜（pp- -doped）的磊晶半導體晶圓的摻雜。
磊晶層表面上的雙差排的數量較佳小於5。
儘管沉積有磊晶層，藉由在半導體晶圓前側上沉積磊晶層而獲得的具有磊晶層的半導體晶圓係具有能夠形成BMDs的潛力，BMDs的密度係足以賦予半導體晶圓作為一內部吸氣劑所需的活性。然而，由於要避免的微影壘對缺陷的問題，BMDs的密度係保持足夠低，且其徑向進展足夠均一。
較佳在磊晶層中電子元件的製備與伴隨的熱處理過程中形成BMDs。然而，BMDs也可以藉由在沉積磊晶層之後以及製備電子元件之前使半導體晶圓經受一或多個熱處理而形成。
在具有磊晶層的半導體晶圓的情況下，在具有磊晶層的半導體晶圓於780°C的溫度下熱處理3小時並於1000°C的溫度下熱處理16小時之後，藉由IR斷層攝影在邊緣排除（edge exclusion）為1毫米的情況下從半導體晶圓的中心至邊緣測定，BMDs的密度係不小於3 × 108 ／立方公分且不大於2.5 × 109 ／立方公分。
具有磊晶層的半導體晶圓的另一品質特徵（quality attribute）是BMDs的密度的變化不大於平均密度的80%，其中在具有磊晶層的半導體晶圓於780°C的溫度下熱處理3小時並於1000°C的溫度下熱處理16小時之後，沿具有磊晶層的半導體晶圓半徑R的BMDs密度係藉由IR斷層攝影從徑向位置r = R/1.0791至 徑向位置r = R/1.0135測定。以另一種方式表示如下： (DBMDmax – DBMDmin )/DBMDmean ≤ 0.8 其中DBMDmean 是指沿著邊緣區域的BMDs密度平均，並且DBMDmax 與DBMDmin 是指邊緣區域中BMDs的最大與最小密度，邊緣區域從徑向位置r = R/1.0791延伸至徑向位置r = R/1.0135。
氫濃度的測定：
為了測定氫的濃度，從單晶上切下呈長方體塊（3公分×3公分×30公分）形式的測量用物體。在700°C的溫度下對該測量用物體熱處理5分鐘並將該測量用物體快速冷卻以後，藉由FTIR光譜（FTIR spectroscopy）在室溫下測量氫濃度。在FTIR測量之前，藉由使用來自Co60 源的伽馬射線（gamma rays）照射該測量用物體而激活將另外從測量中提取的一部分氫。輻射的能量劑量（dose）為5000至21000kGy（千戈雷）。測量活動包括對每個測量用物體以1 ／公分（cm-1 ）的解析度進行1000次掃描。對波數為1832、1916、1922、1935、1951、1981、2054、2100、2120與2143／公分處的振動譜帶（vibrational band）進行評估。由各振動譜帶的積分吸附係數（integrated adsorption coefficient）乘以轉換係數4.413 × 1016 ／公分之和來計算氫的濃度。當半導體晶圓的氫濃度待測量時，避免在700°C的溫度下對測量用物體進行熱處理，且使用從半導體晶圓切下並具有面積為3公分×20公分的條帶作為測量用物體。
藉由IR斷層攝影測量BMD晶種的密度：
藉由IR斷層攝影（紅外雷射散射斷層攝影（infrared laser scattering tomography））對BMD晶種密度的測量是沿著半導體晶圓的徑向斷裂邊緣（radial broken edge）進行的，半導體晶圓的晶格是生成態的（as-grown）。在該狀態下，該半導體晶圓並未經歷過使BMD晶種消失或使BMD晶種發展為BMDs的熱處理。測量方法本身是已知的（Kazuo Moriya等，應用物理學雜誌（J.Appl.Phys.），66，5267(1989) ）。這裡所載的經實驗測定的BMD晶種密度是使用來自瑞德公司（Raytex Corporation）的BMD分析儀（MO-441 BMD-Analyzer）測量儀器測定的。
藉由IR斷層攝影測量BMDs的密度：
在測量之前，使半導體晶圓／具有磊晶層的半導體晶圓在780°C的溫度下熱處理3小時並在1000°C的溫度下熱處理16小時。然後以與測量BMD晶種密度相同的方式來測量BMDs的密度。
藉由光學顯微鏡測量表面缺陷的密度：
在測量之前，使半導體晶圓在氮氣氣氛中於900°C的溫度下經受第一次熱處理8小時，然後在氧氣與氫氣的氣氛中於1100°C的溫度下經受第二次熱處理2小時。在兩次熱處理以後，用氟化氫除去表面上形成的氧化物層。隨後使用Secco蝕刻劑對表面缺陷進行三分鐘的刻畫（delineation），且藉由光學顯微鏡在半導體晶圓的上側表面上沿其半徑計數表面缺陷的數目。在計數中包括了最長對角線大於5微米的所有表面缺陷。
以下參考附圖對本發明進行更具體的闡述。
第1圖顯示在藉由CZ方法提拉單晶的過程中當V/G商數變化時，矽單晶的材料構成如何隨著V/G商數的變化而從一由空位佔優勢的區域變化到一由間隙矽原子佔優勢的區域。所顯示的是一穿過該單晶的恆定直徑區段的軸向截面。V/G商數從頂部下降至底部，並且沿著直徑，即從左到右變化。區域COP、OSF與Pv 為空位佔優勢。區域Pi與L-pit為間隙矽原子佔優勢。v/Gcrit 商數是指從Pv區域到Pi區域的轉變處的V/G商數。Pv 區域被細分為上部、中部及下部區間（domain）。根據本發明的半導體晶圓係由來自有陰影線的中部區間的材料組成，並且在該區間中表示為一水平線。由Pv 區域的上部或下部區間的材料所組成的半導體晶圓係不符合本發明，因為特別是不能實現所需的BMD密度的徑向均一性（radial homogeneity）。
第2A圖顯示在具有面積為10微米 × 10微米的測量區的AFM顯微照片上的典型雙差排。第2B圖顯示沿第2A圖中可見的淺色線（長度l）所伴隨的高度分佈（相對高度h）。
第3圖顯示以一半導體晶圓作為實例時表面缺陷密度DSD 的徑向進展，該半導體晶圓由根據本發明製備的直徑為300毫米的單晶矽所製成。在半導體晶圓的半徑R上密度DSD 的平均係大於所需值1100／平方公分。半徑R從半導體晶圓中心（r = 0）的徑向位置r延伸至半導體晶圓邊緣處（r = R）的徑向位置r。
為了比較，第4圖顯示以一半導體晶圓作為實例時表面缺陷密度DSD 的徑向進展，該半導體晶圓由未根據本發明製備的直徑為300毫米的單晶矽所製成。在半導體晶圓的半徑R上密度DSD 的平均係小於所需值1100／平方公分。
第5圖顯示以一半導體晶圓作為實例時BMD晶種密度DBMDnuclei 的徑向進展，該半導體晶圓由根據本發明製備的直徑為300毫米的單晶矽所製成。在半導體晶圓的半徑R上DBMDnuclei 密度的平均係位於不小於1 × 105 ／立方公分且不大於1 × 107 ／立方公分的所需範圍之內。
為了比較，第6圖顯示以一半導體晶圓作為實例時BMD晶種密度DBMDnuclei 的徑向進展，該半導體晶圓由未根據本發明製備的直徑為300毫米的單晶矽所製成。在半導體晶圓半徑R上密度DBMDnuclei 的平均係不位於不小於1 × 105 ／立方公分且不大於1 × 107 ／立方公分的所需範圍之內。
第7圖顯示以一半導體晶圓作為實例時BMDs密度DBMDs 從半導體晶圓的徑向位置r = R/3至半徑R的徑向進展，該半導體晶圓由根據本發明製備的直徑為300毫米的單晶矽所製成。在提拉單晶的過程中，12帕的氫氣分壓係在所需範圍內。在r = R/3至r = R/1.15範圍中BMDs密度DBMDs 的最小值係大於所需下限5 × 108 ／立方公分。
為了比較，第8圖顯示以一半導體晶圓作為實例時BMDs密度DBMDs 從半導體晶圓的徑向位置r = R/3至半徑R的徑向進展，該半導體晶圓由未根據本發明製備的直徑為300毫米的單晶矽所製成。在提拉單晶的過程中，小於5帕的氫氣分壓係低於所需值。在r = R/3至r = R/1.15範圍中BMDs密度DBMDs 的最小值係小於所需下限5 × 108 ／立方公分。
第9圖顯示以一半導體晶圓作為實例時BMDs密度DBMDs 沿著半導體晶圓的半徑R的徑向進展，該半導體晶圓由根據本發明製備的直徑為300毫米的單晶矽所製成且在各半導體晶圓前側上沉積有一矽的磊晶層。BMDs密度的徑向進展比較均一，與單晶中各半導體晶圓的軸向位置無關。在所有情況中，BMDs密度係在不小於3 × 108 ／立方公分至不大於2.5 × 109 ／立方公分的範圍內變化。
下表含有由具有本發明性質的單晶矽所製成的半導體晶圓（實施例B1至B3）、以及不能滿足一或多個要求因而不是本發明半導體晶圓的半導體晶圓（對比實施例V1至V4）的資料。 表： 1) 在半導體晶圓的半徑上BMD晶種的密度平均；;2) 在半徑上表面缺陷的密度平均；3) BMD密度最小值的徑向位置。
與實施例B1至B3的半導體晶圓相反，對比實施例V1至V4的半導體晶圓不能滿足有關BMD晶種密度、表面缺陷密度與BMD密度中的一或多個要求。在沉積矽的磊晶層之後，僅基於對比實施例的半導體晶圓之具有磊晶層的半導體晶圓具有缺陷，這是由於內部吸氣劑的能力不足，或者是由於微影壘對缺陷的存在或者由於較大數量的雙差排的存在。
由實施例B1至B3的半導體晶圓得到之具有磊晶層的半導體晶圓沒有這樣的缺陷。第10圖顯示由實施例B3的半導體晶圓得到之具有磊晶層的半導體晶圓的BMD密度的均一徑向進展。
第11至13圖顯示至少在提拉具有恆定直徑的單晶的後半個區段的過程中，使用較高的氫氣分壓是有利的。在沉積磊晶層之後，測定了由直徑為300毫米的單晶矽所製成的三個半導體晶圓的BMD密度。在具有恆定直徑的後半個區段的特定軸向位置處從單晶上切割各個半導體晶圓，其中在提拉單晶的過程中，在各個位置處的氫氣分壓是不同的。氫氣分壓在622毫米位置處為0帕，在685毫米位置處為5帕，在761毫米位置處為12帕。第11圖（622毫米位置）、第12圖（685毫米位置）與第13圖（761毫米位置）的對比顯示具有磊晶層的相應半導體晶圓的BMD密度僅在761毫米位置的半導體晶圓的情況下，以所希望的值具有所希望的徑向均一進展。
COP、L-pit、OSF、Pi、Pv‧‧‧區域
v/Gcrit‧‧‧商數
第1圖顯示在藉由CZ方法提拉單晶的過程中當V/G商數變化時，矽單晶的材料構成如何隨著V/G商數的變化而從一由空位佔優勢的區域變化到一由間隙矽原子佔優勢的區域。 第2A圖顯示在具有面積為10微米 × 10微米的測量區的AFM顯微照片上的典型雙差排。 第2B圖顯示沿第2A圖中可見的淺色線（長度l）所伴隨的高度分佈（相對高度h）。 第3圖顯示以一半導體晶圓作為實例時表面缺陷密度DSD 的徑向進展，該半導體晶圓由根據本發明製備的直徑為300毫米的單晶矽所製成。 第4圖顯示以一半導體晶圓作為實例時表面缺陷密度DSD 的徑向進展，該半導體晶圓由未根據本發明製備的直徑為300毫米的單晶矽所製成。 第5圖顯示以一半導體晶圓作為實例時BMD晶種密度DBMDnuclei 的徑向進展，該半導體晶圓由根據本發明製備的直徑為300毫米的單晶矽所製成。 第6圖顯示以一半導體晶圓作為實例時BMD晶種密度DBMDnuclei 的徑向進展，該半導體晶圓由未根據本發明製備的直徑為300毫米的單晶矽所製成。 第7圖顯示以一半導體晶圓作為實例時BMDs密度DBMDs 從半導體晶圓的徑向位置r = R/3至半徑R的徑向進展，該半導體晶圓由根據本發明製備的直徑為300毫米的單晶矽所製成。 第8圖顯示以一半導體晶圓作為實例時BMDs密度DBMDs 從半導體晶圓的徑向位置r = R/3至半徑R的徑向進展，該半導體晶圓由未根據本發明製備的直徑為300毫米的單晶矽所製成。 第9圖顯示以一半導體晶圓作為實例時BMDs密度DBMDs 沿著半導體晶圓的半徑R的徑向進展，該半導體晶圓由根據本發明製備的直徑為300毫米的單晶矽所製成且在各半導體晶圓前側上沉積有一矽的磊晶層。 第10圖顯示由實施例B3的半導體晶圓得到之具有磊晶層的半導體晶圓的BMD密度的均一徑向進展。 第11至13圖顯示至少在提拉具有恆定直徑的單晶的後半個區段的過程中，使用較高的氫氣分壓是有利的。
COP、L-pit、OSF、Pi、Pv‧‧‧區域
v/Gcrit‧‧‧商數

Claims (9)

  1. 一種由單晶矽製成的半導體晶圓，其具有一中心、一邊緣以及在該中心與該邊緣之間的半徑R，其中該半導體晶圓具有： 不小於4.9 × 1017 原子／立方公分（atoms/cm3 ） 且不大於5.85 × 1017 原子／立方公分的氧濃度； 不小於5 × 1012 原子／立方公分 且不大於1.0 × 1014 原子／立方公分的氮濃度； 不小於3 × 1013 原子／立方公分 且不大於8 × 1013 原子／立方公分的氫濃度； 藉由IR斷層攝影（IR tomography）測定，在半導體晶圓的半徑上BMD晶種的密度平均係不小於1 × 105 ／立方公分（cm-3 ）且不大於1 × 107 ／立方公分； 在該半導體晶圓在氮氣氣氛中於900°C的溫度下熱處理8小時且在氧氣與氫氣氣氛中於1100°C的溫度下熱處理2小時以後，藉由光學顯微鏡（optical microscopy）測定，在半徑上表面缺陷的密度平均係不小於1100／平方公分（cm-2 ）；以及 在該半導體晶圓於780°C的溫度下熱處理3小時且於1000°C的溫度下熱處理16小時以後，藉由IR斷層攝影沿半徑從徑向位置（radial position）r = R/3至徑向位置r = R/1.15測定，BMDs的密度係不小於下限5 × 108 ／立方公分。
  2. 如請求項1所述的半導體晶圓，其中該半導體晶圓的前側係覆蓋有一由矽製成的磊晶層。
  3. 如請求項2所述的半導體晶圓，其中在該半導體晶圓於780°C的溫度下熱處理3小時並於1000°C的溫度下熱處理16小時之後，藉由IR斷層攝影在邊緣排除（edge exclusion）為1毫米的情況下從半導體晶圓的中心至邊緣測定並評估，BMDs的密度係不小於3 × 108 ／立方公分且不大於5 × 109 ／立方公分。
  4. 如請求項2或3所述的半導體晶圓，其中在該半導體晶圓於780°C的溫度下熱處理3小時且於1000°C的溫度下熱處理16小時以後，BMDs的密度的變化不大於平均密度的80%，平均密度係藉由IR斷層攝影沿半徑從徑向位置r = R/1.0791至徑向位置r = R/1.0135測定並評估。
  5. 一種用於由單晶矽製備半導體晶圓的方法，其包括： 根據柴可斯基（CZ）方法以提拉速度V由一熔體（melt）中提拉一單晶，其中該熔體係摻雜有氧、氮與氫，且該單晶係在結晶介面（crystallization interface）處生長； 在具有均勻直徑的該單晶的一區段（section）中控制氧、氮與氫的摻入（incorporation），以使氧濃度不小於4.9 × 1017 原子／立方公分且不大於5.85 × 1017 原子／立方公分，氮濃度不小於5 × 1012 原子／立方公分且不大於1.0 × 1014 原子／立方公分，以及氫濃度不小於3 × 1013 原子／立方公分且不大於8 × 1013 原子／立方公分； 控制提拉速度V，以使其處於一跨度ΔV內，在該跨度ΔV內在具有均勻直徑的該區段中的單晶係在一Pv 區域中生長，其中提拉速度V係處於該跨度的一子範圍中，該子範圍包含該跨度的39%，且該子範圍的最低提拉速度係比從Pv 區域到一Pi 區域的轉變處的提拉速度VPv/Pi 大26%；以及 從具有均勻直徑的該單晶的該區段分離該半導體晶圓。
  6. 如請求項5所述的方法，其包括在包含氫氣的氣氛中提拉該單晶，其中氫氣的分壓係不小於5帕（Pa）且不大於18帕。
  7. 如請求項5或6所述的方法，其包括一旦具有均勻直徑的該單晶的該區段的軸向長度達到大於該區段的期望軸向長度的50%，增大氫氣的分壓。
  8. 如請求項5或6所述的方法，其中在該半導體晶圓的前側上沉積有一矽的磊晶層。
  9. 如請求項8所述的方法，其中在沉積該磊晶層之前，避免使用一使該單晶或半導體晶圓經受熱處理的步驟，該步驟藉由穩定BMD晶種而在磊晶層的沉積過程中防止BMD晶種溶解。
TW105140190A 2015-12-11 2016-12-06 由單晶矽製成的半導體晶圓及其製備方法 TWI607122B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015224983.2A DE102015224983B4 (de) 2015-12-11 2015-12-11 Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
TW201720972A true TW201720972A (zh) 2017-06-16
TWI607122B TWI607122B (zh) 2017-12-01

Family

ID=57482408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140190A TWI607122B (zh) 2015-12-11 2016-12-06 由單晶矽製成的半導體晶圓及其製備方法

Country Status (9)

Country Link
US (1) US10844515B2 (zh)
EP (1) EP3387166B1 (zh)
JP (1) JP6599009B2 (zh)
KR (1) KR102084872B1 (zh)
CN (1) CN108368638B (zh)
DE (1) DE102015224983B4 (zh)
SG (1) SG11201804874WA (zh)
TW (1) TWI607122B (zh)
WO (1) WO2017097675A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671441B (zh) * 2017-06-26 2019-09-11 日商Ｓｕｍｃｏ股份有限公司 矽晶圓
CN111480219A (zh) * 2017-12-22 2020-07-31 环球晶圆日本股份有限公司 金属污染评价方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
CN111996594B (zh) * 2020-09-01 2021-09-28 晶科能源股份有限公司 镓、氢、氮掺杂单晶硅及其制备方法、太阳能电池
CN112144117B (zh) * 2020-09-15 2023-05-02 新疆晶科能源有限公司 氢、磷、氮掺杂单晶硅及其制备方法、太阳能电池
US11618971B2 (en) * 2020-09-29 2023-04-04 Sumco Corporation Method and apparatus for manufacturing defect-free monocrystalline silicon crystal
CN115233293A (zh) * 2022-07-25 2022-10-25 北京麦竹吉科技有限公司 一种轻掺p型硅单晶及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449730B2 (ja) 1997-04-09 2003-09-22 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンインゴットを製造する方法
US20110263126A1 (en) * 2000-11-22 2011-10-27 Sumco Corporation Method for manufacturing a silicon wafer
DE10339792B4 (de) * 2003-03-27 2014-02-27 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
US7211141B2 (en) 2003-08-12 2007-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing a wafer
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
JP4743010B2 (ja) 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
DE102008046617B4 (de) 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
JP2010100474A (ja) * 2008-10-23 2010-05-06 Covalent Materials Corp シリコン単結晶引上げ水平磁場の最適化方法およびシリコン単結晶の製造方法
EP2309038B1 (en) 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
DE102010063728B4 (de) * 2009-12-28 2016-04-14 Fuji Electric Co., Ltd. Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit
EP2345752B1 (en) * 2009-12-29 2012-02-15 Siltronic AG Silicon wafer and method for producing the same
JP2013129564A (ja) 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
JP2013163598A (ja) 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP6652959B2 (ja) * 2014-07-31 2020-02-26 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671441B (zh) * 2017-06-26 2019-09-11 日商Ｓｕｍｃｏ股份有限公司 矽晶圓
CN111480219A (zh) * 2017-12-22 2020-07-31 环球晶圆日本股份有限公司 金属污染评价方法
TWI717628B (zh) * 2017-12-22 2021-02-01 日商環球晶圓日本股份有限公司 金屬污染評價方法
US11538721B2 (en) 2017-12-22 2022-12-27 Globalwafers Japan Co., Ltd. Evaluation method of metal contamination

Also Published As

Publication number Publication date
EP3387166A1 (de) 2018-10-17
JP6599009B2 (ja) 2019-10-30
DE102015224983B4 (de) 2019-01-24
TWI607122B (zh) 2017-12-01
US10844515B2 (en) 2020-11-24
JP2019503960A (ja) 2019-02-14
US20180371639A1 (en) 2018-12-27
SG11201804874WA (en) 2018-07-30
EP3387166B1 (de) 2020-11-18
WO2017097675A1 (de) 2017-06-15
KR102084872B1 (ko) 2020-03-04
DE102015224983A1 (de) 2017-06-14
CN108368638B (zh) 2021-03-09
KR20180080271A (ko) 2018-07-11
CN108368638A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
TWI607122B (zh) 由單晶矽製成的半導體晶圓及其製備方法
KR102089886B1 (ko) 균질한 방사형 산소 변화를 갖는 실리콘 웨이퍼
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
US7435294B2 (en) Method for manufacturing silicon single crystal, and silicon wafer
US20130323153A1 (en) Silicon single crystal wafer
US20090061140A1 (en) Silicon Single Crystal Producing Method, Annealed Wafer, and Method of Producing Annealed Wafer
US9230798B2 (en) Semiconductor wafer composed of silicon and method for producing same
JP2019206451A (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板
TWI685591B (zh) 由單晶矽製成的半導體晶圓和其生產方法
US10100431B2 (en) Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof
TWI775502B (zh) 製備半導體晶圓的方法
TWI828442B (zh) 磊晶晶圓
TWI807353B (zh) 由單晶矽製成的半導體晶圓及其製造方法
JP2019505472A (ja) Ｆｚシリコンおよびｆｚシリコンを準備する方法
JP2004146470A (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP2015008314A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ