TW201709362A - 中介層基板積層體及其製造方法 - Google Patents

中介層基板積層體及其製造方法 Download PDF

Info

Publication number
TW201709362A
TW201709362A TW105102343A TW105102343A TW201709362A TW 201709362 A TW201709362 A TW 201709362A TW 105102343 A TW105102343 A TW 105102343A TW 105102343 A TW105102343 A TW 105102343A TW 201709362 A TW201709362 A TW 201709362A
Authority
TW
Taiwan
Prior art keywords
substrate
interposer substrate
interposer
metal layer
holes
Prior art date
Application number
TW105102343A
Other languages
English (en)
Other versions
TWI738638B (zh
Inventor
小西繁
久保田芳宏
Original Assignee
信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化學工業股份有限公司 filed Critical 信越化學工業股份有限公司
Publication of TW201709362A publication Critical patent/TW201709362A/zh
Application granted granted Critical
Publication of TWI738638B publication Critical patent/TWI738638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供在具備複數個貫通孔的中介層基板上隔著金屬層而具備其他基板的中介層基板積層體，亦即提供散熱性良好的中介層基板積層體及其製造方法。具體而言，為一種中介層基板積層體的製造方法，至少包含加壓程序，該加壓程序係將中介層基板的表面、其他基板的形成金屬層的表面予以對向，以5kgf/cm2以上作加壓從而接合，而該中介層基板係具備：複數個貫通孔或溝部；以及填充於貫通孔或溝部，從具有貫通孔或溝部的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料，且導電性材料被以金屬材料及碳材料而構成。此外，為一種中介層基板積層體，具備：中介層基板；具備於中介層基板的打算接合之側的面上的金屬層；以及具備於金屬層上的其他基板。

Description

中介層基板積層體及其製造方法
本發明，係有關在第一基板上具備第二基板的基板積層體，有關在具備複數個貫通孔的中介層基板上隔著金屬層而具備其他基板的中介層基板積層體及其製造方法。
半導體裝置，係例如在如多層電路基板的配線基板(亦稱作安裝基板)上，搭載IC晶片、LSI晶片等的半導體晶片。在將配線基板與半導體晶片電氣連接的安裝手法方面，係舉例如焊線(WB)法及倒裝晶片(FC)法等。
WB法，係將配線基板與半導體晶片上的電極，利用從直徑幾十微米至數百微米的接合線而電氣連接的手法。依WB法而接合的情況下，作為連接手段而使用的接合線的機械強度有時弱。此外，需要寬廣的配線空間，故有時無法充分應對高密度配線、裝置的小型化、薄型化等之要求。
另一方面，FC法，係如下手法：在配線基板 上，配置排列成陣列狀的稱作凸塊的突起狀的端子，經由此凸塊而搭載半導體晶片從而電氣連接的手法。於FC法，在將焊料的凸塊形成於半導體晶片的方法方面，係舉例如：在半導體晶片的電路形成面的鋁電極堆起焊料，進一步將該焊料加熱而半球狀地形成凸塊的方法；將金線接合於鋁電極而形成小球狀的凸塊的方法等。此外，為了提高電氣連接部分的機械強度，或者為了提高耐水性，於之後的程序，一般而言進行：在WB法方面係例如將半導體裝置整體或一部分，在FC法係例如將配線基板與半導體晶片之間，以如環氧樹脂的絕緣性的密封樹脂(於FC法係亦稱作底膠填充材)密封。依FC法而接合的情況下，僅配線基板與半導體晶片被藉凸塊而接合，故在半導體裝置從下方、側面等施加應力的情況下，即使已樹脂密封，有時半導體晶片仍從配線基板分離。此外，配線基板、半導體晶片、及底膠填充材，係分別線膨脹率不同，故因已接合的材料間的線膨脹率的差異使得有時在配線基板、半導體晶片等發生大的彎曲，發生晶片的破損、脫落等，並進一步發生異常動作。雖已思考以更硬質的材料構成配線基板從而防止彎曲的問題，惟近來的傾向方面，半導體晶片的基板係以薄且脆的材料而構成故依然容易破損，並非僅以配線基板的改善即可解決全部的問題者。
為了解決此等問題，已提出例如在配線基板與半導體晶片之間間插中介層基板而構成半導體基板的方法，其實用化正被檢討。
中介層基板，係採以下構造：在矽、玻璃基板等週期性設置直徑數10μm~數100μm的貫通孔，以導電性高的材料而填充貫通孔。採用中介層基板的安裝形態，係記載於例如專利文獻1、專利文獻2等。再者，比起將半導體晶片在配線基板上利用WB法、FC法等而搭載，利用中介層基板而例如在形成半導體裝置的晶圓級，在晶圓整面作接合的情形從降低程序成本的觀點而言較受到期望。
近年來，半導體晶片的高密度化進展，除了電氣連接以外，漸要求從半導體裝置的散熱。在中介層基板的填充材方面，係一般而言，採用Cu(熱導率~400W/m‧K)，惟為了進一步提高散熱性，熱導率較高的填充材受到期望。在熱導率高的材料方面，係舉例奈米碳管(專利文獻3、非專利文獻1及2)。依Kim等，奈米碳管的熱導率為3000W/K‧m以上，從其導電性，進行將奈米碳管使用於填充材的檢討(非專利文獻1)。此外，專利文獻3，係記載：在基板上塗佈觸媒，以觸媒為起點而予以成長，使得可在基板上往垂直方向使奈米碳管成長。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本發明專利公開平成11-288978號
〔專利文獻2〕日本發明專利公開2000-31345號
〔專利文獻3〕日本發明專利公開2003-183012號
〔非專利文獻〕
〔非專利文獻1〕P.Kim et al., Physical Review Letters 87 (21)，215502-1~-4 (2001)
〔非專利文獻2〕A.Kawabata et al., Japanese Journal of Applied Physics 52、110117-1~-4 (2013)
應用於在中介層基板的貫通孔使奈米碳管成長而填充從而提高電氣連接及散熱性的用途的情況下，存在以下的問題。
首先，要取得電氣連接，係需要例如使奈米碳管成長成比與中介層基板的厚度相同的長度長。將使奈米碳管成長成從貫通孔突出之形的中介層基板，與形成半導體晶片、裝置構造等的基板在晶圓級作接合的情況下，作成藉例如電漿接合、直接接合而在基板的整面予以貼合而接合時，在接合的表面存在奈米碳管所致的凹凸，故無法順利接合。另一方面，使奈米碳管成長成比中介層基板的厚度短時，亦即成長成比貫通孔周邊的基板表面的高度淺時，雖無接合時的平坦性的問題，惟無法獲得電氣連接。為了獲得電氣連接性及適於接合的平滑性，而對使奈米碳管成長成從貫通孔突出之形的中介層基板實施洗淨及研磨時，有奈米碳管從貫通孔脫落如此之問題。為此，雖亦正檢討在使奈米碳管成長成從貫通孔突出之形的中介層基板的表 面形成SOG(Silicon on Glass)膜，實施化學機械研磨(Chemical Mechanical Polishing、CMP)，惟SOG膜係絕緣體，且熱導率係SiO2程度(約1.5W/m‧K)，故存在散熱性變差的問題。
接著，關於散熱性，係如上述，雖已有報告奈米碳管單體的高熱導率，惟在基板上予以成長的奈米碳管的每單位面積的密度低，例如使此等奈米碳管成長於貫通孔的情況下，貫通孔內的空隙率變高故有時無法獲得充分的散熱性。非專利文獻2，係進行將奈米碳管的每單位面積的密度提高的檢討，已有報告提高面積密度使得散熱性提升。然而，此報告中的奈米碳管的散熱性，係未達到以是既存的填充材的Cu作了填充的情況下的散熱性，進一步的密度的提升受到期望。
本發明人，係除了將貫通孔僅以奈米碳管作填充的檢討以外，亦檢討：使奈米碳管與Cu複合化而填充，藉Cu將貫通孔與奈米碳管之間的空隙填埋，從而比僅以Cu填充更加提高散熱性。然而，為了獲得貫通孔的電氣連接而以使奈米碳管從貫通孔突出之形予以填充時，在與半導體晶片接合前，需要將該表面藉CMP而平滑化。此外，在成膜有Cu之面進行CMP的情況下，因侵蝕、凹陷等而產生凹部，使該狀態下的表面與其他基板接合時，有時使接合面產生空洞。
如以上，使用奈米碳管作為中介層基板的貫通孔的填充材的情況下，在貫通孔以導電性材料突出之形 而填充的表面，亦即在與半導體晶片等的其他基板作接合之面產生階差，故有與其他基板的接合無法順利進行如此之問題。此外，應用據說理論上熱導率比奈米碳管高的石墨烯的情況下，亦以從貫通孔突出之形而填充，故產生如上述的問題，需要找出適合的接合方法。
鑑於上述的課題，本發明之目的，係在於提供一種基板積層體及其製造方法，可將具有例如貫通孔、配線用的溝部(溝渠)等並使有益於半導體基板的高散熱化的熱導率高的奈米碳管或石墨烯與金屬材料以從該貫通孔、溝部等突出之形而填充的中介層等之基板，與半導體晶片等之別種基板在晶圓級，亦即在晶圓整面強固地接合。
本發明，係依一態樣時，可提供一種中介層基板積層體的製造方法，至少包含加壓程序，該加壓程序係將中介層基板的表面、其他基板的形成金屬層的表面予以對向，以5kgf/cm2以上作加壓從而接合，而該中介層基板係具備：複數個貫通孔或溝部；以及填充於前述貫通孔或溝部，從具有前述貫通孔或溝部的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料；另外加壓程序中係前述導電性材料被以金屬材料及碳材料而構成。
此外，本發明，係依別的一態樣時，可提供一種中介 層基板積層體，至少具備中介層基板、金屬層及其他基板，該中介層基板係具備：複數個貫通孔或溝部；以及填充於前述貫通孔或溝部，從具有前述貫通孔或溝部的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料；該金屬層係具備於前述中介層基板的具有前述貫通孔或溝部的打算接合之側的面上；該其他基板係具備於前述金屬層上。
依本發明時，例如即使利用使熱導率高的奈米碳管或石墨烯等之碳材料與Cu等之金屬材料以從該貫通孔或溝部突出之形而填充至比基板的表面高既定的範圍的位置的中介層等之基板而與半導體晶片等之其他基板在基板整面作接合的情況下，仍獲得空隙遍及接合界面整體為少的基板積層體。所得的中介層基板積層體，係在中介層基板與其他基板的接合界面的接合性良好，可獲得優異之散熱性。
10、20‧‧‧中介層基板
11、21‧‧‧中介層基板的貫通孔
21a‧‧‧中介層基板的溝部
12、22‧‧‧導電性材料
13、23‧‧‧其他基板
14、14a、14b、24、24a、24b‧‧‧金屬層
25‧‧‧接合體
16、26‧‧‧中介層基板積層體
〔圖1〕本發明的一實施形態的中介層基板積層體的製造方法的示意圖。
〔圖2〕本發明的別的一實施形態的中介層基板積層體的製造方法的示意圖。
以下，詳細說明供於實施本發明用的一形態，惟本發明的範圍係非限定於此形態者。
本發明，係依一實施形態時，可提供在中介層基板上隔著金屬層而具備其他基板的中介層基板積層體的製造方法。
在中介層基板的材料方面，係舉例由矽、玻璃、及聚醯亞胺等之有機材料所成之基板。尤其，矽，係於貫通孔或溝部的形成等方面加工容易，故優選。中介層基板的厚度，係非特別限定者，可為30~500μm。
中介層基板，係具備複數個貫通孔。貫通孔，係貫通於中介層基板的厚度方向。貫通孔的形狀，係非特別限定者，可為圓形、橢圓形、正方形、長方形等。貫通孔的形狀為圓形的情況下，直徑，係非特別限定者，可為10~500μm。關於其他形狀，係非特別限定者，可為截面積78.5~196250μm2。中介層基板，係具備複數個貫通孔，具備可形成間距寬的至少2以上的貫通孔。中介層基板，係例如可每1cm2具有2500個的貫通孔。複數個貫通孔，係可分別為同形狀或不同形狀，可為相同截面積或不同截面積。貫通孔，係可依用途而具備週期性，或者可隨機地具備。週期性地具備貫通孔，係如下狀態：例如具備同直徑的圓形的貫通孔的情況下，將各貫通孔的中心，亦即將圓形的中心部配置成棋盤的目狀般隔著一定之間隔 而具備貫通孔。例如，在中介層基板具備3個同直徑的圓形的貫通孔的情況下，能以等間隔配置成一列，亦能以3個貫通孔的各中心間的距離成為相同的方式配置。貫通孔間之間距寬，係非特別限定者，可為等間隔或不同間隔，可為10~500μm。
中介層基板，係可進一步具備溝部(溝渠)。此外，依情況，中介層基板，係亦可代替貫通孔而具備複數個溝部。溝部，係不同於貫通孔，並未貫通基板，係從中介層基板的表面相對於基板的厚度方向具有深度的溝。溝部的最深部，係非特別限定者，可相對於中介層基板的厚度為10~50%的深度。從中介層基板的剖面所見的情況下的溝部的剖面形狀，係非特別限定者，可為半圓形及半橢圓形的圓弧的部分向下的形狀，或者長方形、正方形。形成於中介層基板的表面的溝部的寬度，係非特別限定者，可為10~500μm。形成於中介層基板的表面的溝部的開口的形狀，係例如，如同上述之貫通孔，可為圓形、橢圓形、正方形、長方形等。可依中介層的用途，而設定溝部的長度、個數等，例如可具備複數個溝部，例如2個以上，可分別為同形狀或不同形狀，此外可週期性地具備，亦可隨機地具備。中介層基板不具有貫通孔，而在其一面具備溝部的情況下，可在溝部具備導電性材料前或後，從與具備溝部的面係相反側的面，直到溝部成為貫通孔的厚度為止，進行研削、研磨、氣相或液相蝕刻、或將其等組合下的蝕刻處理，作成具備貫通孔的基 板。或者，亦可在加壓程序後，從中介層基板積層體的未與其他基板作接合的中介層基板的面，進行蝕刻處理直到溝部成為貫通孔的厚度為止。
中介層基板，係具備：複數個貫通孔或溝部；以及填充於貫通孔或溝部，從具有貫通孔或溝部的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料。
使用於貫通孔或溝部的填充的導電性材料，係由金屬材料與碳材料而構成，至少各個材料使用1種為優選。在金屬材料方面，係例舉Cu、Ta、W、Al、Au、Ag、Pt、Ti等，使用至少1種材料。尤其，從電導率高、在配線材料方面已實用化之點而言，Cu為優選。在碳材料方面，係非特別限定者，舉例石墨烯、奈米碳管等的sp2結合的奈米尺寸的碳物質，使用至少1種材料。石墨烯，係基本上，由1原子的厚度的sp2結合的碳所成之薄片狀的物質。在本發明的石墨烯的薄片形狀，係例如可為如1個的擴展的手帕的二維，例如亦可為如將1個的手帕隨意圓化的三維，可為全部相同的形狀或包含不同形狀。此外，石墨烯的薄片，係可在離析的狀態下使用，亦可在重疊複數個的狀態下使用。奈米碳管，係基本上，呈將石墨烯的薄片圓化成圓筒狀的構造，可為具有1個此圓筒狀構造的單層者，亦可為將圓筒狀構造的直徑不同的2者以同軸作重疊的2層者，亦可為將圓筒狀構造的直徑不同的複數個奈米碳管以同軸重疊的多層者。奈米碳管的最外層的直徑， 係可為0.4~100nm。奈米碳管的長度，係非特別限定者，可為依存於中介層基板的厚度的長度，亦可為從中介層基板的表面超過0μm而突出至10μm以下的高度的程度的長度。尤其，從熱導率高、具有可撓性之點而言，使用奈米碳管為優選。
使至少2種類的導電性材料填充於中介層基板的貫通孔或溝部時，可將例如金屬材料與碳材料同時或交替予以填充，亦可先予以填充任一方的材料後，予以填充另一方的材料。例如，使金屬材料為Cu，使碳材料為奈米碳管的情況下，亦可先使奈米碳管填充於貫通孔或溝部，之後予以填充Cu，而填埋貫通孔或溝部的內壁與奈米碳管之間的空隙。
在金屬材料的填充方法方面，係舉例鍍層法、化學蒸鍍(CVD：Chemical Vapor Deposition)法、物理蒸鍍(PVD：Physical Vapor Deposition)法等，可使用此等之中1種的方法，亦可使用2種方法。碳材料，係可使用在填充於貫通孔或溝部前成為上述之碳物質的形狀者，亦可在填充於貫通孔或溝部時構成上述之碳物質的形狀。例如，可在填充於貫通孔或溝部前，預先製作奈米碳管，將膏狀或溶液狀的金屬材料予以混合，利用鍍層法等而與金屬材料同時使碳材料填充於貫通孔或溝部。在填充於貫通孔或溝部時形成奈米碳管的情況下，可利用一般的奈米碳管的製造方法，例如可利用電弧法、雷射剝蝕法、CVD法等而予以成長於貫通孔內或溝部內。使用任一填 充方法的情況下，皆可為了在中介層基板的貫通孔或溝部以外的表面不會堆積此等導電性材料，而使用例如遮蔽(遮蔽)帶等。此外，可利用例如鹽酸、硫酸等之酸性水溶液，而將例如基板予以浸漬，或塗佈於基板表面上，或旋轉式蝕刻，從而除去附著於貫通孔或溝部以外的中介層基板的表面部分的填充物。
中介層基板的貫通孔或溝部，係可利用例如上述之填充方法，而將至少2種類的導電性材料以從中介層基板的表面，亦即以從在之後的程序打算與其他基板作接合之側的面突出至超過0μm且優選上10μm以下、較優選上5μm以下、更優選上1μm以下的高度之形而填充。導電性材料以從中介層基板的表面突出至超過0μm且10μm以下的高度之形而填充的情況下，在將其他基板作接合時，存在於中介層基板與其他基板之間的導電性材料係容易彎曲變形。導電性材料以從中介層基板的表面突出至超過10μm的高度之形而填充的情況下，在將其他基板作接合時，存在於中介層基板與其他基板之間的導電性材料，例如奈米碳管的彎曲變形變不充分，在面整體的接合強度弱，在接合面容易剝離。導電性材料以未從中介層基板的表面突出的比0μm低的高度而填充的情況下，將此表面與其他基板作接合時，難以獲得電氣連接。中介層基板具備貫通孔的情況下，亦可依用途而以從中介層基板的貫通孔的一端或兩端的開口部的表面超過0μm而突出至10μm以下的高度之形而填充導電性材料。中介層基板具 備溝部的情況下，可例如在中介層基板的溝部，予以載置例如Al、Fe、或將此等組合的金屬複合體等的觸媒，1.0~1.0×104Pa的減壓環境中，200~800℃下藉採用乙炔氣體等的CVD法，而使奈米碳管從打算與其他基板作接合之側的面超過0μm而成長至例如1μm後，藉鍍層法填充Cu，從而作成既定的突出之形的填充。此外，亦可包含如下程序：在溝部填充導電性材料後，在與其他基板作接合的加壓程序的前或後，從與具備溝部的面係相反側的面，進行研削、研磨、氣相或液相蝕刻、或將其等組合下的蝕刻處理直到溝部成為貫通孔的厚度為止，使溝部貫通。作成如此在填充導電性材料後使溝部貫通的情況下，貫通孔內的導電性材料，係亦具有與上述的從當初具備貫通孔的中介層基板同樣的填充狀態。
在其他基板方面，係矽基板、玻璃基板等以外，舉例SOI(Silicon On Insulator)基板等。此外，其他基板，係可為中介層基板，亦可為既存的半導體晶片。SOI基板，係在絕緣體基板上，具備可形成裝置層的矽薄膜層的基板，在絕緣體基板方面舉例具有藍寶石、石英、玻璃基板等的SOS(Silicon on Sapphire)基板、SOQ(Silicon on Quartz)基板、SOG基板等，取決於用途，亦可為代替絕緣體基板使用半導體基板而與矽基板貼合的貼合基板。
SOI基板，係可使用市售者，亦可製作。在製作方法方面，係舉例如SmartCut法及SiGen法等，惟非特別限 定於此等者，亦可將此等各程序作組合，而該SmartCut法係在貼合面側將注入氫離子的矽基板與絕緣體基板予以貼合後，實施大概500℃以上的熱處理使離子注入層熱剝離，而在絕緣體基板上轉印矽薄膜而獲得，該SiGen法係在貼合面側將注入氫離子的矽基板與絕緣體基板予以貼合，常溫下以機械方式使離子注入層剝離，而在絕緣體基板上轉印矽薄膜而獲得。例如，可將矽基板與絕緣體基板以黏合劑等予以貼合，而將矽基板的與接合面相反側的面以研磨等薄化。於SOI基板，絕緣體基板與矽基板的貼合，係從作為中介層基板積層體時獲得良好的散熱性能之點而言，在與中介層基板作接合的加壓程序後，以可卸除絕緣體基板部分的程度而貼合為理想。此外，可在矽基板與絕緣體基板中的至少一方的貼合面具備氧化膜的狀態下予以貼合，而作成具有埋入的氧化膜的SOI基板。矽薄膜的厚度，係雖可依用途而選擇，惟作成例如5~500nm為優選，可藉研磨、蝕刻等而調整。
其他基板，係依情況，亦可使用如下SOI基板：與中介層基板作接合後，為了在中介層基板上僅具備例如矽薄膜層，預先將矽基板與絕緣體基板藉接著強度低的黏合劑等予以接合，而使成為矽基板的接合面的相反側的面藉研削、研磨、氣相或液相蝕刻該等的組合而予以薄化。此情況下，將此SOI基板的矽薄膜層的表面與中介層基板隔著金屬層作接合而作成基板積層體後，亦即在加壓程序後，以機械或化學方式除去矽薄膜層與絕緣體基板之 間的接著層，使得可製作僅具備矽薄膜層的中介層基板。在從中介層基板積層體卸除絕緣體基板的方法方面，利用例如楔等之銳角的剝離器具，而對矽層與絕緣體基板之間的接著層或接合面給予機械衝撃，使得可將絕緣體基板以機械方式分離。此外，使從例如中介層基板積層體的絕緣體基板側的端面至與矽層的接著層或接合面的部分浸於例如鹼性、酸等，而使例如接著層溶解，使得可將絕緣體基板以化學方式分離。
其他基板，係與中介層基板作接合前，亦即在加壓程序前，在其他基板的表面優選上藉氣相沉積法形成金屬層。
形成金屬層的金屬材料，係從由Au、Cu、Hf、Ta及W所成之群組所選出的至少一者為優選。金屬層，係形成於予以與中介層基板對向的其他基板的面。與中介層基板的接合時，從期望金屬層因其金屬材料的展性而容易變形而言，Au或Cu較優選。依情況，在作成基板積層體後，金屬層的金屬成分擴散於裝置等而造成影響的情況下，係使用不易擴散於裝置的Hf、Ta或W等高熔點金屬為優選。尤其，以Au而形成的金屬層，係大氣壓下其表面難以氧化，故接合時可在大氣壓下接合。以Cu、Hf、Ta或W而形成的金屬層，係在大氣壓下其表面容易氧化。金屬層，係從確保電導性、及確保熱導性的觀點而言，未形成氧化膜為理想。為此，金屬層，係在接合前，亦即在加壓程序前，真空條件下(1.0×10-4~1.0×10-8Pa)，藉採Ar 離子的濺鍍法等而除去該表面的氧化膜而表面活性化後，同樣的真空條件下作接合為優選。在金屬層的形成方法方面，係舉例氣相沉積法，雖無特別限定，惟可採用真空蒸鍍、濺鍍等。金屬層的厚度，係只要金屬層不會從基板剝離即可，優選上0.5nm~1μm的範圍，較優選上0.5~100nm。不足0.5nm時，在接合面容易產生空隙，接合後的接合力變不充分。1μm以上時，具有於金屬層形成時金屬層從基板剝離之虞。
依情況，亦可在導電性材料以從該表面超過0μm而突出至10μm以下的高度之形而填充的中介層基板的表面，優選上藉氣相沉積法而具備金屬層。亦即，可在加壓程序前，在與其他基板對向而予以接觸的中介層基板的表面，藉氣相沉積法而形成金屬層。此情況下，可利用與形成於其他基板的金屬層相同的金屬材料及手法，而將同樣的厚度的金屬層形成於中介層基板的表面上。此外，填充於中介層基板的貫通孔的金屬材料為Cu情況下，有時在該表面形成氧化膜，故在真空條件下(1.0×10-4~1.0×10-8Pa)，藉採Ar離子的濺鍍法等而除去氧化膜而表面活性化後，形成金屬層為優選。在中介層基板亦具備金屬層，使得可提高作為基板積層體時的接合強度。
將形成有作成如此而獲得的金屬層的其他基板的表面、及具備從具有貫通孔或溝部的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料的中介層基板的表面予以對向，以5kgf/cm2以上作加壓從而 接合。亦即，使導電性材料從貫通孔或溝部而突出的中介層基板的表面、其他基板的形成金屬層的表面對向而予以接觸，以5kgf/cm2以上作加壓從而接合，獲得基板積層體。
接合時，予以接合的中介層基板的表面與其他基板的表面，係未形成氧化膜，此外表面被活性化為理想。為此，可在加壓程序前，在予以與其他基板對向的中介層的表面及/或其他基板的形成金屬層的表面，進行表面活性化處理。例如，在予以接合的表面形成氧化膜的情況下，或者使接合界面的接著強度提升的情況下，如上所述，真空條件下(1.0×10-4~1.0×10-8Pa)針對基板表面藉採Ar離子的濺鍍法等而除去氧化膜及/或表面活性化後，同樣的真空條件下作接合為優選。
在加壓時的壓力方面，係優選上5kgf/cm2以上，更優選上50kgf/cm2以上。作成不足5kgf/cm2時，採用導電性材料以從該表面超過0μm而突出至10μm以下的高度之形而填充的中介層基板的情況下，填充物的變形變不充分，在接合界面產生空隙，容易剝離。加壓時的保持時間，係非特別限定者，可設為優選上10秒~1小時，較優選上30秒~30分，更優選上1分~10分。不足10秒時，有時接合局部變不充分。此外，即使超過1小時，接合強度仍不變。接合，係可在大氣壓下進行，依情況亦可在真空壓(1.0×10-4~1.0×10-8Pa)下進行。例如，在未以中介層基板及其他基板的接合的表面難以氧化的Au覆蓋 的情況下，係在實施上述之表面活性化處理後，以不變的真空條件(1.0×10-4~1.0×10-8Pa)接合為優選。
藉以上的製造方法，可獲得在中介層基板上隔著金屬層而具備其他基板的中介層基板積層體。亦即，可獲得一種中介層基板積層體，其至少具備中介層基板、金屬層及其他基板，該中介層基板係具備：複數個貫通孔或溝部；以及填充於貫通孔或溝部，從具有貫通孔或溝部的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料；該金屬層係具備於中介層基板的具有貫通孔或溝部的打算接合之側的面上；該其他基板係具備於金屬層上。依本發明時，隔著由具有展性的金屬材料所成之金屬層，而將中介層基板與其他基板作加壓接合，故採用例如奈米碳管等的導電性材料以從該表面超過0μm而突出至10μm以下的高度之形而填充的中介層基板的情況下，奈米碳管在接合界面被予以彎曲變形，且藉金屬層的金屬填埋因從貫通孔或溝部而突出的奈米碳管所產生的中介層基板與其他基板之間隙，故成為如下的基板積層體：在接合界面不予以產生空隙下，在接合界面的電氣連接性方面優異之散熱性佳、接合性方面優異。中介層基板積層體的填充物係在電氣連接性方面優異，故填充物的電阻率小，藉此可增加中介層基板積層體的電流容量。在電氣連接性的評價方法方面，係舉例：在填充了填充物的貫通孔的兩端面形成電極，測定電阻率。此外，中介層基板積層體係散熱性佳，故在藉形成於中介層的填充物而將在裝置 產生的熱作散熱時，可比歷來抑制裝置的溫度上升。在散熱性的評價方法方面，係舉例：藉熱成像儀而確認裝置溫度。再者，中介層基板積層體係接合性佳，空隙在中介層基板與其他基板的接合面少，具有要在之後的程序使用時適合的接合強度。例如，在作成中介層基板積層體後將其他基板側的一部分作研削加工的情況下，在中介層基板與其他基板的接合面剝離的可能性仍低。在接合性的評價方法方面，係舉例：針對將刀片插入接合界面時是否會剝離作確認的方法。
本發明相關之中介層基板積層體的製程，係非特別限定者，將其一態樣示於圖1。據此，在中介層基板10的表面、其他基板13的表面形成金屬層14a、14b，而該中介層基板10係具備：複數個貫通孔11；填充於貫通孔11，從具有貫通孔11的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料12(程序A)。將形成金屬層14a的中介層基板10的表面、同樣形成金屬層14b的其他基板13的表面予以對向，以5kgf/cm2以上作加壓從而接合，可獲得在中介層基板10上隔著金屬層14(由14a及14b所成)而具備其他基板13的中介層基板積層體16(程序B)。
此外，將本發明相關之別的一態樣的中介層基板積層體的製程示於圖2。據此，在中介層基板20的表面、其他基板23的表面形成金屬層24a、24b，而該中介層基板20係具備：複數個溝部21a；填充於溝部21a， 從在之後的程序打算與其他基板23接合之側的面而超過0μm突出至10μm以下的高度的導電性材料22(程序A)。將形成金屬層24a的中介層基板20的表面、同樣形成金屬層24b的其他基板23的表面予以對向，以5kgf/cm2以上作加壓從而接合，獲得接合體25(程序B)。在與所獲得的接合體25的中介層基板20側的接合面係相反側的面實施蝕刻處理，而從溝部21a形成貫通孔21，可獲得在中介層基板20上隔著金屬層24(由24a及24b所成)而具備其他基板23的中介層基板積層體26(程序C)。
中介層基板積層體，係此外可為了在中介層基板的與其他基板作接合之面的相反側的面與配線基板等作接合，而可進一步具備金屬層。此情況下，填充於貫通孔的導電性材料，係如同與其他基板作接合之面，可於與配線基板等接合之面，亦從該表面超過0μm突出至10μm以下的高度。亦即，於中介層基板的兩面，填充於貫通孔的導電性材料從該表面超過0μm突出至10μm以下的高度的情況下，在兩面具備金屬層後，將各面與其他基板及配線基板作接合，使得可作成隔著金屬層而具備於配線基板上的中介層基板積層體。
〔實施例〕
<實施例1>
在中介層基板方面，採用外徑150mm、厚度625μm的矽基板。在矽基板，藉Bosch程序，每1cm2以間距寬200μm形成2500個的直徑100μm、深度相對於基板的厚度方向100μm的溝部。在形成於矽基板的溝部的底部載置是觸媒的Fe/Al觸媒，利用乙炔氣體藉CVD法，1.0×103Pa的減壓環境、600℃下，使奈米碳管成長直到從矽基板的表面突出2μm程度。之後，將基板浸於12wt%的CuSO4溶液，藉採用恆電流儀的電解電鍍法(電流密度1mA/cm2)填充Cu，填埋溝部的內壁與奈米碳管之間的空隙，而獲得中介層基板。以電子顯微鏡(SEM)觀察中介層基板的剖面的結果(未圖示)，奈米碳管與Cu的複合體填充於貫通孔內，再者，填充至從矽基板的表面突出2μm的高度。
在其他基板方面，採用外徑150mm、厚度625μm的矽基板。在其他基板的表面，利用芝浦機電製CFS-4ES藉濺鍍法，將Au層形成30nm。再者，在具有從表面突出2μm的高度的填充物的中介層基板的表面，真空條件下(1.0×10-4~1.0×10-8Pa)，利用武藏野工程製常溫接合裝置實施採Ar離子的濺鍍法1分鐘而除去Cu的表面氧化膜後，藉與其他基板同樣的濺鍍法，將Au層形成30nm。
接著，將分別形成Au的金屬層的中介層基板的表面與其他基板的表面，在大氣壓及室溫(25℃)下，對向予以接觸後，利用TESTER SANGYO製熱壓接合裝置，施加60kgf/cm2的負載而保持1分鐘從而進行接合，獲得 接合體。在所獲得的接合體的中介層基板側的與其他基板作接合的面的相反側的面，利用CMP(Chemical Mechanical Polishing)研磨裝置，而予以薄化直到中介層基板側的厚度成為100μm，從溝部形成貫通孔，從而獲得在中介層基板上隔著金屬層而具備其他基板的中介層基板積層體。
所得的中介層基板積層體，係在接合界面插入刀片仍不會剝離，保持著接合狀態。以SEM觀察中介層基板積層體的剖面的結果(未圖示)，可確認：填充於貫通孔的奈米碳管與Cu，係於接合界面發生彎曲變形，中介層基板與其他基板，係在接合界面未形成空隙下接合。此外，為了評價中介層基板積層體的熱擴散性，利用熱板，而從是一方的端面的其他基板側，60分鐘、100℃下加熱而作成穩定狀態，針對是另一方的端面的中介層基板側的表面溫度，利用紅外攝影機而以熱成像儀作測定。結果，中介層基板側的表面溫度係95℃，從表現出與從其他基板側供予的熱源的溫度大致同溫度，可確認中介層基板積層體具有高散熱性。
<實施例2>
作成如同實施例1，而獲得在溝部填充奈米碳管及Cu至從矽基板的表面突出1μm的高度的中介層基板。
在其他基板方面，採用外徑150mm、厚度625μm的矽基板。在其他基板的表面，利用芝浦機電製CFS-4ES 藉濺鍍法，將Au層形成30nm。
接著，在具有該從表面突出1μm的高度的填充物的中介層基板的表面、形成Au的金屬層的其他基板的表面，1.0×10-6Pa的真空條件及室溫(25℃)下，利用武藏野工程製常溫接合裝置實施採Ar離子的濺鍍法1分鐘，而進行中介層基板上的Cu的表面氧化膜的除去、及表面活性化。之後，將表面活性化處理的中介層基板的表面與其他基板的表面，1.0×10-6Pa的真空條件及室溫(25℃)下，對向予以接觸後，在同真空條件及室溫下，利用武藏野工程製常溫接合裝置，施加60kgf/cm2的負載而保持1分鐘從而進行接合以外係作成如同實施例1而進行，獲得中介層基板積層體。
所得的中介層基板積層體，係在接合界面插入刀片仍不會剝離，保持著接合狀態。以SEM觀察中介層基板積層體的剖面的結果(未圖示)，可確認：填充於貫通孔的奈米碳管與Cu，係於接合界面發生彎曲變形，中介層基板與其他基板，係在接合界面未形成空隙下接合。此外，作成如同實施例1，而評價中介層基板積層體的熱擴散性的結果，中介層基板積層體的中介層基板側的表面溫度係90℃，可確認中介層基板積層體具有高散熱性。
<實施例3>
施加30kgf/cm2的負載而保持1分鐘從而進行接合以外，係作成如同實施例1而進行，獲得中介層基板積層 體。
所得的中介層基板積層體，係在接合界面插入刀片仍不會剝離，保持著接合狀態。以SEM觀察中介層基板積層體的剖面的結果(未圖示)，可確認：填充於貫通孔的奈米碳管與Cu，係於接合界面發生彎曲變形，即使比實施例1減小加壓時的負載，中介層基板與其他基板，仍在接合界面未形成空隙下接合。此外，作成如同實施例1，而評價中介層基板積層體的熱擴散性的結果，中介層基板積層體的中介層基板側的表面溫度係93℃，可確認中介層基板積層體具有高散熱性。
<實施例4>
作成如同實施例1而在分別形成Au的金屬層的中介層基板的表面與其他基板的表面，1.0×10-6Pa的真空條件及室溫(25℃)下，利用武藏野工程製常溫接合裝置實施採Ar離子的濺鍍法1分鐘，而進行表面活性化。之後，將表面活性化處理的中介層基板的表面與其他基板的表面，1.0×10-6Pa的真空條件及室溫(25℃)下，對向予以接觸後，利用武藏野工程製常溫接合裝置，施加30kgf/cm2的負載而保持1分鐘從而進行接合以外係作成如同實施例1而進行，獲得中介層基板積層體。
所得的中介層基板積層體，係在接合界面插入刀片仍不會剝離，保持著接合狀態。以SEM觀察中介層基板積層體的剖面的結果(未圖示)，可確認：填充於貫通孔的 奈米碳管與Cu，係於接合界面發生彎曲變形，即使比實施例1減小加壓時的負載，中介層基板與其他基板，仍在接合界面未形成空隙下接合。此外，作成如同實施例1，而評價中介層基板積層體的熱擴散性的結果，中介層基板積層體的中介層基板側的表面溫度係93℃，可確認中介層基板積層體具有高散熱性。
<實施例5>
施加6kgf/cm2的負載而保持1分鐘從而進行接合以外，係作成如同實施例1而進行，獲得中介層基板積層體。
所得的中介層基板積層體，係在接合界面插入刀片仍不會剝離，保持著接合狀態。以SEM觀察中介層基板積層體的剖面的結果(未圖示)，可確認：填充於貫通孔的奈米碳管與Cu，係於接合界面發生彎曲變形，即使比實施例1及3減小加壓時的負載，中介層基板與其他基板，仍在接合界面未形成空隙下接合。此外，作成如同實施例1，而評價中介層基板積層體的熱擴散性的結果，中介層基板積層體的中介層基板側的表面溫度係91℃，可確認中介層基板積層體具有高散熱性。
<比較例1>
施加1kgf/cm2的負載而保持1分鐘從而進行接合以外，係作成如同實施例1而進行，獲得中介層基板積層 體。所得的中介層基板積層體，係打算開放加壓並從裝置取出的結果，在接合界面剝離，無法保持接合狀態。接合時的負載不充分時，無法使填充於貫通孔的奈米碳管與Cu於接合界面彎曲變形，在接合界面產生空隙，而應未接合。
<比較例2>
施加1kgf/cm2的負載而保持1分鐘從而進行接合以外，係作成如同實施例2而進行，獲得中介層基板積層體。所得的中介層基板積層體，係打算開放加壓並從裝置取出的結果，在接合界面剝離，無法保持接合狀態。比起比較例1，增加以採Ar離子的濺鍍法的表面活性化，惟無法予以接合。接合時的負載不充分時，無法使填充於貫通孔的奈米碳管與Cu於接合界面彎曲變形，在接合界面產生空隙，而應未接合。
<比較例3>
利用與實施例1同樣的手法，而製作在溝部填充從矽基板的表面突出至20μm的高度的奈米碳管與Cu的中介層基板以外，係作成如同實施例1而進行，獲得基板積層體。所得的基板積層體，係打算開放加壓並從裝置取出的結果，在接合界面剝離，無法保持接合狀態。雖與實施例1同樣的接合條件，惟在比較例3的中介層基板，係填充於貫通孔的奈米碳管與Cu的從基板表面的高度過高，故 在面整體的接合應是變不充分。
在上述之實施例，係為了確認中介層基板的接合性，而利用具備溝部的矽基板形成中介層基板，惟並非限定於此者，採用其他中介層基板的情況下亦獲得同樣的效果。
10‧‧‧中介層基板
11‧‧‧中介層基板的貫通孔
12‧‧‧導電性材料
13‧‧‧其他基板
14、14a、14b‧‧‧金屬層
16‧‧‧中介層基板積層體

Claims (12)

  1. 一種中介層基板積層體的製造方法，至少包含加壓程序，該加壓程序係：將中介層基板的表面、其他基板的形成金屬層的表面予以對向，以5kgf/cm2以上作加壓從而接合，而該中介層基板係具備：複數個貫通孔或溝部；以及填充於前述貫通孔或溝部，從具有前述貫通孔或溝部的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料；前述導電性材料以金屬材料及碳材料而構成。
  2. 如申請專利範圍第1項之中介層基板積層體的製造方法，其中，前述金屬材料為Cu。
  3. 如申請專利範圍第1或2項之中介層基板積層體的製造方法，其中，前述碳材料為奈米碳管或石墨烯。
  4. 如申請專利範圍第1或2項之中介層基板積層體的製造方法，其中，前述其他基板的金屬層為從由Au、Cu、Hf、Ta及W所成之群組所選出的至少一個金屬。
  5. 如申請專利範圍第1或2項之中介層基板積層體的製造方法，其中，前述其他基板的金屬層的厚度為0.5~100nm。
  6. 如申請專利範圍第1或2項之中介層基板積層體的製造方法，其中，前述中介層基板為矽基板、玻璃基板、或聚醯亞胺基板，前述其他基板為矽基板、玻璃基板或SOI基板。
  7. 如申請專利範圍第1或2項之中介層基板積層體 的製造方法，其中，前述中介層基板在前述導電性材料突出之面具備金屬層。
  8. 如申請專利範圍第7項之中介層基板積層體的製造方法，其中，具備於前述中介層基板的金屬層為從由Au、Cu、Hf、Ta及W所成之群組所選出的至少一個金屬。
  9. 如申請專利範圍第7項之中介層基板積層體的製造方法，其中，具備於前述中介層基板的金屬層的厚度為0.5~100nm。
  10. 如申請專利範圍第1或2項之中介層基板積層體的製造方法，其中，前述加壓程序在1.0×10-4Pa~1.0×10-8Pa的真空條件下進行。
  11. 如申請專利範圍第1或2項之中介層基板積層體的製造方法，其進一步包含：在前述加壓程序前，在前述中介層基板的打算接合的表面及/或前述其他基板的打算接合的金屬層的表面，進行表面活性化處理之程序。
  12. 一種中介層基板積層體，至少具備中介層基板、金屬層及其他基板：該中介層基板係具備：複數個貫通孔或溝部；以及填充於前述貫通孔或溝部，從具有前述貫通孔或溝部的打算接合之側的面而超過0μm突出至10μm以下的高度的導電性材料；該金屬層係具備於前述中介層基板的具有前述貫通孔或溝部的打算接合之側的面上； 該其他基板係具備於前述金屬層上。
TW105102343A 2015-01-27 2016-01-26 中介層基板積層體及其製造方法 TWI738638B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015013239 2015-01-27
JP2015-013239 2015-01-27

Publications (2)

Publication Number Publication Date
TW201709362A true TW201709362A (zh) 2017-03-01
TWI738638B TWI738638B (zh) 2021-09-11

Family

ID=56543400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105102343A TWI738638B (zh) 2015-01-27 2016-01-26 中介層基板積層體及其製造方法

Country Status (3)

Country Link
JP (1) JP6419851B2 (zh)
TW (1) TWI738638B (zh)
WO (1) WO2016121789A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018198A (zh) * 2019-05-31 2020-12-01 东泰高科装备科技有限公司 一种太阳能电池衬底结构及其太阳能电池和制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
JP2008294098A (ja) * 2007-05-23 2008-12-04 Nikon Corp 表面清浄活性化装置および電極接合装置
JP5245925B2 (ja) * 2009-03-06 2013-07-24 富士通株式会社 電子部品及びその製造方法
JP2011238789A (ja) * 2010-05-11 2011-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP5250707B2 (ja) * 2011-05-26 2013-07-31 有限会社 ナプラ 電子機器用基板及び電子機器
JP5709326B2 (ja) * 2013-05-02 2015-04-30 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2016121789A1 (ja) 2017-08-17
JP6419851B2 (ja) 2018-11-07
TWI738638B (zh) 2021-09-11
WO2016121789A1 (ja) 2016-08-04

Similar Documents

Publication Publication Date Title
US10607937B2 (en) Increased contact alignment tolerance for direct bonding
JP6887811B2 (ja) 室温金属直接ボンディング
TW202002111A (zh) 用作襯墊的直通矽穿孔
JP5438114B2 (ja) 材料ボンディングのための方法およびシステム
US20100244251A1 (en) Semiconductor device and method for fabricating the same
WO2014184988A1 (ja) 半導体装置及びその製造方法
US8299370B2 (en) Wiring board and method of manufacturing the same
TW201041179A (en) Compliant bonding structures for semiconductor devices
US20140103481A1 (en) Semiconductor substrate, semiconductor device, solid-state imaging device, and method of manufacturing semiconductor sustrate
TWI738638B (zh) 中介層基板積層體及其製造方法
US10256117B2 (en) Manufacturing method and wiring substrate with through electrode
JP6473897B2 (ja) 半導体デバイスの製造方法
WO2011148445A1 (ja) 半導体装置及びその製造方法
JP5192930B2 (ja) 接合方法
TWI573203B (zh) 製作包含有具導電貫孔間置結構之半導體構造之方法及其相關構造與元件
JP2023504000A (ja) 基板接合
JP2022102371A (ja) 半導体装置及びその製造方法