TW201708556A - 鉭濺鍍靶及其製造方法 - Google Patents

Abstract

本發明之鉭濺鍍靶之特徵在於：於使用背向散射電子繞射法觀察相對於靶之濺鍍面垂直之剖面即壓延面法線方向：ND時，{100}面沿ND配向之晶粒之面積率為30%以上。本發明之課題在於提供一種於高功率濺鍍狀況下，可適當地控制成膜速度之鉭濺鍍靶。於使用此種鉭靶進行濺鍍成膜之情形時，即便於微細配線中亦可形成膜厚之均勻性優異之薄膜，並且可提高薄膜形成製程中之生產性。

Description

鉭濺鍍靶及其製造方法

本發明係關於一種適合於半導體積體電路之配線中之障壁晶種(barrier seed)層之形成的鉭濺鍍靶，尤其係關於一種藉由使濺鍍速率(成膜速度)適當地變慢，即便於高功率濺鍍狀況下，亦可實現良好之膜厚均勻性之鉭濺鍍靶及其製造方法。

於電子學領域、耐腐蝕性材料或裝飾之領域、觸媒領域、切削‧研磨材或耐磨損性材料之製作等許多領域中，使用形成金屬或陶瓷材料等之被膜之濺鍍法。濺鍍法自身雖於上述領域中為眾所周知之方法，但最近，尤其於電子學領域中，要求適合於複雜形狀之被膜之形成或電路之形成之鉭濺鍍靶。

一般就此種鉭靶而言，進行將鉭原料電子束熔解‧鑄造而成之鑄錠或坯之鍛造、退火(熱處理)，進而進行壓延及精加工(機械加工、研磨加工等)而加工成靶。此種製造步驟中，熔解鑄造而成之鑄錠或坯藉由鍛造及再結晶退火，而破壞鑄造組織，從而獲得均勻且微細之晶粒。

於實施濺鍍之情形時，靶之晶粒越細且越均勻，越可均勻成膜，從而可獲得具有穩定特性之膜。又，為了改善成膜之均勻性，亦有效的是遍及靶之整個厚度方向而使結晶方位一致。再者，關於鉭濺鍍靶，以下之先前技術已為人所知(專利文獻1~11)。

近年來，為了提高濺鍍之成膜速度，而進行使用了磁控濺鍍裝置之高功率濺鍍。另一方面，半導體積體電路之配線寬度越來越微細化，高功率濺鍍中，存在為了於最前端之微細配線圖案形成均質膜而成膜速度過高、從而無法控制膜厚之均勻性之問題，尤其於在縱橫比大之配線孔形成極薄膜之情形時，上述問題顯著。

[先前技術文獻]

[專利文獻]

專利文獻1：日本特開2004-107758號公報

專利文獻2：WO2006/117949號公報

專利文獻3：日本特開平11-80942號公報

專利文獻4：日本特開2004-162117號公報

專利文獻5：WO2004/090193號公報

專利文獻6：WO2005/045090號公報

專利文獻7：日本特表2008-532765號公報

專利文獻8：日本特表2007-536431號公報

專利文獻9：日本特表2002-530534號公報

專利文獻10：日本特開2002-363736號公報

專利文獻11：日本特開2001-295035號公報

本發明之課題在於：提供一種於高功率濺鍍狀況下可使成膜速度適當地變慢之鉭濺鍍靶。於使用此種鉭靶進行濺鍍成膜之情形時，即 便於微細配線中，亦可形成膜厚之均勻性優異之薄膜，並且可提高薄膜形成製程中之生產性。

為了解決上述課題，本發明者進行了積極研究，結果獲得如下發現：於對壓延方法進行設計而使鉭濺鍍靶之組織配向為規定狀態之情形時，即便於高功率濺鍍之狀況下亦可使成膜速度適當地變慢，其結果可控制膜厚，從而於微細配線中可形成膜厚之均勻性優異之薄膜。

基於上述發現，提供以下之發明。

1)一種鉭濺鍍靶，其於使用背向散射電子繞射法觀察相對於靶之濺鍍面垂直之剖面即壓延面法線方向：ND時，{100}面沿ND配向之晶粒之面積率為30%以上。

2)如上述1)記載之鉭濺鍍靶，其中，於使用背向散射電子繞射法觀察相對於靶之濺鍍面垂直之剖面即壓延面法線方向：ND時，{100}面沿ND配向之晶粒之面積率與{111}面沿ND配向之晶粒之面積率的比{100}/{111}為1.5以上。

本發明於鉭濺鍍靶中，藉由將其組織配向設為規定之狀態，而即便於高功率濺鍍之狀況下，亦可使成膜速度適當地變慢，從而控制膜厚，因而於微細配線中，可形成膜厚之均勻性優異之薄膜。尤其具有可於縱橫比大之配線孔形成均勻之薄膜之明顯效果。

圖1係表示濺鍍靶之組織之觀察位置之圖。

圖2係表示形成於晶圓上之膜之片電阻之測定部位的圖。

圖3係實施例1之靶之利用EBSP(Electron Back-Scattered diffraction Pattern，背向散射電子繞射圖案)觀察下之結晶方位分佈。

本發明之濺鍍靶之特徵在於：於使用背向散射電子繞射法(EBSP法)，觀察相對於靶之濺鍍面為垂直之剖面即壓延面法線方向：ND時， {100}面沿ND配向之晶粒之面積率為30%以上。關於面積率，使用EBSP裝置(JSM-7001FTTLS型 場發射電子顯微鏡/結晶方位解析裝置OIM6.0-CCD/BS)，如圖1(右圖)所示，對與濺鍍面垂直之剖面之組織(寬度：2mm，高度：6.35mm)，如圖1(左圖)般觀察5個部位，求出{100}面沿ND配向之晶粒之平均面積率。

具有體心立方結構之鉭中，原子之最密方向為<111>，濺鍍面與該最密方向之關係對於成膜速度之控制變得重要。於{100}面相對於壓延面法線方向(ND)進行配向之情形時，最密方向相對於濺鍍面之法線方向之角度增大(變為廣角)，因而晶圓面內膜局部地變厚之部位減少，可形成膜厚均勻性良好之薄膜。再者，於{100}面沿ND配向之晶粒中包含：{100}面之相對於壓延面法線方向(ND)之方位偏移為15°以內之晶粒。又，{100}面沿ND配向之晶粒之面積率之上限值雖無特別限制，但就現實而言，難以達到60%以上。

又，本發明使用背向散射電子繞射法(EBSP法)，當觀察相 對於靶之濺鍍面為垂直之剖面即壓延面法線方向：ND時，較佳為{100}面沿ND配向之晶粒之面積率與{111}面沿ND配向之晶粒之面積率的比{100}/{111}為1.5以上。於{111}面沿壓延面法線方向(ND)進行配向之情形時，因最密方向與濺鍍面之法線方向一致，故成膜速度加快。因此，{100}/{111}之比率越高，可使成膜速度越慢，從而可嚴格控制膜厚。再者，於{111}面沿ND配向之晶粒中，包含：{111}面之相對於壓延面法線方向(ND)之方位偏移為15°以內之晶粒。又，利用與具有上述{100}面之晶粒之面積率相同之方法求出{111}面沿ND配向之晶粒之面積率。

又，本發明中，鉭靶之純度理想為99.99%以上。靶中之雜質亦成為使半導體積體電路中元件特性劣化之原因，因而較佳為盡可能為高純度。本發明中，所謂純度99.99%(4N)，係指藉由輝光放電質量分析法(GDMS，Glow Discharge Mass Spectrometry)進行分析，Na、Al、Si、K、Ti、Cr、Mn、Fe、Co、Ni、Cu、Zn、Zr之合計值小於100ppm。

本發明之鉭濺鍍靶之製造方法為如下所述。

首先，將鉭熔解，對其進行鑄造而製作鑄錠後，將該鑄錠鍛造。然後，將鑄錠壓緊鍛造而形成坯，將其切斷為適當尺寸後，進行熱處理。進而，進行一次鍛造、一次熱處理，進而進行二次鍛造後，分割為2個，進行二次熱處理(較佳為950~1100℃)。本發明不因上述步驟而作特別限制，可為了調整鍛造組織，而適當選擇鍛造次數或熱處理之溫度而實施。

其次，1)於一方向上連續進行2次以上之壓延，2)旋轉90度，進而連續進行2次以上之壓延，將其以1→2→1→2→…之方式重複2組以上後，形成規定之板厚。上述壓延以軋縮率小於6%之方式控制組織 配向，且以總壓延率為85%以上之方式進行調整。軋縮率小於6%之壓延之道次數會大大地有助於配向之控制，道次數越多，越可增大{100}配向率，但另一方面，若道次數較多，則壓延之步驟數增加，故而重要的是適當調整該道次數之條件。又，壓延中雖可進行熱處理，但推薦：不在壓延中進行熱處理，反倒如後述般於最終壓延後以750~1000℃進行熱處理(較佳為4小時以上)。

其次，對該壓延材進行熱處理，較佳為以750~1000℃進行1小時以上，然後，將其機械加工為所需之形狀而形成靶。藉此，可有效地進行利用鍛造組織之破壞與壓延形成均勻且微細之組織。對於由壓延加工或熱處理而形成之本發明之集合組織，藉由EBSP法，而掌握要將何面優先配向，並將其結果反饋至壓延加工或熱處理之條件，藉此可獲得所需之組織配向。

實施例

其次，對實施例進行說明。再者，本實施例係用以表示發明之一例，本發明不限制於該等實施例。即，包括本發明之技術思想所包含之其他態樣及變形。

實施例、比較例中之評價方法等為以下所示。

(關於膜厚均勻性及其變動率)

關於膜厚均勻性及其變動率，利用各靶壽命(各晶圓)之膜厚變動率(標準偏差/平均值×100)之「平均值」及「標準偏差」進行評價。靶壽命可由濺鍍時之電力與總濺鍍時間之積算來表示。例如，於15kW之電力下進行了100小時濺鍍之情形時的靶壽命為1500kWh。

作為具體評價，首先，每300kWh(電力300kW下1小時)地進行濺鍍，於共計7塊晶圓成膜。然後，如圖2般測定各晶圓之面內之49個部位之片電阻，將該值換算為膜厚(將鉭之電阻值設為180 μ Ω cm)，求出膜厚之平均值與標準偏差。然後，對各個晶圓算出面內之膜厚變動率(%)=標準偏差/平均值×100，將對該每個晶圓算出之「膜厚變動率之平均值」作為膜厚均勻性。關於該膜厚均勻性之「變動率」，使用上述求出之每個晶圓之膜厚變動率，設為晶圓間之(針對靶壽命之)標準偏差/平均值(相當於膜厚均勻性)×100。

(實施例1)

對純度99.997%之鉭原料進行電子束熔解，鑄造而形成長度1000mm、直徑195mm φ之鑄錠。其次，將該鑄錠進行冷壓緊鍛造，形成直徑150mm後切斷為必要長度，而獲得坯。其次，以1250℃之溫度進行熱處理，再次進行冷一次鍛造，並以1000℃進行熱處理，接著，進行冷二次鍛造，分割為2個後，再次以1000℃進行熱處理。

其次，將鍛造坯冷壓延。壓延步驟係重複進行軋縮率小於6%之連續壓延道次合計30次，然後，以軋縮率6%以上之壓延道次進行壓延。壓延後，將其以800℃進行熱處理。其次，對所獲得之厚度10mm、500mm φ之靶原材料進行精機械加工，製作出厚度6.35mm、450mm φ之鉭濺鍍靶。

對於藉由以上之步驟所獲得之鉭濺鍍靶，將其表面以研磨紙(相當於#2000)進行研磨，進而使用POLYPLA液進行拋光研磨而精加工為鏡面，然後，以氫氟酸、硝酸、鹽酸之混合液進行處理。對所獲得之研 磨面，使用EBSP裝置(JSM-7001FTTLS型 場發射電子顯微鏡/結晶方位解析裝置OIM6.0-CCD/BS)，如圖1所示，對與濺鍍面垂直之剖面之組織(寬度：2mm，高度：6.35mm)觀察5個部位。而且，圖3表示結晶方位分佈。其結果，{100}面沿ND配向之晶粒之面積率為49.5%。{111}面沿ND配向之晶粒之面積率為14.3%。而且{100}/{111}之面積率之比為3.46。其次，使用該靶實施濺鍍後，膜厚均勻性良好，為2.1，膜厚均勻性之變動率亦良好，為4。又，若成膜速度為5.5Å/秒，則獲得所需之濺鍍速率。將該結果同樣地顯示於表1。

(實施例2-5)

使用與實施例1相同之方法等製作鍛造坯。其次，將鍛造坯冷壓延。壓延步驟中，將軋縮率小於6%之連續壓延道次之合計次數如表1所示般進行調整，然後，以總軋縮率為85%以上之方式，以軋縮率6%以上之壓延道次進行壓延。壓延後，以800℃進行熱處理。其次，對所獲得之厚度10mm、500mm φ之靶原材料進行精機械加工，而製作出厚度6.35mm、450mm φ之鉭濺鍍靶。

對藉由以上之步驟所獲得之濺鍍靶，使用與實施例1相同之方法，觀察靶之與濺鍍面垂直之剖面之組織。其結果，{100}面沿ND配向之晶粒之面積率均為30%以上。又，{100}/{111}之面積率之比均為1.5以上(其中實施例4除外)。其次，使用該靶實施濺鍍後，膜厚均勻性及膜厚均勻性之變動率均良好。又，關於成膜速度，亦獲得所需之濺鍍速率。將該等之結果同樣地顯示於表1。

(比較例1-5)

使用與實施例1相同之方法等製作鍛造坯。其次，將鍛造坯冷壓延。壓延步驟中，將軋縮率小於6%之連續壓延道次之合計次數如表1所示般進行調整，然後，以總軋縮率為85%以上之方式，以軋縮率6%以上之壓延道次進行壓延。壓延後，以800℃進行熱處理。其次，對所獲得之厚度10mm、350mm φ之靶原材料進行精機械加工，而製作出厚度6.35mm、320mm φ之鉭濺鍍靶。

對藉由以上之步驟獲得之濺鍍靶，使用與實施例1相同之方法，觀察靶之與濺鍍面垂直之剖面之組織。其結果，{100}面沿ND配向之晶粒之面積率均小於30%。又，{100}/{111}之面積率之比均小於1.5。其次，使用該靶實施濺鍍後，膜厚均勻性及/或膜厚均勻性之變動率降低。又，成為高濺鍍速率。將該等之結果同樣地顯示於表1。

[產業上之可利用性]

本發明藉由於鉭濺鍍靶中將其組織配向設為規定之狀態，而即便於高功率濺鍍之狀況下，亦可使成膜速度適當地變慢，從而控制膜厚，因而可形成膜厚均勻性優異之薄膜。作為半導體積體電路之元件配線用之薄膜形成中使用之鉭濺鍍是有用的。

Claims (2)

1. 一種鉭濺鍍靶，其於使用背向散射電子繞射法觀察相對於靶之濺鍍面垂直之剖面即壓延面法線方向：ND時，{100}面沿ND配向之晶粒之面積率為30%以上。
2. 如申請專利範圍第1項之鉭濺鍍靶，其中，於使用背向散射電子繞射法觀察相對於靶之濺鍍面垂直之剖面即壓延面法線方向：ND時，{100}面沿ND配向之晶粒之面積率與{111}面沿ND配向之晶粒之面積率的比{100}/{111}為1.5以上。