TW201703159A - 氧化物半導體元件及其製造方法 - Google Patents

氧化物半導體元件及其製造方法 Download PDF

Info

Publication number
TW201703159A
TW201703159A TW104122106A TW104122106A TW201703159A TW 201703159 A TW201703159 A TW 201703159A TW 104122106 A TW104122106 A TW 104122106A TW 104122106 A TW104122106 A TW 104122106A TW 201703159 A TW201703159 A TW 201703159A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
gate
barrier layer
semiconductor device
Prior art date
Application number
TW104122106A
Other languages
English (en)
Other versions
TWI628721B (zh
Inventor
志飈 周
少慧 吳
古其發
林震賓
吳俊元
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104122106A priority Critical patent/TWI628721B/zh
Priority to US14/825,511 priority patent/US9349873B1/en
Publication of TW201703159A publication Critical patent/TW201703159A/zh
Application granted granted Critical
Publication of TWI628721B publication Critical patent/TWI628721B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

提供一種氧化物半導體元件，其包括源極、汲極、第一閘極、第一阻障層、氧化物半導體層、第二阻障層以及第二閘極。源極、汲極和第一閘極埋於第一介電層中，且第一閘極位於源極和汲極之間。第一阻障層位於第一介電層上，與源極以及汲極部分重疊，且與第一閘極重疊，且第一阻障層具有第一開口與第二開口，分別與源極和汲極相對應。氧化物半導體層覆蓋第一阻障層，且填入於第一開口與第二開口中。第二阻障層位於氧化物半導體層上。第二閘極位於第二阻障層上，與源極、汲極和第一閘極重疊。另提供一種氧化物半導體元件的製造方法。

Description

氧化物半導體元件及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種氧化物半導體元件及其製造方法。
近年來，相較於傳統的非晶矽(amorphous silicon, a-Si)薄膜電晶體，由於氧化物半導體(oxide semiconductor，OS)元件更具有較高的載子移動率(carrier mobility)、較為穩定的臨界電壓(threshold voltage, Vth) 以及適合大面積製造，因此已逐漸被廣泛的應用於顯示面板中。
然而，在傳統的氧化物半導體元件製程中，通常會將源極與汲極先形成之後，再於源極與汲極之間的間隙中填入導體材料以形成閘極，而且須形成多層氧化物半導體層。因此，其製程步驟繁複。此外，由於源極與汲極之間的間隙深度較深，做為閘極的導體材料不易填入，因而容易在製程中產生空隙或孔洞，影響元件性能。
本發明提供一種氧化物半導體元件及其製造方法，可簡化製程，並提升元件效能。
本發明提供一種氧化物半導體元件，其包括源極、汲極、第一閘極、第一阻障層、氧化物半導體層、第二阻障層以及第二閘極。源極、汲極和第一閘極埋於第一介電層中，且第一閘極位於源極和汲極之間。第一阻障層位於第一介電層上，與源極以及汲極部分重疊，且與第一閘極重疊，且第一阻障層具有第一開口與第二開口，分別與源極和汲極相對應。氧化物半導體層覆蓋第一阻障層，且填入於第一開口與第二開口中。第二阻障層位於氧化物半導體層上。第二閘極位於第二阻障層上，與源極、汲極和第一閘極重疊。
在本發明的一實施例中，上述的源極與氧化物半導體層接觸，汲極與氧化物半導體層接觸。
在本發明的一實施例中，上述的氧化物半導體元件更包括第三阻障層，位於源極與氧化物半導體層之間以及汲極與氧化物半導體層之間。
在本發明的一實施例中，上述的第二阻障層更覆蓋氧化物半導體層的側面。
在本發明的一實施例中，上述的氧化物半導體元件更包括第二介電層，位於第二閘極與第二阻障層之間。
在本發明的一實施例中，上述的第一介電層為內層介電層，第二介電層為金屬層間介電層。
在本發明的一實施例中，上述的第一介電層為金屬層間介電層，第二介電層為另一金屬層間介電層。
在本發明的一實施例中，上述的第一介電層為內層介電層或金屬層間介電層。
在本發明的一實施例中，上述氧化物半導體元件更包括第四阻障層，覆蓋第二閘極的頂面與側壁以及第二阻障層以及氧化物半導體層的側壁。
在本發明的一實施例中，上述的源極、汲極和第一閘極的高度相同。
本發明另提供一種氧化物半導體元件的製造方法，其包括在第一介電層中埋入源極、汲極和第一閘極，其中第一閘極位於源極和汲極之間。形成第一阻障材料層，其覆蓋第一介電層、源極、汲極與第一閘極。圖案化第一阻障材料層，以形成具有第一開口與第二開口的第一阻障層，其分別與源極和汲極相對應。形成氧化物半導體層，覆蓋第一阻障層並填入於第一開口與第二開口中。形成第二阻障層於氧化物半導體層上。形成第二閘極於第二阻障層上，第二閘極與源極、汲極和第一閘極重疊。
在本發明的一實施例中，上述的氧化物半導體元件的製造方法包括形成氧化物半導體材料層於第一阻障層上，並填入於第一開口與第二開口中。形成第二阻障材料層於氧化物半導體材料層上。形成導體材料層於第二阻障材料層上。圖案化導體材料層、第二阻障材料層以及氧化物半導體材料層，以形成第二閘極、第二阻障層以及氧化物半導體層。
在本發明的一實施例中，上述的氧化物半導體元件的製造方法更包括在第一介電層中埋入形成源極、汲極和第一閘極之後，以及在形成第一阻障層之前，形成第三阻障層，覆蓋源極、汲極和第一閘極。
在本發明的一實施例中，上述的氧化物半導體元件的製造方法包括形成氧化物半導體材料層於第一阻障層上，並填入於第一開口與第二開口中。圖案化氧化物半導體材料層，以形成氧化物半導體層。形成第二阻障層，其覆蓋氧化物半導體層以及第一阻障層。形成第二介電層，覆蓋第二阻障層。形成導體材料層於第二阻障層上。圖案化導體材料層，以形成第二閘極。
在本發明的一實施例中，上述的源極、汲極和第一閘極是同時形成的。
在本發明的一實施例中，上述的氧化物半導體元件的製造方法更包括將第一開口與第二開口的頂角圓弧化。
在本發明的一實施例中，上述的第一開口與第二開口的深寬(底寬)比為小於1。
在本發明的一實施例中，上述的第一阻障層的材料以及第二阻障層的材料分別包括氧化鋁鉿(hafnium aluminum oxide)、氧化鋁(aluminum oxide, Al2 O3 )、氧化鉿(hafnium oxide, HfO2 )、氮化矽、ZrOx 、SiOx 或其組合。
在本發明的一實施例中，上述的氧化物半導體層的材料包括IGZO、ZnO、CdO、SnO2 、In2 O3 、TiO2 、SnO、Cu2 O、NiO、CoO、FeOx 、Cr2 O3 或其組合。
在本發明的一實施例中，上述的第一介電層為內層介電層或金屬層間介電層。
基於上述，本發明由於源極、汲極與第一閘極是同時形成，且僅需形成一次氧化物半導體層，因此，此方法可減少製程步驟，並提升元件的關件尺寸(critical dimension)。此外，由於第一阻障層(閘介電層)薄，圖案化形成的開口的深度淺，可使後續形成的氧化物半導體層容易填入開口，增進元件效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1E為依照本發明的第一實施例的第一示範例所繪示的一種氧化物半導體元件的製造方法的剖面示意圖。圖1F為依照本發明的第一實施例的第二示範例所繪示的一種氧化物半導體元件的剖面示意圖。圖1G為依照本發明的第一實施例的第三示範例所繪示的一種氧化物半導體元件的剖面示意圖。
請參照圖1A，提供基底10。基底10可以為半導體基板、玻璃、石英、有機聚合物、不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它適合的材料。半導體基板例如是矽或是半導體化合物(例如是砷化鎵)。在一些實施例中，基底10上可以是已經先形成積體電路元件。積體電路元件例如是金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)元件。在一些實施例中，基底10上可以是已經先形成積體電路元件，且已經形成介電層。介電層例如是氧化矽、氮化矽、氮氧化矽或其組合，介電層可以是內層介電層或是金屬層間介電層。介電層中可以已經形成金屬內連線1400，金屬內連線1400例如是多個接觸插塞(contact plug)。接觸插塞電性連接積體電路元件。
之後，在基底10上形成第一介電層100、源極200、汲極300和第一閘極400。源極200、汲極300和第一閘極400埋在第一介電層100中。第一閘極400位於源極200和汲極300之間。第一介電層100中可同時埋設有其他結構，如導體結構500。導體結構500可以透過金屬內連線1400與基底10上的積體電路元件電性連接。導體結構500可以是接觸插塞、介層插塞(via plug)、金屬線、位元線或是字元線。
在一些實施例中，第一介電層100為金屬層間介電層。在另一些實施例中，第一介電層100可以為內層介電層。第一介電層100可以是有機介電材料、無機介電材料或其組合。第一介電層100的材料例如是氧化矽、氮化矽、氮氧化矽、碳化矽、碳氧化矽、碳氮化矽、碳氮氧化矽、無摻雜矽玻璃(USG)、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、低介電常數材料及其組合。低介電常數材料為介電常數低於4的材料層，例如是氟摻雜矽玻璃(FSG)或多孔聚合物(Porous polymer)等。第一介電層100的形成的方法可以採用電漿增強型化學氣相沈積法、次大氣壓化學氣相沈積法、高深寬比溝填製程(High Aspect Ratio Process，HARP)、高溫熱氧化製程、低壓化學氣相沈積法、高密度電漿化學氣相沈積法(HDPCVD)等方式。源極200、汲極300、第一閘極400和導體結構500可以同時形成。源極200、汲極300、第一閘極400和導體結構500為導電材料。導電材料包括金屬、合金、金屬矽化物、金屬氮化物等，包含但不限於例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、鋁化鈦(TiAl)、矽化鈦(TiSi)、氮化鈦(TiN)、、氮化鉭(TaN)、多晶矽或其組合。形成方法包括沈積法(deposition techniques)，例如原子層沉積法(ALD)、物理氣相沈積法(PVD)或化學氣相沈積法(CVD) 等。
第一介電層100、源極200、汲極300、第一閘極400和導體結構500可以用各種已知的製程方式來形成。在一些示範實施例中，可以在基底10上先形成第一介電層100。第一介電層100可以是經過平坦化，而具有平坦的表面。平坦化可以利用化學機械研磨製程(CMP)來實施。之後，進行微影與蝕刻製程，以在第一介電層100中形成多個開口(未繪示)。然後，再於第一介電層100上以及開口中形成導電材料。其後，再進行化學機械研磨製程或是回蝕刻製程，以移除第一介電層100上的導電材料，而在第一介電層100中形成源極200、汲極300、第一閘極400和導體結構500。
在另一些示範實施例中，亦可先形成源極200、汲極300、第一閘極400以及導體結構500，然後再形成第一介電層100。具體地說，可以在基底10上先形成導電材料層。然後，進行微影與蝕刻製程，將導電材料層圖案化，以形成源極200、汲極300、第一閘極400以及導體結構500。之後，再於源極200、汲極300、第一閘極400以及導體結構500上以及其彼此之間的間隙中形成介電材料層。其後，再進行化學機械研磨製程或是回蝕刻製程，以移除源極200、汲極300、第一閘極400以及導體結構500上的介電材料層，而形成第一介電層100。
接著，請繼續參照圖1A，在第一介電層100上形成第一阻障材料層600。第一阻障材料層600的材料包括氧化鋁鉿(hafnium aluminum oxide)、氧化鋁(aluminum oxide, Al2 O3 )、氧化鉿(hafnium oxide, HfO2 )、氮化矽、ZrOx 、SiOx 、其他類似的介電材料或其組合，其中x表示任何可能的化學計量。第一阻障材料層600的厚度例如為5 nm至100 nm。第一阻障材料層600的形成方法包括ALD、CVD或PVD。在形成第一阻障材料層600前，可先進行第一退火製程，以排除氣體如H2 O和H2 ，避免其在元件製造過程中可能會產生的不良效果。第一退火製程的溫度例如是為200℃至500℃。在一示範例中，第一退火製程的溫度為410℃左右。
然後，請參照圖1A與圖1B，進行微影與蝕刻製程，圖案化第一阻障材料層600，以形成第一阻障層600a。第一阻障層600a具有第一開口610與第二開口620，其分別裸露出源極200和汲極300。第一開口610與第二開口620的深寬(底寬)比例如是小於1。在一實施例中，第一開口610與第二開口620的頂角可具有圓弧狀(arc-like)結構或傾斜角。在一示範實施例中，可以在蝕刻第一阻障材料層600製程時，透過離子轟擊的方式，以使得第一開口610與第二開口620的頂角具有圓弧狀結構或傾斜角。
繼之，請參照圖1C，在基底10上方形成氧化物半導體材料層700。在一些實施例中，氧化物半導體材料層700係形成在第一阻障層600a上並填入於第一開口610與第二開口620中，與源極200和汲極300接觸。氧化物半導體材料層700的材料包括氧化銦鎵鋅(IGZO)、ZnO、CdO、SnO2 、In2 O3 、TiO2 、SnO、Cu2 O、NiO、CoO、FeOx 、Cr2 O3 或其組合，其中x表示任何可能的化學計量。在一些實施例中，氧化物半導體材料層700的材料包括C軸結晶(c-axis aligned crystalline，CAAC)材料如CAAC-IGZO。在一些實施例中，氧化物半導體材料層700的厚度例如為100 nm至500 nm。在另一些實施例中，隨著製程的演進，元件尺寸逐漸縮小，氧化物半導體材料層700的厚度可以變得更薄。形成氧化物半導體材料層700的方法包括PVD，例如是濺鍍，可使用含有氧、銦、鎵和鋅四種元素的靶材進行濺鍍、或是使用含有銦、鎵和鋅三種元素的靶材在含氧環境中進行濺鍍、或是使用分別含有氧化銦、氧化鎵、氧化鋅的靶材進行共濺鍍(co-sputtering)等。在一些實施例中，PVD的靶材可包括Inx Gay Znz O4 靶材，其中x:y:z的比例可以為1:1:1。本領域中具通常知識者將可了解具有其他組成的PVD靶材也可被使用。由於第一阻障層600a的厚度很薄，且第一開口610與第二開口620的深寬比小，因此，氧化物半導體材料層700易於填入於第一開口610與第二開口620中。在一些實施例中，第一開口610與第二開口620的頂角具有圓弧狀結構或傾斜角，更有助於氧化物半導體材料層700填入於其中。
之後，於氧化物半導體材料層700上形成第二阻障材料層800與導體材料層900。第二阻障材料層800的材料包括氧化鋁鉿(hafnium aluminum oxide)、氧化鋁(aluminum oxide, Al2 O3 )、氧化鉿(hafnium oxide, HfO2 )、氮化矽、ZrOx 、SiOx 、氧化矽/氮化矽/氧化矽(ONO)、其他類似的介電材料或其組合，其中x表示任何可能的化學計量。在一實施例中，第二阻障材料層800的厚度例如為100 nm至500 nm。在另一實施例中，第二阻障材料層800的厚度例如為5 nm至100 nm。第二阻障材料層800的形成方法包括ALD、PVD或CVD。導體材料層900的材料可以是金屬、金屬合金、金屬氮化物，例如是TiN、TaN、W、Al、其他類似的導電材料或其組合。導體材料層900的厚度例如為100 nm至500 nm。形成導體材料層900的方法包括PVD(例如是濺鍍)或CVD。
接下來，請參照圖1C與1D，圖案化氧化物半導體材料層700、第二阻障材料層800以及導體材料層900，以形成氧化物半導體層700a、第二阻障層800a以及第二閘極900a。圖案化氧化物半導體材料層700、第二阻障材料層800以及導體材料層900的方法包括微影製程與蝕刻製程。蝕刻製程例如是乾式蝕刻製程。源極200、汲極300、第一閘極400、第一阻障層600a、氧化物半導體層700a、第二阻障層800a以及第二閘極900a可形成氧化物半導體元件12a。氧化物半導體層700a係成為氧化物半導體元件12a的通道區域。
在一些實施例中，在圖案化形成氧化物半導體層700a、第二阻障層800a以及第二閘極900a之後，可以選擇性地在基底10上形成第四阻障層1600，以覆蓋氧化物半導體層700a、第二阻障層800a、第二閘極900a以及第一阻障層600a。第四阻障層1600的材料例如是氧化鋁鉿(hafnium aluminum oxide)、氧化鋁(aluminum oxide, Al2 O3 )、氧化鉿(hafnium oxide, HfO2 )、氮化矽、ZrOx 、SiOx 、其他類似的介電材料或其組合，其中x表示任何可能的化學計量。在一實施例中，第四阻障層1600的厚度例如為100 nm至500 nm。在另一實施例中，第四阻障層1600的厚度例如為5 nm至100 nm。第四阻障層1600的形成方法包括ALD、PVD或CVD。在一些實施例中，在形成第四阻障層1600後，可再進行第二退火製程，以排除氣體如H2 O和H2 ，避免其在後續元件製造過程中可能會產生的不良效果。第二退火製程的溫度可以為200℃至400℃。
請參照圖1E，在形成第四阻障層1600後，可以再形成介電層1100，並於介電層1100中形成金屬內連線1500以及金屬內連線1700。金屬內連線1500與導體結構500連接；金屬內連線1700與氧化物半導體元件12a的第二閘極900a電性連接。
請參照圖1E，在第一示範實施例中，導體結構500為金屬內連線結構的第M層金屬層；氧化物半導體元件12a的源極200、汲極300、第一閘極400和導體結構500係與金屬內連線結構的第M層金屬層同時形成。與導體結構500連接的金屬內連線1500為連接第M層金屬層與第M+1層金屬層的第一介層插塞；與氧化物半導體元件12a的第二閘極900a連接的金屬內連線1700為第二介層插塞。第二介層插塞可以與第一介層插塞同時形成。
請參照圖1F，在第二示範實施例中，氧化物半導體元件12a的源極200、汲極300、第一閘極400和導體結構500的頂面的高度與金屬內連線結構其中一個接觸插塞或是介層插塞的頂面的高度大致相同。換言之，在示範示範實施例中，導體結構500為一接觸插塞或是介層插塞，可以直接延伸到與基底10接觸，而沒有圖1E的金屬內連線1400。源極200、汲極300、第一閘極400和導體結構500可以與導體結構500在大致相同的階段形成。但是，導體結構500的長度較長，源極200、汲極300與第一閘極400的長度較淺。在一實施例中，導體結構500可以穿過基底10中的介電層，而與積體電路元件直接接觸；源極200、汲極300與第一閘極400則未穿過基底10中的介電層，且未與積體電路元件直接接觸。
請參照圖1G，在第三示範實施例中，導體結構500同樣為一接觸插塞或是介層插塞，源極200、汲極300、第一閘極400和導體結構500可以與導體結構500在大致相同的階段形成。此外，源極200、汲極300與第一閘極400的長度與導體結構500的長度大致相同，其底部與基底10接觸；而且源極200、汲極300與第一閘極400的高度與導體結構500的高度大致相同，其底部亦與基底10中的積體電路元件直接接觸。
圖1H為依照本發明的第一實施例所繪示的氧化物半導體元件的上視圖。圖1H中切線I-I的剖面可以是如圖1E、圖1F或圖1G所示的氧化物半導體元件。
請參照圖1D與圖1H，在第一實施例中，氧化物半導體元件12a包括源極200、汲極300、第一閘極400、第一阻障層600a、氧化物半導體層700a、第二阻障層800a以及第二閘極900a。源極200、汲極300和第一閘極400埋於第一介電層100中。第一閘極400位於源極200和汲極300之間(沿著圖1I的切線I-I)。第一阻障層600a位於第一介電層100上，與源極200以及汲極300部分重疊，且與第一閘極400重疊，且第一阻障層600a具有第一開口610與第二開口620，分別與源極200和汲極300相對應。氧化物半導體層700a覆蓋第一阻障層600a，且填入於第一開口610與第二開口620。第二阻障層800a位於氧化物半導體層700a上。第二閘極900a位於第二阻障層800a上，且與源極200、汲極300和第一閘極400重疊。
圖2A至圖2E為依照本發明的第二實施例的第一示範例所繪示的一種氧化物半導體元件的製造方法的剖面示意圖。圖2F為依照本發明的第二實施例的第二示範例所繪示的一種氧化物半導體元件的剖面示意圖。圖2G為依照本發明的第二實施例的第三示範例所繪示的一種氧化物半導體元件的剖面示意圖。
請參照圖2E、圖2F以及圖2G，第二實施例的氧化物半導體元件12b的結構與圖1E、圖1F以及圖1G的氧化物半導體元件12a的結構類似，其差異在於第二實施例中還包括第三阻障層1000a。第三阻障層1000a覆蓋源極200、汲極300和第一閘極400。換言之，第三阻障層1000a位於氧化物半導體層700a和源極200之間以及位於氧化物半導體層700a和汲極300之間。第二實施例與第一實施例相似之處及其相關製程，以下不再敘述。
請參照圖2A至圖2D，在一些實施例中，圖2E、圖2F以及圖2G所示的第三阻障層1000a可以在形成第一阻障材料層600之前形成。更具體地說，第三阻障層1000a的形成方法可以是先在第一介電層100、源極200、汲極300、第一閘極400以及導體結構500上形成第三阻障材料層1000。然後，圖案化第三阻障材料層1000，以形成僅覆蓋源極200、汲極300、第一閘極400以及部分第一介電層100的第三阻障層1000a。圖案化第三阻障材料層1000的方法例如是微影與蝕刻製程。第三阻障層1000a的材料包括TiN或W。第三阻障層1000a可進一步保護氧化物半導體層700a，使其不受外界氣體如H2 O和H2 的影響。
圖3A為依照本發明的第三實施例的第一示範例所繪示的一種氧化物半導體元件的剖面示意圖。圖3B為依照本發明的第三實施例的第二示範例所繪示的一種氧化物半導體元件的剖面示意圖。圖3C為依照本發明的第三實施例的第三示範例所繪示的一種氧化物半導體元件的剖面示意圖。
請參照圖3A、圖3B以及圖3C，第三實施例的氧化物半導體元件12c的結構與圖1E、圖1F以及圖1G的氧化物半導體元件12a的結構類似，其差異在於第四阻障層1600a覆蓋第二閘極900a的頂表面與側壁、第二阻障層800a以及氧化物半導體層700a的側壁，且第一阻障層600b僅位於第二閘極900a以及第四阻障層1600a之下。第一介電層100中有一部分未被第二閘極900a覆蓋且未被第四阻障層1600a以及第一阻障層600b覆蓋。第一阻障層600b以及第四阻障層1600a的形成方法可以以各種已知的方法來形成。請參考圖1D，在一實施例中，可以是在形成第四阻障層1600之後，進行微影與蝕刻製程，將第四阻障層1600以及第一阻障層600a圖案化，以形成第四阻障層1600a以及第一阻障層600b，如圖3A所示。
圖4A為依照本發明的第四實施例的第一示範例所繪示的一種氧化物半導體元件的剖面示意圖。圖4B為依照本發明的第四實施例的第二示範例所繪示的一種氧化物半導體元件的剖面示意圖。圖4C為依照本發明的第四實施例的第三示範例所繪示的一種氧化物半導體元件的剖面示意圖。
請參照圖4A、圖4B以及圖4C，第四實施例的氧化物半導體元件12d的結構與圖2E、圖2F以及圖2G的氧化物半導體元件12b的結構類似，其差異在於第四實施例中的第四阻障層1600a覆蓋第二閘極900a的頂表面與側壁、第二阻障層800a以及氧化物半導體層700a的側壁，且第一阻障層600b僅位於第二閘極900a以及第四阻障層1600a之下。第一介電層100中有一部分未被第二閘極900a覆蓋且未被第四阻障層1600a以及第一阻障層600b覆蓋。第一阻障層600b以及第四阻障層1600a的形成方法可以以各種已知的方法來形成。請參考圖2D，在一實施例中，可以是在形成第四阻障層1600之後，進行微影與蝕刻製程，將第四阻障層1600以及第一阻障層600a圖案化，以形成第四阻障層1600a以及第一阻障層600b，如圖4A、圖4B以及圖4C所示。
圖5A至圖5G為依照本發明的第五實施例所繪示的一種氧化物半導體元件的製造方法的剖面示意圖。
請參照圖5G，第五實施例的氧化物半導體元件12e的結構與圖1C氧化物半導體元件12a的結構差異在於：第五實施例的第二阻障層800b不僅覆蓋氧化物半導體層700a的頂面，而且還覆蓋氧化物半導體層700a的側面。此外，在一些實施例中，第三實施例的氧化物半導體元件12e的第二閘極900a設置在第二介電層1100上。以下將詳細說明不同之處，相同處則不再贅述。
請參照圖5B至圖5D，在第一阻障層600a上以及第一開口610和第二開口620中形成氧化物半導體材料層700之後，先進行微影與蝕刻製程，圖案化氧化物半導體材料層700，以形成氧化物半導體層700a。然後，在基底10上方形成第二阻障層800。第二阻障層800覆蓋於第一阻障層600a上，並且覆蓋氧化物半導體層700a的頂面以及側面。
之後，請參照圖5G，在第二阻障層800b上形成第二介電層1100以及第二閘極1300a和金屬內連線1500。第二介電層1100可以為金屬層間介電層。第二介電層1100可以是有機、無機材料或其組合。第二介電層1100的材料例如是氧化矽、氮化矽、氮氧化矽、無摻雜矽玻璃(USG)、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、低介電常數材料及其組合。第二介電層1100的厚度例如為5 nm至50 nm。第二閘極1300a和金屬內連線1500的材料包括TiN、TaN、W、Al、Ti、其他導電材料或其組合。
第二介電層1100以及第二閘極1300a和金屬內連線1500可以採用各種已知的製程來形成。請參照圖5E至圖5G，在一實施例中，可以在第二阻障層800b上先形成第二介電層1100。之後，在第二介電層1100上形成多個開口1200，然後於開口1200中填入導體材料層1300。導體材料層1300的材料包括TiN、TaN、W、Al、Ti、其他導電材料或其組合，厚度例如為100 nm至500 nm。形成導體材料層1300的方法包括PVD或CVD。之後，進行化學機械研磨製程或是回蝕刻製程，以移除第二介電層1100上的導體材料層1300，形成第二閘極1300a和金屬內連線1500。在本實施例中，導體結構500可以是第M層金屬層，金屬內連線1500為第M+1層金屬層。源極200、汲極300、第一閘極400可以在形成第M層金屬層的同時形成。氧化物半導體元件12e的第二閘極1300a可以在形成第M+1層金屬層的同時形成。
請參照圖5G，在第五實施例中，氧化物半導體元件12e包括源極200、汲極300、第一閘極400、第一阻障層600a、氧化物半導體層700a、第二阻障層800b、第二介電層1100、第二閘極1300a。源極200、汲極300和第一閘極400埋於第一介電層100中。第一閘極400位於源極200和汲極300之間。第一阻障層600a位於第一介電層100上，與源極200以及汲極300部分重疊，且與第一閘極400重疊。第一阻障層600a具有第一開口610與第二開口620，分別與源極200和汲極300相對應。氧化物半導體層700a覆蓋第一阻障層600a，且填入於第一開口610與第二開口620中。第二阻障層800b位於氧化物半導體層700a的頂面上並覆蓋其側面。第二介電層1100位於第二阻障層800b上。第二閘極1300a位於第二介電層1100上。
綜上所述，在本發明的一些實施例中，由於源極、汲極與第一閘極是同時形成，且僅需形成一次氧化物半導體層，因此，此方法可減少製程步驟，並提升元件的關件尺寸(critical dimension)。此外，由於第一阻障層(閘介電層)薄，圖案化形成的開口的深度淺，可使後續形成的氧化物半導體層容易填入開口，增進元件效能。另外，本發明的另一些實施例中，氧化物半導體元件也可以與現有的半導體製程整合。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基底
12a~12e‧‧‧氧化物半導體元件
100‧‧‧第一介電層
200‧‧‧源極
300‧‧‧汲極
400‧‧‧第一閘極
500‧‧‧導體結構
600‧‧‧第一阻障材料層
600a、600b‧‧‧第一阻障層
700‧‧‧氧化物半導體材料層
700a‧‧‧氧化物半導體層
800‧‧‧第二阻障材料層
800a、800b‧‧‧第二阻障層
900‧‧‧導體材料層
900a‧‧‧第二閘極
1000‧‧‧第三阻障材料層
1000a‧‧‧第三阻障層
1100‧‧‧第二介電層
1200‧‧‧開口
1300‧‧‧導體材料層
1300a‧‧‧第二閘極
1400‧‧‧金屬內連線
1500、1700‧‧‧金屬內連線/接觸插塞
1600、1600a‧‧‧第四阻障層
I-I‧‧‧切線
圖1A至圖1E為依照本發明的第一實施例的第一示範例所繪示的一種氧化物半導體元件的製造方法的剖面示意圖。 圖1F為依照本發明的第一實施例的第二示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖1G為依照本發明的第一實施例的第三示範例所繪示的一種氧化物半導體元件的製造方法的剖面示意圖。 圖1H為依照本發明的第一實施例所繪示的氧化物半導體元件的上視圖。 圖2A至圖2E為依照本發明的第二實施例的第一示範例所繪示的一種氧化物半導體元件的製造方法的剖面示意圖。 圖2F為依照本發明的第二實施例的第二示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖2G為依照本發明的第二實施例的第三示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖3A為依照本發明的第三實施例的第一示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖3B為依照本發明的第三實施例的第二示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖3C為依照本發明的第三實施例的第三示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖4A為依照本發明的第四實施例的第一示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖4B為依照本發明的第四實施例的第二示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖4C為依照本發明的第四實施例的第三示範例所繪示的一種氧化物半導體元件的剖面示意圖。 圖5A至圖5G為依照本發明的第五實施例所繪示的一種氧化物半導體元件的製造方法的剖面示意圖。
10‧‧‧基底
12a‧‧‧氧化物半導體元件
100‧‧‧第一介電層
200‧‧‧源極
300‧‧‧汲極
400‧‧‧第一閘極
500‧‧‧導體結構
600a‧‧‧第一阻障層
700a‧‧‧氧化物半導體層
800a‧‧‧第二阻障層
900a‧‧‧第二閘極
1100‧‧‧第二介電層
1400‧‧‧金屬內連線
1500、1700‧‧‧金屬內連線
1600‧‧‧第四阻障層

Claims (20)

  1. 一種氧化物半導體元件，包括： 一源極、一汲極和一第一閘極，埋於一第一介電層中，其中該第一閘極位於該源極和該汲極之間； 一第一阻障層，位於該第一介電層上，與該源極以及該汲極部分重疊，且與該第一閘極重疊，且該第一阻障層具有第一開口與第二開口，分別與該源極和該汲極相對應； 一氧化物半導體層，覆蓋該第一阻障層，且填入於該第一開口與該第二開口中； 一第二阻障層，位於該氧化物半導體層上；以及 一第二閘極，位於該第二阻障層上，與該源極、該汲極和該第一閘極重疊。
  2. 如申請專利範圍第1項所述之氧化物半導體元件，其中該源極與該氧化物半導體層接觸，且該汲極與該氧化物半導體層接觸。
  3. 如申請專利範圍第1項所述之氧化物半導體元件，更包括一第三阻障層，在該源極與該氧化物半導體層之間以及該汲極與該氧化物半導體層之間。
  4. 如申請專利範圍第1項所述之氧化物半導體元件，其中，該第二阻障層更覆蓋該氧化物半導體層的側面。
  5. 如申請專利範圍第4項所述之氧化物半導體元件，更包括一第二介電層，位於該第二閘極與該第二阻障層之間。
  6. 如申請專利範圍第5項所述之氧化物半導體元件，其中該第一介電層為一內層介電層；該第二介電層為一金屬層間介電層。
  7. 如申請專利範圍第5項所述之氧化物半導體元件，其中該第一介電層為一金屬層間介電層；該第二介電層為另一金屬層間介電層。
  8. 如申請專利範圍第1項所述之氧化物半導體元件，其中該第一介電層為一內層介電層或一金屬層間介電層。
  9. 如申請專利範圍第1項所述之氧化物半導體元件，更包括一第四阻障層，覆蓋該第二閘極的頂面與側壁以及該第二阻障層以及該氧化物半導體層的側壁。
  10. 如申請專利範圍第1項所述之氧化物半導體元件，其中，該源極、該汲極和該第一閘極的高度相同。
  11. 一種氧化物半導體元件的製造方法，包括： 在一第一介電層中埋入一源極、一汲極和一第一閘極，其中該第一閘極位於該源極和該汲極之間； 形成一第一阻障材料層，其覆蓋該第一介電層、該源極、該汲極與該第一閘極； 圖案化該第一阻障材料層，以形成一第一阻障層，該第一阻障層具有一第一開口與一第二開口，其分別與該源極和該汲極相對應； 形成一氧化物半導體層，覆蓋該第一阻障層並填入於該第一開口與該第二開口中； 形成一第二阻障層，於該氧化物半導體層上；以及 形成一第二閘極，於該第二阻障層上，該第二閘極與該源極、該汲極和該第一閘極重疊。
  12. 如申請專利範圍第11項所述之氧化物半導體元件的製造方法，包括： 形成一氧化物半導體材料層，於該第一阻障層上，並填入於該第一開口與該第二開口中； 形成一第二阻障材料層，於該氧化物半導體材料層上； 形成一導體材料層，於該第二阻障材料層上；以及 圖案化該導體材料層、該第二阻障材料層以及該氧化物半導體材料層，以形成該第二閘極、該第二阻障層以及該氧化物半導體層。
  13. 如申請專利範圍第12項所述之氧化物半導體元件的製造方法，更包括在該第一介電層中埋入形成該源極、該汲極和該第一閘極之後，以及在形成該第一阻障層之前，形成一第三阻障層，覆蓋該源極、該汲極和該第一閘極。
  14. 如申請專利範圍第11項所述之氧化物半導體元件的製造方法，包括： 形成一氧化物半導體材料層，於該第一阻障層上，並填入於該第一開口與該第二開口中； 圖案化該氧化物半導體材料層，以形成該氧化物半導體層； 形成該第二阻障層，該第二阻障層覆蓋該氧化物半導體層以及該第一阻障層； 形成一第二介電層，覆蓋該第二阻障層； 在該第二介電層中形成多數個開口； 形成一導體材料層，於該第二阻障層上並填入該些開口中；以及 移除位於該第二介電層上的該導體材料層，以形成該第二閘極。
  15. 如申請專利範圍第11項所述之氧化物半導體元件的製造方法，其中該源極、該汲極和該第一閘極是同時形成的。
  16. 如申請專利範圍第11項所述之氧化物半導體元件的製造方法，更包括將該第一開口與該第二開口的頂角圓弧化。
  17. 如申請專利範圍第11項所述之氧化物半導體元件的製造方法，其中，該第一開口與該第二開口的深寬(底寬)比為小於1。
  18. 如申請專利範圍第11項所述之氧化物半導體元件的製造方法，其中，該第一阻障層的材料以及該第二阻障層的材料分別包括氧化鋁鉿(hafnium aluminum oxide)、氧化鋁(aluminum oxide, Al2 O3 )、氧化鉿(hafnium oxide, HfO2 )、氮化矽、ZrOx 、SiOx 或其組合。
  19. 如申請專利範圍第11項所述之氧化物半導體元件的製造方法，其中該氧化物半導體層的材料包括IGZO、ZnO、CdO、SnO2 、In2 O3 、TiO2 、SnO、Cu2 O、NiO、CoO、FeOx 、Cr2 O3 或其組合。
  20. 如申請專利範圍第11項所述之氧化物半導體元件的製造方法，其中該第一介電層為一內層介電層或一金屬層間介電層。
TW104122106A 2015-07-08 2015-07-08 氧化物半導體元件及其製造方法 TWI628721B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104122106A TWI628721B (zh) 2015-07-08 2015-07-08 氧化物半導體元件及其製造方法
US14/825,511 US9349873B1 (en) 2015-07-08 2015-08-13 Oxide semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104122106A TWI628721B (zh) 2015-07-08 2015-07-08 氧化物半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201703159A true TW201703159A (zh) 2017-01-16
TWI628721B TWI628721B (zh) 2018-07-01

Family

ID=55969812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122106A TWI628721B (zh) 2015-07-08 2015-07-08 氧化物半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US9349873B1 (zh)
TW (1) TWI628721B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365009B2 (en) * 2006-01-04 2008-04-29 United Microelectronics Corp. Structure of metal interconnect and fabrication method thereof
US8343822B2 (en) * 2008-08-04 2013-01-01 Panasonic Corporation Flexible semiconductor device and method for manufacturing same
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US9817032B2 (en) * 2012-05-23 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measurement device

Also Published As

Publication number Publication date
TWI628721B (zh) 2018-07-01
US9349873B1 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
TWI728205B (zh) 電阻式隨機存取記憶體裝置、記憶體裝置及其形成方法
US10629743B2 (en) Semiconductor structure including low-K spacer material
US8440558B2 (en) Semiconductor device and method of fabricating the same
TWI659514B (zh) 半導體裝置及其製造方法
CN109560194B (zh) 半导体装置及其制造方法
TWI621266B (zh) 半導體元件及其製造方法
KR20190024625A (ko) 반도체 디바이스 및 방법
TW202207368A (zh) 形成半導體裝置的方法
TW201543552A (zh) 半導體元件及形成方法
US12218250B2 (en) Oxide semiconductor transistor structure in 3-d device and methods for forming the same
US10483377B2 (en) Devices and methods of forming unmerged epitaxy for FinFet device
TW201640681A (zh) 半導體裝置及其製造方法
TW201626563A (zh) 半導體結構及其製造方法
CN101165898A (zh) 半导体装置及其制造方法
JP2008103613A (ja) 半導体装置及びその製造方法
TW201725635A (zh) 半導體裝置之形成方法
TWI628721B (zh) 氧化物半導體元件及其製造方法
US20220367353A1 (en) Semiconductor devices and methods of manufacturing
TWI636491B (zh) 記憶元件及其製造方法
CN111081773B (zh) 氧化物半导体装置以及其制作方法
US20230299205A1 (en) Back-end-of-line vertical-transport transistor
CN221947164U (zh) 半导体装置
TWI808828B (zh) 形成半導體裝置結構的方法
US12191388B2 (en) Area scaling for VTFET contacts
TWI579928B (zh) 形成層間介電層的方法