TW201643101A - 製造層序的微電機械構造的方法及具有微電機械構造的相關電子構件 - Google Patents

製造層序的微電機械構造的方法及具有微電機械構造的相關電子構件 Download PDF

Info

Publication number
TW201643101A
TW201643101A TW105111808A TW105111808A TW201643101A TW 201643101 A TW201643101 A TW 201643101A TW 105111808 A TW105111808 A TW 105111808A TW 105111808 A TW105111808 A TW 105111808A TW 201643101 A TW201643101 A TW 201643101A
Authority
TW
Taiwan
Prior art keywords
layer
passivation
sacrificial
layers
germanium
Prior art date
Application number
TW105111808A
Other languages
English (en)
Other versions
TWI680940B (zh
Inventor
漢斯 阿特曼
阿爾德 凱爾貝爾
克里斯安 希爾克
歐利夫 布萊雪德
彼得 伯溫 史達費德
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201643101A publication Critical patent/TW201643101A/zh
Application granted granted Critical
Publication of TWI680940B publication Critical patent/TWI680940B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Mechanical Engineering (AREA)

Abstract

一種製造層序的微電機械構造(ME1)的方法及一種具有微電機械構造的相關電子構件。該方法包括：提供具有第一表面(10)的載體基板(T1)；將絕緣層(I1)鍍覆至該第一表面(10)；在該絕緣層(I1)上磊晶生長第一矽層(S1)；對該第一矽層(S1)進行結構化處理，以在該第一矽層(S1)中構建若干溝槽(G)；對該第一矽層(S1)進行鈍化，其中將該等溝槽(G)填滿並在背離該第一表面(10)的一面上形成鈍化層(P)；對該鈍化層(P)進行結構化處理，其中在該第一矽層(S1)中構建若干犧牲區域(O1)及功能區域(F1)，該等犧牲區域(O1)在背離該載體基板(T1)的一面上至少局部地未設置該鈍化層(P)；以及最後，將該等犧牲區域(O1)移除。

Description

製造層序的微電機械構造的方法及具有微電機械構造的相關電子構件
本發明係有關於一種製造層序的微電機械構造的方法及一種具有微電機械構造的相關電子構件。
本文所描述的方法可應用於任意微電機械構造，但本文係藉由基於矽的MEMS構造(“micro-electromechanical systems”)來對本發明及其課題進行闡述。
特別是針對在基於電容式測量法之加速度感測器或轉速感測器(電容式MEMS)中或者在靜電驅動之微致動器(如微鏡)中的應用而言，微電機械構造大體包括一或多個導電功能層，其包含靜止及可動之區域。可動區域在製造過程中被所謂之“犧牲層”固定，生產過程結束時可選地將該犧牲層移除。
DE 10 2009 045 385 A1描述一種將微機械構件的溝槽封閉的 方法。
US 2013/0115775 A1描述一種形成犧牲區域的方法。
DE 10 2006 032 195 A1描述一種製造MEMS構造的方法。
DE 10 2009 029 202 A1描述一種微機械系統及一種製造微機械系統的方法。
特別是製造較大的犧牲空穴較為困難，因為在沈積相應較厚的犧牲層時，可能造成載體基板的有害變形。可透過複雜且昂貴之附加的應力補償層來補償此種有害變形。
本發明提供一種具有申請專利範圍第1項之特徵的製造層序的微電機械構造的方法，及一種具有申請專利範圍第12項之特徵的相關電子構件。
較佳改良方案參閱附屬項。
本發明特別是提供一種在狹窄的空間內高效地製造例如複雜的MEMS構造的方法。特定言之，該方法適用於製造極小的MEMS構造，因而符合所要求的小型化。
本發明之理念尤其在於，透過本發明之方法來提供具有較大豎向延伸度(如大於50微米)的多層式MEMS功能構造。特別是可透過該方法來提供體積較大且能被重新移除的犧牲層塊或犧牲層區域，以及自由且彼此獨立地構建機械及電性連接及隔斷。
本發明特別是提供一種用於製造矽質多層或多覆層式MEMS構造之適用於CMOS及高溫條件的製程。在該製程中，該等功能區 域及犧牲區域皆包含矽。在該製程中，特別是能夠同時在同一處理步驟中對功能區域及犧牲區域進行結構化處理並藉由鈍化層或絕緣層將其隔開。在製造微電機械構造之方法完畢後，例如可藉由氣相蝕刻來將該等所產生之犧牲區域移除。
該方法例如適於製造具有較大豎向延伸度的多層系統，且毋需實施晶圓接合。採用本發明之方法後，便能特別精確地對由矽與鈍化層構成之相疊的交替式層序進行校準。
可以與其上或其下之平面無關的方式對每個層平面進行結構化處理及設計。亦可特別是在豎向延伸度方面具有彼此卡合或疊合的功能區域。此外在採用該方法後，該方法可在功能區域內自由地定義電性連接/絕緣以及機械連接/絕緣。
透過鈍化技術，例如熱氧化以及/或者矽酸乙酯(TEOS)沈積、碳化矽(SiC)沈積、碳氮化矽(SiCN)沈積、氮化矽(SixNy)沈積或氮氧化矽(SiON)沈積，來保護該矽層之毋需被蝕刻的區域免受蝕刻作用的影響。例如將矽層之具有通向蝕刻介質之通道的區域(即犧牲區域)全部蝕刻掉。在許多應用中，較佳在將犧牲區域移除或蝕刻後，藉由HF氣相蝕刻將一氧化物鈍化層移除。
根據一種較佳改良方案，在將該等犧牲區域移除前，重複以下處理步驟：磊晶生長、該第一矽層的結構化處理及鈍化，及該鈍化層的結構化處理，以及，更多犧牲區域及更多功能區域的構建與該等更多矽層及/或該等更多鈍化層之結構化處理相關。如此便能簡單地製造功能性層序。此外還能特別精確地對相疊的層進行校準。
根據另一較佳改良方案，在將該等犧牲區域移除後，至少局部地將該鈍化層移除。此點係可能之舉，因為透過本發明之方法，該等功能區域較佳能夠全部彼此固定在一起。例如可透過氣相蝕刻、電漿蝕刻及/或濕式蝕刻來將鈍化層或氧化物移除。換言之，可非常簡單地將鈍化層移除。亦可完全透過蝕刻來移除鈍化層或氧化物。
根據另一較佳改良方案，在一SOI基板(Silicon-on-Insulator；德語：絕緣體上矽)上磊晶生長該第一矽層，或者該SOI基板包括該第一矽層。換言之，該SOI基板具有某種層厚，使其最上面的矽層可用作該第一矽層。此點之優點在於，該第一矽層特別是可為單晶。此外，在該SOI之絕緣材料上例如設有佈線層，從而縮短開關時間以及特別是在漏電流方面降低能耗。
根據另一較佳改良方案，該磊晶生長之矽層包括一單晶、多晶及/或磊晶-多晶之矽層。磊晶-多晶矽層係指厚度達到數十微米的非常厚的多晶矽層。此點之優點在於，本發明之方法可應用於多個塗佈設備。
根據另一較佳改良方案，該磊晶生長之矽層的層厚為0.5至100微米。該層的厚度較佳為20至60μm。本文中的“厚度”係指某個層的豎向延伸度。“豎向”係指橫向於，特別是垂直於某個平面的方向。特別是能夠製造較大體積的犧牲區域，其中能夠防止載體基板因應力(“stress”)而彎曲或變形。
根據另一較佳改良方案，該絕緣層用作蝕刻中止層。此點特別有利於非常簡單地在磊晶生長之矽層中構建溝槽。使用蝕刻中止層後，毋需實施複雜且隨時間而大幅變化的蝕刻法。
根據另一較佳改良方案，藉由溝槽工藝來構建該等溝槽。此舉特別是有利於構建寬度為1至4微米的溝槽。透過熱氧化對該等溝槽進行鈍化以及/或者透過TEOS沈積將該等溝槽閉合/填滿。此外，亦可採用無電漿的蝕刻法。舉例而言，就厚度為數微米之磊晶生長的薄矽層而言，無電漿的蝕刻法係有利之舉。
根據另一較佳改良方案，透過乾式蝕刻法及/或濕式蝕刻法來對該鈍化層進行結構化處理。
如此便能非常簡單地將鈍化層移除，而毋需採用專門的蝕刻法。
根據另一較佳改良方案，在該矽層之磊晶生長完畢後，實施化學-機械拋光以及/或者透過植入或覆層來實施附加的摻雜。如此便能簡單地對在矽層之磊晶生長過程中產生的拓撲學上的不規則或高度差進行平坦化處理。透過植入或覆層來實施該附加的摻雜後，便能簡單地調整矽層中的電阻率。
根據另一較佳改良方案，透過無電漿及/或電漿輔助的蝕刻來將該等犧牲區域移除。如此便能特別簡單地將犧牲區域移除，而毋需採用專門的蝕刻法。例如可透過三氟化氯(ClF3)、氟化氯(ClF)、五氟化氯(ClF5)、三氟化溴(BrF3)、五氟化溴(BrF5)、五氟化碘(IF5)、七氟化碘(IF7)、四氟化硫(SF4)、二氟化氘(XeF5)或類似物質來實施無電漿蝕刻。例如可透過氟電漿、氯電漿及/或溴電漿來實施電漿輔助蝕刻。特定言之，亦可在將無電漿蝕刻與電漿輔助蝕刻相結合的基礎上實施該蝕刻。
描述該方法時所揭露的特徵亦適用於藉由該方法所製造之 電子構件，反之亦然。
10‧‧‧第一表面
A，B，C，D，E，F，G‧‧‧步驟
F1，F2，F3，F4‧‧‧功能區域
G‧‧‧溝槽
I1‧‧‧絕緣層
I1'‧‧‧絕緣層
ME1‧‧‧微電機械構造
O1，O2，O3，O4‧‧‧犧牲區域
P‧‧‧鈍化層
S1，S2，S3，S4‧‧‧矽層
T1‧‧‧載體基板
V1‧‧‧佈線層
圖1-11為用於闡述本發明的一種實施方式中，製造層序的微電機械構造的方法的橫截面圖；及圖12為用於闡述本發明的一種實施方式中，製造層序的微電機械構造的方法的流程圖。
下面結合附圖所示實施方式對本發明的更多特徵及優點進行說明。
附圖中相同的元件符號表示相同或功能相同的元件。
圖1至11為用於闡述本發明的一種實施方式中，製造層序的微電機械構造的方法的橫截面圖。
圖1中，元件符號T1表示具有第一表面10的載體基板。載體基板T1的第一表面10上特別是可沈積有絕緣層I1、I1'或介電層。圖1的載體基板或絕緣層I1、I1'還包括佈線層V1。
在絕緣層I1、I1'上磊晶生長第一矽層S1。該磊晶生長之第一矽層S1可為非摻雜、p摻雜或n摻雜。第一矽層S1的厚度例如可為數百奈米至大於等於100微米。該磊晶生長之矽層的厚度主要視層序的期望高度而定，其中每個矽層S1至S4皆可劃分為若干犧牲區域O1或O4及若干功能區域F1至F4(參閱圖9至11)。
在第一矽層S1之磊晶生長後，亦可藉由CMP(化學機械拋 光)對拓撲或粗糙度進行平坦化處理以及/或者實施附加的摻雜，以調整電阻率。
替代地，亦可在一SOI(Silicon-on-Insulator，絕緣矽)上磊晶生長該第一矽層S1，如此便毋需鍍覆絕緣層I1、I1'。
圖2中，元件符號G表示溝槽即Trench。可透過溝槽工藝來構建該等溝槽G。該等構建之溝槽G較佳佈置在絕緣層I1、I1'上方，其中絕緣層I1'特別是可用作蝕刻中止層。
圖3中，元件符號P表示在第一矽層S1的鈍化期間形成的鈍化層，其中對該等溝槽G進行充填並在背離第一表面10的一面上形成鈍化層P。
圖4中，對鈍化層P進行結構化處理，其中在第一矽層S1中構建有犧牲區域O1及功能區域F1，其中該等犧牲區域O1在背離載體基板T1的一面上至少局部地未設置鈍化層P(參閱圖9)。在圖4之二維示意圖中，處於第三維度中之未設置鈍化層的該等位置未予示出。但理所當然的是，該等位置可能位於該微電機械構造的第三維度中。
換言之，犧牲區域O1與功能區域F1被相應較細的溝槽G隔開。其中，透過未來之犧牲區域蝕刻或犧牲層蝕刻來移除犧牲區域，而功能區域或功能元件在犧牲區域結構化或犧牲層結構化後保持不變。該等溝槽(英語：trench)的橫向延伸度或厚度與隨後進行之鈍化或封閉技術相關。
採用介於1至4微米的較細溝槽較為有利，透過熱氧化對該等溝槽進行鈍化以及/或者透過TEOS沈積將該等溝槽閉合/填滿。亦即，透 過對鈍化層P進行結構化處理，便能在矽層S1之表面與隨後之矽層S2、S3、S4間建立接觸點。該等接觸點用於電性、機械地接觸或連接兩個矽犧牲區域或矽犧牲平面。根據具體的蝕刻介質，矽層S1、S2、S3、S4與鈍化層P的蝕刻率差別有所不同，因此，亦可採用替代性鈍化材料實施鈍化，如SixNy、SiC、SiCN或SiON。
特別是在未設置鈍化層P(即矽表面)的區域內，可透過CVD(化學氣相沈積)多晶矽沈積來建立接觸。該多晶矽可用作較薄的佈線平面，亦可用作較厚之磊晶矽層或磊晶-多晶矽層的起始層。替代地，亦可以不含多晶矽層的方式直接實施取向附生，具體方式是選擇某個本身形成晶種的製程控制。
圖5至8係相應地重複圖1至4所描述的處理步驟，其中形成第二或第n個磊晶生長之矽層S2，…，Sn。
需要提及的是，如前所述，特別是可透過CMP製程來減輕較厚矽層之磊晶沈積時有所增大的粗糙度或不平度即使其平坦化(參閱圖5及6)。可透過適宜之摻雜法(如就地摻雜)或者透過植入或覆層來改變既有之矽層的導電性。如圖7及8所示，可透過在犧牲區域O2及功能區域F2內進行結構化處理或構建溝槽，來以與下方之劃分該第一矽層S1的方式，對既有之第二矽層S2進行劃分。
圖9中，元件符號S1、S2、S3、S4表示根據本發明之方法所製成之磊晶生長的矽層。透過相應矽層S1至S4之前述的結構化處理及其鈍化而形成如圖10所示之犧牲區域O1或O4，其可透過蝕刻而被移除。相應地，該等矽平面包括矽層S1至S4，其中各平面的每個矽層S1至S4皆 相應地具有犧牲區域O1至O4及功能區域F1至F4。
圖11與圖10之區別之處在於，額外地透過一蝕刻法將鈍化層P移除。如圖11所示，功能區域F1至F4彼此固定在一起，使得即使在未設置鈍化層P的情況下，微電機械構造ME1亦保持不變。
理所當然的是，並非一定要將前述之磊晶生長的矽層S1至S4劃分為若干犧牲區域O1至O4及若干功能區域F1至F4。確切言之，該等矽層S1至S4中的每個皆可完整地用作功能區域或功能層。確定或定義犧牲區域主要取決於層序之期望微電機械構造及其未來的功能。
為在電絕緣的同時在該等功能區域內實現(例如針對佈線平面的)機械連接，較佳可採用第二電介質，其在理想情況下在鈍化層(P)或矽層S1至S4之蝕刻過程中不受作用或僅受極小作用。在將F電漿/XeF2及HF用作蝕刻介質的情況下，例如可將氮化矽用作替代氧化物的第二電介質。
與該等功能區域一樣，必須用鈍化層P來保護氮化矽成分免受XeF2的影響。亦可採用其他電介質。根據相對蝕刻介質的選擇性，可在本文所描述之層序內產生第二電介質的佈置方案。亦即，可在兩個相疊之層間製造以下連接：
- 功能矽/功能矽(直接連接，導電)
- 功能矽/功能矽(僅有透過電介質的機械連接)
- 功能矽/犧牲矽(反之；透過某種電介質的連接，其在犧牲區域的蝕刻過程中不被蝕刻或僅被輕度蝕刻)
- 犧牲矽/犧牲矽(直接連接)
透過重複相應的前述處理步驟來進一步構建成一個完整的3D構造(例如複雜的MEMS構造，如加速度感測器、轉速感測器、微鏡等等)，其中透過磊晶生長而生產之犧牲區域及功能區域可在自由可選的層厚方面有所不同。有利地，該等磊晶或磊晶-多晶矽層的層厚為0.5至100微米。較薄的矽層例如適合作為針對豎向偏移件(如懸掛件、柔性彈簧、膜片等等)的彈性元件，較厚的矽層有利於製造電極室或者用來充填較大的體積或作為犧牲區域而被重新移除。
圖12為用於闡述本發明的一種實施方式中，製造層序的微電機械構造的方法的流程圖。
第一步驟A係提供具有第一表面10的載體基板T1。第二步驟B係將絕緣層I1鍍覆至該第一表面10。步驟C係在絕緣層I1上磊晶生長第一矽層S1。下一步驟D係對第一矽層S1進行結構化處理，以在該第一矽層S1中構建若干溝槽G，其中該等溝槽G至少局部地穿過該第一矽層S1。隨後之步驟E係對第一矽層S1進行鈍化，其中將該等溝槽G填滿並在背離該第一表面的一面上形成鈍化層P。下一步驟F係對鈍化層P進行結構化處理，其中在該第一矽層S1中構建若干犧牲區域O1及該等功能區域F1，其中該等犧牲區域O1在背離該載體基板的一面上至少局部地未設置該鈍化層P。
隨後之步驟G中，例如透過蝕刻來將該等犧牲區域移除。
特別是可依照圖12所示之順序來實施圖12所示之處理步驟A至G。
如此便能整體上提供一種製造層序的微電機械構造的方法 及一種具有微電機械構造的電子構件。
F1，F2，F3，F4‧‧‧功能區域
G‧‧‧溝槽
ME1‧‧‧微電機械構造
O1，O4‧‧‧犧牲區域
P‧‧‧鈍化層
S1，S2，S3，S4‧‧‧矽層
T1‧‧‧載體基板

Claims (12)

  1. 一種製造層序的微電機械構造(ME1)的方法，包括以下步驟：提供具有第一表面(10)的載體基板(T1)；將絕緣層(I1)鍍覆至該第一表面(10)；在該絕緣層(I1)上磊晶生長第一矽層(S1)；對該第一矽層(S1)進行結構化處理，以在該第一矽層(S1)中構建若干溝槽(G)，其中該等溝槽(G)至少局部地穿過該第一矽層(S1)；對該第一矽層(S1)進行鈍化，其中將該等溝槽(G)填滿並在背離該第一表面(10)的一面上形成鈍化層(P)；對該鈍化層(P)進行結構化處理，其中在該第一矽層(S1)中構建若干犧牲區域(O1)及功能區域(F1)，該等犧牲區域(O1)在背離該載體基板(T1)的一面上至少局部地未設置該鈍化層(P)；以及將該等犧牲區域(O1)移除。
  2. 如申請專利範圍第1項之方法，其中在將該等犧牲區域(O1)移除前，重複以下步驟：磊晶生長、該第一矽層的結構化處理及鈍化，及該鈍化層(P)的結構化處理，以及，更多犧牲區域(O2，O3，O4)及更多功能區域(F2，F3，F4)的構建與該等更多矽層(S2，S3，S4)及該等更多鈍化層(P)之結構化處理相關。
  3. 如申請專利範圍第1或2項之方法，其中在將該等犧牲區域(O1，O2，O3，O4)移除後，至少局部地將該鈍化層(P)移除。
  4. 如申請專利範圍第1或2項之方法，其中在一SOI基板(Silicon-on-Insulator)上磊晶生長該第一矽層(S1)。
  5. 如申請專利範圍第1或2項之方法，其中該磊晶生長之矽層(S1)包括一單晶、多晶及/或磊晶-多晶之矽層(S1)。
  6. 如申請專利範圍第1或2項之方法，其中該磊晶生長之矽層(S1)的層厚為0.5至100微米，較佳為20至60微米。
  7. 如申請專利範圍第1或2項之方法，其中該絕緣層(I1)用作蝕刻中止層。
  8. 如申請專利範圍第1或2項之方法，其中藉由溝槽工藝來構建該等溝槽。
  9. 如申請專利範圍第1或2項之方法，其中透過乾式蝕刻法及/或濕式蝕刻法來對該鈍化層(P)進行結構化處理。
  10. 如申請專利範圍第1或2項之方法，其中在該矽層(S1，S2，S3，S4)之磊晶生長完畢後，實施化學-機械拋光以及/或者透過植入或覆層來實施附加的摻雜。
  11. 如申請專利範圍第1或2項之方法，其中透過無電漿及/或電漿輔助的蝕刻來將該等犧牲區域(O1，O2，O3，O4)移除。
  12. 一種具有微電機械構造(ME1)的電子構件，其具有：若干結構化之矽層(S1，S2，S3，S4)與若干結構化之鈍化層(P)的一交替式序列，其中該等鈍化層(P)的構造至少局部地與該等矽層(S1，S2，S3，S4)的構造相關，且其中每個結構化之矽層(S1，S2，S3，S4)皆至少局部地包括並排佈置的犧牲區域(O1，O2，O3，O4)及/或功能區域(F1，F2，F3，F4)。
TW105111808A 2015-04-17 2016-04-15 製造層序的微電機械構造的方法及具有微電機械構造的相關電子構件 TWI680940B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015206996.6A DE102015206996A1 (de) 2015-04-17 2015-04-17 Verfahren zum Herstellen von mikroelektromechanischen Strukturen in einer Schichtenfolge und ein entsprechendes elektronisches Bauelement mit einer mikroelektromechanischen Struktur
DE102015206996.6 2015-04-17

Publications (2)

Publication Number Publication Date
TW201643101A true TW201643101A (zh) 2016-12-16
TWI680940B TWI680940B (zh) 2020-01-01

Family

ID=57043717

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111808A TWI680940B (zh) 2015-04-17 2016-04-15 製造層序的微電機械構造的方法及具有微電機械構造的相關電子構件

Country Status (5)

Country Link
US (1) US9932223B2 (zh)
JP (1) JP6738187B2 (zh)
CN (1) CN106044701B (zh)
DE (1) DE102015206996A1 (zh)
TW (1) TWI680940B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018200377A1 (de) * 2018-01-11 2019-07-11 Robert Bosch Gmbh Verfahren zum Herstellen einer mikromechanischen Schichtstruktur
DE102018217894A1 (de) 2018-10-18 2020-04-23 Robert Bosch Gmbh Mikroelektromechanische Struktur mit einem, in einer Kaverne der mikroelektromechanischen Struktur angeordneten Funktionselement
DE102019205346A1 (de) * 2019-04-12 2020-10-15 Robert Bosch Gmbh Sensoreinrichtung und Verfahren zum Herstellen einer Sensoreinrichtung
US11192782B1 (en) * 2020-09-01 2021-12-07 Aac Acoustic Technologies (Shenzhen) Co., Ltd. Method for preparing silicon wafer with rough surface and silicon wafer
DE102022208514A1 (de) 2022-08-17 2024-02-22 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von mikroelektromechanischen Strukturen
DE102022208515A1 (de) 2022-08-17 2024-02-22 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Siliziumschichtsystems mit elektrischen Verbindungen
DE102022209451A1 (de) 2022-09-09 2024-03-14 Carl Zeiss Smt Gmbh Mikroelektromechanische Vorrichtung
DE102022209402A1 (de) 2022-09-09 2024-03-14 Carl Zeiss Smt Gmbh Mikroelektromechanische Vorrichtung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465786C (zh) * 2004-08-24 2009-03-04 华新丽华股份有限公司 光学微机电元件及其制造方法
DE102004061796A1 (de) * 2004-12-22 2006-07-13 Robert Bosch Gmbh Mikromechanisches kapazitives Sensorelement
DE102005007540A1 (de) * 2005-02-18 2006-08-31 Robert Bosch Gmbh Mikromechanischer Membransensor mit Doppelmembran
JP4857718B2 (ja) * 2005-11-09 2012-01-18 ソニー株式会社 マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法
FR2898597B1 (fr) * 2006-03-16 2008-09-19 Commissariat Energie Atomique Encapsulation dans une cavite hermetique d'un compose microelectronique, notamment d'un mems
DE102006032195A1 (de) 2006-07-12 2008-01-24 Robert Bosch Gmbh Verfahren zur Herstellung von MEMS-Strukturen
CN101937929A (zh) * 2009-07-01 2011-01-05 上海先进半导体制造股份有限公司 深沟槽超级pn结结构及其形成方法
DE102009029202B4 (de) * 2009-09-04 2017-05-24 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Systems
DE102009045385B4 (de) 2009-10-06 2019-07-04 Robert Bosch Gmbh Verfahren zum Herstellen eines Durchkontaktes und entsprechendes mikromechanisches Bauelement
DE102010061782B4 (de) * 2010-11-23 2020-08-06 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements
WO2013071060A1 (en) 2011-11-09 2013-05-16 Robert Bosch Gmbh Method of forming wide trenches using a sacrificial silicon slab
US8692299B2 (en) * 2012-08-24 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two-step shallow trench isolation (STI) process
JP2014120598A (ja) * 2012-12-17 2014-06-30 Seiko Epson Corp 電子装置及びその製造方法
FR3005045A1 (fr) * 2013-04-25 2014-10-31 Commissariat Energie Atomique Structure microelectromecanique et/ou nanoelectromecanique a facteur de qualite ajustable
JP5835285B2 (ja) * 2013-07-24 2015-12-24 横河電機株式会社 振動式トランスデューサおよびその製造方法
CN104517885A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US9932223B2 (en) 2018-04-03
CN106044701A (zh) 2016-10-26
DE102015206996A1 (de) 2016-10-20
US20160304334A1 (en) 2016-10-20
JP2016203366A (ja) 2016-12-08
JP6738187B2 (ja) 2020-08-12
TWI680940B (zh) 2020-01-01
CN106044701B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
TWI680940B (zh) 製造層序的微電機械構造的方法及具有微電機械構造的相關電子構件
US9738508B2 (en) MEMS capacitive pressure sensors
TWI556331B (zh) 微機電裝置及其形成方法
CN103922271B (zh) 梳状mems器件和制作梳状mems器件的方法
JP5602761B2 (ja) 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法
US9371223B2 (en) MEMS device and fabrication method
US6887732B2 (en) Microstructure devices, methods of forming a microstructure device and a method of forming a MEMS device
US8742595B1 (en) MEMS devices and methods of forming same
US8994127B2 (en) Method of fabricating isolating semiconductor structures using a layout of trenches and openings
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US7977136B2 (en) Microelectromechanical systems structures and self-aligned high aspect-ratio combined poly and single-crystal silicon fabrication processes for producing same
JP2009160728A (ja) 単結晶シリコンで作製されるｍｅｍｓ又はｎｅｍｓ構造の機械部品の製造方法
US20130181302A1 (en) Method for making a suspended membrane structure with buried electrode
CN104649214A (zh) Mems器件的接触插塞及其形成方法
JP6282227B2 (ja) 犠牲スラブを用いて幅広のトレンチを形成する方法
TW201720746A (zh) 微機電裝置以及其製造方法
US7728339B1 (en) Boundary isolation for microelectromechanical devices
US9452923B2 (en) Method for manufacturing a micromechanical system comprising a removal of sacrificial material through a hole in a margin region
CN104843631A (zh) 用于微机械结构元件的层组件
TW202418477A (zh) 製造具有電連接之矽層系統的方法
TW202415617A (zh) 製造微機電結構的方法
US10843921B2 (en) Electrical connection to a micro electro-mechanical system
JP2008149394A (ja) Ｍｅｍｓデバイスの製造方法
Li et al. PREVENT NOTCHING FOR SOI MICROSTRUCTURE FABRICATION USING SiO 2 THIN FILM TECHNIQUE
JP2008149405A (ja) Ｍｅｍｓデバイスの製造方法